JP6489549B2 - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP6489549B2 JP6489549B2 JP2015188672A JP2015188672A JP6489549B2 JP 6489549 B2 JP6489549 B2 JP 6489549B2 JP 2015188672 A JP2015188672 A JP 2015188672A JP 2015188672 A JP2015188672 A JP 2015188672A JP 6489549 B2 JP6489549 B2 JP 6489549B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating case
- metal terminal
- multilayer ceramic
- holes
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 67
- 239000002184 metal Substances 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000003985 ceramic capacitor Substances 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000006835 compression Effects 0.000 claims description 7
- 238000007906 compression Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000035882 stress Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/10—Housing; Encapsulation
- H01G2/103—Sealings, e.g. for lead-in wires; Covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Description
本発明は、積層セラミック電子部品に関する。
積層電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ、Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、及び携帯電話などの多様な製品の回路基板に装着されて電気を充電または放電させる役割をする。
このような積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながらも高容量が保障され、実装が容易であるという長所によって多様な電子装置の部品として用いられることができる。
最近は、自動車の電子制御化の進展に伴い、自動車に搭載されるＥＣＵ（ｅｌｅｃｔｒｉｃａｌ ｃｏｎｔｒｏｌ ｕｎｉｔ）の数量が著しく増加している。ＥＣＵの使用環境では、温度変化が大きく、振動及び衝撃を長時間受けるようになる。
したがって、上記ＥＣＵのように産業／電装の分野に適用される積層セラミック電子部品の場合、熱ストレス及び機械的ストレスに対して高耐久性及び高信頼性が求められる。
従来は、このような高信頼性を満たすための一つの方法として金属フレームを用いた。しかし、金属フレームを用いる場合、製品あたりの単価が急激に上昇するという問題があった。また、複数の積層セラミックキャパシタを連結してモジュール化することにも限界があった。
本発明は、熱ストレス及び機械的ストレスに対して高耐久性及び高信頼性を満たすことができる積層セラミック電子部品を提供することにその目的がある。
本発明の一側面は、複数の積層セラミックキャパシタが直列に接続されたキャパシタセットを対向する両端部の外部電極が露出するように絶縁ケースに収容し、上記絶縁ケースに露出した外部電極とそれぞれ接続されるように一対の金属端子を結合し、上記キャパシタセットの一端部が上記一方の金属端子に弾性支持される積層セラミック電子部品を提供する。
本発明の一実施形態によると、外部から受ける機械的応力が金属端子及び圧縮バネの弾性によって吸収及び緩和されて積層セラミックキャパシタの損傷を防止することができるという効果がある。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
なお、各実施例の図面に示される同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
本発明の実施例を明確に説明するために、方向を定義すると、図４に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は誘電体層が積層された積層方向と同一の概念で用いられることができる。
また、本実施形態では、説明の便宜のために、セラミック本体の厚さ方向に相対する面を上下主面または上下面に設定する。ここで、下面は下側の一主面を実装面にともに設定して説明する。
積層セラミック電子部品
本発明の一側面による積層セラミック電子部品は、複数の積層セラミックキャパシタが直列に接続されたキャパシタセットを対向する両端部の外部電極が露出するように絶縁ケースに収容し、上記絶縁ケースに露出した外部電極とそれぞれ接続されるように一対の金属端子を結合し、上記キャパシタセットの一端部が上記一方の金属端子に弾性支持される。
本発明の一側面による積層セラミック電子部品は、複数の積層セラミックキャパシタが直列に接続されたキャパシタセットを対向する両端部の外部電極が露出するように絶縁ケースに収容し、上記絶縁ケースに露出した外部電極とそれぞれ接続されるように一対の金属端子を結合し、上記キャパシタセットの一端部が上記一方の金属端子に弾性支持される。
また、上記絶縁ケースは、上記キャパシタセットが収容されるように少なくとも一つ以上の貫通孔を有することができる。
また、上記キャパシタセットは、上記絶縁ケースに水平または垂直方向に少なくとも２つ以上が離れて収容されることができる。
また、上記金属端子は、上記絶縁ケースの上下面に支持されるガイド部と、上記絶縁ケースの一面に係止支持される固定部と、を含むことができる。
このとき、上記固定部は、先端に固定突起が備えられ、上記絶縁ケースの一面に上記突起と対応するように固定溝が形成されることができる。
図１は本発明の一実施形態による積層セラミック電子部品を概略的に示した斜視図であり、図２は図１の分解斜視図であり、図３は図１においてケースから第１金属端子を分離して示した斜視図であり、図４は本発明の一実施形態による積層セラミック電子部品に適用される積層セラミックキャパシタの一実施例を示した部分切開斜視図である。
図１から図４を参照すると、本発明の一実施形態による積層セラミック電子部品は、絶縁ケース２１０と、複数の積層セラミックキャパシタ１００と、第１及び第２金属端子２２０、２３０と、弾性支持手段と、を含む。
このとき、積層セラミックキャパシタ１００は、２つ以上が直列に接続されて一つのキャパシタセットを成すようになる。
また、上記弾性支持手段は、上記キャパシタセットの一端部を第１または第２金属端子２２０、２３０に弾性支持させる役割をするもので、例えば、圧縮バネ３００などで構成されることができる。
絶縁ケース２１０は、例えば、長さ方向に長く形成された六面体で、絶縁性材質からなることができる。
絶縁ケース２１０には、長さ方向に両端が開放された複数の貫通孔２１１が形成されることができる。
貫通孔２１１は、例えば、積層セラミックキャパシタ１００に対応する四角筒形状に形成されることができ、上記キャパシタセットの両端部が露出する状態で収容される空間のことである。
このような貫通孔２１１は、絶縁ケース２１０の幅方向または高さ方向に少なくとも２つ以上が離れて形成されることができる。
例えば、本実施形態では、貫通孔２１１が幅方向に３つ、高さ方向に１列であるように示して説明しているが、本発明はこれに限定されず、例えば、本発明の貫通孔は幅方向に２つまたは４つ以上であってよく、高さ方向に２列以上であるように構成されてもよい。
一方、絶縁ケース２１０は、後述する第１及び第２金属端子２２０、２３０の第１及び第２固定突起が係止支持されるように幅方向の両側面に第１及び第２固定溝２１２、２１３がそれぞれ形成されることができる。
図４を参照すると、本実施形態の積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２と、を含むことができる。
セラミック本体１１０は、複数の誘電体層１１１を積層した後、焼成して形成される。このとき、セラミック本体１１０の形状、寸法、及び誘電体層１１１の積層数は多様に変形されることができ、本実施形態に示されたものに限定されない。
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されることができる。
また、セラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性層と、上下マージン部として上記活性層の上下にそれぞれ配置された上部及び下部カバー層１１２、１１３と、を含むことができる。
上記活性層は、誘電体層１１１を介して複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。
このとき、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に応じて任意に変更することができる。
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されない。
上部及び下部カバー層１１２、１１３は、内部電極を含まないことを除いては、上記活性層の誘電体層１１１と同一材質及び構成を有することができる。
上部及び下部カバー層１１２、１１３は、単一の誘電体層または２つ以上の誘電体層を上記活性層の上下にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を担うことができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成することができる。
このとき、上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができるが、本発明はこれに限定されない。
また、上記導電性ペーストの印刷方法は、例えば、スクリーン印刷法やグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
第１及び第２内部電極１２１、１２２は、セラミック本体１１０内において誘電体層１１１の積層方向に沿って互いに対向するように交互に積層されることができる。
これにより、第１及び第２内部電極１２１、１２２は、誘電体層１１１を介してセラミック本体１１０の長さ方向の両側面に交互に露出するように配置されることができる。このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって互いに電気的に絶縁される。
また、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の長さ方向の両側面に交互に露出した部分が、後述する第１及び第２外部電極１３１、１３２の第１及び第２ボディ部とそれぞれ機械的に接触して、それぞれ第１及び第２外部電極１３１、１３２と電気的に接続されることができる。
したがって、第１及び第２外部電極１３１、１３２に電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、このとき、積層セラミックキャパシタ１００の静電容量は上記活性層において第１及び第２内部電極１２１、１２２の重なる領域の面積と比例するようになる。
また、第１及び第２内部電極１２１、１２２の厚さは用途によって決定されることができる。
第１及び第２外部電極１３１、１３２は導電性金属を含む導電性ペーストによって形成されることができる。このとき、上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、またはこれらの合金であることができるが、本発明はこれに限定されない。
このような第１及び第２外部電極１３１、１３２は、第１及び第２ボディ部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂと、を含むことができる。
第１及び第２ボディ部１３１ａ、１３２ａはセラミック本体１１０の長さ方向の両側面にそれぞれ配置された部分で、第１及び第２バンド部１３１ｂ、１３２ｂは第１及び第２ボディ部１３１ａ、１３２ａからセラミック本体１１０の実装面である下面の一部まで延長されて形成された部分である。
このとき、第１及び第２バンド部１３１ｂ、１３２ｂは、セラミック本体１１０の上面、長さ方向の両側面、及び幅方向の両側面の一部の少なくとも一つの面までさらに延長されて形成されることができる。
本実施形態では、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂが第１及び第２ボディ部１３１ａ、１３２ａからセラミック本体１１０の上面、長さ方向の両側面、及び幅方向の両側面の一部まですべて延長されてセラミック本体１１０の両端部をすべて覆うように形成されるように示して説明しているが、本発明は必ずしもこれに限定されない。
また、第１及び第２外部電極１３１、１３２は、導電性金属粒子を含む絶縁樹脂層を含む。これにより、このような絶縁樹脂層、例えば、絶縁エポキシなどの塗布を通じて外部における機械的ストレスなどを吸収してセラミック本体１１０と第１及び第２内部電極１２１、１２２にクラックが発生することを防止する役割を担うことができる。
第１及び第２金属端子２２０、２３０は、絶縁ケース２１０の長さ方向の両側面に結合され、貫通孔２１１の開放された両端部をそれぞれ塞いで貫通孔２１１に収容された複数のキャパシタセットを電気的に並列に接続する役割をする。
第１金属端子２２０は絶縁ケース２１０の長さ方向の一側面に結合される。
これにより、第１金属端子２２０は、直列に接続された複数の積層セラミックキャパシタ１００において一方の先端に配置された積層セラミックキャパシタ１００に含まれ、貫通孔２１１の外に第１ボディ部１３１ａが露出した第１外部電極１３１と接触して電気的に連結される。
また、第１金属端子２２０は、絶縁ケース２１０の一側面に配置されて複数の貫通孔２１１の開放された一端部を同時に塞ぐ役割をする第１接続部２２１と、第１接続部２２１から絶縁ケース２１０の上下面の一部までそれぞれ延長される一対の第１ガイド部２２２、２２３と、第１接続部２２１から絶縁ケース２１０の貫通孔２１１が形成された方向と交差する幅方向の両側面の一部までそれぞれ延長される一対の第１固定部２２４、２２５と、を含むことができる。
このとき、第１固定部２２４、２２５の先端には、絶縁ケース２１０の幅方向の両側面に形成された第１固定溝２１２にそれぞれ差し込まれて係止支持される第１固定突起２２４ａ、２２５ａがそれぞれ備えられることができる。
第１固定突起２２４ａ、２２５ａは、例えば、圧縮バネ３００の弾性力などによって第１金属端子２２０が絶縁ケース２１０から予期せず分離されることを防止する役割を担うことができる。
第２金属端子２３０は、絶縁ケース２１０の長さ方向の他側面に結合される。
これにより、第２金属端子２３０は、直列に接続された複数の積層セラミックキャパシタ１００において他方の先端に配置された積層セラミックキャパシタ１００に含まれ、貫通孔２１１の外に第２ボディ部１３２ａが露出した第２外部電極１３２と接触して電気的に連結される。
また、第２金属端子２３０は、絶縁ケース２１０の他側面に配置されて複数の貫通孔２１１の開放された他端部を同時に塞ぐ役割をする第２接続部２３１と、第２接続部２３１から絶縁ケース２１０の上下面の一部までそれぞれ延長される一対の第２ガイド部２３２、２３３と、第２接続部２３１から絶縁ケース２１０の貫通孔２１１が形成された方向と交差する幅方向の両側面の一部までそれぞれ延長される一対の第２固定部２３４、２３５と、を含むことができる。
このとき、第２固定部２３４、２３５の先端には、絶縁ケース２１０の幅方向の両側面に形成された第２固定溝２１３にそれぞれ差し込まれて係止支持される第２固定突起２３４ａ、２３５ａがそれぞれ備えられることができる。
第２固定突起２３４ａ、２３５ａは、例えば、圧縮バネ３００の弾性力などによって第２金属端子２３０が絶縁ケース２１０から予期せず分離されることを防止する役割を担うことができる。
上記のように構成された本実施形態の積層セラミック電子部品は、外部から受ける機械的応力が第１及び第２金属端子２２０、２３０と圧縮バネ３００の弾性によって吸収及び緩和され、複数の積層セラミックキャパシタ１００へ伝達されることが防止されて積層セラミックキャパシタ１００の損傷を未然に防止することができる。
また、製品の組立が半田または導電性接着剤を用いることなく行われることから、製造工程において熱処理工程を省略することができるため、製造費用を節減することができるだけでなく、電子部品に対する熱ストレスが減少して、工程収率または製品の品質を向上させることができる。
変形例
図５は本発明の他の実施形態による積層セラミック電子部品を概略的に示した斜視図である。
図５は本発明の他の実施形態による積層セラミック電子部品を概略的に示した斜視図である。
ここで、上述の一実施形態と同一の構造及び作用に関し、これに対する具体的な説明を省略し、異なる構造を有する金属端子及び絶縁ケースについて説明する。
図５を参照すると、第１金属端子４２０は、絶縁ケース４１０の一側面に配置されて複数の貫通孔４１５の開放された一端部を同時に塞ぐ第１接続部４２１と、第１接続部４２１から絶縁ケース４１０の上下面の一部までそれぞれ延長される一対の第１ガイド部４２２、４２３と、第１ガイド部４２２、４２３の先端に絶縁ケース４１０の幅方向に沿って内側に突出形成された第１線形突起４２４、４２５と、を含む。
このとき、絶縁ケース４１０は、上下面に第１線形突起４２４、４２５が差し込まれて結合されることができるように幅方向に沿って第１スリット（ｓｌｉｔ）４１１、４１２がそれぞれ形成されることができる。
したがって、第１金属端子４２０は、上下第１線形突起４２４、４２５が上下第１スリット４１１、４１２にそれぞれ差し込まれて係止支持された状態で絶縁ケース４１０の一側面に結合され、例えば、圧縮バネ３００の弾性力などによって第１金属端子４２０が絶縁ケース４１０から予期せず分離されることを防止する役割を担うことができる。
また、第１金属端子４２０は、第１ガイド部４２２、４２３に溝が形成されることができる。このような第１ガイド部４２２、４２３に形成された溝は、第１金属端子４２０の体積（ｖｏｌｕｍｅ）を小さくすることで剛性を下げ、外部から振動または機械的応力の外力が伝達される際、弾性変形をさらに起こさせて外力を吸収する効果を増大させることにより、外力から積層セラミックキャパシタを保護するという効果を向上させることができる。
第２金属端子４３０は、絶縁ケース４１０の他側面に配置されて複数の貫通孔４１５の開放された他端部を同時に塞ぐ第２接続部４３１と、第２接続部４３１から絶縁ケース４１０の上下面の一部までそれぞれ延長される一対の第２ガイド部４３２、４３３と、第２ガイド部４３２、４３３の先端に絶縁ケース４１０の幅方向に沿って内側に突出形成された第２線形突起４３４、４３５と、を含む。
このとき、絶縁ケース４１０は、上下面に第２線形突起４３４、４３５が差し込まれて結合されることができるように幅方向に沿って第２スリット（ｓｌｉｔ）４１３、４１４がそれぞれ形成されることができる。
したがって、第２金属端子４３０は、上下第２線形突起４３４、４３５が上下第２スリット４１３、４１４にそれぞれ差し込まれて係止支持された状態で絶縁ケース４１０の一側面に結合され、例えば、圧縮バネ３００の弾性力などによって第２金属端子４３０が絶縁ケース４１０から予期せず分離されることを防止する役割を担うことができる。
また、第２金属端子４３０は、第２ガイド部４３２、４３３に溝が形成されることができる。このような第２ガイド部４３２、４３３に形成された溝は、第２金属端子４３０の体積（ｖｏｌｕｍｅ）を小さくすることで剛性を下げ、外部から振動または機械的応力の外力が伝達される際、弾性変形をさらに起こさせて外力を吸収する効果を増大させることにより、外力から積層セラミックキャパシタを保護するという効果を向上させることができる。
本実施形態のように、第１及び第２金属端子４２０、４３０と絶縁ケース４１０の結合構造を第１及び第２線形突起と第１及び第２スリットの構造にする場合、係止支持される面積が広いため、第１及び第２金属端子４２０、４３０と絶縁ケース４１０の固着強度を向上させることができる。
図６は本発明のさらに他の実施形態による積層セラミック電子部品においてケースから第１金属端子を分離して示した斜視図である。
図６は図５の積層セラミック電子部品に収容される積層セラミックキャパシタ１００の数を増やすために絶縁ケース４１０'の高さを拡張して貫通孔４１５を２列で構成したもので、第１及び第２金属端子４２０'、４３０'の高さがこれに対応して拡張されたことを除いては上述の実施形態と同一であるためこれに対する具体的な説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
（項目１）
複数の積層セラミックキャパシタが直列に接続されたキャパシタセットと、
前記キャパシタセットの両端部の外部電極が露出するように前記キャパシタセットが収容された絶縁ケースと、
前記絶縁ケースから露出した前記外部電極とそれぞれ接続された一対の金属端子と、
を備え、
前記キャパシタセットは、一端部が前記一対の金属端子の一方の金属端子に弾性支持された、積層セラミック電子部品。
（項目２）
前記絶縁ケースは、前記キャパシタセットが収容されるように少なくとも一つ以上の貫通孔を有する、項目１に記載の積層セラミック電子部品。
（項目３）
前記キャパシタセットは、前記絶縁ケースに互いに並列となる水平または垂直方向に少なくとも２つ以上が離れて収容される、項目１または２に記載の積層セラミック電子部品。
（項目４）
前記一対の金属端子のそれぞれは、前記絶縁ケースの一面と前記一面と対向する他面である上下面に支持されるガイド部と、前記絶縁ケースの一面に係止支持される固定部と、を含む、項目１から３のいずれか１項に記載の積層セラミック電子部品。
（項目５）
前記一対の金属端子のそれぞれの前記固定部は、先端に固定突起が備えられ、前記絶縁ケースは、一面に前記突起と対応するように固定溝を有する、項目４に記載の積層セラミック電子部品。
（項目６）
並んで配置される複数の貫通孔を有する絶縁ケースと、
対向する両端部に外部電極を有し、前記複数の貫通孔の少なくとも一つを通じて２つ以上が直列に接続されて収容される複数の積層セラミックキャパシタと、
前記絶縁ケースに前記複数の貫通孔の両端部をそれぞれ塞ぐように結合される第１金属端子及び第２金属端子と、
前記第１金属端子または前記第２金属端子と前記複数の積層セラミックキャパシタの間に設置される弾性支持手段と、を含む、積層セラミック電子部品。
（項目７）
前記複数の貫通孔のそれぞれは、貫通方向と交差する方向である前記絶縁ケースの幅方向と高さ方向の少なくともいずれかの方向に互いに離れて形成されている、項目６に記載の積層セラミック電子部品。
（項目８）
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの前記複数の貫通孔と交差する両側面の一部までそれぞれ延長され、先端に第１固定突起及び第２固定突起が備えられた第１固定部及び第２固定部と、を含み、
前記絶縁ケースは、前記複数の貫通孔と交差する両側面に前記第１固定突起及び前記第２固定突起と対応するように形成された第１固定溝及び第２固定溝を含む、項目６または７に記載の積層セラミック電子部品。
（項目９）
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の対向する両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１ガイド部及び前記第２ガイド部の先端に備えられた第１線形突起及び第２線形突起と、を含み、
前記絶縁ケースは、前記上下面に前記第１線形突起及び前記第２線形突起が差し込まれて結合されるように第１スリット及び第２スリット（ｓｌｉｔ）が形成される、項目６または７に記載の積層セラミック電子部品。
（項目１０）
前記弾性支持手段が圧縮バネである、項目６から９のいずれか１項に記載の積層セラミック電子部品。
（項目１１）
対向する両端部を通じて貫通される複数の貫通孔を含む絶縁ケースと、
前記絶縁ケースの前記複数の貫通孔に配置される複数の積層セラミックキャパシタと、
前記絶縁ケースの対向する端部に配置され、前記複数の貫通孔において遠方の端部に配置される積層セラミックキャパシタと電気的に連結される第１金属端子及び第２金属端子と、を含む、積層セラミック電子部品。
（項目１２）
前記第１金属端子及び前記第２金属端子が前記第１金属端子及び前記第２金属端子の間に配置された複数の弾性支持手段を通じて前記複数の貫通孔において遠方の端部に配置された積層セラミックキャパシタと電気的に連結される、項目１１に記載の積層セラミック電子部品。
（項目１３）
前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタは互いに直列で連結されている、項目１１または１２に記載の積層セラミック電子部品。
（項目１４）
前記絶縁ケースは前記絶縁ケースの外部面に形成された溝部を含み、それぞれの第１金属端子及び第２金属端子は前記絶縁ケースのそれぞれの前記溝部内に挿入された突起を含む、項目１１から１３のいずれか１項に記載の積層セラミック電子部品。
（項目１５）
前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタの長さの和は当該貫通孔の長さより大きい、項目１１から１４のいずれか１項に記載の積層セラミック電子部品。
（項目１）
複数の積層セラミックキャパシタが直列に接続されたキャパシタセットと、
前記キャパシタセットの両端部の外部電極が露出するように前記キャパシタセットが収容された絶縁ケースと、
前記絶縁ケースから露出した前記外部電極とそれぞれ接続された一対の金属端子と、
を備え、
前記キャパシタセットは、一端部が前記一対の金属端子の一方の金属端子に弾性支持された、積層セラミック電子部品。
（項目２）
前記絶縁ケースは、前記キャパシタセットが収容されるように少なくとも一つ以上の貫通孔を有する、項目１に記載の積層セラミック電子部品。
（項目３）
前記キャパシタセットは、前記絶縁ケースに互いに並列となる水平または垂直方向に少なくとも２つ以上が離れて収容される、項目１または２に記載の積層セラミック電子部品。
（項目４）
前記一対の金属端子のそれぞれは、前記絶縁ケースの一面と前記一面と対向する他面である上下面に支持されるガイド部と、前記絶縁ケースの一面に係止支持される固定部と、を含む、項目１から３のいずれか１項に記載の積層セラミック電子部品。
（項目５）
前記一対の金属端子のそれぞれの前記固定部は、先端に固定突起が備えられ、前記絶縁ケースは、一面に前記突起と対応するように固定溝を有する、項目４に記載の積層セラミック電子部品。
（項目６）
並んで配置される複数の貫通孔を有する絶縁ケースと、
対向する両端部に外部電極を有し、前記複数の貫通孔の少なくとも一つを通じて２つ以上が直列に接続されて収容される複数の積層セラミックキャパシタと、
前記絶縁ケースに前記複数の貫通孔の両端部をそれぞれ塞ぐように結合される第１金属端子及び第２金属端子と、
前記第１金属端子または前記第２金属端子と前記複数の積層セラミックキャパシタの間に設置される弾性支持手段と、を含む、積層セラミック電子部品。
（項目７）
前記複数の貫通孔のそれぞれは、貫通方向と交差する方向である前記絶縁ケースの幅方向と高さ方向の少なくともいずれかの方向に互いに離れて形成されている、項目６に記載の積層セラミック電子部品。
（項目８）
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの前記複数の貫通孔と交差する両側面の一部までそれぞれ延長され、先端に第１固定突起及び第２固定突起が備えられた第１固定部及び第２固定部と、を含み、
前記絶縁ケースは、前記複数の貫通孔と交差する両側面に前記第１固定突起及び前記第２固定突起と対応するように形成された第１固定溝及び第２固定溝を含む、項目６または７に記載の積層セラミック電子部品。
（項目９）
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の対向する両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１ガイド部及び前記第２ガイド部の先端に備えられた第１線形突起及び第２線形突起と、を含み、
前記絶縁ケースは、前記上下面に前記第１線形突起及び前記第２線形突起が差し込まれて結合されるように第１スリット及び第２スリット（ｓｌｉｔ）が形成される、項目６または７に記載の積層セラミック電子部品。
（項目１０）
前記弾性支持手段が圧縮バネである、項目６から９のいずれか１項に記載の積層セラミック電子部品。
（項目１１）
対向する両端部を通じて貫通される複数の貫通孔を含む絶縁ケースと、
前記絶縁ケースの前記複数の貫通孔に配置される複数の積層セラミックキャパシタと、
前記絶縁ケースの対向する端部に配置され、前記複数の貫通孔において遠方の端部に配置される積層セラミックキャパシタと電気的に連結される第１金属端子及び第２金属端子と、を含む、積層セラミック電子部品。
（項目１２）
前記第１金属端子及び前記第２金属端子が前記第１金属端子及び前記第２金属端子の間に配置された複数の弾性支持手段を通じて前記複数の貫通孔において遠方の端部に配置された積層セラミックキャパシタと電気的に連結される、項目１１に記載の積層セラミック電子部品。
（項目１３）
前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタは互いに直列で連結されている、項目１１または１２に記載の積層セラミック電子部品。
（項目１４）
前記絶縁ケースは前記絶縁ケースの外部面に形成された溝部を含み、それぞれの第１金属端子及び第２金属端子は前記絶縁ケースのそれぞれの前記溝部内に挿入された突起を含む、項目１１から１３のいずれか１項に記載の積層セラミック電子部品。
（項目１５）
前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタの長さの和は当該貫通孔の長さより大きい、項目１１から１４のいずれか１項に記載の積層セラミック電子部品。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２ボディ部
１３１ｂ、１３２ｂ 第１及び第２バンド部
２１０、４１０、４１０' 絶縁ケース
２１１、４１５ 貫通孔
２１２、２１３ 第１及び第２固定溝
２２０、４２０、４２０' 第１金属端子
２２１、４２１ 第１接続部
２２２、２２３、４２２、４２３ 第１ガイド部
２２４、２２５ 第１固定部
２２４ａ、２２５ａ 第１固定突起
２３０、４３０、４３０' 第２金属端子
２３１、４３１ 第２接続部
２３２、２３３、４３２、４３３ 第２ガイド部
４１１、４１２ 第１スリット
４１３、４１４ 第２スリット
４２４、４２５ 第１線形突起
４３４、４３５ 第２線形突起
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２ボディ部
１３１ｂ、１３２ｂ 第１及び第２バンド部
２１０、４１０、４１０' 絶縁ケース
２１１、４１５ 貫通孔
２１２、２１３ 第１及び第２固定溝
２２０、４２０、４２０' 第１金属端子
２２１、４２１ 第１接続部
２２２、２２３、４２２、４２３ 第１ガイド部
２２４、２２５ 第１固定部
２２４ａ、２２５ａ 第１固定突起
２３０、４３０、４３０' 第２金属端子
２３１、４３１ 第２接続部
２３２、２３３、４３２、４３３ 第２ガイド部
４１１、４１２ 第１スリット
４１３、４１４ 第２スリット
４２４、４２５ 第１線形突起
４３４、４３５ 第２線形突起
Claims (13)
- 複数の積層セラミックキャパシタが直列に接続されたキャパシタセットと、
前記キャパシタセットの両端部の外部電極が露出するように前記キャパシタセットが収容された絶縁ケースと、
前記絶縁ケースから露出した前記外部電極とそれぞれ接続された一対の金属端子と
を備え、
前記キャパシタセットは、一端部が前記一対の金属端子の一方の金属端子に弾性支持され、
前記一対の金属端子のそれぞれは、前記絶縁ケースの一面と前記一面と対向する他面である上下面に支持されるガイド部と、前記絶縁ケースの一面に係止支持される固定部と、を含む、
積層セラミック電子部品。 - 前記絶縁ケースは、前記キャパシタセットが収容されるように少なくとも一つ以上の貫通孔を有する、請求項１に記載の積層セラミック電子部品。
- 前記キャパシタセットは、前記絶縁ケースに互いに並列となる水平または垂直方向に少なくとも２つ以上が離れて収容される、請求項１または２に記載の積層セラミック電子部品。
- 前記一対の金属端子のそれぞれの前記固定部は、先端に固定突起が備えられ、前記絶縁ケースは、一面に前記固定突起と対応するように固定溝を有する、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
- 並んで配置される複数の貫通孔を有する絶縁ケースと、
対向する両端部に外部電極を有し、前記複数の貫通孔の少なくとも一つを通じて２つ以上が直列に接続されて収容される複数の積層セラミックキャパシタと、
前記絶縁ケースに前記複数の貫通孔の両端部をそれぞれ塞ぐように結合される第１金属端子及び第２金属端子と、
前記第１金属端子または前記第２金属端子と前記複数の積層セラミックキャパシタの間に設置される弾性支持手段と、を含み、
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの前記複数の貫通孔と交差する両側面の一部までそれぞれ延長され、先端に第１固定突起及び第２固定突起が備えられた第１固定部及び第２固定部と、を含み、
前記絶縁ケースは、前記複数の貫通孔と交差する両側面に前記第１固定突起及び前記第２固定突起と対応するように形成された第１固定溝及び第２固定溝を含む、
積層セラミック電子部品。 - 並んで配置される複数の貫通孔を有する絶縁ケースと、
対向する両端部に外部電極を有し、前記複数の貫通孔の少なくとも一つを通じて２つ以上が直列に接続されて収容される複数の積層セラミックキャパシタと、
前記絶縁ケースに前記複数の貫通孔の両端部をそれぞれ塞ぐように結合される第１金属端子及び第２金属端子と、
前記第１金属端子または前記第２金属端子と前記複数の積層セラミックキャパシタの間に設置される弾性支持手段と、を含み、
前記第１金属端子及び前記第２金属端子は、前記複数の貫通孔の対向する両端部をそれぞれ塞ぐ第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記絶縁ケースの一面と前記一面と対向する他面である上下面の一部までそれぞれ延長される第１ガイド部及び第２ガイド部と、前記第１ガイド部及び前記第２ガイド部の先端に備えられた第１線形突起及び第２線形突起と、を含み、
前記絶縁ケースは、前記上下面に前記第１線形突起及び前記第２線形突起が差し込まれて結合されるように第１スリット及び第２スリット（ｓｌｉｔ）が形成される、積層セラミック電子部品。 - 前記複数の貫通孔のそれぞれは、貫通方向と交差する方向である前記絶縁ケースの幅方向と高さ方向の少なくともいずれかの方向に互いに離れて形成されている、請求項５または６に記載の積層セラミック電子部品。
- 前記弾性支持手段が圧縮バネである、請求項５から７のいずれか１項に記載の積層セラミック電子部品。
- 対向する両端部を通じて貫通される複数の貫通孔を含む絶縁ケースと、
前記絶縁ケースの前記複数の貫通孔に配置される複数の積層セラミックキャパシタと、
前記絶縁ケースの対向する端部に配置され、前記複数の貫通孔において遠方の端部に配置される積層セラミックキャパシタと電気的に連結される第１金属端子及び第２金属端子と、を含み、
前記第１金属端子及び第２金属端子はそれぞれ、前記絶縁ケースの一面と前記一面と対向する他面である上下面に支持されるガイド部と、前記絶縁ケースの一面に係止支持される固定部と、を含む、
積層セラミック電子部品。 - 前記第１金属端子及び前記第２金属端子が前記第１金属端子及び前記第２金属端子の間に配置された複数の弾性支持手段を通じて前記複数の貫通孔において遠方の端部に配置された積層セラミックキャパシタと電気的に連結される、請求項９に記載の積層セラミック電子部品。
- 前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタは互いに直列で連結されている、請求項９または１０に記載の積層セラミック電子部品。
- 前記絶縁ケースは前記絶縁ケースの外部面に形成された溝部を含み、それぞれの第１金属端子及び第２金属端子は前記絶縁ケースのそれぞれの前記溝部内に挿入された突起を含む、請求項９から１１のいずれか１項に記載の積層セラミック電子部品。
- 前記複数の貫通孔のうちの一つの貫通孔に配置されるすべての積層セラミックキャパシタの長さの和は当該貫通孔の長さより大きい、請求項９から１２のいずれか１項に記載の積層セラミック電子部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2015-0009324 | 2015-01-20 | ||
| KR1020150009324A KR102139759B1 (ko) | 2015-01-20 | 2015-01-20 | 적층 세라믹 전자 부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016134619A JP2016134619A (ja) | 2016-07-25 |
| JP6489549B2 true JP6489549B2 (ja) | 2019-03-27 |
Family
ID=56408351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015188672A Active JP6489549B2 (ja) | 2015-01-20 | 2015-09-25 | 積層セラミック電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9978525B2 (ja) |
| JP (1) | JP6489549B2 (ja) |
| KR (1) | KR102139759B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107045939A (zh) * | 2017-01-20 | 2017-08-15 | 维沃移动通信有限公司 | 一种安规陶瓷y电容及电子设备 |
| JP6950611B2 (ja) * | 2018-03-30 | 2021-10-13 | Tdk株式会社 | 電子部品 |
| KR102538898B1 (ko) * | 2018-06-08 | 2023-06-01 | 삼성전기주식회사 | 전자 부품 |
| US11183331B2 (en) * | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| KR102211744B1 (ko) | 2019-02-21 | 2021-02-04 | 삼성전기주식회사 | 적층형 커패시터 |
| USD997871S1 (en) * | 2019-12-18 | 2023-09-05 | Murata Manufacturing Co., Ltd. | Capacitor |
| JP7363508B2 (ja) * | 2020-01-20 | 2023-10-18 | Tdk株式会社 | 電子部品 |
| JP7514112B2 (ja) * | 2020-05-28 | 2024-07-10 | Tdk株式会社 | 電子部品 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122353U (ja) * | 1978-02-17 | 1979-08-27 | ||
| US4538205A (en) * | 1982-02-03 | 1985-08-27 | Electronic Concepts, Inc. | Means and method for fabricating planar terminated capacitors |
| JPS59123332U (ja) * | 1983-02-08 | 1984-08-20 | 株式会社指月電機製作所 | チツプコンデンサ |
| DE3412492A1 (de) * | 1984-04-03 | 1985-10-03 | Siemens AG, 1000 Berlin und 8000 München | Elektrischer kondensator als chip-bauelement |
| JPS6169818U (ja) * | 1984-10-12 | 1986-05-13 | ||
| JPH0351959Y2 (ja) * | 1985-07-10 | 1991-11-08 | ||
| JPH02191312A (ja) * | 1989-12-19 | 1990-07-27 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
| DE4111401A1 (de) * | 1991-04-09 | 1992-10-15 | Abb Patent Gmbh | Kondensationsanordnung |
| JPH06338436A (ja) * | 1993-05-31 | 1994-12-06 | Toshiba Corp | コンデンサ装置 |
| JPH1116780A (ja) * | 1997-06-27 | 1999-01-22 | Murata Mfg Co Ltd | コンデンサアセンブリ |
| JP3520776B2 (ja) * | 1998-05-28 | 2004-04-19 | 株式会社村田製作所 | 電子部品 |
| JP2001085281A (ja) * | 1999-09-09 | 2001-03-30 | Honda Motor Co Ltd | 電気二重層コンデンサの配線構造 |
| US7057878B2 (en) | 2002-04-12 | 2006-06-06 | Avx Corporation | Discrete component array |
| DE10218295A1 (de) * | 2002-04-24 | 2003-11-13 | Epcos Ag | Kondensatormodul und Kondensatorbatterie mit dem Kondensatormodul |
| JP4747560B2 (ja) * | 2004-11-17 | 2011-08-17 | パナソニック株式会社 | フィルムコンデンサおよびその製造方法 |
| KR100674842B1 (ko) | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
| JP2006351897A (ja) * | 2005-06-17 | 2006-12-28 | Matsushita Electric Ind Co Ltd | コンデンサ装置 |
| US7848079B1 (en) * | 2006-01-18 | 2010-12-07 | Musco Corporation | Multi-capacitor assembly |
| KR100910428B1 (ko) * | 2007-05-04 | 2009-08-04 | 엘에스엠트론 주식회사 | 균등 충전 단자를 포함한 울트라 커패시터 모듈 |
| KR101022308B1 (ko) * | 2008-07-24 | 2011-03-21 | 엘에스엠트론 주식회사 | 에너지 저장장치 |
| JP5003735B2 (ja) | 2009-08-18 | 2012-08-15 | Ｔｄｋ株式会社 | 電子部品 |
| JP2012226902A (ja) * | 2011-04-18 | 2012-11-15 | Iriso Electronics Co Ltd | 導電部材へのチップ部品接続構造 |
| US8873219B2 (en) * | 2012-06-26 | 2014-10-28 | Kemet Electronics Corporation | Method for stacking electronic components |
| US9842699B2 (en) * | 2014-08-05 | 2017-12-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having terminal electrodes and board having the same |
-
2015
- 2015-01-20 KR KR1020150009324A patent/KR102139759B1/ko active IP Right Grant
- 2015-09-22 US US14/861,611 patent/US9978525B2/en active Active
- 2015-09-25 JP JP2015188672A patent/JP6489549B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016134619A (ja) | 2016-07-25 |
| KR20160089737A (ko) | 2016-07-28 |
| US9978525B2 (en) | 2018-05-22 |
| US20160211078A1 (en) | 2016-07-21 |
| KR102139759B1 (ko) | 2020-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6489549B2 (ja) | 積層セラミック電子部品 | |
| JP6483007B2 (ja) | 表面実装電子部品及び電子部品の実装基板 | |
| KR101525689B1 (ko) | 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 | |
| JP6552050B2 (ja) | 積層セラミック電子部品 | |
| US10285271B2 (en) | Multilayer ceramic electronic component and board having the same | |
| US10056193B1 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| KR102538906B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR102070233B1 (ko) | 복합 전자부품, 그 실장 기판 및 포장체 | |
| KR101740818B1 (ko) | 적층형 전자 부품 및 그 실장 기판 | |
| KR102653205B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102516763B1 (ko) | 복합 전자부품, 그 실장 기판 | |
| JP2015095647A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| JP2015095646A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| JP2016225595A (ja) | 積層セラミック電子部品及びその実装基板 | |
| JP2016134618A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR20180073358A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102068813B1 (ko) | 전자 부품 | |
| KR101539884B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR20180072974A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102505428B1 (ko) | 복합 전자부품, 그 실장 기판 | |
| KR102189803B1 (ko) | 커패시터 부품 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| CN110875141B (zh) | 电子组件 | |
| KR20180073357A (ko) | 적층형 커패시터 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6489549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |