JP6482594B2 - 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム - Google Patents

固体撮像装置、固体撮像装置の駆動方法、固体撮像システム Download PDF

Info

Publication number
JP6482594B2
JP6482594B2 JP2017098719A JP2017098719A JP6482594B2 JP 6482594 B2 JP6482594 B2 JP 6482594B2 JP 2017098719 A JP2017098719 A JP 2017098719A JP 2017098719 A JP2017098719 A JP 2017098719A JP 6482594 B2 JP6482594 B2 JP 6482594B2
Authority
JP
Japan
Prior art keywords
signal
transistor
pixel
signal line
amplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017098719A
Other languages
English (en)
Other versions
JP2017139816A (ja
Inventor
和男 山崎
和男 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2017139816A publication Critical patent/JP2017139816A/ja
Application granted granted Critical
Publication of JP6482594B2 publication Critical patent/JP6482594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、有効画素とリファレンス画素とを有する固体撮像装置、固体撮像装置の駆動方法および固体撮像装置を有する固体撮像システムに関する。
固体撮像装置では、光電変換によって光電変換に基づく信号を出力する有効画素と、光電変換を行わず基準信号を出力するリファレンス画素を設ける構成が知られている。有効画素の出力する信号とリファレンス画素が出力する基準信号との差分を得ることで、固体撮像装置が出力する信号のノイズの低減を行っている。
固体撮像装置では、解像度向上のため画素サイズの微細化が進んでいる。しかしながら、画素サイズが微細化するにつれて、光電変換部の面積が減少し、固体撮像装置の感度が低下してしまう。固体撮像装置においては、光電変換部の面積の減少を抑えながらの画素サイズの微細化を行うことにより、高解像度化、感度低下の抑制の両立が求められている。
特許文献１には、複数の有効画素と、光電変換を行わない点を除いて有効画素と同等の特性を有するリファレンス画素とで差動対を構成し、相関二重サンプリング（以下、ＣＤＳと表記する）を行う構成が開示されている。有効画素は、光電変換素子が出力する電荷を保持し、増幅ＭＯＳトランジスタのゲートに接続された浮遊拡散容量Ｃｆｄが設けられている。リファレンス画素についても、電荷を保持し、増幅ＭＯＳトランジスタのゲートに接続された浮遊拡散容量Ｃｆｄが設けられている。また、有効画素とリファレンス画素とには容量Ｃｉｏが設けられている。この容量Ｃｉｏは一方の端子が差動対の出力部に接続され、他方の端子が増幅ＭＯＳトランジスタのゲートに接続される。特許文献１において、容量Ｃｉｏは浮遊拡散容量Ｃｆｄに比べて容量は微小である。以下、容量Ｃｉｏを微小容量Ｃｉｏと表記する。
有効画素とリファレンス画素とで差動対を構成する特許文献１に記載の固体撮像装置では、有効画素とリファレンス画素から出力された信号に含まれる、リセットノイズと固定パターンノイズの両方を抑制することができる。
特開２００８−２７１２８０号公報
特許文献１には、有効画素とリファレンス画素とが差動対を構成し、有効画素とリファレンス画素のそれぞれに設けられた増幅ＭＯＳトランジスタが差動対の入力段のＭＯＳトランジスタとして動作する回路構成が記載されている。従って、有効画素とリファレンス画素のそれぞれが有する増幅ＭＯＳトランジスタは、各々の画素に設けられた浮遊拡散容量Ｃｆｄが保持する電荷量に基づいて信号を出力する増幅ＭＯＳトランジスタとしてのパラメータと、差動対の入力段としてのパラメータとを有している。よって、増幅ＭＯＳトランジスタとしてのパラメータと、差動対の入力段としてのパラメータとのバランスを取る必要があった。このため、設計の自由度が高くないことが問題となる。
本発明は上記の課題を鑑みて為されたものであり、一つの態様は、光電変換により電荷が生じる光電変換部と、前記光電変換部で生じた前記電荷に基づく信号を出力する第１の増幅トランジスタと、を含む有効画素と、印加された電圧に基づく信号を出力する第２の増幅トランジスタと、を含むリファレンス画素と、前記有効画素が接続され、前記第１の増幅トランジスタが出力した信号を伝送する第１の信号線と、前記リファレンス画素が接続され、前記第２の増幅トランジスタが出力した信号を伝送する第２の信号線と、前記第１の増幅トランジスタと前記第２の増幅トランジスタとは別に設けられ、前記第１の信号線と前記第２の信号線とに接続され、前記第１の増幅トランジスタが出力した前記信号と、前記第２の増幅トランジスタが出力した前記信号との差分処理を行って差分信号を出力する差分信号出力部と、を有することを特徴とする固体撮像装置である。
また、本発明の別の態様は、光電変換により電荷が生じる光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する第１の増幅トランジスタと、を含む有効画素と、印加された電圧に基づく信号を出力する第２の増幅トランジスタと、を含むリファレンス画素と、前記有効画素が接続され、前記第１の増幅トランジスタが出力した信号を伝送する第１の信号線と、前記リファレンス画素が接続され、前記第２の増幅トランジスタが出力した信号を伝送する第２の信号線と、前記第１の増幅トランジスタと前記第２の増幅トランジスタとは別に設けられ、前記第１の信号線と前記第２の信号線とに接続され、前記第１の増幅トランジスタが出力した信号と、前記第２の増幅トランジスタが出力した信号との差分信号であるアナログ信号をデジタル信号に変換するアナログデジタル変換部と、を有することを特徴とする固体撮像装置である。
また、本発明の別の態様は、光電変換により電荷が生じる光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する第１の増幅トランジスタと、を含む有効画素と、印加された電圧に基づく信号を出力する第２の増幅トランジスタと、を含むリファレンス画素と、を有する固体撮像装置の駆動方法であって、前記固体撮像装置はさらに、前記有効画素が接続され、前記第１の増幅トランジスタが出力した信号を伝送する第１の信号線と、前記リファレンス画素が接続され、前記第２の増幅トランジスタが出力した信号を伝送する第２の信号線と、前記第１の信号線と前記第２の信号線の各々が伝送する信号の差分処理を行って差分信号を出力する差分信号出力部と、を有し、前記駆動方法は、前記差分信号出力部に、前記第１の信号線と前記第２の信号線のそれぞれが前記信号を伝送する第１のステップと、前記差分信号出力部が、前記第１の信号線が伝送する前記信号と、前記第２の信号線の伝送する前記信号とを、差分処理する第２のステップと、を含むことを特徴とする固体撮像装置の駆動方法である。
本発明の固体撮像装置は、差分信号出力部もしくはアナログデジタル信号変換部の一方と、有効画素とリファレンス画素のそれぞれが有する増幅トランジスタと、が別々に設けられている。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有している。
実施例１に関するブロック図 実施例１の画素内の詳細を表した等価回路図 実施例１のタイミング図 実施例２に関するブロック図 実施例２に関する画素内の詳細を表した等価回路図 実施例３に関するブロック図 実施例４に関するブロック図 実施例５に関するブロック図 実施例５に関するタイミング図 実施例６に関するブロック図 実施例７に関するブロック図 実施例７に関する画素内の詳細を表した等価回路図 固体撮像システムの構成に関するブロック図 実施例１の他の一例に関するブロック図 実施例３の別の一例に関するブロック図
以下、図面を参照しながら、本発明の実施形態について説明する。
まず、本実施例に関わる固体撮像装置の構成について説明し、その後、固体撮像装置の動作について説明する。尚、以下の説明では、画素をＮチャネルトランジスタで構成した例を説明する。画素をＰチャネルトランジスタで構成する場合にも、Ｎチャネルトランジスタで構成する場合に対して電圧の極性を反対にすることによって本発明を適用することができる。
図１は、本実施例の一例を示したブロック図である。１００は光電変換により、入射光に基づく信号を出力する有効画素、１０１は光電変換を行わずに信号を出力するリファレンス画素である。有効画素１００が複数行、複数列設けられている。また、リファレンス画素１０１は有効画素１００が設けられた各列に配列されている。有効画素１００、リファレンス画素１０１が複数行、複数列配列されることによって画素領域１３０が形成されている。以下、有効画素１００とリファレンス画素１０１とが配列された領域を画素領域１３０、有効画素１００のみが配列された領域を有効画素領域１２０と区別して表記する。
リファレンス画素１０１は、同じ列に属する有効画素１００の全てよりも、後述する差動増幅器１１２に近接して設けられており、画素領域１３０の差動増幅器１１２側の端部に設けられている。この近接とは、有効画素１００とリファレンス画素１０１それぞれの差動増幅器１１２側の端部を比較し、リファレンス画素１０１の差動増幅器１１２側の端部の方が差動増幅器１１２に近いことを意味している。１０２は、列に沿った方向に配列された複数の有効画素１００が電気的に接続された第１の垂直信号線である。１０３は、リファレンス画素１０１が電気的に接続された第２の垂直信号線である。以下、第２の垂直信号線１０３が伝送するリファレンス画素１０１からの信号をリファレンス信号と表記する。
１０４、１０５はそれぞれ第１の垂直信号線１０２、第２の垂直信号線１０３にドレインが電気的に接続された負荷ＭＯＳトランジスタであり、第１の垂直信号線１０２、第２の垂直信号線１０３に定電流を流す定電流源である。負荷ＭＯＳトランジスタ１０４は第１のトランジスタ、負荷ＭＯＳトランジスタ１０５は第２のトランジスタである。負荷ＭＯＳトランジスタ１０４、１０５は、制御電極であるゲートに共通ゲート配線１１６が、ソースにＧＮＤ配線１１７が電気的に接続されている。共通ゲート配線１１６は制御信号線であり、第１の垂直信号線１０２、第２の垂直信号線１０３に供給する電流値を決める制御信号を印加する。
Ｃ０ｓ、Ｃ０ｒ、Ｃｆｓ、Ｃｆｒは容量であり、１１０、１１１はスイッチである。差動増幅器１１２は差分信号出力部１４０の一例であり、第１の垂直信号線１０２が伝送する有効画素１００からの信号と、第２の垂直信号線１０３が伝送するリファレンス信号とを差動増幅して出力する。
複数列設けられた差動増幅器１１２は、画素領域１３０を挟んで交互に配列されている。容量Ｃ０ｓと容量Ｃ０ｒは同じ容量値を有していることが好ましい。さらに、容量Ｃｆｓと容量Ｃｆｒとが同じ容量値を有していることが好ましい。容量Ｃ０ｓ、Ｃ０ｒによって、後述する第１のＣＤＳが行われる。
これは、有効画素１００からの信号とリファレンス信号の増幅率を等しくするためである。差動増幅器１１２のゲインは容量比Ｃ０ｓ／Ｃｆｓおよび容量比Ｃ０ｒ／Ｃｆｒによって決定される。図示しないが、容量Ｃｆｓ、Ｃｆｒのそれぞれを複数の容量で構成し、その容量値を可変とすることで、差動増幅器１１２のゲインを変更することができる。容量Ｃ０ｓ、Ｃ０ｒのそれぞれに対して、容量Ｃｆｓ、Ｃｆｒのそれぞれの容量値が大きいときは低ゲインとなる。逆に、容量Ｃ０ｓ、容量Ｃ０ｒのそれぞれに対して、容量Ｃｆｓ、容量Ｃｆｒのそれぞれの容量値が小さいときは高ゲインとなる。
１１８は差動増幅器１１２にリファレンス電圧Ｖｒｅｆを供給するリファレンス電圧線である。差動増幅器１１２と容量Ｃ０ｓ、Ｃ０ｒ、Ｃｆｓ、Ｃｆｒ、スイッチ１１０、１１１により、スイッチトキャパシタを利用した差分回路を構成している。差動増幅器１１２の反転入力端子（−）には有効画素１００からの信号が入力され、非反転入力端子（＋）にはリファレンス信号が入力される。１１３は、信号処理回路であり、差動増幅器１１２に電気的に接続されている。
有効画素１００、リファレンス画素１０１、第１の垂直信号線１０２、第２の垂直信号線１０３、差動増幅器１１２は、複数列設けられている。１１４は水平シフトレジスタ（以下、ＨＳＲと表記する）であり、複数列設けられた信号処理回路１１３に電気的に接続されている。ＨＳＲ１１４が複数列の信号処理回路１１３から信号を出力する信号処理回路１１３を選択する。ＨＳＲ１１４によって選択された信号処理回路１１３から信号が出力され、出力された信号が固体撮像装置の出力する信号１１５となる。
図２は有効画素１００、リファレンス画素１０１の一例を示した図である。フォトダイオード２０１は光電変換により入射光を電荷に変換する光電変換部である。２０２は転送ＭＯＳトランジスタであり、ソースはフォトダイオード２０１、ゲートは転送制御線２０７、ドレインはフローティングディフージョン領域（以下、ＦＤ領域と表記する）２０３にそれぞれ電気的に接続されている。ＦＤ領域２０３はフォトダイオード２０１から転送ＭＯＳトランジスタ２０２を介して転送された電荷を保持する領域である。固体撮像装置を半導体基板上に形成する場合には、ＦＤ領域は例えば不純物拡散領域で形成される。２０４はリセットＭＯＳトランジスタであり、ソースはＦＤ領域２０３、ゲートはリセット制御線２０８、ドレインはリセット供給線２０９にそれぞれ電気的に接続されている。２０５は増幅ＭＯＳトランジスタであり、制御電極であるゲートはＦＤ領域２０３、ドレインは電圧源Ｖｄｄ、ソースは第１の垂直信号線１０２にそれぞれ電気的に接続されている。増幅ＭＯＳトランジスタ２０５は第１の増幅トランジスタであり、後述するリファレンス画素１０１が有する増幅ＭＯＳトランジスタ２１５は第２の増幅トランジスタである。増幅ＭＯＳトランジスタ２０５は、制御電極であるゲートに印加された電圧に基づく信号を第１の垂直信号線１０２に出力する。つまり、ＦＤ領域２０３に保持された電荷に基づいた信号を第１の垂直信号線１０２に出力する。リセット制御線２０８、リセット供給線２０９、転送制御線２０７は行選択部２１０にそれぞれ電気的に接続されている。
リファレンス画素１０１は、フォトダイオード２０１の代わりに容量２１１が設けられている。リファレンス画素１０１は、フォトダイオードの代わりに容量が設けられている点を除いて有効画素１００と同一の等価回路を有する構造とすることができる。リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のソースは、第２の垂直信号線１０３に電気的に接続されている。リファレンス画素１０１の転送ＭＯＳトランジスタ２０２は、有効画素１００の転送ＭＯＳトランジスタ２０２と同じ構成としてもよい。また、図２に例示したように、リファレンス画素１０１の転送ＭＯＳトランジスタ２０２のソースとドレインをショートさせた形態とすることもできる。この形態とした時には、転送ＭＯＳトランジスタ２０２のソースとドレイン間を導通させたＯＮ状態としなくとも、ＦＤ領域２１３と容量２１１の電位を揃えることができる。よって、転送ＭＯＳトランジスタ２０２のＯＮ、ＯＦＦを切り替えることによって生じるノイズの影響を少なくできる。同様に、リファレンス画素１０１において転送ＭＯＳトランジスタ２０２を設けず、ＦＤ領域２１３と容量２１１を接続させても良い。以下、リファレンス画素１０１の転送ＭＯＳトランジスタ２０２のソースとドレイン間が、図２で例示したようにショートされている形態として説明する。
有効画素１００、リファレンス画素１０１の転送制御線２０７、リセット制御線２０８、リセット供給線２０９は行選択部２１０に電気的に接続されている。
図３（ａ）は、図１および図２に例示した固体撮像装置の駆動方法を例示したタイミング図である。ＰＲＥＳは、リセット制御線２０８に印加されるパルス、ＰＳＥＬは転送制御線２０７に印加されるパルスである。ＰＴＮ、ＰＴＳは例えば不図示のタイミング発生部から信号処理回路１１３に印加されるパルスである。ＰＴＳ、ＰＴＮが信号処理回路１１３に印加されることにより、差動増幅器１１２から出力された信号が信号処理回路１１３にて、後述する第２のＣＤＳが行われる。ＶＬｉｎｅ１は第１の垂直信号線１０２の電位、ＶＬｉｎｅ２は第２の垂直信号線１０３の電位、ＧＮＤはＧＮＤ配線１１７の電位、Ｖｏｕｔは差動増幅器１１２からの出力電位を表している。
図３（ａ）に例示したタイミング図においては、パルスをＨｉｇｈレベル（以下、Ｈレベルと表記する）とした時に、パルスが印加されたＭＯＳトランジスタの、ソースとドレイン間が導通する。一方、Ｌｏｗレベル（以下、Ｌレベルと表記する）とした時にはソースとドレイン間が電気的に遮断される。尚、Ｌレベルのパルスがゲートに印加されることでソースとドレイン間が導通するＭＯＳトランジスタを用いた場合には、図３に示したパルスのＨレベルとＬレベルを反対にすることで、本実施例と同様の動作をすることができる。
以下、図３（ａ）に例示したタイミング図について、時刻ｔ１から順を追って、本実施例の固体撮像装置の駆動方法について説明する。
時刻ｔ１において、有効画素１００とリファレンス画素１０１にそれぞれ印加するＰＲＥＳをＨレベルとし、また、リセット供給線２０９に信号を印加して、ＦＤ領域２０３、２１３の電位をリセットレベルとする。また、ＰＲＥＳをＨレベルにすると共にスイッチ１１０、１１１をＯＮにする。
時刻ｔ２において、ＰＲＥＳをＬレベルとし、ＦＤ領域２０３、２１３のリセットを解除する。リセットＭＯＳトランジスタ２０４のソースとドレイン間が電気的に遮断される時に生じるチャージインジェクションにより、ＦＤ領域２０３、２１３の電位がリセットレベルより低下する。従って、増幅ＭＯＳトランジスタ２０５、２１５が出力する信号の電位が低下するため、ＶＬｉｎｅ１、ＶＬｉｎｅ２の電位も低下する。
時刻ｔ３において、スイッチ１１０、１１１をＯＦＦにし、増幅ＭＯＳトランジスタ２０５、２１５が出力する信号（以下、リセット信号と表記する）を容量Ｃ０ｓ、Ｃ０ｒに保持する。スイッチ１１０、１１１をＯＦＦすることによって生じるチャージインジェクションにより、差動増幅器１１２の出力電位Ｖｏｕｔが上昇する。この出力電位Ｖｏｕｔは、リファレンス電圧Ｖｒｅｆと差動増幅器１１２のオフセット電圧Ｖｏｆｆとして、Ｖｏｕｔ＝Ｖｒｅｆ＋Ｖｏｆｆの式で表される。この状態の差動増幅器１１２の出力電位ＶｏｕｔをＮ信号と以下表記する。
時刻ｔ４において、ＰＴＮをＨレベルとして、信号処理回路１１３に差動増幅器１１２が出力するＮ信号が読み出される。
時刻ｔ５において、ＰＴＮをＬレベルとして、信号処理回路１１３へのＮ信号の読み出しを終了する。
時刻ｔ６において、有効画素１００とリファレンス画素１０１に印加するＰＴＸをＨレベルとする。
これにより、フォトダイオード２０１で生じた電荷がＦＤ領域２０３に転送される。ＦＤ領域２０３に保持された電荷に基づいて増幅ＭＯＳトランジスタ２０５が出力する信号（以下、光電変換信号と表記する）が第１の垂直信号線１０２に伝送される。ＦＤ領域２０３に保持された電荷に応じて、第１の垂直信号線１０２の電位は低下する。フォトダイオード２０１の光電変換は、前回の信号読み出し期間においてＰＴＸがＨレベルからＬレベルとなった時刻ｔ７から、今回の信号読み出し期間の時刻ｔ６までの間に行われればよい。この信号読み出し期間とは、時刻ｔ１から時刻ｔ９までの期間を表している。リファレンス画素１０１は光電変換を行わないため、負荷ＭＯＳトランジスタ１０５から供給される電流値に変動がない限りにおいては、ＦＤ領域２１３の電位は時刻ｔ５時点の電位から変化しない。よって、リファレンス信号はリセット時から変化しない。容量Ｃ０ｒ、Ｃ０ｓはリセット信号を時刻ｔ３にスイッチ１１０，１１１をオフすることで保持している。よって、時刻ｔ６にＦＤ領域２０３の電位が変化すると、差動増幅器１１２の、第１の垂直信号線１０２と接続された端子には、光電変換信号とリセット信号との差分に基づく信号が入力される。第２の垂直信号線１０３に接続された端子には、時刻ｔ３で保持したリセット信号と、時刻ｔ６で増幅ＭＯＳトランジスタ２１５から出力される信号との差分に基づく信号が出力される。先述したように、リファレンス画素１０１は光電変換を行わないため、負荷ＭＯＳトランジスタ１０５から供給される電流値に変動がない限りにおいては第２の垂直信号線１０３の電位ＶＬｉｎｅ２は変化しない。よって、差動増幅器１１２の、第２の垂直信号線１０３に接続された端子には、第２の垂直信号線１０３の電位ＶＬｉｎｅ２に変化が無い場合には、時刻ｔ３におけるレベルが信号として入力される。上述の動作によって、容量Ｃ０ｓ、Ｃ０ｒによって第１のＣＤＳが行われる。時刻ｔ６の差動増幅器１１２の出力電位Ｖｏｕｔは、容量比Ｃ０ｓ／Ｃｆｓに応じて増幅された光電変換信号と、容量比Ｃ０ｒ／Ｃｆｒに応じて増幅されたリファレンス信号の差分である。この差分出力電位をＳ信号と以下表記する。
リファレンス画素１０１と、リファレンス画素１０１と同じ列に属するＮ行目の有効画素１００とのそれぞれに印加するＰＴＸを、同時にＨレベルとする。ここでいうＮ行目のＮは、１以上の自然数である。これにより、リファレンス画素１０１からのリファレンス信号と、Ｎ行目の有効画素１００が出力する光電変換信号とが、信号処理回路１１３に同時に出力される。つまり、１行目の有効画素１００からの入射光に基づく信号を読み出す時には、１行目の有効画素１００に印加するＰＴＸと、この有効画素１００と同じ列に属するリファレンス画素１０１に印加するＰＴＸとを同時にＨレベルとする。この動作を有効画素１００の各行からの光電変換信号を読み出す時に行い、有効画素１００からの信号とリファレンス信号との同時読み出しを行う。
時刻ｔ７において、ＰＴＸをＨレベルからＬレベルとして、フォトダイオード２０１とＦＤ領域２０３とを電気的に遮断する。
時刻ｔ８において、ＰＴＳをＨレベルにすることで、信号処理回路１１３にＳ信号が読み出される。
時刻ｔ９において、ＰＴＳをＬレベルにすることによって、信号処理回路１１３へのＳ信号の読み出しが終了する。
信号処理回路１１３は読み出されたＳ信号とＮ信号の差分を出力する。この差分処理により、Ｓ信号に含まれる差動増幅器１１２のオフセット電圧Ｖｏｆｆが差し引かれる。つまり、第２のＣＤＳが信号処理回路１１３によって行われる。そして、ＨＳＲ１１４によって選択された信号処理回路１１３から信号が出力され、この信号が、固体撮像装置の出力する信号１１５である。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は差動増幅器１１２とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。ここでいうパラメータとは、トランジスタの動作に影響する要素を指す。たとえばゲート面積、電圧増幅率、電流増幅率、しきい値電圧、許容損失など多様な要素がある。
また、特許文献１に記載の固体撮像装置では、有効画素とリファレンス画素のそれぞれが出力する信号の差分を得て、有効画素の出力する信号に重畳されているノイズを精度よく低減するために、有効画素とリファレンス画素とで微小容量Ｃｉｏと浮遊拡散容量Ｃｆｄの容量比を揃える必要があった。有効画素１００のフォトダイオード２０１の面積を圧迫することなく１／ｆノイズを低減するためには、リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のゲート面積を大きくすることが考えられる。特許文献１に開示された構成の回路で、リファレンス画素の増幅ＭＯＳトランジスタのゲート面積を大きくした場合には、浮遊拡散容量Ｃｆｄも寄生容量の増大によって大きくなるため、微小容量Ｃｉｏと浮遊拡散容量Ｃｆｄの容量比を調整する必要があった。これに対し、本実施例の構成では、有効画素１００とリファレンス画素１０１の内部に微小容量Ｃｉｏを設けない構成とすることができる。よって、微小容量Ｃｉｏ、浮遊拡散容量Ｃｆｄの容量比を調整することなく、増幅ＭＯＳトランジスタ２１５のゲート面積の拡大を行うことができ、１／ｆノイズの影響を少なくすることができる。
リファレンス画素１０１は有効画素領域１２０の外に設けられている。従って、フォトダイオード２０１の面積を圧迫することなく、リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５の制御電極であるゲートの面積を大きくすることができるため、１／ｆノイズの影響を少なくすることができる。また、リファレンス画素１０１は有効画素１００よりも差動増幅器１１２に近接して設けられている。これにより、第２の垂直信号線１０３の配線長さを短くすることができるとともに、有効画素領域１２０内に第２の垂直信号線１０３が入り込まない構成とすることができるため、フォトダイオード２０１の面積を圧迫しない。
増幅ＭＯＳトランジスタ２０５と増幅ＭＯＳトランジスタ２１５のゲートの面積を等しくする場合についても、本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５のパラメータから独立して差動増幅器１１２を設計することができる効果を有している。
また、有効画素１００、リファレンス画素１０１が有する電圧源Ｖｄｄは、差動増幅器１１２が有する不図示の電源とは別に設けられている。これにより、有効画素１００、リファレンス画素１０１に供給する電圧源Ｖｄｄとは別の電圧で差動増幅器１１２を動作させることができる。
増幅ＭＯＳトランジスタ２１５を増幅ＭＯＳトランジスタ２０５よりも小さくする場合についても、増幅ＭＯＳトランジスタ２０５、２１５のパラメータから独立して差動増幅器１１２を設計することができる効果を有している。さらに、増幅ＭＯＳトランジスタ２１５を小さくできる分、有効画素領域１２０の面積を広くできるため、有効画素１００のフォトダイオード２０１の面積も拡大できる。よって、感度の悪化を低減できる。
特許文献１に記載の固体撮像装置では、垂直信号線に接続された電流源はソース電極からゲート電極、ドレイン電極を経由して信号線に電流を供給している。よって、信号を読み出す有効画素を選択した時、垂直信号線を流れる電流の電流値が一時的に変動する。この電流値の変動が安定するまでの時間は差動増幅回路が持つ電流源の電流値に律速される。このため、信号線の電流値の変動の影響を受けずに信号を読み出すためには、有効画素を選択してから垂直信号線を流れる電流の電流値が落ち着くまでの待機時間を設ける必要がある。
一方、本実施例で説明した固体撮像装置では、各画素の出力はソースフォロワ回路の電圧出力として与えられるので、垂直信号線の電位変動は電流源を流れる電流値に律速されない。そのため、複数の有効画素１００を垂直走査して有効画素信号を読み出す時に、特許文献１に記載の固体撮像装置に比べて、有効画素を選択してから信号線を流れる電流の変動が落ち着くまでの待機時間を少なくすることができる。
また、特許文献１に記載の固体撮像装置では、有効画素の内部に微小容量Ｃｉｏ、浮遊拡散容量Ｃｆｄが設けられている。これに対して、本実施例の固体撮像装置は微小容量Ｃｉｏが設けられていない。特許文献１に記載の固体撮像装置と本実施例の固体撮像装置を、同じ面積に同じ数の有効画素を設けることを考えると、本実施例の固体撮像装置の方が光電変換部の面積を大きくすることができる。よって、感度低下を抑制することができる。
次に、図３（ａ）に示したＶＬｉｎｅ１、ＶＬｉｎｅ２、ＧＮＤに示した破線について説明しながら、固体撮像装置が出力する画像において問題となる、横スミアや横縞を本実施例の固体撮像装置が低減できることについて説明する。
強い光が、有効画素領域１２０の一部の有効画素１００に入射した場合を想定する。強い光が入射した有効画素１００からの有効画素信号により第１の垂直信号線１０２の電位が大きく低下する。入射した光が非常に強い場合には、負荷ＭＯＳトランジスタ１０４のソース・ドレイン間の電圧が０Ｖに近づき、特に強い光が入射した場合には負荷ＭＯＳトランジスタ１０４がＯＦＦしてしまう。ＧＮＤ配線１１７に流れる電流は、ＯＦＦしている負荷ＭＯＳトランジスタ１０４の数によって変化する。また、ＧＮＤ配線１１７のインピーダンスとＧＮＤ配線１１７に流れる電流でＧＮＤ配線１１７に生じる電圧降下によって、負荷ＭＯＳトランジスタ１０４、１０５に流れる電流が変化する。よって、強い光が入射している有効画素１００の数が多い行ほどＯＦＦしている負荷ＭＯＳトランジスタ１０４の数が多いため、ＧＮＤ配線１１７の電圧降下が小さく、負荷ＭＯＳトランジスタ１０４、１０５に流れる電流が多くなる。これにより、増幅ＭＯＳトランジスタ２０５、２１５のゲートとソース間の電位差が大きくなる。リファレンス画素１０１が設けられていない構成の場合、増幅ＭＯＳトランジスタ２０５のゲートとソース間の電位差が大きくなることにより、強い光が入射されている有効画素１００を含む行と、そうでない行との光電変換信号の出力範囲が異なってしまう。その結果、強いスポット光が入射された画像で、スポットの左右に白っぽい帯が発生する横スミアが生じることがあった。
本実施例はリファレンス画素１０１が設けられており、第２の垂直信号線１０３が負荷ＭＯＳトランジスタ１０５を介して共通ゲート配線１１６、ＧＮＤ配線１１７に電気的に接続された構成となっている。この構成を有することにより、強い入射光が有効画素１００に入射した時、有効画素１００の増幅ＭＯＳトランジスタ２０５のソースとゲート間の電位差が大きくなる。また、リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のソースとゲート間の電位差も同様に大きくなる。差動増幅器１１２からのＳ信号は、光電変換信号とリファレンス信号の差分であるため、増幅ＭＯＳトランジスタ２０５、２１５それぞれのソースとゲート間の電位差の増大の影響を差し引くことができる。従って、横スミアの発生を抑制することができる。
また本実施例が、横スミアと同様に画像の品質低下を招く、横縞についても抑制することができる点について説明する。図３（ｂ）は共通ゲート配線１１６の電位が変動した場合を表した図である。図３（ｂ）は、図３（ａ）に対してＶＬｉｎｅ１、ＶＬｉｎｅ２の電位以外は同じである。図３（ｂ）に破線で示した共通ゲート配線１１６の電位の変動は、共通ゲート配線１１６に電圧を供給する電源回路から発生するランダムノイズや、他回路からのキックバックノイズによって生じる。リファレンス画素１０１が設けられていない場合、共通ゲート配線１１６の電位が変動することによって負荷ＭＯＳトランジスタ１０４に流れる電流が変化し、読み出し動作が選択されている行全体の光電変換信号の出力範囲が変化する。これにより、共通ゲート配線１１６の電位の変動が生じた画像において、変動が生じなかった行と生じた行とが出力する信号の差によって画像に横縞が発生する。
本実施例の構成においては、共通ゲート配線１１６の電位に変動が生じた場合、負荷ＭＯＳトランジスタ１０４、１０５が受ける影響が等しい。よって、図３（ｂ）に例示したように共通ゲート配線１１６の電位変動による、ＶＬｉｎｅ１とＶＬｉｎｅ２の電位変動は等しい。差動増幅器１１２からのＮ信号とＳ信号は、有効画素１００からの信号とリファレンス信号の差分であるため、共通ゲート配線１１６の電位変動の影響を差し引くことができる。よって、共通ゲート配線１１６の電位の変動が生じた場合であっても、変動が生じなかった行と生じた行とで光電変換信号の出力範囲が変わらないため、取得される画像に横縞が発生することを抑制することができる。
本実施例では、固体撮像装置が出力する画像において問題となる横スミアや横縞を低減するため、負荷ＭＯＳトランジスタ１０４、１０５が共通ゲート配線１１６と、共通のＧＮＤ配線１１７に接続されている。しかし当然のことながら、本発明が有する効果である、増幅トランジスタのパラメータを差動増幅部とは独立して設定できることを鑑みれば、負荷ＭＯＳトランジスタ１０４，１０５が共通ゲート配線１１６、共通のＧＮＤ配線１１７に接続されておらず、別々のゲート配線、ＧＮＤ配線に接続されている形態であっても良い。つまり、差動増幅器１１２と増幅ＭＯＳトランジスタ２０５、２１５とが別々に設けられている構成であれば良い。
時刻ｔ１からｔ２までの間に行うリセット動作は、ＦＤ領域２０３、２１３の電位をリセットしていたが、この時にＰＴＸをＨレベルとしてフォトダイオード２０１、容量２１１の電位のリセットを行っても良い。この場合、フォトダイオード２０１の光電変換は、ＰＲＥＳ、ＰＴＸをＬレベルとする時刻ｔ２から、次にＰＴＸをＨレベルにする時刻ｔ６までの間で行えばよい。
リファレンス画素１０１のＦＤ領域２１３のリセットを、時刻ｔ２で有効画素１００のＦＤ領域２０３のリセットと同時に終了させていた。しかし、リファレンス画素１０１は光電変換を行わないため、リセットを終了させることなく、ＦＤ領域２１３にリセットレベルの電位を与え続ける形態であっても良い。
また、スイッチ１１０、１１１については、時刻ｔ２から時刻ｔ４までの期間でスイッチ１１０、１１１がＯＮからＯＦＦになる状態があれば良い。つまり、スイッチ１１０、１１１をＯＮにするタイミングはＰＲＥＳがＨレベルとなる時刻ｔ１に必ずしも一致している必要はなく、時刻ｔ１以前から時刻ｔ４までの間であれば良い。
差動増幅器１１２への、光電変換信号とリファレンス信号のそれぞれの伝送を同時に終了することが好ましい。負荷ＭＯＳトランジスタ１０４、１０５のそれぞれが供給する電流値が変動し、時間によって電流値の変動量が異なることがある。この場合に、光電変換信号とリファレンス信号のそれぞれの読み出しを終えるタイミングを異ならせると、信号処理回路１１３に保持されたそれぞれの信号に含まれる負荷ＭＯＳトランジスタ１０４、１０５の変動量が異なることがある。よって、信号処理回路１１３がそれぞれの信号の差分を得ても、負荷ＭＯＳトランジスタ１０４、１０５の供給する電流値の変動による影響を、差し引ききれないことがあるためである。
本実施例では、これまでリファレンス画素１０１が容量２１１、ＦＤ領域２１３、リセットＭＯＳトランジスタ２０４を有する形態として説明した。しかし、リファレンス画素１０１は、少なくともそのゲートに印加された電圧に基づく信号を出力する増幅ＭＯＳトランジスタ２１５を有していれば良い。つまり、リセットＭＯＳトランジスタ２０４を設けず、増幅ＭＯＳトランジスタ２１５のゲートに電圧供給線を接続し、電圧供給線から供給された電圧に基づく信号を増幅ＭＯＳトランジスタ２１５が出力する形態であっても良い。このように、電荷保持部であるＦＤ領域２１３や、容量２１１、転送ＭＯＳトランジスタ２０２などを省略することで、増幅ＭＯＳトランジスタ２１５のゲート面積をより大きく設計することが可能となる。
本実施例のリファレンス画素１０１は容量２１１が電荷を保持する形態として説明した。別の形態として、例えば、図２に示した容量２１１に代えてＦＤ領域２１３が電荷を保持する構成であってもよいし、図２のように容量２１１をＦＤ領域２１３とは別に設けた構成であったり、有効画素１００のようにフォトダイオード２０１を設けた構成であったりしても良い。フォトダイオードを設けた場合には、リファレンス画素１０１を、フォトダイオードが遮光されたオプティカルブラック画素とすることで、リファレンス画素１０１からリファレンス出力を得ることができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
各々の差動増幅器１１２が画素領域１３０を挟んで交互に設けられた構成としていたが、交互の配列は１列毎ではなく、複数列毎としても良い。また、交互に配列せず、画素領域１３０の片側にのみ配列されている形態であっても良い。
また、信号処理回路１１３から出力された信号がアナログ信号である場合には、信号処理回路１１３が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換器を設けると良い。このＡ／Ｄ変換器は、アナログデジタル変換部である。
本実施例は、画素が転送ＭＯＳトランジスタ、増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタの３つのＭＯＳトランジスタを有する形態を基に説明した。画素が他に、選択ＭＯＳトランジスタを有する形態であっても良い。この選択ＭＯＳトランジスタとは、ゲートが行選択部２１０に電気的に接続されている。さらに、ドレインとソースの一方が第１の垂直信号線１０２あるいは第２の垂直信号線１０３、他方が増幅ＭＯＳトランジスタ２０５あるいは増幅ＭＯＳトランジスタ２１５にそれぞれ電気的に接続される。第１の垂直信号線１０２あるいは第２の垂直信号線１０３に信号を出力する画素の選択ＭＯＳトランジスタのゲートに、行選択部２１０がパルスを印加する。これにより、選択された画素から信号が第１の垂直信号線１０２あるいは第２の垂直信号線１０３に出力される。
本実施例は、画素内のトランジスタがＭＯＳトランジスタである形態を例として説明した。本実施例はこれに限定されるものではなく、画素内のリセットトランジスタ、転送トランジスタがバイポーラトランジスタであっても良い。また、増幅トランジスタについても、接合型電界効果型トランジスタ（ＪＦＥＴ）を用いることもできる。
図１に例示した固体撮像装置では、リファレンス画素１０１が、画素領域１３０の差動増幅器１１２側の端部にのみ配置されていた。しかし、本実施例はこの形態に限定されるものではなく、さらにリファレンス画素１０１が、画素領域１３０の差動増幅器１１２側とは有効画素領域１２０を挟んで反対側の端部に設けられていても良い。
本実施例では、有効画素１００が複数行、複数列配列されており、またリファレンス画素１０１が複数列配列された形態に基づいて説明した。有効画素１００は１行以上、１列以上配列されていればよく、またリファレンス画素についても同様に１行以上、１列以上設けられていれば良い。すなわち、有効画素１００とリファレンス画素１０１のそれぞれが１つずつ設けられている形態であってもよい。この場合、差動増幅器１１２、第１の垂直信号線１０２、第２の垂直信号線１０３についても１列ずつ設けられていれば良い。この形態においても、有効画素１００の光電変換部の面積を圧迫させずにリファレンス画素１０１の増幅ＭＯＳトランジスタ２１５の制御電極であるゲートの面積を大きくすることができる。よって、１／ｆノイズの少ない光電変換信号を得ることができる。
本実施例においては、各列の信号処理回路１１３が、各列の差動増幅器１１２からの信号について第２のＣＤＳを行う形態を説明した。他の態様として、図１４に例示した固体撮像装置がある。図１４に例示した固体撮像装置は、ＰＴＳ、ＰＴＮのパルスで読み出したそれぞれの信号がアンプ１１９に出力され、アンプ１１９が容量１２３、１２４のそれぞれに保持された信号の差分信号を出力する形態である。つまり、アンプ１１９が第２のＣＤＳを行う形態である。また、本実施例では好ましい形態として、第１のＣＤＳ、第２のＣＤＳを行う形態を基に説明したが、第１のＣＤＳ、第２のＣＤＳを行わない形態としても良く、差動増幅器１１２が光電変換信号とリファレンス信号との差分を出力するという構成を有していれば良い。即ち、第１のＣＤＳ、第２のＣＤＳを共に行わない形態や、第１のＣＤＳと第２のＣＤＳのいずれか一方のみを行う形態であっても良い。第１のＣＤＳのみを行う形態とは、信号処理回路１１３が、差動増幅器１１２が出力したＮ信号を保持せず、差動増幅器１１２が出力するＳ信号のみを保持する形態とすれば良い。第２のＣＤＳのみを行う形態とは、容量Ｃ０ｒ、Ｃ０ｓを設けずに、増幅ＭＯＳトランジスタ２０５、２１５を差動増幅器１１２に電気的に接続し、差動増幅器１１２が出力するＮ信号とＳ信号について、信号処理回路１１３が第２のＣＤＳを行う形態が考えられる。
図１４に例示した固体撮像装置は、図１と同じ機能を有するものについては同一の記号を付しており説明を省略する。１２１はＰＴＳ、１２２はＰＴＮのパルスを転送する転送線であり、ＭＯＳＦＥＴ１２７、１２８のゲートに電気的に接続されている。ＭＯＳＦＥＴ１２７、１２８は差動増幅器１１２に電気的に接続されており、ＰＴＳ、ＰＴＮのパルスの印加に応じて、容量１２３、１２４に信号を伝送する。ＭＯＳＦＥＴ１２５、１２６はゲートがＨＳＲ１１４に電気的に接続されており、ＨＳＲ１１４からパルスが印加されると容量１２３、１２４に保持された信号がアンプ１１９に出力される。アンプ１１９は容量１２３、１２４のそれぞれから出力された信号の差分信号を出力する。この差分信号が固体撮像装置の出力する信号１１５である。
図１４で例示した固体撮像装置は、図３（ａ）に例示した駆動タイミングで動作させることができる。
図１、図１４で例示した固体撮像装置は、後述する実施例２や図４に例示するように、画素領域１３０の差動増幅器１１２側の端部にリファレンス画素１０１を複数設け、複数のリファレンス画素１０１を互いに並列に接続する形態とすることができる。
図１４に例示した固体撮像装置についても、図１に例示した固体撮像装置と同様に、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。また、取得される画像に横スミア、横縞が発生することを抑制することができる。さらに、リファレンス画素１０１が有効画素領域１２０の外に設けられている。従って、フォトダイオード２０１の面積を圧迫することなく、リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のゲート面積を大きくすることができるため、感度低下を抑制しながら１／ｆノイズの影響を少なくすることができる。
図４は本実施例におけるブロック図を例示したものである。図４において図１と同じ機能を有するものについては同一記号を付している。本実施例は、複数のリファレンス画素１０１−１、１０１−２が並列で電気的に接続された形態である。以下、複数のリファレンス画素を個別に指す際には、リファレンス画素１０１−１を第１のリファレンス画素、リファレンス画素１０１−２を第２のリファレンス画素と表記する。リファレンス画素１０１−１、１０１−２は第２の垂直信号線１０３に並列して接続されている。
図５は図４における有効画素１００、複数のリファレンス画素１０１−１、１０１−２、第１の垂直信号線１０２、第２の垂直信号線１０３の回路構成の一部を示した等価回路の一例である。図５についても、図２と同じ機能を有するものについては同一記号を付している。図２と同じ機能を有するもののうち、第１のリファレンス画素１０１−１と第２のリファレンス画素１０１−２の内部に設けられた、容量２１１、転送ＭＯＳトランジスタ２０２、リセットＭＯＳトランジスタ２０４、増幅ＭＯＳトランジスタ２１５、ＦＤ領域２１３については、説明を簡便にするため、図１中の符号にさらに枝番を付し、区別して表記した。つまり、増幅ＭＯＳトランジスタ２１５については第１のリファレンス画素１０１−１では２１５−１、第２のリファレンス画素１０１−２では２１５−２としている。以下、複数のリファレンス画素１０１−１、１０１−２が有する容量２１１、転送ＭＯＳトランジスタ２０２、リセットＭＯＳトランジスタ２０４、ＦＤ領域２１３についても同様である。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は差動増幅器１１２とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。
また、本実施例における固体撮像装置は、複数のリファレンス画素１０１−１、１０１−２の増幅ＭＯＳトランジスタ２１５−１と２１５−２のゲート同士がＦＤ領域２１３−１、２３１−２を介して電気的に接続された構成を有する。これにより、リファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のゲート面積を疑似的に大きくすることができる。よって、ゲート面積が擬似的に大きくなることにより、リファレンス画素の増幅ＭＯＳトランジスタで発生する１／ｆノイズを低減することができる。
また、リファレンス画素１０１−１、１０１−２を電気的に接続する配線は、有効画素１００が配列されている領域内にはなく、複数のリファレンス画素１０１−１、１０１−２が配列されたリファレンス画素領域内に存在することが好ましい。この構成により、有効画素１００のフォトダイオード２０１の面積をリファレンス画素１０１が圧迫しにくい。
尚、本実施例ではリファレンス画素を２つとして、２つの増幅ＭＯＳトランジスタのゲート同士が電気的に接続された構成としたが、構成はこれに限ったものではない。つまり、３つ以上のリファレンス画素１０１を配置し、それぞれの増幅ＭＯＳトランジスタ２１５のゲート同士が電気的に接続されていても良い。この場合、２つの増幅ＭＯＳトランジスタが電気的に接続された構成に比べて、さらにリファレンス画素１０１の増幅ＭＯＳトランジスタ２１５のゲート面積を疑似的に大きくできることから、１／ｆノイズをより低減することができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
図６に本実施例を例示したブロック図を示す。
図６に例示した固体撮像装置において、図１と同じ機能を有するものに関しては図１と同一の符号を付しており説明を省略する。
図６において６０１は、差動増幅器である。スイッチ６０２、６０３はそれぞれ差動増幅器６０１の入力端子と出力端子との間の導通と非導通を切り替える。スイッチ６０２、６０３を導通状態とすると、容量Ｃｆｒ、Ｃｆｓがリセットされる。信号処理回路１１３の内部には差動増幅器が、差動増幅器６０１とは別に設けられ、差動増幅器６０１からの出力のそれぞれが信号処理回路１１３の差動増幅器に接続されている。差動増幅器６０１が出力した、リファレンス信号と有効画素１００からの信号とに基づく信号の差分処理は、信号処理回路１１３内に設けられた差動増幅器によって得ることができる。また、信号処理回路１１３は差分処理を行うと共に補正などの処理を行っても良い。即ち、本実施例における差分信号出力部１４０は差動増幅器６０１と、信号処理回路１１３によって構成される。
図６に例示した固体撮像装置の本実施例における動作は、図３で例示した動作と同様とすることができる。また、スイッチ６０２、６０３の動作は、図３で例示したスイッチ１１０、１１１の動作と同様とすることができる。本実施例の固体撮像装置では、図１に例示した差動増幅器１１２のリファレンス電圧線１１８を、設けない構成とすることができる。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は差動増幅器６０１とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。
また、図６に例示した固体撮像装置では、有効画素１００とリファレンス画素１０１のそれぞれの出力を差動増幅器６０１が差動増幅出力する構成としているため、列ごとの信号処理回路１１３への入力が差動増幅入力と成る。差動増幅器６０１もしくはそれよりも信号処理回路１１３側で発生したノイズは、有効画素１００とリファレンス画素１０１のそれぞれの出力に重畳される。従って、信号処理回路１１３で有効画素１００とリファレンス画素１０１のそれぞれの出力の差分を得ることにより、差動増幅器６０１と、差動増幅器６０１よりも信号処理回路１１３側で発生したノイズも差し引くことができる。よって、固体撮像装置の出力する信号１１５に含まれるノイズを低減する効果が得られる。
また、信号処理回路１１３がリファレンス信号と有効画素１００からの信号のそれぞれについて第２のＣＤＳを行っても良い。負荷ＭＯＳトランジスタ１０４、１０５の供給する電流値が変動した場合、その変動に伴ってリファレンス信号も変動する。信号処理回路１１３がリファレンス信号について第２のＣＤＳを行うことにより、負荷ＭＯＳトランジスタ１０４、１０５の供給する電流値の変動によるリファレンス信号の変動量を求めることができる。また、有効画素１００からの信号についても第２のＣＤＳを行うことで、光電変換信号から、有効画素１００で生じたノイズを差し引いた信号を得ることができる。さらに、この有効画素１００からの信号について第２のＣＤＳを行って得た信号から、第２のＣＤＳを行って得たリファレンス信号の変動量を差し引く。これにより、負荷ＭＯＳトランジスタ１０４、１０５の変動による影響を、光電変換信号から差し引くことができる。
本実施例における差分信号出力部１４０は、差動増幅器６０１と、信号処理回路１１３である。他の形態として、さらに差分信号出力部１４０として信号処理回路１１３に電気的に接続された差動アンプを設ける形態とすることもできる。この場合、反転増幅器７０１からの出力に基づいた信号と、反転増幅器７０２の出力に基づいて信号のそれぞれを別に信号処理回路１１３が差動アンプに出力する。この信号処理回路１１３が出力する２つの信号の差分を、差動アンプによって得るようにしても良い。この形態の場合には、差動アンプからの出力信号が固体撮像装置の出力する信号１１５である。
本実施例における固体撮像装置は、差動増幅器６０１と、差動増幅器６０１よりも信号処理回路１１３側で発生したノイズを低減することができ、ノイズの少ない良好な画像を得ることができる。
本実施例で例示した固体撮像装置は、実施例２や図４で述べたように、画素領域１３０の差動増幅器６０１側の端部にリファレンス画素１０１を複数設け、複数のリファレンス画素１０１を互いに並列に接続する形態とすることができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
また、差動増幅器を信号処理回路１１３の内部に設けずに図１５に例示したように、反転増幅器７０１、７０２のそれぞれの信号を個別に信号処理し、複数列で共通に設けられた差動増幅器１２９に出力する形態であっても良い。この形態の場合では、差分信号出力部１４０は、反転増幅器７０１、７０２、信号処理回路１１３、差動増幅器１２９によって構成される。
図７に本実施例を例示したブロック図を示す。図７に例示した固体撮像装置において、図１と同じ機能を有するものには図１と同一の符号を付しており説明を省略する。
図７の７０１、７０２はそれぞれ反転増幅器であり、第１の増幅部、第２の増幅部である。それぞれの反転増幅器が共通の電圧源や電流源を用いることで増幅回路７０３を構成している。反転増幅器７０１、７０２は、それぞれが出力する信号レベルの範囲がなるべく等しくなるように、隣接して配置することが望ましい。反転増幅器７０１、７０２の構成としては、例えばソース接地回路が考えられる。
スイッチ７０４、７０５は反転増幅器７０１、７０２の入力端子と出力端子とをショートさせるか否かを切り替えるスイッチである。スイッチ７０４、７０５を導通状態とすると、容量Ｃｆｒ、Ｃｆｓの電荷が放電されてリセットされる。
図７に例示した固体撮像装置は、リファレンス画素１０１からのリファレンス信号を反転増幅器７０１が反転増幅して信号処理回路１１３に出力する。また、有効画素１００からの信号は反転増幅器７０２が反転増幅して信号処理回路１１３に出力する。
反転増幅器７０１、７０２のそれぞれは、有効画素１００、リファレンス画素１０１のそれぞれからの信号を反転増幅して信号処理回路１１３に出力する。信号処理回路１１３の内部には差動増幅器が設けられ、反転増幅器７０１、７０２のそれぞれからの出力が信号処理回路１１３の差動増幅器に接続されている。反転増幅器７０１、７０２のそれぞれが出力する信号の差分処理は、信号処理回路１１３内に設けられた差動増幅器によって得ることができる。信号処理回路１１３は反転増幅器７０１、７０２のそれぞれが出力した信号の差分を得ると共に、補正などの処理を行っても良い。本実施例における差分信号出力部１４０は、反転増幅器７０１、７０２と、信号処理回路１１３によって構成される。
図７に例示した固体撮像装置の本実施例における動作は、図３で例示した動作と同様とすることができる。また、スイッチ７０４、７０５の動作は、図３で例示したスイッチ１１０、１１１の動作と同様とすることができる。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は反転増幅器７０１、７０２とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。
また、図７に例示した固体撮像装置では、有効画素１００とリファレンス画素１０１のそれぞれの出力を反転増幅器７０１、７０２のそれぞれが反転増幅する構成としているため、列ごとの信号処理回路１１３への入力が差動増幅入力と成る。反転増幅器７０１、７０２もしくはそれよりも信号処理回路１１３側で発生したノイズは、有効画素１００とリファレンス画素１０１のそれぞれの出力に重畳される。従って、信号処理回路１１３で反転増幅器７０１、７０２のそれぞれが出力する信号の差分を得ることにより、反転増幅器７０１、７０２と、反転増幅器７０１、７０２よりも信号処理回路１１３側で発生したノイズも差し引くことができる。よって、固体撮像装置の出力する信号１１５に含まれるノイズを低減する効果が得られる。
図１に例示した差動増幅器１１２のリファレンス電圧線１１８を、本実施例では設けない構成とすることができる。
また、信号処理回路１１３がリファレンス信号と有効画素１００からの信号のそれぞれについて第２のＣＤＳを行っても良い。負荷ＭＯＳトランジスタ１０４、１０５の供給する電流値が変動した場合、その変動に伴ってリファレンス信号も変動する。信号処理回路１１３がリファレンス信号について第２のＣＤＳを行うことにより、負荷ＭＯＳトランジスタ１０４、１０５の供給する電流値の変動によるリファレンス信号の変動量を求めることができる。また、有効画素１００からの信号についても第２のＣＤＳを行うことで、光電変換信号から、有効画素１００で生じたノイズを差し引いた信号を得ることができる。さらに、この有効画素１００からの信号について第２のＣＤＳを行って得た信号から、第２のＣＤＳを行って得たリファレンス信号の変動量を差し引く。これにより、負荷ＭＯＳトランジスタ１０４、１０５の変動による影響を、光電変換信号から差し引くことができる。
本実施例における差分信号出力部１４０は、反転増幅器７０１、７０２と、信号処理回路１１３である。他の形態として、さらに差分信号出力部１４０として信号処理回路１１３に電気的に接続された差動アンプを設ける形態とすることもできる。この場合、反転増幅器７０１からの出力に基づいた信号と、反転増幅器７０２の出力に基づいて信号のそれぞれを別に信号処理回路１１３が差動アンプに出力する。この信号処理回路１１３が出力する２つの信号の差分を、差動アンプによって得るようにしても良い。この形態の場合には、差動アンプからの出力信号が、固体撮像装置の出力する信号１１５である。
本実施例における固体撮像装置は、反転増幅器７０１、７０２と、反転増幅器７０１、７０２よりも信号処理回路１１３側で発生したノイズを低減することができ、ノイズの少ない良好な画像を得ることができる。
本実施例の固体撮像装置は、実施例２や図４で述べたように、画素領域１３０の反転増幅器７０１、７０２側の端部にリファレンス画素１０１を複数設け、複数のリファレンス画素１０１を並列に電気的に接続する形態とすることができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
また、先述した実施例３や図１５に例示したように、差動増幅器を信号処理回路１１３の内部に設けずに、反転増幅器７０１、７０２のそれぞれの信号を個別に信号処理し、複数列で共通に設けられた差動増幅器１２９に出力する形態であっても良い。この形態の場合では、差分信号出力部１４０は、反転増幅器７０１、７０２、信号処理回路１１３、差動増幅器１２９によって構成される。
図８に本実施例を例示したブロック図を示す。また、図９は本実施例に関する一例のタイミング図である。
図８に例示した固体撮像装置において、それぞれ図１と同じ機能を有するものに関しては図１と同一の符号を付しており説明を省略する。図８において８０１、８０２は容量、８０３はコンパレータ、８０４、８０５はランプ配線である。８０６、８０７はスイッチであり、スイッチ８０６、８０７のそれぞれが導通することにより、比較回路８０８内の容量のリセットが行われる。
以下、図９に例示したタイミング図を用いて本実施例における固体撮像装置の駆動方法を説明する。図９中の符号は、図８に例示した固体撮像装置に付した符号に対応している。図９のタイミング図は、ランプ配線８０４、８０５以外については、図３に例示したタイミング図と同様である。
以下、図９に例示したタイミング図に基づいて、図８に例示した固体撮像装置の動作を説明する。
スイッチ１１０及び１１１は時刻ｔ２でＰＲＥＳがＬレベルになった後にオフする。この時、コンパレータ８０３のオフセット電圧と第１の垂直信号線１０２の電位との差分が容量Ｃ０ｓと８０２に、コンパレータ８０３のオフセット電圧と第２の垂直信号線１０３の電位との差分が容量Ｃ０ｒ、８０１に保持される。
時刻ｔ３−２の時にランプ配線８０４、８０５の電位を、比較回路８０８をリセットするリセット電位からＶｒｅｆに変化させた後に、時刻ｔ４にＰＴＮをＨレベルにすると同時に、ランプ配線８０４、８０５の電位を経時的に変化させるランプ動作を開始する。このランプ動作により時刻ｔ４から、ランプ配線８０４、８０５の電位がリセット電位に達したタイミングである時刻ｔ４−２までの時間幅に基づいて得られたＡ／Ｄ変換結果がＮ変換信号である。
時刻ｔ５に、ランプ配線８０４および８０５の電位の変動が停止し、Ｎ変換期間の動作が終了する。
次に、時刻ｔ６に、ランプ配線８０４および８０５の電位を、時刻ｔ３−２から時刻ｔ４における電位にリセットする。さらに時刻ｔ６でＰＴＸをＨレベルとした後、時刻ｔ７でＰＴＸをＬレベルとすることにより、容量Ｃ０ｓを回して光電変換信号がコンパレータ８０３の入力端子に与えられる。
次に時刻ｔ８からＳ変換期間の動作が開始する。時刻ｔ８からランプ配線８０４、８０５の電位を変化させるランプ動作を、先のリセット時のＡ／Ｄ変換と同様に行う。
そして、時刻ｔ８−２でコンパレータ８０３の出力が変化する。この時刻ｔ８からコンパレータ８０３の出力が変化する時刻ｔ８−２までの時間幅に基づいて得られたＡ／Ｄ変換結果がＳ変換信号である。
信号処理回路１１３は得られたＳ変換信号とＮ変換信号の差分を出力する。この出力が固体撮像装置の出力する信号１１５となる。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５はコンパレータ８０３とは別に設けられた構成を有している。従って、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータを、コンパレータ８０３のパラメータとは独立して設定することができる。
また、本実施例において、ランプ配線８０４、８０５同士、第１の垂直信号線１０２、第２の垂直信号線１０３同士は互いに差動の関係となっている。従って、時刻ｔ４−２付近の破線で示すようなノイズが混入した場合でも、固体撮像装置の出力する信号１１５に及ぼす影響を低減させることができる。
また、本実施例において信号処理回路１１３はデジタル信号処理回路で構成することができる。よって、信号処理回路１１３がアナログ信号処理回路で構成されている場合に比べてノイズの影響が受けにくくなる。従って、本実施例の固体撮像装置は、出力した画像に横縞が発生しにくくなる効果を有している。
本実施例の固体撮像装置は、実施例２や図４で述べたように、画素領域１３０のコンパレータ８０３側の端部にリファレンス画素１０１を複数設け、複数のリファレンス画素１０１を互いに並列に電気的に接続する形態とすることができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
図１０は本実施例を例示したブロック図である。なお、図１０において図７と同じ機能を有するものに関しては図７と同一の記号を付しており、説明を省略する。以下、本実施例において図７に例示した固体撮像装置と異なる点について説明する。
図１０は図７で説明したように、反転増幅器７０１、７０２を共通の電圧源、電流源を電気的に接続して用いている。また、２列の画素列の第２の垂直信号線１０３を共通として用いている。リファレンス信号に基づいて反転増幅器７０１が出力する信号は、２つの信号処理回路１１３に出力される。この２つの信号処理回路１１３とは、第２の垂直信号線１０３が共通となっている画素列の、有効画素１００からの信号が入力される信号処理回路１１３を指している。本実施例は実施例４と同様に、信号処理回路１１３の内部には差動増幅器が設けられ、反転増幅器７０１、７０２のそれぞれからの出力が信号処理回路１１３の差動増幅器に接続されている。よって、差分信号出力部１４０は反転増幅器７０１、７０２と、信号処理回路１１３によって構成される。
第２の垂直信号線１０３を共通とする画素列は、隣り合う列でも、間に別の第２の垂直信号線１０３に電気的に接続された画素列を挟んでいても良い。また、固体撮像装置の一部の画素列が、図１０に示したように、複数列に共通の第２の垂直信号線１０３に電気的に接続されている形態であっても良いし、全ての画素列に対して第２の垂直信号線１０３が共通に設けられても良い。図１０において２列の画素列の第２の垂直信号線１０３を共通としたが、３列以上を共通の第２の垂直信号線１０３に電気的に接続して用いても構わない。ただし、入射光の強弱により負荷ＭＯＳトランジスタ１０４のソースとドレイン間の電圧差が変化するため、画素列によってリファレンス信号に差が生じることがある。このため、第２の垂直信号線１０３を共通にする画素列は近接した列同士とすることが望ましい。
本実施例はこれまで反転増幅器７０１、７０２を用いた形態について説明してきた。本実施例は反転増幅器を用いた形態のみに限定されず、反転増幅器の代わりに差動増幅器を用いても良い。また、実施例５で説明したように、比較回路８０８を用いる形態であっても良い。
本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は反転増幅器７０１、７０２とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。
また、本実施例の固体撮像装置は、２列で共通の第２の垂直信号線１０３が設けられていることにより、反転増幅器７０１、容量Ｃ０ｒ、Ｃｆｓ、スイッチ１１０や負荷ＭＯＳトランジスタ１０５の個数の削減をすることができる。また、第２の垂直信号線１０３の負荷ＭＯＳトランジスタ１０５を各列に配置する必要がないため消費電流を低減することができる。
本実施例の固体撮像装置は、実施例２や図４で述べたように、画素領域１３０の反転増幅器７０１、７０２側の端部にリファレンス画素１０１を複数設け、複数のリファレンス画素１０１を互いに並列に電気的に接続する形態とすることができる。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
また、先述した実施例３や図１５に例示したように、差動増幅器を信号処理回路１１３の内部に設けずに、反転増幅器７０１、７０２のそれぞれの信号を個別に信号処理し、複数列で共通に設けられた差動増幅器１２９に出力する形態であっても良い。この形態の場合では、差分信号出力部１４０は、反転増幅器７０１、７０２、信号処理回路１１３、差動増幅器１２９によって構成される。
図１１は本実施例を例示したブロック図である。図１１において、図１と同じ機能を有するものについては同一の記号を付しており、説明を省略する。以下、本実施例における固体撮像装置が図１に例示した固体撮像装置と異なる点について述べる。本実施例における固体撮像装置は、各画素列において、複数のリファレンス画素１０１が画素領域１３０の端部に隣接して配置されている。スイッチ９０１、９０２により、第２の垂直信号線１０３と負荷ＭＯＳトランジスタ１０５に電気的に接続されるリファレンス画素が複数のリファレンス画素１０１の中から選択される。
図１２は、図１１における有効画素１００と複数のリファレンス画素１０１の一例の等価回路を示したものである。図１２は、図２、図１１と同じ機能を有するものについては、同一の記号を付しており、説明を省略する。
図１２に例示したリファレンス画素１０１のそれぞれの増幅ＭＯＳトランジスタ２１５のソースがスイッチ９０１、９０２に電気的に接続されている。スイッチ９０１、９０２は不図示の制御回路に電気的に接続され、第２の垂直信号線１０３にリファレンス出力を出力するリファレンス画素１０１を選択する。スイッチ９０１、９０２の動作を制御する信号は、行選択部２１０から供給されるように構成されても良い。
リファレンス画素１０１が一つの構成の場合には、あるリファレンス画素１０１の出力が他の列のリファレンス画素１０１の出力に比べて異なっている場合に、撮像して得られた画像に線状の縞が生じる。本実施例は、複数のリファレンス画素１０１からリファンレンス信号を出力する画素を選択可能にする構成を有している。この構成により、１つのリファレンス画素１０１の出力に不具合があった場合でも、他のリファレンス画素１０１からの出力に切り替えることにより、画像に線状の縞が生じることを低減することができる。
また、本実施例の固体撮像装置は、増幅ＭＯＳトランジスタ２０５、２１５は差動増幅器１１２とは別に設けられた構成を有している。従って、増幅ＭＯＳトランジスタが差動対の入力段を兼ねる構成に比して、本実施例の固体撮像装置は増幅ＭＯＳトランジスタ２０５、２１５のパラメータの設定の自由度が向上する効果を有する。
本実施例は有効画素１００のそれぞれの増幅ＭＯＳトランジスタ２０５が第１の垂直信号線１０２に電気的に接続された形態に限定されず、リセットＭＯＳトランジスタ２０４やＦＤ領域２０３を、複数の有効画素１００で共有する構成としても良い。即ち、複数のフォトダイオード２０１やＦＤ領域２０３が１つの増幅ＭＯＳトランジスタ２０５に接続されている形態であっても良い。
これまでに述べた固体撮像装置を固体撮像システムに適用した場合の実施例について述べる。固体撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１３に、固体撮像システムの例としてデジタルスチルカメラに固体撮像装置を適用した場合のブロック図を示す。
図１３において、１はレンズの保護のためのバリア、２は被写体の光学像を固体撮像装置４に結像させるレンズ、３はレンズ２を通った光量を可変にするための絞りである。５は固体撮像装置４より出力される出力信号の処理を行う出力信号処理部である。
固体撮像装置４からの出力信号がアナログ信号である場合には、出力信号処理部５は、アナログ信号処理部、Ａ／Ｄ変換器とデジタル信号処理部とを有する形態とする。固体撮像装置４からの出力信号をアナログ信号処理部が各種の補正を行って、Ａ／Ｄ変換器に信号を出力する。アナログ信号処理部から出力された信号をＡ／Ｄ変換器がデジタル信号に変換し、デジタル信号処理部に出力する。デジタル信号処理部は必要に応じて各種の補正、圧縮を行ったうえで信号を出力する。
一方、固体撮像装置４が先に示した実施例５のように、デジタル信号を出力する場合には、出力信号処理部５はデジタル信号処理部を有し、固体撮像装置４から出力されるデジタル信号に対して必要に応じて各種の補正、圧縮を行って信号を出力する。
そして、図１３において、６は画像データを一時的に記憶する為のメモリ部、８は記録媒体に記録または読み出しを行うためのインターフェース部、９は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。７は外部コンピュータ等と通信する為のインターフェース部である。１０は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部、１１は固体撮像装置４、出力信号処理部５に、各種タイミング信号を出力するタイミング発生部である。ここで、タイミング信号などは外部から入力されてもよく、固体撮像システムは少なくとも固体撮像装置４と、固体撮像装置４から出力された出力信号を処理する出力信号処理部５とを有すればよい。
以上のように、本実施例の固体撮像システムは、固体撮像装置４を適用して撮像動作を行うことが可能である。本実施例の固体撮像システムに、実施例１〜７に例示した固体撮像装置を適用することにより、ノイズの少ない撮影が可能となる。
１００ 有効画素
１０１ リファレンス画素
１０２ 第１の垂直信号線
１０３ 第２の垂直信号線
１１２ 差動増幅器
１１３ 信号処理回路
２０１ フォトダイオード
２０２ 転送ＭＯＳトランジスタ
２０３ ＦＤ領域
２０５ 第１の増幅ＭＯＳトランジスタ
２１１ 容量
２１５ 第２の増幅ＭＯＳトランジスタ

Claims (15)

  1. 光電変換により電荷が生じる光電変換部と、前記光電変換部で生じた前記電荷に基づく信号を出力する第１の増幅トランジスタと、前記第１の増幅トランジスタの入力ノードに接続される第１のリセットトランジスタと、を各々が含み、行列状に配された複数の有効画素と、
    印加された電圧に基づく信号を出力する第２の増幅トランジスタと、前記第２の増幅トランジスタの入力ノードに接続される第２のリセットトランジスタと、を各々が含み、前記複数の有効画素が配された有効画素領域の外に配された複数のリファレンス画素と、
    前記第１の増幅トランジスタが出力した信号を伝送する第１の信号線と、
    前記第２の増幅トランジスタが出力した信号を伝送する第２の信号線と、
    前記第１の信号線と前記第２の信号線とに接続され、前記第１の増幅トランジスタが出力した信号と前記第２の増幅トランジスタが出力した信号との差分信号を出力する差分信号出力部と、を有し、
    前記複数の有効画素は、第１の列に配されている一方の有効画素と、前記第１の列とは異なる第２の列に配されている他方の有効画素と、を備え、
    前記複数のリファレンス画素は、前記第１の列に対応して配されている一方のリファレンス画素と、前記第２の列に対応して配されている他方のリファレンス画素と、を備え、
    前記差分信号出力部のうち、
    一方の差分信号出力部が、前記一方の有効画素の前記第１の増幅トランジスタが出力した信号と、前記一方のリファレンス画素の前記第２の増幅トランジスタが出力した信号との差分信号を出力し、
    他方の差分信号出力部が、前記他方の有効画素の前記第１の増幅トランジスタが出力した信号と、前記他方のリファレンス画素の前記第２の増幅トランジスタが出力した信号との差分信号を出力することを特徴とする撮像装置。
  2. 前記差分信号出力部は、差動増幅器を備えており、前記差動増幅器は、前記第１の信号線と接続される第１の入力ノードと、前記第２の信号線と接続される第２の入力ノードと、
    前記差分信号を出力する出力ノードと、を有し、前記出力ノードは、前記第１の入力ノードまたは前記第２の入力ノードに接続されていることを特徴とする請求項１に記載の撮像装置。
  3. 前記差分信号出力部に接続される電源が、前記第１の増幅トランジスタと前記第２の増幅トランジスタとに接続される電源とは別に設けられていることを特徴とする請求項１または２に記載の撮像装置。
  4. 前記差分信号出力部が差動増幅器と、第１の増幅部と、第２の増幅部とを有し、前記第１の信号線は、前記第１の増幅部を介して前記差動増幅器と接続され、
    前記第２の信号線は、前記第２の増幅部を介して前記差動増幅器と接続されることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
  5. 前記第１の信号線は、前記有効画素が配された列に対応して配されるとともに、同一列に配された複数の前記有効画素に接続され、
    前記第２の信号線は、前記第１の信号線が接続された前記有効画素と対応する列に配された前記リファレンス画素に接続され、
    前記第１の信号線に接続された全ての前記有効画素よりも、前記第２の信号線に接続された前記リファレンス画素が前記差分信号出力部に近接して設けられていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
  6. 前記第１の増幅トランジスタの制御電極の面積より前記第２の増幅トランジスタの制御電極の面積が大きいことを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
  7. 前記第１の信号線に電流を供給する第１のトランジスタと、前記第２の信号線に電流を供給する第２のトランジスタとが設けられており、
    前記第１のトランジスタと前記第２のトランジスタの各々が有する制御電極に共通の制御信号線が接続されていることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
  8. 前記第１のトランジスタの一方の電極に前記第１の信号線が接続され、
    前記第２のトランジスタの一方の電極に前記第２の信号線が接続され、
    前記第１のトランジスタと前記第２のトランジスタの各々の他方の電極に、共通の電位供給線が接続されていることを特徴とする請求項７に記載の撮像装置。
  9. 前記複数のリファレンス画素が前記第２の信号線に対して並列に接続されていることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
  10. 前記第２の増幅トランジスタが、前記第２の増幅トランジスタに電位を供給する電荷保持部に接続されていることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
  11. 前記複数のリファレンス画素がそれぞれ電荷保持部を有し、前記複数のリファレンス画素の各々の前記電荷保持部が前記第２の増幅トランジスタに接続されていることを特徴とする請求項１０に記載の撮像装置。
  12. 前記差分信号出力部を複数有し、一方の前記差分信号出力部と他方の前記差分信号出力部とが、前記リファレンス画素と前記有効画素とが複数列配列された画素領域を挟んで配されていることを特徴とする請求項１〜１１のいずれか１項に記載の撮像装置。
  13. 前記差分信号出力部に、複数列の前記リファレンス画素が接続されていることを特徴とする請求項１〜１２のいずれか１項に記載の撮像装置。
  14. 前記第１のリセットトランジスタおよび前記第２のリセットトランジスタに関して、リセット制御線が共通して入力されるように構成されていることを特徴とする請求項１〜１３のいずれか１項に記載の撮像装置。
  15. 請求項１〜１４のいずれか１項に記載の撮像装置と、該撮像装置からの出力信号を処理する出力信号処理部とを有することを特徴とする撮像システム。
JP2017098719A 2011-05-12 2017-05-18 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム Active JP6482594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011107392 2011-05-12
JP2011107392 2011-05-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012026815A Division JP6150457B2 (ja) 2011-05-12 2012-02-10 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム

Publications (2)

Publication Number Publication Date
JP2017139816A JP2017139816A (ja) 2017-08-10
JP6482594B2 true JP6482594B2 (ja) 2019-03-13

Family

ID=47125605

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012026815A Active JP6150457B2 (ja) 2011-05-12 2012-02-10 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP2017098719A Active JP6482594B2 (ja) 2011-05-12 2017-05-18 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012026815A Active JP6150457B2 (ja) 2011-05-12 2012-02-10 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム

Country Status (3)

Country Link
US (1) US8975569B2 (ja)
JP (2) JP6150457B2 (ja)
CN (1) CN102780858B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9462199B2 (en) * 2012-10-12 2016-10-04 Samsung Electronics Co., Ltd. Image sensors, image processing systems including same, and methods of operating the same
JP6188433B2 (ja) * 2013-06-07 2017-08-30 浜松ホトニクス株式会社 固体撮像装置
FR3013546B1 (fr) * 2013-11-15 2017-05-19 Trixell Mise en commun de deux colonnes de pixels d'un detecteur d'images
JP6370044B2 (ja) * 2013-12-25 2018-08-08 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6463002B2 (ja) * 2014-05-08 2019-01-30 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
JP6459025B2 (ja) 2014-07-07 2019-01-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6385192B2 (ja) 2014-08-14 2018-09-05 キヤノン株式会社 撮像装置、撮像システム及び撮像システムの駆動方法
JP6578658B2 (ja) 2015-01-05 2019-09-25 株式会社リコー 光電変換装置及び画像生成装置並びに光電変換装置の出力の補正方法
JP2018513570A (ja) 2015-03-31 2018-05-24 ダートマス カレッジ Ｊｆｅｔソースフォロアを有するイメージセンサ及びイメージセンサ画素
TW201639353A (zh) * 2015-04-20 2016-11-01 原相科技股份有限公司 具有功率雜訊過濾功能的影像感測電路及其控制方法
JP6492991B2 (ja) * 2015-06-08 2019-04-03 株式会社リコー 固体撮像装置
JP6555980B2 (ja) * 2015-08-20 2019-08-07 キヤノン株式会社 撮像装置、撮像システム
US9800810B2 (en) 2015-08-20 2017-10-24 Canon Kabushiki Kaisha Imaging apparatus and imaging system
JP6708381B2 (ja) * 2015-08-25 2020-06-10 キヤノン株式会社 光電変換装置、および、光電変換システム
JP6674219B2 (ja) * 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
JP6904257B2 (ja) * 2016-04-15 2021-07-14 ソニーグループ株式会社 固体撮像素子、電子機器、および、固体撮像素子の制御方法
JP2018013422A (ja) * 2016-07-21 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 検出装置及び電子機器
US10559238B2 (en) * 2016-09-21 2020-02-11 Apple Inc. Noise mitigation for display panel sensing
JP6886267B2 (ja) * 2016-10-13 2021-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR102253023B1 (ko) * 2017-03-10 2021-05-17 에스케이하이닉스 주식회사 옵티컬 블랙 영역을 구비하는 이미지 센서 및 이를 이용한 다크 레벨 보상 방법
CN111149353B (zh) 2017-11-06 2023-08-15 索尼半导体解决方案公司 固态成像元件、成像装置和控制固态成像元件的方法
US11381773B2 (en) * 2018-12-11 2022-07-05 Sony Semiconductor Solutions Corporation Imaging device
JP6643656B2 (ja) * 2018-12-13 2020-02-12 パナソニックＩｐマネジメント株式会社 固体撮像装置
US11316527B2 (en) * 2018-12-20 2022-04-26 Canon Kabushiki Kaisha AD converter
JP7329963B2 (ja) 2019-05-17 2023-08-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN111464765B (zh) * 2020-04-15 2022-08-26 锐芯微电子股份有限公司 全差分像素读出电路、像素电路以及像素数据读出方法
KR20230095147A (ko) * 2021-12-21 2023-06-29 삼성디스플레이 주식회사 표시 장치의 단락 검출 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344877B1 (en) * 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP4115047B2 (ja) * 1999-07-27 2008-07-09 ローム株式会社 イメージセンサ
US6919551B2 (en) 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels
JP2005130322A (ja) * 2003-10-27 2005-05-19 Matsushita Electric Ind Co Ltd イメージセンサーノイズ除去装置
JP4827508B2 (ja) 2005-12-02 2011-11-30 キヤノン株式会社 撮像システム
WO2007099850A1 (ja) * 2006-02-23 2007-09-07 Omron Corporation 固体撮像装置及び固体撮像装置の信号生成方法
JP4935486B2 (ja) 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP4480753B2 (ja) * 2007-11-21 2010-06-16 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5215681B2 (ja) * 2008-01-28 2013-06-19 キヤノン株式会社 撮像装置及び撮像システム
JP4500862B2 (ja) * 2008-04-11 2010-07-14 キヤノン株式会社 固体撮像装置の駆動方法
JP5511203B2 (ja) * 2009-03-16 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置

Also Published As

Publication number Publication date
CN102780858A (zh) 2012-11-14
JP2017139816A (ja) 2017-08-10
US8975569B2 (en) 2015-03-10
JP6150457B2 (ja) 2017-06-21
JP2012253740A (ja) 2012-12-20
CN102780858B (zh) 2015-11-18
US20120286138A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP6482594B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP6619631B2 (ja) 固体撮像装置および撮像システム
US8289431B2 (en) Image sensing device and image sensing system
JP6021344B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP5764783B2 (ja) 固体撮像装置
US9093351B2 (en) Solid-state imaging apparatus
US11902684B2 (en) Imaging device
WO2015194390A1 (ja) 固体撮像装置および電子機器
JP5506450B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
TW201739042A (zh) 固體攝像元件、電子機器及固體攝像元件之控制方法
JP2008219391A (ja) 光電変換装置およびそれを用いた撮像システム
JP5764784B2 (ja) 固体撮像装置
US9426391B2 (en) Solid-state imaging apparatus, method of controlling the same, and imaging system
US10116854B2 (en) Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state
CN107257445B (zh) 固体成像元件和拍摄装置
JP5300292B2 (ja) 光電変換装置の駆動方法
JP2016111376A (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
WO2023171133A1 (ja) 固体撮像素子、および電子機器
JP2010278786A (ja) 撮像装置、固体撮像素子および固体撮像素子の駆動方法
JP2017011514A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190212

R151 Written notification of patent or utility model registration

Ref document number: 6482594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151