JP6555980B2 - 撮像装置、撮像システム - Google Patents

Description

本発明は、撮像装置、撮像システムに関する。

光電変換によって生成した電化に基づく信号を出力する有効画素と、光電変換を行わず、基準信号を出力するリファレンス画素とを有する撮像装置が知られている。

このような撮像装置として、特許文献１に記載の撮像装置がある。特許文献１には、有効画素が出力する信号と、リファレンス画素が出力する信号との差を増幅した信号を、全差動増幅回路が出力する撮像装置が記載されている。

また、撮像装置において、高光量の被写体を撮影した場合に、本来高輝度の白となるべき高光量の部分が低輝度になったり黒くなったりする黒化現象が生じることがある。

特許文献２には、画素が出力する光信号を増幅する増幅部の出力を制限する制限回路を備えることにより、黒化現象を低減する構成が記載されている。

特許文献３には、全差動増幅回路の出力を制限するリミッタを有する構成が記載されている。

特開２０１２−２５３７４０号公報 特開２０１４−２１２４２３号公報 特開２００７−２０１５５０号公報

全差動増幅回路が出力する信号が飽和レベルに達すると、全差動増幅回路の消費電流が、飽和レベル到達前に対して変動する。画素の複数の列の各々に対応して、複数の全差動増幅回路の各々が設けられていることがある。この場合には、複数の全差動増幅回路が共通の電源線に接続されることがある。出力が飽和レベルに達した全差動増幅回路の消費電流の変動は、複数の全差動増幅回路で共通に接続された電源線の電位の変動を生じさせる。この電位の変動により、飽和レベルに到達した全差動増幅回路とは別の全差動増幅回路の出力に変動が生じる。これにより、撮像装置が出力した信号を用いて生成した画像に横筋上の縞が発生する、スミア現象が生じる。

このスミア現象および黒化現象で説明されるように、全差動増幅回路が出力する信号の精度の向上には課題が存在する。

本発明は、画素が出力するノイズ信号と光信号とを、全差動増幅回路が増幅する場合に、全差動増幅回路が出力する信号の精度の向上に貢献する技術を提供する。

本発明は、上記の課題を鑑みて為されたものであり、一の態様は、ノイズ信号と、光に基づく光信号とを出力する増幅トランジスタを有する画素と、前記画素から前記ノイズ信号と前記光信号が入力される全差動増幅回路とを有する撮像装置であって、前記全差動増幅回路は、第１出力ノードと第２出力ノードとを有し、前記全差動増幅回路は、前記ノイズ信号を増幅した増幅ノイズ信号を前記第１出力ノードと前記第２出力ノードから出力し、前記全差動増幅回路は、前記光信号を増幅した増幅光信号を前記第１出力ノードと前記第２出力ノードから出力し、前記撮像装置は、前記全差動増幅回路の前記第１出力ノードおよび前記第２出力ノードに出力される信号の振幅を制限する出力制限部をさらに有し、前記出力制限部は、前記増幅ノイズ信号の振幅を第１振幅範囲に制限し、前記出力制限部は、前記増幅光信号の振幅を前記第１振幅範囲よりも広い第２振幅範囲に制限することを特徴とする。

本発明により、全差動増幅回路が出力する信号の精度を向上させることができる。

撮像装置の構成の一例を示した図 有効画素とリファレンス画素の構成の一例を示した図 列回路の構成の一例を示した図 クリップ電圧制御回路の構成の一例を示した図 撮像装置の動作の一例を示した図 差動増幅器と、出力制限部と、ＣＭＦＢ回路の構成の一例を示した図 差動増幅器と、出力制限部と、ＣＭＦＢ回路の構成の一例を示した図 差動増幅器と、出力制限部と、ＣＭＦＢ回路の構成の一例を示した図 列回路の構成の一例を示した図と、出力制限部の構成の一例を示した図 撮像装置の動作の一例を示した図 列回路の構成の一例を示した図 撮像システムの一例を示した図

以下、図面を参照しながら各実施例を説明する。

（実施例１）
本実施例の撮像装置について、図面を参照しながら説明する。

図１は、本実施例の撮像装置の構成の一例を示した図である。

本実施例の撮像装置は、画素アレイ１３０と、列回路１４０とを有する。画素アレイ１３０は、有効画素１００が複数行および複数列に渡って配された有効画素領域１２１と、複数列に渡って配されたリファレンス画素１０１とを有する。１つの画素列には、複数の有効画素１００と、１つのリファレンス画素１０１とが配されている。有効画素１００は、第１信号線１０２を介して列回路１４０に接続されている。また、リファレンス画素１０１は、第２信号線１０３を介して列回路１４０に接続されている。複数の列回路１４０の各々は、有効画素１００が設けられた１つの列に対応して設けられている。

さらに撮像装置は、水平走査回路１４５−１、水平走査回路１４５−２を有している。水平走査回路１４５−１は、偶数列の列回路１４０を順次選択する水平走査を行う。また、水平走査回路１４５−２は、奇数列の列回路１４０を順次選択する水平走査を行う。水平走査回路１４５−１による水平走査によって選択された偶数列の列回路１４０の各々は、有効画素１００が第１信号線１０２に出力した信号と、リファレンス画素１０１が第２信号線１０３に出力した信号とに基づく信号を、出力線１５０−１に出力する。水平走査回路１４５−２による水平走査によって選択された奇数列の列回路１４０の各々は、有効画素１００が第１信号線１０２に出力した信号と、リファレンス画素１０１が第２信号線１０３に出力した信号とに基づく信号を、出力線１５０−２に出力する。

図２は、有効画素１００とリファレンス画素１０１の詳細を示した図である。有効画素１００は、光電変換部であるフォトダイオード２０１、トランジスタ２０２、トランジスタ２０４、トランジスタ２０５、トランジスタ２０６を有する。本実施例では、フォトダイオード２０１が蓄積する電荷は電子である。トランジスタ２０２の一方の主ノードと、トランジスタ２０４の一方の主ノードと、トランジスタ２０５のゲートは、共通のノードであるノードＦＤに接続されている。トランジスタ２０４の他方の主ノードには電圧Ｖｄｄが与えられている。

トランジスタ２０５の一方の主ノードには、電圧Ｖｄｄが与えられている。また、トランジスタ２０５の他方の主ノードは、トランジスタ２０６の一方の主ノードに接続されている。トランジスタ２０６の他方の主ノードは、第１信号線１０２に接続されている。トランジスタ２０５の他方の主ノードは、トランジスタ２０６を介して第１信号線１０２に接続されていると言える。

トランジスタ２０２のゲートには、制御線２０７が接続されている。トランジスタ２０４のゲートには制御線２０８が接続されている。トランジスタ２０６のゲートには制御線２１０−１が接続されている。不図示の垂直走査回路は、制御線２０７、制御線２０８、制御線２１０−１に、それぞれ信号ＰＴＸ、信号ＰＲＥＳ、信号ＰＳＥＬ１を出力する。

リファレンス画素１０１は、フォトダイオード２０１の代わりに容量素子２１１を有する点、トランジスタ２０６が第１信号線１０２ではなく第２信号線１０３に接続される点を除けば、有効画素１００と同じ構成である。不図示の垂直走査回路は、リファレンス画素１０１のトランジスタ２０６のゲートに制御線２１０−２を介して、信号ＰＳＥＬ２を出力する。

不図示の垂直走査回路は、有効画素１００を行単位で順次選択する垂直走査を行う。また、不図示の垂直走査回路は、有効画素１００を選択している期間に、リファレンス画素１０１もまた選択する。

図３は、図１に示した撮像装置のうちの、１つの画素列と、１つの列回路１４０とを示した図である。

列回路１４０は、第１電流源１０４、第２電流源１０５を有する。第１電流源１０４は、第１信号線１０２と、有効画素１００のトランジスタ２０６とを介して、有効画素１００のトランジスタ２０５に電流を供給する。第２電流源１０５は、第２信号線１０３と、リファレンス画素１０１のトランジスタ２０６とを介してリファレンス画素１０１のトランジスタ２０５に電流を供給する。有効画素１００のトランジスタ２０５と第１電流源１０４は、ソースフォロワ回路を構成する。また、リファレンス画素１０１のトランジスタ２０５と第２電流源１０５は、ソースフォロワ回路を構成する。

列回路１４０はさらに、信号処理回路１１３、全差動増幅回路１８０、出力制限部４００を有する。全差動増幅回路１８０は、スイッチ１１０−１、スイッチ１１０−２、容量素子Ｃ０−１、容量素子Ｃ０−２、スイッチ１１２−１、スイッチ１１２−２、容量素子Ｃｆ−１、容量素子Ｃｆ−２、差動増幅器１１１を有する。出力制限部４００はトランジスタ１１４を有する。トランジスタ１１４の制御ノードであるゲートは、制御線１２０に接続されている。制御線１２０は、クリップ電圧制御回路１１５が出力する電圧ＶＣＬＩＰが与えられる。１つのクリップ電圧制御回路１１５は、複数列の列回路１４０に対して、制御線１２０を介して共通の電圧ＶＣＬＩＰを出力する。また、トランジスタ１１４は、全差動増幅回路１８０の第１出力ノードである出力ＶＯＵＴ＋が出力されるノードと、全差動増幅回路１８０の第２出力ノードである出力ＶＯＵＴ−が出力されるノードとに接続されている。全差動増幅回路１８０に入力ＶＩＮ−が入力されるノードは、全差動増幅回路１８０の入力ノード（第３入力ノード）であり、入力ＶＩＮ＋が入力されるノードは、全差動増幅回路１８０の入力ノード（第４入力ノード）である。

信号処理回路１１３には、水平走査回路１４５−１あるいは水平走査回路１４５−２から選択信号が入力される。アクティブな選択信号が入力された列回路１４０の信号処理回路１１３は、出力線１５０−１あるいは出力線１５０−２に、全差動増幅回路１８０が出力した信号を処理した信号を出力する。

図４は、クリップ電圧制御回路１１５の構成を示した図である。クリップ電圧制御回路１１５は、バッファ回路３０１、電圧供給部３０２、トランジスタ３０４、電圧供給部３０５、トランジスタ３０８、クリップ電圧供給部３０９を有する。トランジスタ３０４、トランジスタ３０８のそれぞれは、不図示の制御回路から各々のゲートに入力される、信号ＰＣＬＩＰＨ、信号ＰＣＬＩＰＬの信号レベルに応じて、ＯＮ、ＯＦＦが切り替わるスイッチである。電圧供給部３０２は電圧ＶＣＬＩＰＨを供給し、電圧供給部３０５は電圧ＶＣＬＩＰＬを供給する。電圧ＶＣＬＩＰＨの振幅は、電圧ＶＣＬＩＰＬよりも振幅が大きい。電圧ＶＣＬＩＰＨは、出力制限部４００のトランジスタ１１４の制御ノードであるゲートに入力される第１電圧である。また、電圧ＶＣＬＩＰＬは、出力制限部４００のトランジスタ１１４の制御ノードであるゲートに入力される第２電圧である。

トランジスタ３０４、トランジスタ３０８は、一方がＯＮし他方がＯＦＦする排他的動作と、両方がＯＦＦする動作とを行う。バッファ回路３０１は、トランジスタ３０４、トランジスタ３０８の動作状態に応じて、電圧供給部３０２から供給される電圧ＶＣＬＩＰＨと電圧供給部３０５から供給される電圧ＶＣＬＩＰＬとの一方の電圧を、クリップ電圧供給部３０９に出力する。クリップ電圧供給部３０９は制御線１２０に接続されている。クリップ電圧供給部３０９は、制御線１２０に、電圧ＶＣＬＩＰを出力する。

図５は、図１に示した撮像装置の動作を示したタイミング図である。

図５に示した各制御信号は、図１〜図３で示した各信号に対応している。図５に示した各制御信号は、信号レベルがＨｉｇｈレベルとなると当該制御信号が入力されるトランジスタあるいはスイッチがＯＮとなる。つまり、Ｈｉｇｈレベルの信号レベルである制御信号は、当該制御信号が入力されるトランジスタあるいはスイッチをアクティブとするアクティブレベルの信号である。また、図５に示した各信号は、信号レベルがＬｏｗレベルとなると当該信号が入力されるトランジスタあるいはスイッチがＯＦＦとなる。以下、ＨｉｇｈレベルをＨｉレベルと表記し、ＬｏｗレベルをＬｏレベルと表記する。

信号ＰＩＮは、不図示の制御回路が、スイッチ１１０−１、スイッチ１１０−２に出力する信号である。

信号ＰＣＲＥＳは、不図示の制御回路が、スイッチ１１２−１、スイッチ１１２−２に出力する信号である。

時刻ｔ１において、不図示の垂直走査回路は、信号を読み出す行として選択される行に位置する有効画素１００のトランジスタ２０６のゲートに出力する信号ＰＳＥＬ１の信号レベルをＨｉレベルとする。これにより、有効画素１００のトランジスタ２０５は、ノードＦＤに基づく電位の信号を第１信号線１０２に出力する。

また、時刻ｔ１において、不図示の垂直走査回路は、信号ＰＳＥＬ２の信号レベルをＨｉレベルとする。これにより、リファレンス画素１０１のトランジスタ２０５は、ノードＦＤに基づく電位の信号を第２信号線１０３に出力する。

なお、時刻ｔ１において、不図示の垂直走査回路は、信号を読み出す行に位置する有効画素１００のトランジスタ２０４のゲートおよびリファレンス画素１０１のトランジスタ２０４のゲートに出力する信号ＰＲＥＳの信号レベルをＨｉレベルとしている。これにより、有効画素１００およびリファレンス画素１０１のそれぞれのノードＦＤはリセットされている状態にある。

また、時刻ｔ１において、不図示の制御回路は、信号ＰＩＮの信号レベルをＨｉレベルとする。これにより、スイッチ１１０−１、スイッチ１１０−２がＯＮする。スイッチ１１０−１がＯＮすることにより、有効画素１００のトランジスタ２０５が第１信号線１０２に出力した信号が、容量素子Ｃ０−１に入力される。また、スイッチ１１０−２がＯＮすることにより、リファレンス画素１０１のトランジスタ２０５が出力する信号が容量素子Ｃ０−２に入力される。

なお、時刻ｔ１において、不図示の制御回路は、信号ＰＣＲＥＳの信号レベルをＨｉレベルとしている。これにより、スイッチ１１２−１、スイッチ１１２−２がＯＮしているため、全差動増幅回路１８０はリセットされている状態にある。この時に全差動増幅回路１８０の出力ＶＯＵＴ−、出力ＶＯＵＴ＋はともに電圧ＶＭとなっている。

時刻ｔ２に、不図示の垂直走査回路は、信号ＰＲＥＳの信号レベルをＬｏレベルにする。これにより、有効画素１００およびリファレンス画素１０１のそれぞれのノードＦＤのリセットが解除される。このリセットが解除されたノードＦＤの電位に基づいて、有効画素１００のトランジスタ２０５が出力する信号を有効Ｎ信号と表記する。一方、リセットが解除されたノードＦＤの電位に基づいて、リファレンス画素１０１のトランジスタ２０５が出力する信号を、リファレンスＮ信号と表記する。時刻ｔ２において、有効Ｎ信号およびリファレンス信号の電位はともに電位Ｖ１となっている。

図５では、有効画素１００のフォトダイオード２０１に強い光が入射している例を示している。有効画素１００のフォトダイオード２０１に強い光が入射している場合、当該フォトダイオード２０１で生成した電荷は、トランジスタ２０２がＯＦＦしているにも関わらず、ノードＦＤに漏れ出す。これにより、有効画素１００のトランジスタ２０５が出力する有効Ｎ信号の振幅が時間の経過とともに大きくなる。このため、有効Ｎ信号の電位は、時間の経過とともに電位Ｖ１から低下する。

時刻ｔ３に、不図示の制御回路は、信号ＰＣＲＥＳの信号レベルをＬｏレベルにする。これにより、スイッチ１１２−１、スイッチ１１２−２がＯＦＦする。よって、全差動増幅回路１８０のリセットが解除される。このスイッチ１１２−１がＯＦＦすることによって、容量素子Ｃ０−１は、時刻ｔ３における有効Ｎ信号をクランプする。またスイッチ１１２−２がＯＦＦすることによって、容量素子Ｃ０−２は時刻ｔ３におけるリファレンスＮ信号をクランプする。

また、時刻ｔ３に、不図示の制御回路は、信号ＰＣＬＩＰＨの信号レベルをＨｉレベルとする。一方、不図示の制御回路は、信号ＰＣＬＩＰＬの信号レベルをＬｏレベルのままとする。これにより、クリップ電圧制御回路１１５は、電圧ＶＣＬＩＰＨを電圧ＶＣＬＩＰとしてトランジスタ１１４のゲートに出力する。

これにより、有効Ｎ信号とリファレンスＮ信号とが入力された全差動増幅回路１８０の出力ＶＯＵＴ−と出力ＶＯＵＴ＋との間の振幅である振幅ＶＮは、トランジスタ１１４によって、所定の振幅範囲である第１振幅範囲よりも大きくならないように制限される。振幅ＶＮは、有効Ｎ信号およびリファレンスＮ信号に基づいて全差動増幅回路１８０が出力する信号である増幅ノイズ信号の振幅である。電圧ＶＣＬＩＰＨの値は、全差動増幅回路１８０の出力ＶＯＵＴ−と、出力ＶＯＵＴ＋との間の振幅が制限される振幅ＶＮの値に基づいて設定される。本実施例では、電圧ＶＣＬＩＰＨの電位は、リセットされている全差動増幅回路１８０が出力する信号と同じ電圧である電圧ＶＭとしている。トランジスタ１１４の閾値電圧を電圧Ｖｔｈとすると、全差動増幅回路１８０の出力ＶＯＵＴ−は、電圧ＶＭ＋Ｖｔｈまでの範囲に制限される。また、全差動増幅回路１８０の出力ＶＯＵＴ＋は、電圧ＶＭ−Ｖｔｈまでの範囲に制限される。よって、全差動増幅回路１８０の振幅ＶＮが制限される振幅は、電圧２Ｖｔｈとなっている。

ここまで、トランジスタ１１４が全差動増幅回路１８０の出力を制限する構成を説明した。ここで、比較例として、撮像装置がトランジスタ１１４を有しない構成について説明する。この場合には、トランジスタ１１４による、全差動増幅回路１８０の出力の制限が行われないこととなる。有効画素１００のフォトダイオード２０１からノードＦＤに電荷が漏れ続けることによって、有効Ｎ信号の振幅は、時間の経過に伴って大きくなる。これにより、全差動増幅回路１８０の出力する信号の振幅ＶＮもまた、時間の経過に伴って大きくなる。その後、振幅ＶＮは、飽和レベルである振幅Ｖｓａｔに到達する。

引き続き、比較例を説明する。

その後、不図示の垂直走査回路は、時刻ｔ４に有効画素１００およびリファレンス画素１０１のそれぞれのトランジスタ２０２に出力する信号ＰＴＸの信号レベルをＨｉレベルとし、時刻ｔ５に信号ＰＴＸの信号レベルをＬｏレベルとする。これにより、有効画素１００では、フォトダイオード２０１が生成した電荷が、ノードＦＤに転送される。これにより、有効画素１００のノードＦＤは、フォトダイオード２０１が蓄積した電荷に基づく電位となる。有効画素１００のトランジスタ２０５は、このフォトダイオード２０１が生成した電荷に基づく電位となったノードＦＤの電位に基づく信号を、第１信号線１０２に出力する。この有効画素１００のトランジスタ２０５が第１信号線１０２に出力する信号を有効Ｓ信号と表記する。有効Ｓ信号の電位は、電位Ｖ３である。

一方、リファレンス画素１０１のノードＦＤの電位は、信号ＰＴＸがＨｉレベルとなった後、Ｌｏレベルとなっても、顕著には変化しない。リファレンス画素１０１が信号ＰＴＸがＬｏレベルとなったことによって第２信号線１０３に出力する信号を、リファレンスＳ信号と表記する。リファレンスＳ信号の電位は、電位Ｖ１である。

比較例においては、信号ＰＴＸの信号レベルがＨｉレベルとなる時刻ｔ４よりも前に、全差動増幅回路１８０の出力は飽和レベルに達している。したがって、有効Ｓ信号、リファレンスＳ信号が全差動増幅回路１８０に入力されても、全差動増幅回路１８０の出力である振幅ＶＳもまた、飽和レベルである。振幅ＶＳとは、有効Ｓ信号とリファレンスＳ信号とに基づいて、全差動増幅回路１８０が出力する増幅光信号の振幅である。

信号処理回路１１３には、振幅ＶＮと振幅ＶＳのそれぞれが全差動増幅回路１８０から入力される。信号処理回路は、振幅ＶＳから振幅ＶＮを差し引く相関二重サンプリング（ＣＤＳ；Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理を行う。これにより、振幅ＶＳに含まれるノイズ成分を差し引いた信号Ｖｓｉｇを得ることができる。しかし、フォトダイオード２０１に強い光が入射している図５のような場合には、比較例では、振幅ＶＳおよび振幅ＶＮは、ともに飽和レベルの振幅Ｖｓａｔとなっている。従って、信号Ｖｓｉｇは、
Ｖｓｉｇ＝ＶＳ−ＶＮ＝Ｖｓａｔ−Ｖｓａｔ＝０
となる。したがって、強い光が入射している有効画素１００であるにも関わらず、信号Ｖｓｉｇの値は０となる。このため、信号Ｖｓｉｇを用いて生成した画像では、強い光が入射したフォトダイオード２０１を有する有効画素１００に対応する箇所が、黒く沈んで写る黒化現象が生じる。

ここまで、黒化現象が生じる比較例を説明した。ここから本実施例の説明に戻る。

時刻ｔ４から時刻ｔ５における信号ＰＴＸに関わる動作は、上述した比較例と同じである。これにより、有効Ｓ信号とリファレンスＳ信号とがそれぞれ全差動増幅回路１８０に入力される。

また、時刻ｔ４に、不図示の制御回路は、信号ＰＣＬＩＰＨの信号レベルをＬｏレベルとし、信号ＰＣＬＩＰＬの信号レベルをＨｉレベルとする。これにより、クリップ電圧制御回路１１５は、電圧ＶＣＬＩＰＬを電圧ＶＣＬＩＰとしてトランジスタ１１４のゲートに出力する。この電圧ＶＣＬＩＰＬは、有効Ｓ信号とリファレンスＳ信号との振幅によらず、振幅ＶＳが飽和レベルの振幅Ｖｓａｔに到達しない電圧に設定される。本実施例では、電圧ＶＣＬＩＰＬの電圧を、電圧ＶＭよりも電圧Ｖ４だけ小さい電圧ＶＭ−Ｖ４とする。

有効Ｓ信号とリファレンスＳ信号とが入力された全差動増幅回路１８０の出力ＶＯＵＴ−と出力ＶＯＵＴ＋との間の振幅である振幅ＶＳは、トランジスタ１１４によって、所定の振幅範囲である第２振幅範囲よりも大きくならないように制限される。したがって、全差動増幅回路１８０の出力する信号の振幅ＶＳは、有効Ｓ信号、リファレンスＳ信号の振幅によらず、飽和レベルに達しない。トランジスタ１１４によって、全差動増幅回路１８０の出力ＶＯＵＴ−は電圧ＶＭ＋Ｖ４＋Ｖｔｈまでの範囲に制限される。また、トランジスタ１１４によって、全差動増幅回路１８０の出力ＶＯＵＴ＋は、電圧ＶＭ−Ｖ４−Ｖｔｈまでの範囲に制限される。よって、トランジスタ１１４によって制限される、全差動増幅回路１８０の振幅は、電圧２Ｖ４＋２Ｖｔｈとなる。

信号処理回路１１３は、比較例と同じく、信号Ｖｓｉｇを、振幅ＶＳから振幅ＶＮを差し引くことによって得る。振幅ＶＳおよび振幅ＶＮがトランジスタ１１４によって制限された振幅である場合には、信号Ｖｓｉｇは、
Ｖｓｉｇ＝ＶＳ−ＶＮ＝２Ｖ４＋２Ｖｔｈ−２Ｖｔｈ＝２Ｖ４
となる。

比較例ではＶｓｉｇ＝０となり、黒化現象が生じていた。一方、本実施例の撮像装置では、撮像装置がトランジスタ１１４を備えることにより、黒化現象を生じにくくすることができる。

また、本実施例の撮像装置は、全差動増幅回路１８０が出力する信号の振幅ＶＮおよび振幅ＶＳの双方とも、飽和レベルに達しないようにすることができる。仮に全差動増幅回路１８０の出力する信号の振幅が飽和レベルに達すると、全差動増幅回路１８０の消費電流に変動が生じる。本実施例では、全差動増幅回路１８０の消費電流は低下している。この全差動増幅回路１８０の消費電流の変動は、複数の全差動増幅回路１８０で共通に接続されている電源線の電位の変動を生じさせる。これにより、飽和レベルに達した全差動増幅回路１８０の周囲の全差動増幅回路１８０の信号に変動が生じる。これにより、この複数の全差動増幅回路１８０の出力する信号を用いて生成した画像に、横筋状の縞が生じるスミア現象が発生する。

一方、本実施例の撮像装置は、トランジスタ１１４を備えることにより、全差動増幅回路１８０の出力する信号の振幅ＶＳ、振幅ＶＮの両方とも、飽和レベルに達しないようにすることができる。これにより、全差動増幅回路１８０の出力が飽和レベルに達することによって生じる、全差動増幅回路１８０の消費電流の変動を低減することができる。よって、本実施例の撮像装置は、スミア現象を生じにくくすることができる。

このように、本実施例の撮像装置は、全差動増幅回路１８０の出力を制限する出力制限部であるトランジスタ１１４を有する。これにより、本実施例の撮像装置は、黒化現象およびスミア現象を生じにくくすることができる。

なお、本実施例では、リファレンス画素１０１は、同じ画素列に属する有効画素１００と列回路１４０との間に配置されていた。この例に限定されるものではなく、他の例として、リファレンス画素１０１が、リファレンス画素１０１と列回路１４０との間に有効画素１００が配されるように設けられていてもよい。また、有効画素１００の１列において、複数のリファレンス画素１０１の間に、当該に属する有効画素１００のすべてが含まれるように配されていてもよい。この場合には、リファレンス画素１０１と列回路１４０との間に有効画素１００が配されるように設けられたリファレンス画素１０１は、信号を読み出すようにしてもよいし、信号を読み出さないようにしてもよい。

なお、クリップ電圧制御回路１１５は、本実施例では、撮像装置が有するものとして記載した。この例に限定されるものではなく、例えば、撮像装置の外部から、電圧ＶＣＬＩＰが入力されるようにしてもよい。

また、全差動増幅回路１８０の増幅率は可変であっても、固定であってもよい。また、全差動増幅回路１８０の増幅率が１倍の場合であっても、増幅動作の範疇に含まれる。

また、本実施例では、リファレンス画素１０１がフォトダイオード２０１の代わりに容量素子２１１を有する構成を説明した。本実施例は、この例に限定されるものではない。リファレンス画素１０１はノイズレベルの信号を出力する画素であればよく、トランジスタ２０４、トランジスタ２０５、トランジスタ２０６を備える構成であればよい。また、リファレンス画素１０１は、有効画素１００と同じくフォトダイオード２０１、トランジスタ２０２、トランジスタ２０４、トランジスタ２０５、トランジスタ２０６を有する構成であってもよい。この場合、リファレンス画素１０１は、フォトダイオード２０１が遮光されたオプティカルブラック画素とすることができる。

また、本実施例では、有効画素１００、リファレンス画素１０１のそれぞれがトランジスタ２０６を有する構成を説明した。本実施例は、この例に限定されるものではなく、有効画素１００、リファレンス画素１０１がトランジスタ２０６を有しない構成とすることができる。この場合、複数の有効画素１００の中から、第１信号線１０２に信号を出力する有効画素１００の選択は、ノードＦＤのリセットの電位によって制御される。つまり、複数の有効画素１００のうち、第１信号線１０２に信号を出力させない有効画素１００に対しては、トランジスタ２０４の一方の主ノードに与えられる電源電圧Ｖｄｄを、トランジスタ２０５がＯＦＦの状態となる電圧とする。そして、不図示の垂直走査回路が信号ＰＲＥＳの信号レベルをＨｉレベルとして、ノードＦＤにトランジスタ２０５がＯＦＦの状態となる電圧を与える。これにより、複数の有効画素１００のうち、第１信号線１０２に信号を出力させない有効画素１００のトランジスタ２０５はＯＦＦの状態となる。一方、第１信号線１０２に信号を出力させる有効画素１００に対しては、トランジスタ２０４の一方の主ノードに与えられる電源電圧Ｖｄｄを、トランジスタ２０５がＯＮの状態となる電圧とする。そして、不図示の垂直走査回路が信号ＰＲＥＳの信号レベルをＨｉレベルとして、ノードＦＤにトランジスタ２０５がＯＮの状態となる電圧を与える。これにより、複数の有効画素１００のうち、第１信号線１０２に信号を出力させる有効画素１００のトランジスタ２０５はＯＮの状態となる。このように、有効画素１００がトランジスタ２０６を有しない場合においても、複数の有効画素１００の中から第１信号線１０２に信号を出力させる有効画素１００を選択することができる。各々がトランジスタ２０６を有しない複数のリファレンス画素１０１の中から第２信号線１０３に信号を出力させるリファレンス画素１０１の選択の方法もまた、上記した有効画素１００の選択の方法と同じである。

（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置の全体の構成は、実施例１の図１に示した撮像装置と同じである。また、本実施例の撮像装置の動作は、実施例１に示した撮像装置の動作と同じである。

図６は、本実施例の差動増幅器１１１と、コモンモードフィードバック回路（ＣＭＦＢ回路）１９０と、出力制限部４１０とを合わせて示した図である。

差動増幅器１１１は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４を有する。また、差動増幅器１１１は、ＮＭＯＳトランジスタＭＮ１〜ＭＮ４を有する。また、差動増幅器１１１は電流源８０１を有する。差動増幅器１１１の差動段は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、電流源８０１を有する。差動増幅器１１１の出力段は、ＰＭＯＳトランジスタＭＰ３、ＭＰ４、ＮＭＯＳトランジスタＭＮ３、ＭＮ４を有する。出力段は、ＰＭＯＳトランジスタＭＰ３とＮＭＯＳトランジスタＭＮ３を有するソース接地増幅回路と、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ４とを有するソース接地増幅回路とを備えているともいえる。ＣＭＦＢ回路１９０は、全差動増幅回路１８０の出力ＶＯＵＴ−と出力ＶＯＵＴ＋との平均電圧が、電圧ＶＭと一致するように動作する回路である。

また、図６に示した構成は、出力制限部４１０を有する。トランジスタ１７０−１、トランジスタ１７０−２である。トランジスタ１７０−１の一方の主ノードには電源電圧Ｖｄｄが入力され、他方の主ノードには出力ＶＯＵＴ＋が入力される。トランジスタ１７０−１は電圧ＶＣＬＩＰ１が入力される。トランジスタ１７０−２の一方の主ノードは接地電位が入力され、他方の主ノードには出力ＶＯＵＴ−が入力される。トランジスタ１７０−２のゲートには電圧ＶＣＬＩＰ２が入力される。電圧ＶＣＬＩＰ１、電圧ＶＣＬＩＰ２の値はそれぞれ、全差動増幅回路１８０の出力の振幅ＶＮ、振幅ＶＳを制限する範囲に基づいて適宜設定される。

この構成においても、本実施例の撮像装置は、実施例１と同じ効果を得ることができる。

（実施例３）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。

図７は、本実施例の差動増幅器１１１、出力制限部、ＣＭＦＢ回路１９０の構成を示した図である。本実施例の出力制限部は、実施例１と同じく、トランジスタ１１４である。

実施例２にて図６として示した構成の場合、トランジスタ１７０−１、トランジスタ１７０−２が動作していない場合、ＮＭＯＳトランジスタＭＮ３とＮＭＯＳトランジスタＭＮ４には、それぞれ電流Ｉａが流れている。よって、電流Ｉａがそれぞれ流れるソース接地増幅回路を２つ備える出力段に流れる電流は電流２Ｉａとなる。一方、全差動増幅回路１８０の出力の振幅が増加し、トランジスタ１７０−１、トランジスタ１７０−２のそれぞれが全差動増幅回路１８０の出力の制限を行った場合、トランジスタ１７０−１、トランジスタ１７０−２のそれぞれにも電流が流れる。具体的には、トランジスタ１７０−１では、電源電圧Ｖｄｄからトランジスタ１７０−１、ＮＭＯＳトランジスタＭＮ３を経由して接地電位を供給する接地ノードに流れる電流が発生する。おなじように、トランジスタ１７０−２には、電源電圧ＶｄｄからＰＭＯＳトランジスタＭＰ４、トランジスタ１７０−２を経由して接地ノードに流れる電流が発生する。このトランジスタ１７０−１に流れる電流を電流Ｉｂ、トランジスタ１７０−２に流れる電流を電流Ｉｃとする。出力段において、トランジスタ１７０−１、トランジスタ１７０−２が動作する場合に流れる電流は、電流２Ｉａ＋Ｉｂ＋Ｉｃとなる。よって、出力段の消費電流量は、トランジスタ１７０−１、トランジスタ１７０−２が動作することによって増加する。

一方、図７に示した構成では、出力制限部であるトランジスタ１１４が、一方の主ノードに出力ＶＯＵＴ＋が与えられ、他方の主ノードに出力ＶＯＵＴ−が与えられる。この場合、トランジスタ１１４が動作する場合においては、トランジスタ１１４には、出力ＶＯＵＴ−から出力ＶＯＵＴ＋に対して電流Ｉｅが流れる。よって、ＮＭＯＳトランジスタＭＮ４に流れる電流は、電流Ｉａ＋Ｉｅとなる。一方、ＮＭＯＳトランジスタＭＮ３に流れる電流は電流Ｉａ−Ｉｅとなる。よって、出力段の２つのソース接地増幅回路の消費電流は、トランジスタ１１４が動作を行っても、電流２Ｉａのまま変わらない。本実施例の撮像装置は、図７に示したように、出力制限部であるトランジスタ１１４の一方の主ノードが、全差動増幅回路１８０の一方の出力ノードに接続され、他方の主ノードが、全差動増幅回路１８０の他方の出力ノードに接続されている。これにより、トランジスタ１１４が動作する状態と非動作の状態との間での、全差動増幅回路１８０の消費電流量の変動を図６の構成に比べて低減することができる。よって、本実施例の撮像装置は、出力制限部が動作することによる電源電圧Ｖｄｄ、接地電位の電位変動を抑制することができる。これにより、出力制限部が動作することに起因するスミア現象を生じにくくすることができる。

（実施例４）
本実施例の撮像装置について、実施例３と異なる点を中心に説明する。

図８は、本実施例の撮像装置の、差動増幅器１１１、出力制限部、ＣＭＦＢ回路１９０を示した図である。差動増幅器１１１が出力ＶＯＵＴ＋を出力するノードと、出力ＶＯＵＴ−を出力するノードは、全差動増幅回路１８０の第１出力ノードと第２出力ノードにそれぞれ対応する。本実施例の出力制限部は、ＰＭＯＳトランジスタＭＰ５、ＭＰ６、トランジスタ１１４−１、１１４−２を有する。ＰＭＯＳトランジスタＭＰ５のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ１が入力される。また、ＰＭＯＳトランジスタＭＰ６のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ２が入力される。ＰＭＯＳトランジスタＭＰ５は、第１トランジスタであるトランジスタ１１４−１と全差動増幅回路１８０の第１出力ノードとの間に設けられた第１スイッチである。ＰＭＯＳトランジスタＭＰ６は、第２トランジスタであるトランジスタ１１４−２と全差動増幅回路１８０の第１出力ノードとの間に設けられた第２スイッチである。

トランジスタ１１４−１のゲートには、電圧ＶＣＬＩＰＨが入力される。トランジスタ１１４−２のゲートには、電圧ＶＣＬＩＰＬが入力される。

不図示の制御回路は、図５に示したタイミング図において、信号ＰＣＬＩＰＨの信号レベルをアクティブレベル（Ｈｉレベル）としていた時刻ｔ３から時刻ｔ４に、信号ＶＣＬＩＰ＿ＥＮ１の信号レベルをアクティブレベルとする。信号ＶＣＬＩＰ＿ＥＮ１のアクティブレベルは、ＰＭＯＳトランジスタに入力される信号であるため、Ｌｏレベルである。これにより、トランジスタ１１４−１が時刻ｔ３から時刻ｔ４の期間、動作可能となる。

不図示の制御回路は、図５に示したタイミング図において、信号ＰＣＬＩＰＬの信号レベルをアクティブレベル（Ｈｉレベル）としていた時刻ｔ４から時刻ｔ６に、信号ＶＣＬＩＰ＿ＥＮ２の信号レベルをアクティブレベルとする。信号ＶＣＬＩＰ＿ＥＮ２のアクティブレベルは、ＰＭＯＳトランジスタに入力される信号であるため、Ｌｏレベルである。これにより、トランジスタ１１４−２が時刻ｔ４から時刻ｔ６の期間、動作可能となる。

実施例１の撮像装置では、クリップ電圧制御回路１１５のバッファ回路３０１は、複数の列回路１４０に対して共通に接続された制御線１２０を介して、電圧ＶＣＬＩＰＬ、電圧ＶＣＬＩＰＨを出力していた。制御線１２０は、複数の列回路１４０に対して接続されているため、列回路１４０の数が数千に及ぶと、制御線１２０の寄生容量は大きなものとなる。この寄生容量のため、バッファ回路３０１が、制御線１２０に供給する電圧ＶＣＬＩＰを、電圧ＶＣＬＩＰＬと電圧ＶＣＬＩＰＨとで切り替え始めてから静定するまでに、長い時間を要する。あるいは、電圧ＶＣＬＩＰＬと電圧ＶＣＬＩＰＨとを高速に切り替えようとすれば、バッファ回路３０１の駆動力を大きなものにする必要がある。

一方、本実施例の撮像装置では、信号ＶＣＬＩＰ＿ＥＮ１と、信号ＶＣＬＩＰ＿ＥＮ２とを制御することにより、出力制限部が制限する振幅を、実施例１のクリップ電圧制御回路１１５の構成に比べて高速に切り替えることができる効果を有する。

（実施例５）
本実施例の撮像装置について、実施例４と異なる点を中心に説明する。

図９（ａ）は、本実施例の撮像装置の列回路１４０の構成を示した図である。図９（ａ）では、図３で付した符号と同じ機能を有する部材については、図９（ａ）でも図３で付した符号と同じ符号を付して表している。本実施例の撮像装置の列回路１４０は、第１全差動増幅回路３００、第２全差動増幅回路３１０を有する。さらに列回路１４０は、出力制限部５００、第２出力制限部５１０を有する。

第１全差動増幅回路３００の構成は、図３に示した全差動増幅回路１８０と同じである。また、第２全差動増幅回路３１０の回路の構成は、第１全差動増幅回路３００と同じである。信号処理回路１１３には、第２全差動増幅回路３１０の出力が入力される。第２全差動増幅回路３１０の出力ＶＯＵＴ２＋が出力されるノードは第３出力ノードである。第２全差動増幅回路３１０の出力ＶＯＵＴ２−が出力されるノードは第４出力ノードである。第１全差動増幅回路３００の第１出力ノードである、出力ＶＯＵＴ＋が出力されるノードに、第２全差動増幅回路３１０の入力ノード（第１入力ノード）が接続される。また、第１全差動増幅回路３００の第２出力ノードである、出力ＶＯＵＴ−が出力されるノードに、第２全差動増幅回路３１０の入力ノード（第２入力ノード）が接続される。

第２全差動増幅回路３１０には、第１全差動増幅回路３００が出力する増幅ノイズ信号と増幅光信号がそれぞれ入力される。第２全差動増幅回路３１０は、増幅ノイズ信号を増幅した第２増幅ノイズ信号を、第３出力ノードと第４出力ノードから出力する。また、第２全差動増幅回路３１０は、増幅光信号を増幅した第２増幅光信号を、第３出力ノードと第４出力ノードから出力する。

図９（ｂ）は、出力制限部５００の構成を示した図である。図９（ｂ）に示した出力制限部５００は、図８に示した、出力制限部４２０と同じである。

図９（ｃ）は、第２出力制限部５１０の構成を示した図である。第２出力制限部５１０は、ＰＭＯＳトランジスタＭＰ７、ＰＭＯＳトランジスタＭＰ８、トランジスタ１１４−３、トランジスタ１１４−４を有する。

出力制限部５００のＰＭＯＳトランジスタＭＰ５のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ１が入力される。また、出力制限部５００のＰＭＯＳトランジスタＭＰ６のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ２が入力される。

第２出力制限部５１０のＰＭＯＳトランジスタＭＰ７のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ３が入力される。また、第２出力制限部５１０のＰＭＯＳトランジスタＭＰ８のゲートには、不図示の制御回路から信号ＶＣＬＩＰ＿ＥＮ４が入力される。

出力制限部５００のトランジスタ１１４−１のゲートには、電圧ＶＣＬＩＰＨが入力される。出力制限部５００のトランジスタ１１４−２のゲートには、電圧ＶＣＬＩＰＬ１が入力される。電圧ＶＣＬＩＰＬ１は、実施例１で説明した電圧ＶＣＬＩＰＬと同じ電圧である。

第２出力制限部５１０のトランジスタ１１４−３のゲートには、電圧ＶＣＬＩＰＨが入力される。トランジスタ１１４−１とトランジスタ１１４−３には、共通の電圧ＶＣＬＩＰＨが入力される。これにより、第１増幅ノイズ信号と第２増幅ノイズ信号はともに第１振幅範囲に制限される。第２出力制限部５１０のトランジスタ１１４−４のゲートには、電圧ＶＣＬＩＰＬ２が入力される。本実施例では、電圧ＶＣＬＩＰＬ２は、電圧ＶＭから電圧Ｖ８だけ小さい電圧ＶＭ−Ｖ８である。

第２出力制限部５１０のＰＭＯＳトランジスタＭＰ７は、第３トランジスタであるトランジスタ１１４−３と、第２全差動増幅回路３１０の第３出力ノードとの間に設けられた第３スイッチである。第２出力制限部５１０のＰＭＯＳトランジスタＭＰ８は、第４トランジスタであるトランジスタ１１４−４と、第２全差動増幅回路３１０の第３出力ノードとの間に設けられた第４スイッチである。

第３トランジスタであるトランジスタ１１４−３の制御ノードであるゲートに入力される電圧ＶＣＬＩＰＨは、第３電圧である。また、第４トランジスタであるトランジスタ１１４−４の制御ノードであるゲートに入力される電圧ＶＣＬＩＰＬ２は、第４電圧である。

図１０は、本実施例の撮像装置の動作を示した図である。図１０に示した信号ＰＩＮ２は、図９に示したスイッチ９１０−１、スイッチ９１０−２を制御する信号である。

また、信号ＰＣＲＥＳ２は、スイッチ９１１−１、スイッチ９１１−２を制御する信号である。

時刻ｔ３に、不図示の制御回路が信号ＰＣＲＥＳの信号レベルをＬｏレベルとし、信号ＶＣＬＩＰ＿ＥＮ１の信号レベルをＨｉレベルとする。

時刻ｔ４に、不図示の制御回路が信号ＰＣＲＥＳ２の信号レベルをＬｏレベルとし、信号ＶＣＬＩＰ＿ＥＮ３の信号レベルをＨｉレベルとする。

時刻ｔ５に、不図示の垂直走査回路が信号ＰＴＸの信号レベルをＨｉレベルとする。また時刻ｔ５に、不図示の制御回路が、信号ＶＣＬＩＰ＿ＥＮ１と信号ＶＣＬＩＰ＿ＥＮ３の信号レベルをＬｏレベルとし、信号ＶＣＬＩＰ＿ＥＮ２と信号ＶＣＬＩＰ＿ＥＮ４の信号レベルをＨｉレベルとする。

時刻ｔ７に、不図示の制御回路は、信号ＶＣＬＩＰ＿ＥＮ２、信号ＶＣＬＩＰ＿ＥＮ４の信号レベルをＬｏレベルとする。

本実施例の撮像装置は、第１全差動増幅回路３００、第２全差動増幅回路３１０のそれぞれに対応して、出力制限部が設けられている。これにより、第１全差動増幅回路３００と第２全差動増幅回路３１０の両方の出力は、それぞれ飽和レベルに達しないように制限される。これにより、第１全差動増幅回路３００、第２全差動増幅回路３１０のそれぞれの出力が飽和レベルに達することによって生じる電源電圧の変動に起因するスミア現象を生じにくくすることができる。

また、図１０に示した動作では、第１全差動増幅回路３００の出力の振幅ＶＮが、出力制限部５００による制限のレベルに達してから第２全差動増幅回路３１０のリセットが解除されていた。例えば、第１全差動増幅回路３００の出力の振幅ＶＮが変化している場合に、第２全差動増幅回路３１０のリセットが解除されると、第２全差動増幅回路３１０に入力される信号もまた、時刻ｔ４から時刻ｔ５の期間、変化する。これにより、第２全差動増幅回路３１０が時刻ｔ４から時刻ｔ５に出力する信号の振幅ＶＮ２が大きくなる。第２全差動増幅回路３１０の設定された増幅率によっては、第２出力制限部５１０による出力の制限が掛からなければ、振幅ＶＮ２が飽和レベルに達することがある。一方、本実施例の撮像装置では、第２出力制限部５１０により、振幅ＶＮ２もまた飽和レベルに達しないように制限される。よって、本実施例の第１全差動増幅回路３００、第２全差動増幅回路３１０を有する撮像装置は、出力制限部５００、第２出力制限部５１０を備えることによって、黒化現象を生じにくくすることができる。

なお、本実施例では電圧ＶＣＬＩＰＬ１と電圧ＶＣＬＩＰＬ２は異なる電圧として説明したが、同じ電圧であってもよい。この場合には、第１増幅光信号と第２増幅光信号はともに第２振幅範囲に制限される。

また、第１全差動増幅回路３００、第２全差動増幅回路３１０のそれぞれの増幅率は可変であっても、固定であってもよい。また、全差動増幅回路１８０の増幅率は可変であっても、固定であってもよい。また、第１全差動増幅回路３００の増幅率が１倍であっても増幅動作の範疇に含まれる。また、第２全差動増幅回路３１０の増幅率が１倍の場合であっても、増幅動作の範疇に含まれる。

（実施例６）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

図１１は、本実施例の撮像装置の構成の一例を示した図である。図１１では、図３に示した部材と同じ機能を有する部材については、図３で付した符号と同じ符号を図１１でも付している。

列回路１４０は、出力制限部６００を有する。出力制限部６００は、不図示の制御回路から、設定情報ＶＮｍａｘ、設定情報ＶＳｍａｘが撮像装置に外部から入力される。設定情報ＶＮｍａｘ、設定情報ＶＳｍａｘはそれぞれ、全差動増幅回路１８０の出力の飽和レベルＶｓａｔよりも小さい振幅である。また、不図示の制御回路から信号ＰＩＮが入力される。出力制限部６００は、全差動増幅回路１８０の出力ＶＯＵＴ＋、出力ＶＯＵＴ−が入力される。出力制限部６００は、有効Ｎ信号とリファレンスＮ信号とに基づいて出力された振幅ＶＮと、設定情報ＶＮｍａｘとを比較する。出力制限部６００は、振幅ＶＮと、設定情報ＶＮｍａｘとを比較した結果と、信号ＰＩＮとに基づいて信号ＰＩＮｃｔｒｌをスイッチ１１０−１、スイッチ１１０−２に出力する。具体的には、振幅ＶＮが設定情報ＶＮｍａｘに達したとき、出力制限部６００は信号ＰＩＮｃｔｒｌの信号レベルをＬｏレベルとする。これにより、スイッチ１１０−１、スイッチ１１０−２がＯＦＦとなる。よって、振幅ＶＮは、設定情報ＶＮｍａｘの値に制限される。

また、出力制限部６００は、有効Ｓ信号とリファレンスＳ信号とに基づいて出力された振幅ＶＳと、設定情報ＶＳｍａｘとを比較する。出力制限部６００は、振幅ＶＳと、設定情報ＶＳｍａｘとを比較した結果と、信号ＰＩＮとに基づいて信号ＰＩＮｃｔｒｌをスイッチ１１０−１、スイッチ１１０−２に出力する。具体的には、振幅ＶＳが設定情報ＶＳｍａｘに達したとき、出力制限部６００は信号ＰＩＮｃｔｒｌの信号レベルをＬｏレベルとする。これにより、スイッチ１１０−１、スイッチ１１０−２がＯＦＦとなる。よって、振幅ＶＳは、設定情報ＶＳｍａｘの値に制限される。

このように本実施例の撮像装置においてもまた、全差動増幅回路１８０の出力は、出力制限部によって制限される。従って、本実施例の撮像装置においても、実施例１と同じ効果を得ることができる。

（実施例７）
本実施例は、実施例１〜６の撮像装置を有する撮像システムに関する。

撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１２に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図１２に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図１２に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図１２に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。

以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して撮像動作を行うことが可能である。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１００ 有効画素
１０１ リファレンス画素
１０２ 第１信号線
１０３ 第２信号線
１４０ 列回路
１４５ 水平走査回路
１５０ 出力線
４００、４１０、４２０、５００、５１０、６００ 出力制限部

Claims (11)

1. ノイズ信号と、光に基づく光信号とを出力する増幅トランジスタを有する画素と、
   前記画素から前記ノイズ信号と前記光信号が入力される全差動増幅回路とを有する撮像装置であって、
   前記全差動増幅回路は、第１出力ノードと第２出力ノードとを有し、
   前記全差動増幅回路は、前記ノイズ信号を増幅した増幅ノイズ信号を前記第１出力ノードと前記第２出力ノードから出力し、
   前記全差動増幅回路は、前記光信号を増幅した増幅光信号を前記第１出力ノードと前記第２出力ノードから出力し、
   前記撮像装置は、前記全差動増幅回路の前記第１出力ノードおよび前記第２出力ノードに出力される信号の振幅を制限する出力制限部をさらに有し、
   前記出力制限部は、前記増幅ノイズ信号の振幅を第１振幅範囲に制限し、
   前記出力制限部は、前記増幅光信号の振幅を前記第１振幅範囲よりも広い第２振幅範囲に制限することを特徴とする撮像装置。
2. ノイズ信号と、光に基づく光信号とを出力する増幅トランジスタを有する画素から、前記ノイズ信号と前記光信号が入力される全差動増幅回路を有する撮像装置であって、
   前記全差動増幅回路は、第１出力ノードと第２出力ノードとを有し、
   前記全差動増幅回路は、前記ノイズ信号を増幅した増幅ノイズ信号を前記第１出力ノードと前記第２出力ノードから出力し、
   前記全差動増幅回路は、前記光信号を増幅した増幅光信号を前記第１出力ノードと前記第２出力ノードから出力し、
   前記撮像装置は、前記全差動増幅回路の前記第１出力ノードおよび前記第２出力ノードに出力される信号の振幅を制限する出力制限部をさらに有し、
   前記出力制限部は、前記増幅ノイズ信号の振幅を第１振幅範囲に制限し、
   前記出力制限部は、前記増幅光信号の振幅を前記第１振幅範囲よりも広い第２振幅範囲に制限することを特徴とする撮像装置。
3. 前記出力制限部は第１トランジスタを有し、
   前記第１トランジスタの一方の主ノードが前記第１出力ノードに接続され、
   前記第１トランジスタの他方の主ノードが前記第２出力ノードに接続されていることを特徴とする請求項１または２に記載の撮像装置。
4. 前記全差動増幅回路が前記増幅ノイズ信号を出力する期間に、前記第１トランジスタの制御ノードに第１電圧が入力されることによって、前記増幅ノイズ信号の振幅が前記第１振幅範囲に制限され、
   前記全差動増幅回路が前記増幅光信号を出力する期間に、前記第１トランジスタの制御ノードに前記第１電圧とは異なる値の第２電圧が入力されることによって、前記増幅光信号の振幅が前記第２振幅範囲に制限されることを特徴とする請求項３に記載の撮像装置。
5. 前記出力制限部は、さらに第２トランジスタを有し、
   前記第２トランジスタの一方の主ノードが前記第１出力ノードに接続され、
   前記第２トランジスタの他方の主ノードが前記第２出力ノードに接続され、
   前記全差動増幅回路が前記増幅ノイズ信号を出力する期間に、前記第１トランジスタの制御ノードに第１電圧が入力されることによって、前記増幅ノイズ信号の振幅が前記第１振幅範囲に制限され、
   前記全差動増幅回路が前記増幅光信号を出力する期間に、前記第２トランジスタの制御ノードに前記第１電圧とは異なる値の第２電圧が入力されることによって、前記増幅光信号の振幅が前記第２振幅範囲に制限されることを特徴とする請求項３に記載の撮像装置。
6. 前記第１トランジスタと前記第１出力ノードとの間に第１スイッチを有し、
   前記第２トランジスタと前記第１出力ノードとの間に第２スイッチを有することを特徴とする請求項５に記載の撮像装置。
7. 前記撮像装置はさらに第１入力ノードおよび第２入力ノードを有する第２全差動増幅回路と、前記第２全差動増幅回路が出力する信号の振幅を制限する第２出力制限部とを有し、
   前記第１入力ノードは前記第１出力ノードに接続され、前記第２入力ノードは前記第２出力ノードに接続され、
   前記第２全差動増幅回路は、第３出力ノードと第４出力ノードとを有し、
   前記第２出力制限部は、第３トランジスタと第４トランジスタとを有し、
   前記第３トランジスタの一方の主ノードが前記第３出力ノードに接続され、
   前記第３トランジスタの他方の主ノードが前記第４出力ノードに接続され、
   前記第４トランジスタの一方の主ノードが前記第３出力ノードに接続され、
   前記第４トランジスタの他方の主ノードが前記第４出力ノードに接続され、
   前記第２全差動増幅回路は、前記増幅ノイズ信号を増幅した第２増幅ノイズ信号を前記第３出力ノードと前記第４出力ノードから出力し、
   前記第２全差動増幅回路は、前記増幅光信号を増幅した第２増幅光信号を前記第３出力ノードと前記第４出力ノードから出力し、
   前記第２全差動増幅回路が前記第２増幅ノイズ信号を出力する期間に前記第３トランジスタの制御ノードに第３電圧が入力されることによって、前記第２増幅ノイズ信号の振幅が制限され、
   前記第２全差動増幅回路が前記第２増幅光信号を出力する期間に前記第４トランジスタの制御ノードに前記第３電圧とは異なる値の第４電圧が入力されることによって、前記第２増幅光信号の振幅が制限されることを特徴とする請求項４〜６のいずれか１項に記載の撮像装置。
8. 前記第１電圧と前記第３電圧とが同じ値であることによって、前記第２増幅ノイズ信号の振幅が前記第１振幅範囲に制限され、
   前記第２電圧と前記第４電圧とが同じ値であることによって、前記第２増幅光信号の振幅が前記第２振幅範囲に制限されることを特徴とする請求項７に記載の撮像装置。
9. 前記撮像装置は、ノイズ信号を出力するリファレンス画素をさらに有し、
   前記全差動増幅回路は、第３入力ノードと第４入力ノードとを有し、
   前記第３入力ノードは前記画素に接続され、
   前記第４入力ノードは前記リファレンス画素に接続されることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
10. 前記画素は、光を光電変換することによって電荷を生成するフォトダイオードと、前記フォトダイオードに基づく信号を前記第３入力ノードに出力するトランジスタとを有し、前記リファレンス画素は、前記フォトダイオードの代わりに設けられた容量と、前記容量に接続され、前記ノイズ信号を出力するトランジスタとを有することを特徴とする請求項９に記載の撮像装置。
11. 請求項１〜１０のいずれか１項に記載の撮像装置と、前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。

Images