JP5330581B2

JP5330581B2 - 撮像装置、及び撮像システム

Info

Publication number: JP5330581B2
Application number: JP2012198887A
Authority: JP
Inventors: 哲也板野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-09-10
Filing date: 2012-09-10
Publication date: 2013-10-30
Anticipated expiration: 2028-06-05
Also published as: JP2012253818A

Description

本発明は、撮像装置、及び撮像システムに関する。

撮像装置は、複数の画素が行方向及び列方向に配列された画素配列を備える。撮像装置により撮像される画像において、水平方向の線状のノイズ（以降、横線ノイズと呼ぶ）が発生することがある。

具体的には、特許文献１に示される発生機構により、横線ノイズが発生することがある。図１０に示すように、カラムアナログバスＢｕｓ（０）〜（ｍ）とロードトランジスタＭＬ（０）〜（ｍ）のゲートとの間には、寄生的なオーバーラップキャパシタンスＣｐ（０）〜（ｍ）が形成されている。ＣＤＳ処理を行うために、画素からカラムアナログバスＢｕｓ（０）〜（ｍ）へリセット電圧が読み出された後にデータ電圧が読み出されると、カラムアナログバスＢｕｓ（０）〜（ｍ）の電圧がリセット電圧からデータ電圧に変化する。その電圧の変化は、オーバーラップキャパシタンスＣｐ（０）〜（ｍ）を介してバイアス電圧に影響を与える。バイアス電圧は、アクティブトランジスタＭＦからロードトランジスタＭＬ（０）〜（ｍ）へ伝達されるものである。これにより、ロードトランジスタＭＬ（０）〜（ｍ）は、そのゲート電圧が変動するので、カラムアナログバスＢｕｓ（０）〜（ｍ）に流れる電流も変動する。このようなバイアス電圧の変動により、明るい被写体を撮像した場合におけるリセット電圧とデータ電圧との差である画像信号が正常な値とならないことが横線ノイズの原因である。すなわち、カラムアナログバスの電圧変化が激しければ激しいほど、即ち被写体が明るければ明るいほどバイアス電圧の変動が激しくなり、横線ノイズが大きくなる。

このような課題に対して、特許文献１には、アクティブトランジスタＭＦのサイズおよび電流を大きくすることでその駆動力を増大させ、バイアス電圧を安定化させることが提案されている。これにより、特許文献１によれば、横線ノイズを改善できるとされている。

なお、特許文献１に示された技術では、ロードトランジスタＭＬ（０）〜（ｍ）のサイズを従来と同じサイズに維持している。これは、特許文献１によれば、アナログバスの電流増大によるピクセルのダイナミックレンジ減少を抑制するためであるとしている。

特開２００６-１２８７０４号公報

しかし、特許文献１に示された技術を用いても横線ノイズが改善されないことがある。例えば、特許文献１に示された技術を用いても、暗時あるいは非常に暗い被写体を撮影して得られた画像において、依然として横線ノイズが目立つことある。

具体的には、特許文献１では言及されていない別の発生機構により、横線ノイズが発生することがある。図１０に示すように、アクティブトランジスタＭＦのゲート絶縁膜中に界面準位が存在すると、その界面準位がチャネルを流れる電流Ｉｂｉａｓを形成している電子や正孔を捕獲・放出するので、その電流Ｉｂｉａｓに揺らぎ（フリッカーノイズ）が発生する。この電流Ｉｂｉａｓの揺らぎは、アクティブトランジスタＭＦからロードトランジスタＭＬ（０）〜（ｍ）へ伝達されるバイアス電圧に影響を与える。これにより、ロードトランジスタＭＬ（０）〜（ｍ）は、そのゲート電圧が揺らぐので、カラムアナログバスＢｕｓ（０）〜（ｍ）に流れる電流Ｉｂｉａｓ＊ｘも揺らぐ。これに応じて、画素からカラムアナログバスＢｕｓ（０）〜（ｍ）へ読み出されるリセット電圧やデータ電圧の値が変動してしまう。このようなバイアス電圧の揺らぎにより、無信号に近い状態の、すなわち暗時あるいは非常に暗い被写体を撮像した場合におけるリセット電圧とデータ電圧との差である画像信号が正常な値（ほぼゼロ）とならないことが横線ノイズの原因である。

本発明の目的は、暗い被写体を撮影して得られる画像における横線ノイズを抑制することにある。

本発明の第１側面に係る撮像装置は、複数の行および複数の列を構成するように複数の画素が配列された画素配列と、前記複数の画素から出力された信号が与えられる複数の列信号線と、複数の負荷トランジスタと、複数の第２負荷トランジスタと、読み出し回路と、第２読み出し回路と、複数のバイアス供給部と、複数の第２バイアス供給部とを有する撮像装置であって、前記複数の画素の各々は、光に応じた電荷を生成する光電変換部と、前記電荷に基づく信号を出力する増幅トランジスタとを有し、前記複数の負荷トランジスタの各々は、前記複数の列信号線の各々に電流を供給し、前記読み出し回路は前記画素配列の第一の側に配置されるとともに、前記複数の列信号線のうち前記複数の負荷トランジスタが接続された列信号線を介して前記画素配列から信号を読み出し、前記複数の負荷トランジスタのうち互いに隣接した負荷トランジスタの各々が、前記複数のバイアス供給部のうちの別々のバイアス供給部によってバイアスされ、前記複数の第２負荷トランジスタの各々は、前記複数の列信号線のうち前記複数の負荷トランジスタのいずれとも接続されていない列信号線の各々に電流を供給し、前記第２読み出し回路は、前記画素配列の第２の側に配置されるとともに、前記複数の列信号線のうち前記複数の第２負荷トランジスタが接続された列信号線を介して前記画素配列から信号を読み出し、前記複数の第２負荷トランジスタのうち互いに隣接した第２負荷トランジスタの各々が、前記複数の第２バイアス供給部のうちの別々の第２バイアス供給部によってバイアスされることを特徴とする。

本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明によれば、暗い被写体を撮影して得られる画像における横線ノイズを抑制することができる。

本発明の第１実施形態に係る撮像装置１００の構成図。撮像装置１００の動作を示すタイミングチャート。列アンプ１１３の構成図。本発明の第１実施形態の変形例に係る撮像装置１００ｉの構成図。第１実施形態に係る光電変換装置を適用した撮像システムの構成図。本発明の第１実施形態に係る撮像装置１００の構成図。本発明の第２実施形態に係る撮像装置５００の構成図。本発明の第３実施形態に係る撮像装置６００の構成図。本発明の第４実施形態に係る撮像装置７００の構成図。背景技術を説明するための図。

本発明の第１実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の構成図である。

撮像装置１００は、画素配列ＰＡ、垂直走査回路１２６、複数の列読み出し回路（複数の読み出し部）１１１ａ，１１１ｂ、水平走査回路１２７、及びミラートランジスタ１１８を備える。撮像装置１００は、複数のミラートランジスタ１１０ａ，１１０ｂ、及び複数の負荷トランジスタ１０９ａ，１０９ｂを備える。

画素配列ＰＡでは、画素が複数行かつ複数列を構成するように配列されている。図１では、説明の簡略化のために画素配列ＰＡが２行３列の画素で構成される場合が例示されているが、実際に画素配列ＰＡに含まれる画素の数はもっと多くなる（図６参照）。画素配列ＰＡにおける奇数列（一部の列）の画素には、図１における画素配列ＰＡの下側（一端の側）に延びた複数の列信号線１０７ａ，１０７ｂが接続されている。複数の列信号線１０７ａ，１０７ｂのそれぞれには、複数の画素が接続されている。画素配列ＰＡにおける偶数列（一部の列）の画素には、図１における画素配列ＰＡの上側（他端の側）に延びた列信号線１０７ｃが接続されている。列信号線１０７ｃには、複数の画素が接続されている。画素配列ＰＡにおける列の数が４行以上ある場合には、列信号線１０７ｃと同様に画素配列ＰＡの上側に延びた列信号線が複数設けられる。

垂直走査回路１２６は、画素配列ＰＡを垂直方向（列方向）に走査する。垂直走査回路１２６は、制御線を介して各行の画素に制御信号を供給することにより、各行の画素を選択するとともに駆動する。制御信号は、リセット信号ＰＲＥＳ（ｎ＋１），ＰＲＥＳ（ｎ）及び転送信号ＰＴＸ（ｎ＋１），ＰＴＸ（ｎ）を含む。

画素配列ＰＡの下側に延びた列信号線１０７ａ，１０７ｂ（図６に示す１０７ａ〜１０７ｐ）には、それぞれに対応した負荷トランジスタ１０９ａ，１０９ｂと列読み出し回路（第１読み出し部群）１１１ａ，１１１ｂとが接続されている。同様に、画素配列ＰＡの上側に延びた複数の列信号線１４０ａ等（図６に示す１４０ａ〜１４０ｐ）には、複数の負荷トランジスタ（図示せず）と複数の列読み出し回路（第２読み出し部群、図示せず）とが接続されている。また、複数の負荷トランジスタと複数の列読み出し回路とには、それぞれ、ミラートランジスタ（図示せず）が接続される。

複数の列読み出し回路１１１ａ，１１１ｂは、列信号線１０７ａ，１０７ｂを介して各列の画素から信号をそれぞれ読み出す。

水平走査回路１２７は、複数の列読み出し回路１１１ａ，１１１ｂを水平方向に走査する。水平走査回路１２７は、各列の列読み出し回路１１１ａ，１１１ｂを順次に選択して、各列の画素から読み出された信号（Ｓ信号、Ｎ信号）を順次に出力アンプ１３３へ転送する。出力アンプ１３３は、Ｓ信号とＮ信号との差分をとるＣＤＳ処理を行うことにより画像信号を生成して出力する。

ミラートランジスタ１１８は、ゲート・ドレイン間が短絡されている。ミラートランジスタ１１８は、そのゲートが複数の列読み出し回路１１１ａ，１１１ｂに接続されている。

複数のミラートランジスタ１１０ａ，１１０ｂは、ゲート・ドレイン間がそれぞれ短絡されている。複数のミラートランジスタ１１０ａ，１１０ｂは、負荷トランジスタ１０９ａ，１０９ｂへバイアス電圧を供給する。図１では、ミラートランジスタ１１０ａに対して１つの負荷トランジスタ１０９ａが接続されているが、より多くの列数を有する画素配列に本発明を適用した場合には、１つのミラートランジスタに複数の負荷トランジスタが接続されていても良い。ただし、すくなくとも隣接して配された負荷トランジスタは異なるミラートランジスタに接続されるものとする。複数の負荷トランジスタ１０９ａ，１０９ｂは、ドレインが列信号線１０７ａ，１０７ｂにそれぞれ接続されている。複数の負荷トランジスタ１０９ａ，１０９ｂは、複数の列信号線１０７ａ，１０７ｂにそれぞれ接続され、複数の列信号線１０７ａ，１０７ｂに流れる電流を定める。

ミラートランジスタ１１０ａと負荷トランジスタ１０９ａとは、カレントミラー回路を形成している。これにより、負荷トランジスタ１０９ａは、ミラートランジスタ１１０ａのドレイン電流Ｉｂｉａｓ１ａに応じた電流が列信号線１０７ａに流れるようにする。また、ミラートランジスタ１１０ｂと負荷トランジスタ１０９ｂとは、カレントミラー回路を形成している。これにより、負荷トランジスタ１０９ｂは、ミラートランジスタ１１０ｂのドレイン電流Ｉｂｉａｓ１ｂに応じたドレイン電流が列信号線１０７ｂに流れるようにする。

ここで、列信号線１０７ａに接続された負荷トランジスタ１０９ａのゲートには、ミラートランジスタ１１０ａのゲートが接続されている。列信号線１０７ｂに接続された負荷トランジスタ１０９ｂのゲートには、ミラートランジスタ１１０ｂのゲートが接続されている。すなわち、複数の負荷トランジスタ１０９ａ，１０９ｂにおける少なくとも隣接して配された負荷トランジスタ１０９ａ，１０９ｂのゲートは、複数のミラートランジスタ１１０ａ，１１０ｂにおける互いに異なるミラートランジスタのゲートに接続されている。これにより、複数のミラートランジスタ１１０ａ，１１０ｂは、複数の負荷トランジスタ１０９ａ，１０９ｂにおける少なくとも隣接して配された負荷トランジスタのゲートへ互いに異なるバイアス電圧を供給する。このため、隣接して配された負荷トランジスタ１０９ａ，１０９ｂにより定められた電流が同じように揺らぐことを抑制できる。この結果、このような電流の揺らぎ（バイアス電圧のゆらぎ）の影響が、列信号線１０７ａ，１０７ｂを介して出力された画像信号に応じた画像に現れたとしても、その画像において電流の揺らぎの影響が目立たないようにすることができる。すなわち、暗い被写体を撮影して得られる画像における横線ノイズを抑制することができる。

次に、画素配列ＰＡにおける各画素の構成を、図１を用いて説明する。以下では、画素Ｐ１１の構成を例示的に説明するが、他の画素の構成も画素Ｐ１１の構成と同様である。

各画素Ｐ１１は、光電変換部１０２、転送部１０３、電荷電圧変換部１０４、増幅トランジスタ１０５、及びリセット部１０６を含む。

光電変換部１０２は、光に応じた電荷を発生させる。光電変換部１０２は、例えば、フォトダイオードである。

転送部１０３は、光電変換部１０２で発生した電荷を電荷電圧変換部１０４へ転送する。転送部１０３は、例えば、転送トランジスタであり、そのゲートにアクティブな転送信号ＰＴＸ（ｎ＋１），ＰＴＸ（ｎ）が供給された際に、オンして、光電変換部１０２で発生した電荷を電荷電圧変換部１０４へ転送する。

電荷電圧変換部１０４は、転送された電荷を電圧に変換する。電荷電圧変換部１０４は、増幅トランジスタ１０５の入力部としても機能する。電荷電圧変換部１０４は、例えば、フローティングディフュージョン（浮遊拡散領域）である。

増幅トランジスタ１０５は、負荷トランジスタ１０９ａ，１０９ｂとともにソースフォロワ動作を行うことにより、電荷電圧変換部１０４の電圧に応じた信号を列信号線１０７ａ，１０７ｂへ（増幅して）出力する。増幅トランジスタ１０５のドレインには、電源線１０８を介して電源電圧ＶＤが供給されている。

リセット部１０６は、電荷電圧変換部１０４をリセットする。リセット部１０６は、例えば、リセットトランジスタであり、そのゲートにアクティブなリセット信号ＰＲＥＳ（ｎ＋１），ＰＲＥＳ（ｎ）が供給された際に、オンして、電荷電圧変換部１０４をリセットする。リセット部（リセットトランジスタ）１０６のドレインには、電源線１０８を介して電源電圧ＶＤが供給されている。

次に、列読み出し回路１１１ａ，１１１ｂの構成を、図１を用いて説明する。以下では、列読み出し回路１１１ａの構成を例示的に説明するが、他の列読み出し回路の構成も列読み出し回路１１１ａの構成と同様である。

列読み出し回路１１１ａは、列増幅回路（増幅回路）１１２及び保持回路１３０を含む。

列増幅回路１１２は、列アンプ１１３、入力容量１１４、帰還容量１１５、クランプ制御スイッチ１１６、バイアス入力端子１１７を含む。列アンプ１１３は、その反転入力端子１２５に参照信号ＶＲＥＦが入力され、その非反転入力端子１２４に入力容量１１４が接続されている。また、列アンプ１１３の非反転入力端子１２４及び出力端子１２３には、帰還容量１１５及びクランプ制御スイッチ１１６がそれぞれ接続されている。列アンプ１１３のバイアス入力端子１１７には、ミラートランジスタ１１８のゲートが接続されている。

保持回路１３０は、転送スイッチ１１９ｎ，１１９ｓ、蓄積容量１２０ｎ，１２０ｓ、及び転送スイッチ１２１ｎ，１２１ｓを含む。転送スイッチ１１９ｎは、オン／オフすることにより、列アンプ１１３の出力端子と蓄積容量１２０ｎとを導通／遮断させる。転送スイッチ１１９ｓは、オン／オフすることにより、列アンプ１１３の出力端子と蓄積容量１２０ｓとを導通／遮断させる。転送スイッチ１２１ｎは、オン／オフすることにより、蓄積容量１２０ｎと出力線１２２ｎとを導通／遮断させる。転送スイッチ１２１ｓは、オン／オフすることにより、蓄積容量１２０ｓと出力線１２２ｓとを導通／遮断させる。

次に、列アンプ１１３の構成を、図３を用いて説明する。図３は、列アンプ１１３の構成図である。以下では、列読み出し回路１１１ａに含まれる列アンプ１１３の構成を例示的に説明するが、他の列読み出し回路に含まれる増幅器の構成も列読み出し回路１１１ａに含まれる増幅器の構成と同様である。

列アンプ１１３は、Ｎチャネル型ＭＯＳトランジスタを入力トランジスタとする差動増幅回路である。列アンプ１１３は、入力トランジスタ３０１、３０２、負荷トランジスタ３０３、トランジスタ３０４，３０５を含む。

入力トランジスタ３０１は、Ｎチャネル型ＭＯＳトランジスタであり、そのゲートが非反転入力端子１２４（図１参照）に接続されている。入力トランジスタ３０２は、Ｎチャネル型ＭＯＳトランジスタであり、そのゲートが反転入力端子１２５（図１参照）に接続され、そのドレインが出力端子１２３（図１参照）に接続されている。入力トランジスタ３０２は、列信号線１０７ａを介して読み出された信号を受ける。

負荷トランジスタ３０３は、そのゲートがバイアス入力端子１１７（図１参照）に接続されている。負荷トランジスタ３０３は、そのゲートにバイアス入力端子１１７を介して供給されたバイアス電圧に応じて、入力トランジスタ３０１、３０２に流れる電流を定める。負荷トランジスタ３０３は、ミラートランジスタ１１８のドレイン電流ｉｂｉａｓ２に応じた電流が入力トランジスタ３０１、３０２に流れるようにする。

ここで、入力トランジスタ３０１、３０２、および負荷トランジスタ３０３のバックゲートは、共通配線を介してＧＮＤ電位に接続されている。

トランジスタ３０４は、Ｐチャネル型ＭＯＳトランジスタであり、そのドレイン・ゲート間が短絡されている。トランジスタ３０５は、Ｐチャネル型ＭＯＳトランジスタである。トランジスタ３０４とトランジスタ３０５とはカレントミラー回路を形成している。トランジスタ３０４及び３０５のバックゲートは、電源ＶＤＤに接続されている。

次に、撮像装置１００の動作を、図２を用いて説明する。図２は、撮像装置１００の動作を示すタイミングチャートである。以下では、画素配列ＰＡにおける奇数列の画素に関する動作を中心に説明するが、偶数列の画素に関する動作も同様である。

本実施形態に係る撮像装置１００における行選択は、図１の増幅トランジスタ１０５のゲート電位を制御することによって行われる。すなわち、非選択行の増幅トランジスタ１０５のゲート電位を低く、選択行の増幅トランジスタ１０５のゲート電位を高くすることにより、行選択が行われる。

列信号線１０７ａは、選択行の増幅トランジスタ１０５と負荷トランジスタ１０９ａとによって形成されるソースフォロア回路の出力となっている。負荷トランジスタ１０９ａのゲートはミラートランジスタ１１０ａのゲート及びドレインと接続されており、ミラートランジスタ１１０ａを流れる電流ｉｂｉａｓ１ａに従った電流を列信号線１０７ａに流す。

列信号線１０７ｂは、選択行の増幅トランジスタ１０５と負荷トランジスタ１０９ｂとによって形成されるソースフォロア回路の出力となっている。負荷トランジスタ１０９ｂのゲートはミラートランジスタ１１０ｂのゲート及びドレインと接続されており、ミラートランジスタ１１０ｂを流れる電流ｉｂｉａｓ１ｂに従った電流を列信号線１０７ｂに流す。

列信号線１０７ａ，１０７ｂは選択行の電荷電圧変換部１０４の電位に従った電位となり、非選択行の増幅トランジスタ１０５は不活性化される。

図２に示す画素読み出し期間ＲＴ１（ｎ）の前半において、垂直走査回路１２６の制御により全行のリセット信号ＰＲＥＳ（ｎ）、ＰＲＥＳ（ｎ＋１）がハイとなる。このとき、全画素の電荷電圧変換部１０４が、電源線１０８および各画素Ｐ１１のリセット部（リセットトランジスタ）１０６を介してローレベルにリセットされる。このときの電源線１０８の電位レベルＶＤはローレベルとなっている。

画素読み出し期間ＲＴ１（ｎ）の後半において、選択行（ｎ行目）を除く行のリセット信号ＰＲＥＳ（ｎ＋１）がローレベルとなり、その後、電源線１０８の電位レベルＶＤがハイレベルとなり、選択行の電荷電圧変換部１０４はハイレベルにリセットされる。さらに、リセット信号ＰＲＥＳ（ｎ）がローレベルとなる。このとき、電荷電圧変換部１０４をリセットした状態に対応するノイズ信号が列信号線１０７ａに読み出される。

電荷電圧変換部１０４をリセットした状態に対応するノイズ信号が列信号線１０７ａに読み出された状態でクランプ制御スイッチ１１６のゲートがハイとなる。これにより、列アンプ１１３の反転入力端子１２４と出力端子１２３とが短絡され、出力端子１２３がＶＲＥＦ電位にクランプされる。このときの列アンプ１１３の出力信号は、ＰＴＮをハイとすることによって転送スイッチ１１９ｎを介して蓄積容量１２０ｎに読み出される。ここで読み出された出力信号は、Ｎ信号として扱われる。Ｎ信号は列アンプのオフセットを含んだ信号となっている。その後、転送パルスＰＴＸ（ｎ）によって転送部（転送トランジスタ）１０３が一定期間オンとなり、電荷電圧変換部１０４は、転送された電荷を電圧に変換する。増幅トランジスタ１０５は、電荷電圧変換部１０４の電圧に応じた信号（光信号）を列信号線１０７へ出力する。この時にはＰＣＬＭＰはローとなっており、電荷電圧変換部１０４をリセットした状態に対応するノイズ信号の成分を光信号から低減した信号が、列アンプ１１３に入力される。列アンプ１１３は、ノイズ信号が低減された光信号に対して反転ゲインを与えた電圧成分がＮ信号（列アンプのオフセット）に重畳されたＳ信号を生成する。ひきつづきＰＴＳがハイとなり、光信号に対応したＳ信号が転送スイッチ１１９ｓを介して蓄積容量１２０ｓに読み出される。

次に、水平走査期間ＨＴ１（ｎ）において、水平転送動作が行われる。即ち、逐次、水平走査回路１２７によって選択された列のＮ信号及びＳ信号が各列の列読み出し回路１１１ａ，１１１ｂから出力線１２２ｎ，１２２ｓへ転送される。出力アンプ１３３は、転送されたＮ信号とＳ信号との差分をとるＣＤＳ処理を行うことにより、列アンプのオフセットが除去されたｎ行目の画素の画像信号を生成して出力する。

順次、垂直走査回路１２６によって選択する行を走査し、以上に説明した画素の読み出し動作を繰り返すことにより、画素配列ＰＡにおける全画素の画像信号を生成して出力する。

上述したように、本実施形態では、ミラートランジスタは１１０ａ、１１０ｂの２つが備えられている。２つのミラートランジスタは上側（又は下側）に読み出される画素出力線に接続される負荷トランジスタに対して交互に接続される。ミラートランジスタ１１０ａ、１１０ｂにおいて発生するフリッカーノイズによる電流の揺らぎは異なっている。これにより、ミラートランジスタ１１０ａ、１１０ｂの電流の揺らぎ（バイアス電圧の揺らぎ）による影響を、隣接する列信号線により伝達される信号の間で異ならせることができる。すなわち、奇数列（偶数列）における隣接する画素の信号が異なる揺らぎの影響を有することとなり、横線ノイズは大幅に低減される。その結果、暗時あるいは非常に暗い被写体撮影時に横線ノイズは大幅に低減され、良好な画像を得ることが可能となる。また、本発明を単板式カラー撮像装置に適用することにより更に画質の良好な撮影をおこなうことができる。

なお、ミラートランジスタ１１０ａ、１１０ｂを２つ設けている例を示したが、より多くすることでより大きな効果が得られる。ただし、ｉｂｉａｓ１ａ，ｉｂｉａｓ１ｂの数が増加することによる消費電力の増加、あるいはレイアウトの複雑化に伴うチップサイズの増大などとのトレードオフとなる。

また、撮像装置１００ｉでは、図４に示すように、画素配列ＰＡに対して列信号線が一方側のみに延びていても良い。この場合、偶数列の画素に接続された列信号線１４０ａｉに接続された負荷トランジスタ１４９ａｉのゲートが、ミラートランジスタ１１０ｂのゲートに接続されることになる。また、奇数列の画素に接続された列信号線１０７ａ,１０７ｂに接続された負荷トランジスタ１０９ａ，１０７ｂｉのゲートが、ミラートランジスタ１１０ａのゲートに接続されることになる。

次に、本発明の撮像装置を適用した撮像システムの一例を図５に示す。

撮像システム９０は、図５に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。

撮影レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。

絞り９３は、光路上において撮影レンズ９２と撮像装置１００との間に設けられ、撮影レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。

撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。

撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

次に、本発明の第２実施形態に係る撮像装置５００を、図７を用いて説明する。図７は、本発明の第２実施形態に係る撮像装置５００の構成図である。

撮像装置５００は、その基本的な構成は第１実施形態と同様であるが、次の点で第１実施形態と異なる。撮像装置５００は、複数の負荷トランジスタ５０９ａ〜５０９ｐ、複数の列読み出し回路５１１ａ〜５１１ｐ、ミラートランジスタ５１０、複数のミラートランジスタ５１８ａ，５１８ｂを備える。

複数の負荷トランジスタ５０９ａ〜５０９ｐのそれぞれのゲートは、ミラートランジスタ５１０のゲートに接続されている。

２つのミラートランジスタ５１８ａ，５１８ｂは画素配列ＰＡの下側に延びた列信号線１０７ａ〜１０７ｐに接続される列読み出し回路５１１ａ〜５１１ｐに対して交互に接続される。すなわち、複数の列読み出し回路５１１ａ〜５１１ｐにおける少なくとも隣接して配された列読み出し回路内の負荷トランジスタ３０３のゲート（バイアス入力端子５１７）は、互いに異なるミラートランジスタのゲートに接続されている。例えば、列読み出し回路５１１ａの負荷トランジスタ３０３は、ミラートランジスタ５１８ａのドレイン電流ｉｂｉａｓ２ａに応じた電流が入力トランジスタへ３０１，３０２（図３参照）に流れるように定める。また、例えば、列読み出し回路５１１ｂの負荷トランジスタ３０３は、ミラートランジスタ５１８ｂのドレイン電流ｉｂｉａｓ２ｂに応じた電流が入力トランジスタへ３０１，３０２（図３参照）に流れるように定める。これにより、隣接して配された負荷トランジスタ３０３により定められた電流が同じように揺らぐことを抑制できる。この結果、このような電流の揺らぎの影響が、列信号線１０７ａ，１０７ｂを介して出力された画像信号に応じた画像に現れたとしても、その画像において電流の揺らぎの影響が目立たないようにすることができる。すなわち、暗い被写体を撮影して得られる画像における横線ノイズを抑制することができる。

なお、第２実施形態は、負荷トランジスタ５０９ａ〜５０９ｐに接続されたミラートランジスタに起因するノイズよりも、列読み出し回路５１１ａ〜５１１ｐに接続されたミラートランジスタに起因するノイズが大きい場合に効果が大きい。

次に、本発明の第３実施形態に係る撮像装置６００を、図８を用いて説明する。図８は、本発明の第３実施形態に係る撮像装置６００の構成図である。

撮像装置６００は、その基本的な構成は第１実施形態と同様であるが、次の点で第１実施形態と異なる。撮像装置６００は、複数の列読み出し回路６１１ａ〜６１１ｐ、及び複数のミラートランジスタ（複数の第１のバイアス供給部）６１８ａ，６１８ｂを備える。

複数の列読み出し回路６１１ａ〜６１１ｐのそれぞれは、負荷トランジスタ（第１の負荷トランジスタ）３０３を含む。２つのミラートランジスタ６１８ａ，６１８ｂは、画素配列ＰＡの下側に延びた列信号線１０７ａ〜１０７ｐにそれぞれ接続される列読み出し回路６１１ａ〜６１１ｐに対して交互に接続される。すなわち、複数の負荷トランジスタ３０３における少なくとも隣接して配された負荷トランジスタ３０３のゲート（バイアス入力端子６１７）は、複数のミラートランジスタ６１８ａ，６１８ｂにおける互いに異なるミラートランジスタのゲートに接続されている。これにより、隣接して配された列読み出し回路内の負荷トランジスタ３０３により定められた電流が同じように揺らぐことを抑制できる。この結果、このような電流の揺らぎの影響が、列信号線１０７ａ，１０７ｂを介して出力された画像信号に応じた画像に現れたとしても、その画像において電流の揺らぎの影響が目立たないようにすることができる。すなわち、暗い被写体を撮影して得られる画像における横線ノイズを抑制することができる。

なお、第３実施形態は、負荷トランジスタ１０９ａ〜１０９ｐに接続されたミラートランジスタに起因するノイズと、列読み出し回路６１１ａ〜６１１ｐに接続されたミラートランジスタに起因するノイズとが同等である場合に効果が大きい。

次に、本発明の第４実施形態に係る撮像装置７００を、図９を用いて説明する。図９は、本発明の第４実施形態に係る撮像装置７００の構成図である。

撮像装置７００は、その基本的な構成は第１実施形態と同様であるが、次の点で第１実施形態と異なる。撮像装置７００は、デジタルカメラ等において多く使用されている単板式カラー撮像装置である。撮像装置７００は、画素配列ＰＡ７００を備える。

画素配列ＰＡにおける複数の画素Ｐ１１〜Ｐｍｎは、それぞれ、カラーフィルタＣＦ１１〜ＣＦｍｎをさらに含む。各カラーフィルタＣＦ１１〜ＣＦｍは、可視領域におけるいずれかの波長の光が光電変換部１０２へ入射するように、その波長の光を透過する。

この撮像装置７００から出力される画像信号は、各画素について一種類の色情報しかもっていない。従って、特開２０００-２８７２１９にて一例が説明されるように、撮像装置から出力された画像信号に応じた画像データを近隣画素の情報を用いて補間することにより全画素で全ての色（例えばＲＧＢ）が揃ったカラー画像を生成することができる。このような単板式カラー撮像装置においては、ある画素の情報には近隣画素の情報が含まれるため、横線ノイズの影響は強調されることがわかっている。

例えば、図９で示すように、カラーフィルタＣＦ１１〜ＣＦｍｎの配列がベイヤー配列を形成している場合を考える。Ｂ画素、Ｇ２画素の行が読み出される際に、Ｂ画素は下側に読み出され、Ｇ２画素は上側に読み出される。この場合、下側のミラートランジスタにおいて発生するフリッカーノイズはＢ画素の信号全てについて影響を及ぼし、上側はＧ２画素の信号全てについて影響を及ぼす。従って、横線ノイズの影響は１画素おきであるが、上述した近隣画素の情報による補間処理を行うことにより、例えばＢ画素の横線ノイズ成分がＧ２画素においても強調される可能性がある。

この場合でも、本実施形態では、複数の列読み出し回路１１１ａ〜１１１ｐにおける隣接して配された列読み出し回路により同じ期間に信号が読み出される複数の画素におけるカラーフィルタは、同一の波長域（同じ色）の光を透過する。例えば、画素Ｐ１１のカラーフィルタＣＦ１１と画素Ｐ１３のカラーフィルタＣＦ１３とは、同じ色（Ｂ）に対応する波長の光を透過する。そして、複数の負荷トランジスタ１０９ａ，１０９ｂにおける少なくとも隣接して配された負荷トランジスタ１０９ａ，１０９ｂのゲートは、複数のミラートランジスタ１１０ａ，１１０ｂにおける互いに異なるミラートランジスタのゲートに接続されている。これにより、隣接して配された負荷トランジスタ１０９ａ，１０９ｂにより定められた電流が同じように揺らぐことを抑制できる。この結果、このような電流の揺らぎの影響が、例えばＧ２画素Ｐ１２の左右のＢ画素Ｐ１１，Ｐ１３の間で異ならせることができるため、近隣画素の情報による補間によるＧ２画素Ｐ１２における横線ノイズ成分を低減できる。その結果、近隣画素の情報による補間処理が行われた場合でも、暗い被写体を撮影して得られる画像における横線ノイズを抑制することができる。したがって、画質を向上させることが可能となる。

９０撮像システム
１００、５００、６００、７００撮像装置

Claims

複数の行および複数の列を構成するように複数の画素が配列された画素配列と、
前記複数の画素から出力された信号が与えられる複数の列信号線と、
複数の負荷トランジスタと、
複数の第２負荷トランジスタと、
読み出し回路と、
第２読み出し回路と、
複数のバイアス供給部と、
複数の第２バイアス供給部とを有する撮像装置であって、
前記複数の画素の各々は、光に応じた電荷を生成する光電変換部と、前記電荷に基づく信号を出力する増幅トランジスタとを有し、
前記複数の負荷トランジスタの各々は、前記複数の列信号線の各々に電流を供給し、
前記読み出し回路は前記画素配列の第一の側に配置されるとともに、前記複数の列信号線のうち前記複数の負荷トランジスタが接続された列信号線を介して前記画素配列から信号を読み出し、
前記複数の負荷トランジスタのうち互いに隣接した負荷トランジスタの各々が、前記複数のバイアス供給部のうちの別々のバイアス供給部によってバイアスされ、
前記複数の第２負荷トランジスタの各々は、前記複数の列信号線のうち前記複数の負荷トランジスタのいずれとも接続されていない列信号線の各々に電流を供給し、
前記第２読み出し回路は、前記画素配列の第２の側に配置されるとともに、前記複数の列信号線のうち前記複数の第２負荷トランジスタが接続された列信号線を介して前記画素配列から信号を読み出し、
前記複数の第２負荷トランジスタのうち互いに隣接した第２負荷トランジスタの各々が、前記複数の第２バイアス供給部のうちの別々の第２バイアス供給部によってバイアスされることを特徴とする撮像装置。
前記画素配列の各画素は、光電変換部とカラーフィルタを含み、
前記互いに隣接した負荷トランジスタが接続された列信号線を介して同時に信号が読み出される画素は同じ色のカラーフィルタを有し、前記互いに隣接した第２負荷トランジスタが接続された列信号線を介して同時に信号が読み出される画素は同じ色のカラーフィルタを有する、
ことを特徴とする請求項１に記載の撮像装置。
相互に接続された前記負荷トランジスタおよび前記バイアス供給部によってカレントミラー回路が構成され、
相互に接続された前記第２負荷トランジスタおよび前記第２バイアス供給部によってカレントミラー回路が構成されている、
ことを特徴とする請求項１または２に記載の撮像装置。
請求項１から３のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。