JP6471357B2 - 整流回路装置 - Google Patents
整流回路装置 Download PDFInfo
- Publication number
- JP6471357B2 JP6471357B2 JP2015556781A JP2015556781A JP6471357B2 JP 6471357 B2 JP6471357 B2 JP 6471357B2 JP 2015556781 A JP2015556781 A JP 2015556781A JP 2015556781 A JP2015556781 A JP 2015556781A JP 6471357 B2 JP6471357 B2 JP 6471357B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- current
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
D=1−A×fv(θ−β) (1)
制御回路がさらに、交流電源の半周期毎の前半と後半とにおいてそれぞれ検出された二つの電流値の差異に応じて式(1)における位相遅れβを調整し、検出された直流電圧と直流電圧の目標値との差異に応じて式(1)における係数Aを調整するように構成されたものである。
A1=A/{1−(Vdc*―Vdc)/Vdc*} (8)
A2=A×{1+(Vdc*―Vdc)/Vdc*} (9)
式(8)における係数A1、または、式(9)における係数A2を用いて、短絡時間比率Dを計算するように構成されたものである。
D=1−A×sin(θ−β)−Vac_harm(θ)÷Vdc (10)
制御回路がさらに、交流電源の半周期毎の前半と後半とにおいてそれぞれ検出された二つの電力値または電流値の差異に応じて式(10)における位相遅れβを調整し、検出された直流電圧と直流電圧の目標値との差異に応じて式(10)における係数Aを調整するように構成されたものである。
図1は、本開示の実施の形態1に係る整流回路装置の回路ブロック図である。
ここで、θは交流電源の電気角、fv(θ)は交流電源1の半周期または1周期の入力電圧情報、βは位相遅れを示す正の定数である。以下の説明において、fv(θ)は0以上の値とする。
式(2)において、係数Aは直流電圧と目標値との差異により調整され、位相遅れβは半周期毎の前半と後半とにおける電力の差異により調整される。なお、短絡時間比率Dは0以上かつ1以下の値であるため、右辺が1を超える場合には1、右辺が0より小さい場合には0に設定される。
図3Bは、式(1)に示す短絡時間比率Dを用いた場合の入力電圧および入力電流の波形図である。図3Bに示すように、入力電流は、入力電圧と同程度の歪みに抑えることができる。
図4は、本開示の実施の形態2に係る整流回路装置の回路ブロック図である。図4の回路構成は、電流検出回路7が設けられていない以外、図1とほぼ同じである。
図6は、本開示の実施の形態3に係る整流回路装置の回路ブロック図である。図6の回路構成は、電流検出回路7が交流電源1からの電流を直接検出できる位置に設けられる以外、図1とほぼ同じである。
図9は、本開示の実施の形態4に係る整流回路装置の回路ブロック図である。本実施の形態は、実施の形態1を別の回路構成で設計したものである。実施の形態4における基本回路構成は、実施の形態1と同様、特許文献1に示されたものに入力電圧検出回路15を追加したものである。
次に、本開示の実施の形態5について説明する。本実施の形態は、図9に示した構成において、電流検出回路7および平滑回路8を省略し、直流電圧検出回路14の出力情報を用いて、前述の実施の形態2と同じ機能を実現するものである。
次に、本開示の実施の形態6について図10を用いて説明する。図10は、本開示の実施の形態6に係る整流回路装置の回路ブロック図である。本実施の形態は、前述の実施の形態とさらに異なる回路構成で設計したものである。基本回路構成は、特許文献3に示されたものに入力電圧検出回路15を追加したものである。
次に、本開示の実施の形態7について説明する。実施の形態7に係る整流回路装置は、図10を用いて説明した実施の形態6おける電流検出回路7および平滑回路8を省略して、直流電圧検出回路14の情報を用いるものである。これにより、実施の形態2と同じ機能を実現することができる。制御回路11の動作は半導体スイッチ3a及び半導体スイッチ3bの選択を除き実施の形態2と同じである。
次に、本開示の実施の形態8について図11を用いて説明する。図11に示すように、本実施の形態は、図9を用いて説明した実施の形態4における電流検出回路7が交流側に移動し、平滑回路8が省略されたものである。制御回路11の動作は半導体スイッチ3a及び半導体スイッチ3bの選択を除き実施の形態3と同じである。
次に、本開示の実施の形態9について図12を用いて説明する。図12に示すように、本実施の形態は、図10を用いて説明した実施の形態6における電流検出回路7が交流側に移動し、平滑回路8が省略されたものである。制御回路11の動作は半導体スイッチ3a及び半導体スイッチ3bの選択を除き実施の形態3と同じである。
次に、本開示の実施の形態10について図13を用いて説明する。図13は、実施の形態6における電流検出回路7を、ダイオード6a、6b、6c、6dとリアクタ2と半導体スイッチ3とで構成されるループの中に移動させたものである。本実施の形態によれば、実施の形態9と同じ機能を実現することができる。制御回路11の動作は半導体スイッチ3a及び半導体スイッチ3bの選択を除き実施の形態3と同じである。
図14は、本開示の実施の形態11の整流回路装置の回路図である。
式(2)において、係数Aは直流電圧と目標値との差異により調整され、位相遅れβは、交流電源1の瞬時電圧がゼロに戻った時に、リアクタ2に電流が流れているかどうかにより調整される。すなわち、リアクタ2に流れる電流が検出された場合には位相遅れβを小さくし、リアクタ2に流れる電流が検出されなかった場合には位相遅れβを大きくする。
これにより、実施の形態1と同様に入力電流の歪みを、入力電圧と同程度の歪みに抑えることができる。
図16は、本開示の実施の形態12に係る整流回路装置の回路ブロック図である。
図17は、本開示の実施の形態13の整流回路装置を示す回路図である。
次に、本開示の実施の形態14について図18を用いて説明する。図18は、図1、図4および図6にそれぞれ示した実施の形態1、2および3と同じ基本回路構成に基づくものである。これら前述の回路構成において、交流電源1の二つの出力端子のうち、リアクタ2が接続される端子がプラス電位になる期間の動作を説明する。
ここで、
D=1−A×sin(θ−β) (2)
であるので、
Vpwm=Vdc×A×sin(θ−β) (4)
となり、Vdcが一定値であれば、Vpwmの波形は正弦波になる。
Vpwm=Vdc×A×fv(θ−β) (5)
しかしながら、平滑コンデンサ9の容量は有限であるので、例えば、図5に示すように、直流電圧にはリップル成分が含まれる。このため、このままではVpwmは入力電圧情報のみが反映されたものではない。
Vpwm=Vdc×A×fv(θ―β)×{Vdc(av)÷Vdc} (6)
とすれば、
Vpwm=Vdc(av)×A×fv(θ―β) (7)
となり、Vpwmはリップル成分の影響が排除されたものになる。
=A×Vdc*÷Vdc (8)
図19は、この処理の流れを説明するための波形図である。図19において、図8と同様に、実直流電圧(Vdc)と設定直流電圧(Vdc*)とが比較回路201により比較され、暫定的な短絡時間比率の調整の結果である仮の係数Aが得られる。
=A×{2−Vdc/Vdc*} (9)
図20は、図19と同様に、この処理の流れを説明する波形図である。図20において、図19との差異は、再調整回路207が上記式(9)の演算を行い、短絡時間比率Dを再調整することである。こうして得られた係数A2を用いた駆動パターンに応じて、半導体スイッチによる短絡および開放が行われる。
次に、本開示の実施の形態15について説明する。本実施の形態の基本構成は実施の形態1の説明で用いた図1と同じである。以下、図21を用いて本実施の形態の動作を説明する。
次に、本開示の実施の形態16について説明する。本実施の形態の基本構成は実施の形態2の説明で用いた図4と同じである。以下、図22を用いて本実施の形態の動作を説明する。
次に、本開示の実施の形態17について説明する。本実施の形態の基本構成は実施の形態3の説明で用いた図6と同じである。以下、図23を用いて本実施の形態の動作を説明する。
次に、本開示の実施の形態18について説明する。図24は、本実施の形態に係る整流回路装置の回路ブロック図である。図24の回路構成は、前述の図6の回路構成における電流検出回路7を、電流トランス70、全波整流回路71、平滑回路72に置き換えたものである。
図25は、本開示の実施の形態19に係る整流回路装置の回路ブロック図を示す。
式(10)において、係数Aは直流電圧と目標値との差異により調整され、位相遅れβは半周期毎の前半と後半とにおける電力の差異により調整される。短絡時間比率Dは0以上かつ1以下の値であるため、右辺値が1を超える場合には1、右辺値が0より小さい場合には0に設定される。これにより、入力電流は歪みの無い波形となる。
図26は、本開示の実施の形態20に係る整流回路装置の回路ブロック図である。本実施の形態と実施の形態2との相違点は、入力電圧検出回路15と制御回路21との間に高調波抽出回路16が追加されていること、制御回路11を制御回路21に置き換えていること、短絡時間比率Dの計算式が異なることである。但し、高調波抽出回路16の使用方法及び短時間比率Dの計算式については、実施の形態19と同じである。
図28は、本開示の実施の形態22に係る整流回路装置の回路ブロック図である。本実施の形態は、実施の形態19を別の回路で構成されたものであり、具体的には、実施の形態4に対して、入力電圧検出回路15と制御回路11との間に高調波抽出回路16が追加され、制御回路11を制御回路21に置き換えたものである。
次に、本開示の実施の形態23について説明する。本実施の形態は、実施の形態22の説明で用いた図28に示した構成において、電流検出回路7および平滑回路8を省略し、直流電圧検出回路14の出力情報を用いて、前述の実施の形態20と同じ機能を実現するものである。具体的には、実施の形態5に対して、入力電圧検出回路15と制御回路11との間に高調波抽出回路16が追加され、制御回路11を制御回路21に置き換えたものである。
次に、本開示の実施の形態24について図29を用いて説明する。図29は、実施の形態24に係る整流回路装置の回路ブロック図である。本実施の形態は、前述の実施の形態22とはさらに異なる回路で構成されたものであり、具体的には、実施の形態6に対して、入力電圧検出回路15と制御回路11との間に高調波抽出回路16が追加され、制御回路11を制御回路21に置き換えたものである。
次に、本開示の実施の形態25について説明する。
次に、本開示の実施の形態26について図30を用いて説明する。図30は、実施の形態26に係る整流回路装置の回路ブロック図である。本実施の形態は、図28を用いて説明した実施の形態22の構成において、電流検出回路7を交流側に移動させ、平滑回路8を省略したものである。
次に、本開示の実施の形態27について図31を用いて説明する。図31は、実施の形態27に係る整流回路装置の回路ブロック図である。本実施の形態は、図29を用いて説明した実施の形態24の構成において、電流検出回路7を交流側に移動させ、平滑回路8を省略したものである。
次に、本開示の実施の形態28について図32を用いて説明する。図32は、実施の形態28に係る整流回路装置の回路ブロック図である。
図33は、本開示の実施の形態29に係る整流回路装置の回路図である。本実施の形態は、実施の形態11に対して、入力電圧検出回路15と制御回路11との間に高調波抽出回路16が追加され、制御回路11を制御回路21に置き換えたものである。
図35は、本開示の実施の形態30の整流回路装置を示す回路図である。
図36は、本開示の実施の形態31の整流回路装置を示す回路図である。
次に、本開示の実施の形態32について説明する。図37を用いて本実施の形態の原理を説明する。図37は、図25、図26および図27にそれぞれ示した実施の形態19、20および21と同じ基本回路構成に基づくものである。
ここで、
D=1−A×sin(θ−β) (2)
であるので、
Vpwm=Vdc×A×sin(θ−β) (4)
となり、Vdcが一定値であれば、Vpwmの波形は正弦波になる。
Vpwm=Vdc×A×sin(θ−β)+Vac_harm(θ) (12)
しかしながら、平滑コンデンサ9の容量は有限であるので、実施の形態14で説明したように、直流電圧Vdcにはリップル成分が含まれる。このため、このままではVpwmの基本波成分は正弦波とは言えない。
Vpwm={Vdc×A×sin(θ―β)+Vac_harm(θ)}
×{Vdc(av)÷Vdc} (13)
とすれば、
Vpwm=Vdc(av)×A×sin(θ―β)
+{Vdc(av)÷Vdc}×Vac_harm(θ) (14)
となり、Vpwmの基本波成分は正弦波になる。
=A×Vdc*÷Vdc (8)
図19は、この処理の流れを説明するための波形図である。図19において、図8と同様に、実直流電圧(Vdc)と設定直流電圧(Vdc*)とが比較回路201により比較され、暫定的な短絡時間比率調整の結果である仮の係数Aが得られる。
=A×{2−Vdc/Vdc*} (9)
図20は、図19と同様に、この処理の流れを説明する波形図である。図20において、図19との差異は、再調整回路207が上記式(9)の演算を行い、短絡時間比率Dを再調整することである。こうして得られた係数A2を用いた駆動パターンに応じて、半導体スイッチによる短絡および開放が行われる。
次に、本開示の実施の形態33について説明する。
次に、本開示の実施の形態34について説明する。
次に、本開示の実施の形態35について説明する。
次に、本開示の実施の形態36について図38を用いて説明する。図38は、本実施の形態に係る整流回路装置の回路ブロック図である。
2,102 リアクタ
3,3a,3b,103 半導体スイッチ
5,6a,6b,6c,6d,105,106a,106b,106c,106d ダイオード
6,106 ダイオードブリッジ
7 電流検出回路
8 平滑回路
9,109 平滑コンデンサ
10,110 負荷
11,21,111 制御回路
12 極性検出回路
13 ゼロクロス検出回路
14 直流電圧検出回路
15 入力電圧検出回路
16 高調波抽出回路
19,119 電圧検出回路
70 電流トランス
71 全波整流回路
72 平滑回路
107 電流検出手段
113 ゼロクロス検出手段
115 電圧検出手段
201 比較回路
202,207 再調整回路
Claims (8)
- リアクタと半導体スイッチとを用いた力率改善機能を有し、交流電源を整流して直流側に直流電圧を出力する整流回路装置であって、前記半導体スイッチを制御する制御回路と、前記交流電源の電圧の極性またはゼロクロスを検出する回路と、前記交流電源の電圧を検出する入力電圧検出回路と、前記交流電源から流れる電流を検出する電流検出回路と、前記直流電圧を検出する直流電圧検出回路と、を備え、前記制御回路は、前記極性または前記ゼロクロスに応じて前記交流電源の電圧の位相を推定し、前記交流電源の電圧と前記位相とに関連付けられた半周期毎または1周期毎の入力電圧情報に基づいた駆動パターンに応じて前記半導体スイッチを制御し、前記制御回路はさらに、前記交流電源の半周期毎の前半と後半とにおいてそれぞれ検出された二つの前記直流側の電流量が近づくように、前記駆動パターンと前記交流電源の電圧との位相関係を調整するようにし、検出された前記直流電圧を目標値に近づけるよう、前記駆動パターンの短絡時間比率を調整するようにし、前記交流電源の電圧から検出した半周期または1周期毎の入力電圧情報をfv(θ)とした場合、前記交流電源の電気角θの近傍における前記短絡時間比率Dを、式(1)を用いて計算し、
D=1−A×fv(θ−β) (1)
前記制御回路はさらに、前記交流電源の半周期毎の前半と後半とにおいてそれぞれ検出された二つの電流値の差異に応じて、前記式(1)における位相遅れβを調整し、検出された前記直流電圧と前記直流電圧の目標値との差異に応じて、前記式(1)における係数Aを調整するように構成した整流回路装置。 - 前記制御回路は、検出された前記直流電圧と前記直流電圧の目標値との比により、前記短絡時間比率を再調整するように構成された請求項1に記載の整流回路装置。
- リアクタと半導体スイッチとを用いた力率改善機能を有し、交流電源を整流して直流側に直流電圧を出力する整流回路装置であって、前記半導体スイッチを制御する制御回路と、前記交流電源の電圧の極性またはゼロクロスを検出する回路と、前記交流電源の電圧を検出する入力電圧検出回路と、前記直流電圧を検出する直流電圧検出回路と、 前記リアクタに流れる電流の有無を検出する回路と、を備え、前記制御回路は、前記極性または前記ゼロクロスに応じて前記交流電源の電圧の位相を推定し、前記交流電源の電圧と前記位相とに関連付けられた半周期毎または1周期毎の入力電圧情報に基づいた駆動パターンに応じて前記半導体スイッチを制御し、前記制御回路はさらに、前記交流電源の瞬時電圧がゼロになる時点の前後において、前記駆動パターンの位相を、前記リアクタに流れる電流が検出された場合には前記交流電源の電圧に対して進め、前記リアクタに流れる電流が検出されなかった場合には前記交流電源の電圧に対して遅らせるように構成された整流回路装置。
- 前記リアクタに流れる電流の有無を検出する回路は、前記リアクタの前記整流回路装置の出力側に接続されたダイオードの少なくとも一つが前記整流回路装置の出力側と導通状態であるかどうかにより検出する請求項3に記載の整流回路装置。
- リアクタと半導体スイッチとを用いた力率改善機能を有し、交流電源を整流して直流側に直流電圧を出力する整流回路装置であって、前記半導体スイッチを制御する制御回路と、前記交流電源の電圧の極性またはゼロクロスを検出する回路と、前記交流電源の電圧を検出する入力電圧検出回路と、前記入力電圧検出回路の出力信号から基本波成分を除く成分または任意の高調波成分を抽出する高調波抽出回路と、を備え、前記制御回路は、前記極性または前記ゼロクロスに応じて前記交流電源の電圧の位相を推定し、前記位相に基づいた基本パターンに前記高調波抽出回路により抽出された成分を付加して得られた駆動パターンに応じて前記半導体スイッチを制御し、前記制御回路はさらに、前記基本パターンと前記交流電源の電圧との位相関係を調整するように構成し、前記制御回路は、前記交流電源の電圧の基本波成分をsin(θ)、高調波成分をVac_harm(θ)、直流電圧をVdcとした場合、前記交流電源の電気角θ近傍における前記駆動パターンの短絡時間比率Dを、式(10)を用いて計算し、
D=1−A×sin(θ−β)−Vac_harm(θ)÷Vdc(10)
前記制御回路はさらに、前記交流電源の半周期毎の前半と後半とにおいてそれぞれ検出された二つの電流値の差異に応じて前記式(10)における位相遅れβを調整し、検出された直流電圧と直流電圧の目標値との差異に応じて前記式(10)における係数Aを調整するように構成された整流回路装置。 - 前記制御回路は、検出された前記直流電圧を目標値に近づけるよう、前記駆動パターンの短絡時間比率を調整するように構成された請求項5に記載の整流回路装置。
- 前記制御回路は、前記交流電源の半周期の序盤と中盤と終盤とのそれぞれにおいて検出された電流比レベルが1:√2:1となるように、前記駆動パターンを調整するように構成された請求項1に記載の整流回路装置。
- 前記制御回路は、前記交流電源の半周期内における前記直流電圧の波形が左右対称となるように、前記駆動パターンを調整するように構成された請求項1に記載の整流回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002112 | 2014-01-09 | ||
JP2014002112 | 2014-01-09 | ||
PCT/JP2015/000022 WO2015105041A1 (ja) | 2014-01-09 | 2015-01-07 | 整流回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015105041A1 JPWO2015105041A1 (ja) | 2017-03-23 |
JP6471357B2 true JP6471357B2 (ja) | 2019-02-20 |
Family
ID=53523871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015556781A Active JP6471357B2 (ja) | 2014-01-09 | 2015-01-07 | 整流回路装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6471357B2 (ja) |
CN (1) | CN105917568B (ja) |
DE (1) | DE112015000382T5 (ja) |
WO (1) | WO2015105041A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6638704B2 (ja) * | 2017-07-10 | 2020-01-29 | Tdk株式会社 | ワイヤレス受電装置、及びワイヤレス電力伝送システム |
WO2019150694A1 (ja) * | 2018-02-05 | 2019-08-08 | パナソニックIpマネジメント株式会社 | 電力変換装置および電力変換方法 |
KR102102756B1 (ko) * | 2018-08-02 | 2020-04-21 | 엘지전자 주식회사 | 전력 변환 장치 및 이를 구비하는 홈 어플라이언스 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000217363A (ja) * | 1999-01-22 | 2000-08-04 | Toshiba Corp | 電源装置 |
JP3488861B2 (ja) * | 2000-09-13 | 2004-01-19 | シャープ株式会社 | 直流電源装置 |
JP2004015944A (ja) * | 2002-06-10 | 2004-01-15 | Sanyo Electric Co Ltd | 電源装置 |
JP2008211896A (ja) * | 2007-02-26 | 2008-09-11 | Sanyo Electric Co Ltd | 三相フィルタ装置 |
JP2011244604A (ja) * | 2010-05-19 | 2011-12-01 | Toyota Industries Corp | 電源装置 |
CN103227564A (zh) * | 2013-05-07 | 2013-07-31 | 杭州电子科技大学 | 无桥正激功率因素校正装置 |
-
2015
- 2015-01-07 WO PCT/JP2015/000022 patent/WO2015105041A1/ja active Application Filing
- 2015-01-07 JP JP2015556781A patent/JP6471357B2/ja active Active
- 2015-01-07 DE DE112015000382.7T patent/DE112015000382T5/de active Pending
- 2015-01-07 CN CN201580004105.7A patent/CN105917568B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105917568B (zh) | 2018-10-16 |
DE112015000382T5 (de) | 2016-09-22 |
JPWO2015105041A1 (ja) | 2017-03-23 |
CN105917568A (zh) | 2016-08-31 |
WO2015105041A1 (ja) | 2015-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780074B2 (ja) | スイッチング電源回路の制御装置およびヒートポンプユニット | |
JP4706349B2 (ja) | 直流電源装置および圧縮機駆動装置 | |
JP2000278955A (ja) | 電源装置及びこの電源装置を用いた空気調和機 | |
KR102557401B1 (ko) | 공조 장치 및 정류 장치 | |
JP6471357B2 (ja) | 整流回路装置 | |
JPWO2019049299A1 (ja) | 電力変換装置、圧縮機、送風機、および空気調和装置 | |
EP2592746B1 (en) | Rectifier device | |
WO2019026712A1 (ja) | 駆動装置、制御方法、及びプログラム | |
JP2004072806A (ja) | 電力変換装置 | |
JP6206777B2 (ja) | 整流回路装置 | |
JP4254876B2 (ja) | 電源供給回路及びそのpam制御方法 | |
JP4572595B2 (ja) | コンバータ制御方法及びコンバータ制御装置並びに空調機及びその制御方法及び制御装置 | |
JP2013126283A (ja) | 整流装置 | |
JP6505261B2 (ja) | 電力変換装置 | |
JP5950970B2 (ja) | 電力変換装置 | |
JP2019057979A (ja) | モータ制御装置及び空調機 | |
JP6906148B2 (ja) | 整流回路装置 | |
JP2016154434A (ja) | モータ駆動装置 | |
CN110870184B (zh) | 电源装置、驱动装置、控制方法以及存储介质 | |
JP4816691B2 (ja) | 電源供給回路及びそのpam制御方法 | |
JP4415608B2 (ja) | 電源装置 | |
JP6598874B2 (ja) | 電力変換装置 | |
JP6887082B2 (ja) | 整流回路装置 | |
JP6890237B2 (ja) | 整流回路装置 | |
JP2006101660A (ja) | 電源装置およびこれを用いた空気調和機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6471357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |