JP4254876B2 - 電源供給回路及びそのｐａｍ制御方法 - Google Patents

電源供給回路及びそのｐａｍ制御方法 Download PDF

Info

Publication number
JP4254876B2
JP4254876B2 JP2007093584A JP2007093584A JP4254876B2 JP 4254876 B2 JP4254876 B2 JP 4254876B2 JP 2007093584 A JP2007093584 A JP 2007093584A JP 2007093584 A JP2007093584 A JP 2007093584A JP 4254876 B2 JP4254876 B2 JP 4254876B2
Authority
JP
Japan
Prior art keywords
phase
capacitors
output
pulse signal
pam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007093584A
Other languages
English (en)
Other versions
JP2008253094A (ja
Inventor
良 中本
雅文 橋本
圭介 嶋谷
圭一 吉坂
雅一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007093584A priority Critical patent/JP4254876B2/ja
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to PCT/JP2008/000832 priority patent/WO2008126388A1/ja
Priority to EP08720698.3A priority patent/EP2133985B1/en
Priority to KR1020097019478A priority patent/KR101035464B1/ko
Priority to AU2008238801A priority patent/AU2008238801B8/en
Priority to CN200880010567XA priority patent/CN101647185B/zh
Priority to US12/593,809 priority patent/US8385095B2/en
Publication of JP2008253094A publication Critical patent/JP2008253094A/ja
Application granted granted Critical
Publication of JP4254876B2 publication Critical patent/JP4254876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、交流電力を直流電力に変換する電源供給回路に関し、特に、コンデンサのリプル電圧の増大防止に係るものである。
従来より、交流電力を整流回路によって直流電力に変換する電源装置（電源供給回路）が知られている。この種の電源装置では、回路内部に複数のコンデンサやリアクトルを有しているため、高調波電流が発生しやすく、これにより、電源効率の低下を招くという問題があった。そのため、特許文献１に開示されるように、いわゆるＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御によって高調波電流を抑制するようにした電源装置が知られている。
具体的には、上記特許文献１に開示される電源装置は、ダイオードをブリッジ状に接続した整流回路と、複数のコンデンサを有する平滑回路とを備えている。より詳しくは、この平滑回路は、直列接続された２つのコンデンサと、該２つのコンデンサに並列に接続された１つの平滑コンデンサとによって構成され、整流回路との間で倍電圧整流するように構成されている。また、この電源装置は、ブリッジ状の整流回路の出力端子と電源との間に設けられ、ＯＮ状態の場合に整流回路の出力電力を短絡させるスイッチング素子を備えている。
また、上記電源装置は、整流回路において、入力電流の波形が入力電圧の波形（正弦波）に近づくように、入力電圧のゼロクロス点に基づいて上記スイッチング素子が所定タイミングでスイッチングされる。具体的には、上記電源装置は、このスイッチング動作によってＰＡＭ制御の出力波形のＯＮデューティが制御されるように構成されており、これにより、入力電流の波形が正弦波に近づく。このようなＰＡＭ制御により、電源装置で発生する高調波電流が抑制される。
特開２００１−１４５３５８号公報
ところで、上述した特許文献１では、ＰＡＭ制御の出力波形においてＯＮデューティを制御するようにしたが、ＰＡＭ制御の出力波形のＯＮ−ＯＦＦ幅は一定にしてその位相を制御することで、入力電流の波形を正弦波に近づけることも考えられる。この場合、上記ＰＡＭ制御のためのパルス信号は、入力電流の波形が正弦波に近づくように入力電圧のゼロクロス点に基づいて出力タイミングが決められる。
しかしながら、例えば入力電圧の波形が外乱等によって歪むと、ＰＡＭ制御のためのパルス信号を出力するタイミングが、上述のように入力電流の波形を正弦波に近づけることのできる所望のタイミングからずれてしまう場合がある。
そうすると、上記スイッチング素子のスイッチングのタイミングが、予定していた入力電圧に対するタイミングとずれてしまうため、上記平滑回路内の直列接続されたコンデンサのチャージ量が偏り、該コンデンサ内のリプル電圧が増大する可能性がある。このように、コンデンサ内のリプル電圧が増大すると、該リプル電圧がコンデンサのサージ耐圧を超えないように、該コンデンサの容量を増大させたり耐圧性を向上させたりする必要がある。
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、整流回路の出力電力を短絡するスイッチング素子を用いてＰＡＭ制御を行う電源供給回路において、平滑回路内のコンデンサのリプル電圧の増大を防止してコンデンサのコンパクト化及びコスト低減を図ることにある。
上記目的を達成するために、本発明に係る電源供給回路（10）では、整流回路（12）の出力側に接続される平滑回路（13）内で互いに直列接続された２つのコンデンサ（C1,C2）のチャージ量に基づいて、該整流回路（12）の出力電力を短絡させるスイッチング素子（S）に対してパルス信号を出力するタイミングを変更するようにした。
具体的には、第１の発明は、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路を対象とする。
そして、上記ＰＡＭ制御部（15）は、上記２つのコンデンサ（C1,C2）のチャージ量に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を進相側または遅相側へずらす位相補正部（15e）と、を備えているものとする。
この構成により、ＰＡＭ制御部（15）によって、整流回路（12）の出力側に位置する平滑回路（13）内で直列接続された２つのコンデンサ（C1,C2）のチャージ量に基づいてスイッチング素子（S）のスイッチングのタイミングを変更することができる。ここで、上記２つのコンデンサ（C1,C2）へのチャージ量は、上記スイッチング素子（S）のスイッチングのタイミングによって変化する。そのため、上述の構成のように、これらのコンデンサ（C1,C2）のチャージ量に基づいてスイッチング素子（S）のスイッチングのタイミングを制御することで、コンデンサ（C1,C2）のチャージ量の偏りを防止することができる。
すなわち、上記スイッチング素子（S）をスイッチングさせるためのパルス信号の出力タイミングが、入力電圧のゼロクロス点を基準にして入力電流の波形が正弦波になるような所望のタイミングとずれた場合でも、上述の構成によって、入力電圧のゼロクロス点から上記所望のタイミングでパルス信号が出力されるようにタイミングを変えることができるため、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができる。
したがって、上述のようなパルス信号の出力タイミングのずれによって上記コンデンサのリプル電圧が増大するのを防止することができ、該コンデンサの容量増大や耐圧性向上の必要がなくなるため、該コンデンサのコンパクト化及びコスト低減を図れる。
上述の構成において、上記位相差検出部（15d）は、上記２つのコンデンサ（C1,C2）の電圧差に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出するように構成されているものとする（第２の発明）。
これにより、平滑回路（13）内の２つのコンデンサ（C1,C2）の電圧差を求めるだけで、その電圧差によってスイッチング素子（S）に対するパルス信号の出力タイミングを変更できるため、簡単な構成且つ計算で、コンデンサ（C1,C2）のチャージ量の偏りを防止することができる。
また、上記位相差検出部（15d）は、上記入力電圧の一周期内で、上記スイッチング素子（S）がＯＦＦ状態で且つ上記２つのコンデンサが直列で充電状態のときの該２つのコンデンサ（C1,C2）の電圧差を求め、上記入力電圧の一周期内での該電圧差の変化に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出するように構成されているのが好ましい（第３の発明）。
これにより、上記スイッチング素子（S）がＯＦＦ状態で且つ２つのコンデンサ(C1,C2）が直列で充電状態のときの該２つのコンデンサ(C1,C2）の電圧差同士、すなわち該２つのコンデンサ（C1,C2）の電圧差の変化がほとんどないフラットな部分同士で、該電圧差の変化を求めることができるため、より簡単な構成且つ計算でパルス信号の出力位相のずれを検出することができる。
また、上記位相補正部（15d）は、上記２つのコンデンサ（C1,C2）のチャージ量に応じて上記パルス信号の出力位相を段階的に補正するように構成されているのが好ましい（第４の発明）。
こうすることで、コンデンサ（C1,C2）のチャージ量に応じてパルス信号の出力タイミングをより精度良く且つ適正なタイミングに修正することができる。したがって、より確実にコンデンサ（C1,C2）のチャージ量の偏りを防止することができる。
第５の発明は、上述のような構成を有する電源供給回路におけるＰＡＭ制御方法である。具体的には、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路のＰＡＭ制御方法を対象とする。
そして、上記ＰＡＭ制御部（15）は、上記２つのコンデンサ（C1,C2）の電圧差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記２つのコンデンサ（C1,C2）の電圧差に応じて上記パルス信号の出力位相を進相側または遅相側へ段階的にずらすものとする。
以上の方法により、平滑回路（13）を構成する２つのコンデンサ（C1,C2）の電圧差、すなわち、該コンデンサ（C1,C2）のチャージ量の差から、スイッチング素子（S）に対するパルス信号の出力タイミングのずれを把握することができ、このずれに応じて該パルス信号の出力タイミングを変更することができる。したがって、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができ、リプル電圧の増大を防止することができる。
しかも、上述のように、上記２つのコンデンサ（C1,C2）の電圧差を用いることにより、簡単な構成且つ計算でコンデンサのチャージ量の差を把握することができる。
上記第１の発明に係る電源供給回路（10）によれば、スイッチング素子（S）にパルス信号を所定タイミングで出力するＰＡＭ制御部（15）が、平滑回路(13）の２つのコンデンサ（C1,C2）のチャージ量に基づいて上記パルス信号の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記パルス信号の出力位相を進相側または遅相側へずらす位相補正部（15e）と、を備えているため、入力電圧の波形が歪んだ場合でも、それに応じてスイッチング素子（S）のパルス信号の出力タイミングを変更することができ、上記２つのコンデンサ（C1,C2）でチャージ量の偏りが生じるのを防止することができる。これにより、コンデンサ（C1,C2）のリプル電圧が増大するのを防止することができ、該コンデンサ（C1,C2)の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2)のコンパクト化やコスト低減を図れる。
また、第２の発明によれば、上記位相差検出部（15d）は、上記２つのコンデンサ（C1,C2）の電圧差に基づいて上記パルス信号の出力位相のずれを検出するように構成されているため、２つのコンデンサ（C1,C2）の電圧差を求めるという簡単な構成且つ計算で、該パルス信号の出力位相のずれを検出することができる。
また、第３の発明によれば、上記位相差検出部（15d）は、上記スイッチング素子（S）がＯＦＦ状態で且つ上記２つのコンデンサが直列で充電状態のときの該２つのコンデンサ（C1,C2）の電圧差の変化に基づいて、上記パルス信号の出力位相のずれを検出するように構成されているため、上記電圧差がフラットな部分同士（時間変化のあまりない部分同士）の簡単な計算によって該パルス信号の出力位相のずれを精度良く検出することができる。
また、第４の発明によれば、上記位相補正部（15e）は、上記２つのコンデンサ（C1,C2）のチャージ量に応じて上記パルス信号の出力位相を段階的に補正するように構成されているため、該コンデンサ（C1,C2）のチャージ量に応じて精度良くパルス信号の出力位相を補正することができ、該コンデンサ（C1,C2）のリプル電圧の増大をより確実に防止することができる。
上記第５の発明に係る電源供給回路におけるＰＡＭ制御方法によれば、平滑回路（13）の２つのコンデンサ（C1,C2）の電圧差を検出して、スイッチング素子（S）に対するパルス信号の出力タイミングが入力電流を正弦波にするような所定のタイミングとなるように、上記電圧差に応じて該パルス信号の出力位相を進相側または遅相側へ段階的にずらすようにしたため、コンデンサ（C1,C2）のチャージ量に応じて上記パルス信号の出力タイミングを精度良く補正することができる。これにより、上記コンデンサ（C1,C2）のチャージ量の偏りを防止することができ、該コンデンサ（C1,C2）のリプル電圧の増大を防止することができる。したがって、上記コンデンサ（C1,C2）の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2）のコンパクト化やコスト低減を図れる。しかも、上述のように、コンデンサ（C1,C2）の電圧差によってコンデンサ（C1,C2）のチャージ量の偏りを判別することで、簡単な構成且つ計算で上記パルス信号の出力位相のずれを判別することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものではない。
（全体構成）
図１に示すように、本実施形態に係る電源供給回路（10）は、コンバータ回路（11）と、インバータ回路（14）と、マイコン（15）とを備えている。すなわち、上記電源供給回路（10）は、交流電力をコンバータ回路（11）によって整流し、その直流をインバータ回路（14）によって三相交流に変換して電動機（30）へ供給するものである。
上記電動機（30）は、例えば空調機の冷媒回路に設けられる圧縮機を駆動するためのものである。ここで、空調機の冷媒回路は、特に図示しないが、圧縮機と凝縮器と膨張機構と蒸発器とが閉回路を構成するように接続されてなり、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。この冷媒回路によって、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。
上記コンバータ回路（11）は、交流電源（20）に接続され、交流電力を整流する。このコンバータ回路（11）は、上記交流電源（20）に対し、リアクトル（L）を介して接続されるブリッジ回路（12）と、該ブリッジ回路（12）の出力側に接続される平滑回路（13）と、を備えている。
上記ブリッジ回路（12）は、交流電源（20）に接続され、４つのダイオード（D1〜D4）がブリッジ状に結線されたダイオードブリッジ回路である。つまり、このブリッジ回路（12）は、本発明に係る整流回路を構成している。
上記平滑回路（13）は、上記ブリッジ回路（12）の出力側に設けられている。この平滑回路（13）は、互いに直列に接続された２つのコンデンサ（C1,C2）と、その２つのコンデンサ（C1,C2）に並列に接続された１つのコンデンサ（C3）とで構成されている。直列接続された２つのコンデンサ（C1,C2）は、上記ブリッジ回路（12）の出力端子側（図中の上側）から順に、上コンデンサ（C1）、下コンデンサ（C2）と呼ばれ、この２つのコンデンサによりVoの電圧を分圧し、Viの電圧が低くてもILの電流を流すことができる。該ブリッジ回路（12）の出力電圧を充放電するものである。上記２つのコンデンサ（C1,C2）に対して並列接続されたコンデンサ（C3）は、２つのコンデンサ（C1,C2）の出力電圧（Vo）を平滑化するものである。そして、上記平滑回路（13）は、図のように上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とが接続されていて、これにより、上記ブリッジ回路（12）との間で倍電圧整流するように構成されている。
また、上記コンバータ回路（11）には、双方向にＯＮ−ＯＦＦ可能なスイッチング素子（S）が設けられている。このスイッチング素子（S）は、ブリッジ回路（12）の入力端子と、互いに直列接続された２つのコンデンサ（C3）の中点との間に設けられている。つまり、本実施形態のコンバータ回路（11）は、スイッチング素子（S）がＯＮされると、倍電圧整流回路に切り換わり、スイッチング素子（S）がＯＦＦされると、全波整流回路に切り換わるように構成されている。
上記インバータ回路（14）は、コンデンサ（C1,C2）の直流を三相交流に変換し、電動機（30）へ供給するように構成されている。なお、このインバータ回路（14）は、図示しないが、例えば６つのスイッチング素子が三相ブリッジ状に結線された一般的な構成となっている。
上記マイコン（15）は、インバータ回路（14）のスイッチング制御の他に、コンバータ回路（11）のＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御を行うものであり、本発明に係るＰＡＭ制御部を構成している。また、上記マイコン（15）は、ゼロクロス検出部（15a）と、ＰＡＭ波形出力部（15b）と、タイマー部（15c）と、を備えている。
また、上記電源供給回路（10）には、ブリッジ回路（12）の入力電圧（Vi）を検出する入力電圧検出回路（16）と、入力電流（IL）を検出する入力電流検出回路（17）と、が設けられている。
上記ゼロクロス検出部（15a）は、図２に示すように、上記入力電圧検出回路（16）によって検出された入力電圧（Vi）に応じてゼロクロス信号（ＯＮ−ＯＦＦ信号）を出力するように構成されている。具体的には、上記ゼロクロス検出部（15a）は、入力電圧（Vi）が所定値よりも低いとＯＮ信号を出力し、所定値以上になるとＯＦＦになる。つまり、ＯＮ信号の立ち下がり位置（以下、立ち下がり位置という。）をもって、入力電圧（Vi）が実際のゼロクロス点Ｐに向かって所定値以上になったことが検出される（図２及び図３参照）。したがって、その立ち下がり位置と上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（図２及び図３の例では、実際のゼロクロス点Ｐと同じ）とは、一定の時間差（tzwav）がある。
上記タイマー部（15c）は、図３に示すように、上記ゼロクロス検出部（15a）の立ち下がり位置が検出されると、カウントがスタートする。そして、上記タイマー部（15c）は、上記ゼロクロス検出部（15a）の次の立ち下がり位置が検出されると、カウントがリセットされて再スタートする。このように、上記タイマー部（15c）は、ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、リセットされてカウントを開始する。
上記ＰＡＭ波形出力部（15b）は、図３に示すように、スイッチング素子（S）をスイッチングするためのパルス信号（ＰＡＭ波形）を出力するものである。そして、上記ＰＡＭ波形出力部（15b）は、入力電流（IL）の波形が入力電圧（Vi）と同じ正弦波形になるように（若しくは近づくように）、パルス信号を出力する。具体的には、上記ＰＡＭ波形出力部（15b）は、上記ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、タイマー部（15c）のカウントを用いて、所定のタイミング（出力タイミング）でパルス信号を出力する。つまり、上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（即ち、ゼロクロス検出部（15a）の立ち下がり位置から最初のゼロクロス点）を基準にして所定のタイミングでパルス信号が出力される。
図３に示すように、上記ＰＡＭ波形出力部（15b）は、ゼロクロス点毎に、５つのパルスから成るパルス群が生成されるようにパルス信号を出力する。このパルス群は、中央のパルス１（ＯＮパルス）が他の４つのパルス２〜５より幅広に形成され、そのパルス１を基準に対称形になっている。そして、このパルス群は、図３に示す寸法ｔｗ１〜ｔｗ５が固定されている。つまり、本実施形態では、パルス幅が固定されている。
また、上記ＰＡＭ波形出力部（15b）は、中央のパルス１が常にゼロクロス点を跨って生成されるようにパルス信号を出力する。そして、ＰＡＭ波形出力部（15b）は、立ち下がり位置が検出されると、まず最初にＯＦＦパルスを出力し、その後、ＯＮパルスおよびＯＦＦパルスを交互に出力するように出力タイミングが設定されている。このように、本実施形態では、入力電圧（Vi）の半周期の間に複数のパルス（ＯＮパルス）が生成される、いわゆるマルチパルス制御が行われる。
また、上記ＰＡＭ波形出力部（15b）は、ＰＡＭ波形の位相を、入力電圧（Vi）のゼロクロス点Ｐを基準とし、入力電流（IL）を正弦波にするようなＰＡＭ波形の位相からずらす場合には、設定された出力タイミングをその分、補正するように構成されている。つまり、図３において、ＰＡＭ波形の位相を右側にずらす場合には、その分だけ出力タイミングが遅くなるように補正し、逆に、ＰＡＭ波形の位相を左側にずらす場合には、その分だけ出力タイミングが早くなるように補正する。
次に、具体的なＰＡＭ波形の出力動作について、図３〜図６に基づいて詳細に説明する。
図３に示すように、ゼロクロス検出部（15a）によってゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがスタートする。そうすると、ＰＡＭ波形出力部（15b）によって、パルス信号が所定のタイミングで出力される。具体的には、図４に示すように、先ず、タイマー部（15c）のカウントが「ｔ１」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２」、「ｔ３」、・・・「ｔ１８」、「ｔ１９」になる毎に、パルス信号のＯＮ−ＯＦＦが交互に出力される。これにより、入力電圧の一周期分のＰＡＭ波形が出力されることになる。上記のカウント値ｔ１，ｔ２，・・・ｔ１８，ｔ１９は、ゼロクロス点Ｐから所定のタイミングでＰＡＭ波形が出力されるように、立ち下がり位置からゼロクロス点Ｐまでの時間（推定時間）が考慮されている。
そして、次のゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがリセットされて再スタートする。そうすると、上述したタイミングと同じタイミングでパルス信号が交互に出力される。ここで、ＯＮパルスがゼロクロス点Ｐを跨いで生成されるため、設定通りにＯＦＦパルスから出力することができる。したがって、目標とするＰＡＭ波形を確実に生成することができる。
本実施形態では、入力電圧の歪み等によって入力電流の波形が乱れた場合、ＰＡＭ波形の位相をずらして入力電流の波形を正弦波に近づける制御が行われる。ここでは、ＰＡＭ波形の位相を図３において右側にずらす場合について説明する。
図５に示すように、図３の状態からＰＡＭ波形の位相をΔｔだけ右側にずらす（Δｔ遅らす）ために、ＰＡＭ波形出力部（15b）に設定されている出力タイミングを補正する。つまり、初期時に設定された出力タイミングがΔｔだけ遅くなるように補正される。そのため、ゼロクロス信号の立ち下がり位置が検出されてタイマー部（15c）のカウントがスタートすると、ＰＡＭ波形出力部（15b）が補正されたタイミングでパルス信号を出力する。
具体的には、図６に示すように、先ず、タイマー部（15c）のカウントが「ｔ１＋Δｔ」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２＋Δｔ」、「ｔ３＋Δｔ」、・・・「ｔ１８＋Δｔ」、「ｔ１９＋Δｔ」になる毎に、パルス信号が交互に出力される。これにより、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。
また、このようにＰＡＭ波形の位相がずれた場合でも、依然としてパルス１（ＯＮパルス）がゼロクロス点Ｐを跨った状態を維持することができる。したがって、立ち下がり位置の検出毎に、確実にＯＦＦパルスから出力することができる。これにより、目標とするＰＡＭ波形を確実に生成することができる。
なお、上記とは逆に、図３においてＰＡＭ波形の位相をΔｔだけ左側にずらした場合は、タイマー部（15c）のカウントが「ｔ１−Δｔ」になるとＯＦＦパルスが出力され、続いてカウントが「ｔ２−Δｔ」、「ｔ３−Δｔ」、・・・「ｔ１８−Δｔ」、「ｔ１９−Δｔ」になる毎にパルス信号が交互に出力される。この場合も、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。
（パルス信号の出力位相のずれ検出）
次に、入力電圧（Vi）の実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするようなＰＡＭ波形）に対し、実際のＰＡＭ波形の出力位相がずれた場合のずれ量を検出する方法について説明する。
本実施形態に係る電源供給回路（10）では、図７に示すように、上記ＰＡＭ波形の位相（下側）が目標とする位相（上側）からずれた場合、スイッチング素子（S）に対するパルス信号の出力タイミングがずれて、上記平滑回路（13）の２つのコンデンサ（C1,C2）へのチャージ量に偏りが生じてしまう。すなわち、上記図７に示すように、例えば、上記ＰＡＭ波形の位相がΔｔ遅れると、上コンデンサ（C1）及び下コンデンサ（C2）共にリプル電圧が増大してしまう（図８参照）。また、上記図７に示すように上記ＰＡＭ波形の位相がずれると、ＰＡＭ制御の際にスイッチング素子（S）を流れる電流（ＰＡＭ電流）が、入力電圧の半周期内で偏りを生じ、ＰＡＭ電流に偏りのない場合に比べて該スイッチング素子（S）に大きな電流が流れることになる（図８参照）。
上記図７のようにＰＡＭ波形の位相が目標とするＰＡＭ波形の位相からΔｔ遅れた場合の、ＰＡＭ電流波形、上下コンデンサ（C1,C2）の電圧、及び該上下コンデンサ（C1,C2）の電圧差を図８に示す。この図８からも分かるように、上記ＰＡＭ波形の位相が目標とする位相から遅れると、入力電圧の半周期内でＰＡＭ電流が偏るとともに、上下コンデンサ（C1,C2）のリプル電圧が増大する。そうすると、増大したリプル電圧に対応できるように、コンデンサ（C1,C2）の容量を増大したり、耐圧性を向上したりする必要がある。なお、上記図８では、入力電圧（Vi）の実際のゼロクロス点Ｐに対して、マイコン（15）の認識するゼロクロス点Ｐ’が遅れ側にずれている場合を示している。
これに対し、本発明では、上記平滑回路（13）における上下コンデンサ（C1,C2）のチャージ量に基づいて上記ＰＡＭ波形の位相のずれを検出し、そのずれをなくすように位相の補正を行う。
すなわち、本実施形態では、上記ＰＡＭ波形の位相が、実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするような所定の位相のＰＡＭ波形）に対して、どの程度、どちらにずれているのか（早いのか遅れているのか）を上記上下コンデンサ（C1,C2）の電圧差に基づいて判定し、その判定結果に応じて上記ＰＡＭ波形の位相を補正する。
具体的には、上記電源供給回路（10）は、上記平滑回路（13）の上下コンデンサ（C1,C2）の電圧を検出する上下コンデンサ電圧検出回路（18）と、下コンデンサ（C2）の電圧を検出する下コンデンサ電圧検出回路（19）と、をさらに備えているものとする。
そして、上記電源供給回路（10）のマイコン（15）は、上下コンデンサ（C1,C2）の電圧差に基づいて上記ＰＡＭ波形の位相のずれを検出する位相差検出部（15d）と、該位相差検出部（15d）によって検出された位相のずれをなくすように上記ＰＡＭ波形の位相を補正する位相補正部（15e）と、をさらに備えているものとする。
上記位相差検出部（15d）は、上下コンデンサ（C1,C2）の電圧差を算出するように構成されている。すなわち、上記上下コンデンサ電圧検出回路（18）で検出された上下コンデンサ（C1,C2）の直列状態での電圧Voから上記下コンデンサ電圧検出回路（19）で検出された下コンデンサ（C2）の電圧V2を引いて、上コンデンサ（C1）の電圧V1を求める。そして、上記下コンデンサ（C2）の電圧V2から上記上コンデンサ（C1）の電圧V1を引いて、両者（C1,C2）間の電圧差ΔVを求める。
また、上記位相差検出部（15d）は、上記上下コンデンサ（C1,C2）の電圧差ΔVに基づいて、上記ＰＡＭ波形の位相のずれを判別するように構成されている。すなわち、上記位相差検出部（15d）では、入力電圧の一周期内において、ＰＡＭ波形が出力されておらずコンデンサ電圧の変化が少ない部分での上記ΔVの変化に基づいて該ＰＡＭ波形の位相のずれを判別する。
具体的には、上記位相差検出部（15d）では、図８に示すように、入力電圧の一周期内において、上記ＰＡＭ波形が出力されておらず、ΔVがほぼフラットになっている部分Ｉ、IIで、該ΔVがどのように変化しているのかを見る。このΔVは、ＰＡＭ波形の位相のずれがほとんどなく、入力電圧の半周期内でＰＡＭ波形出力時のＰＡＭ電流のバランスがとれている場合には、ほとんど変化しない一方、ＰＡＭ波形の位相のずれが大きく、入力電圧の半周期内でＰＡＭ波形出力時のＰＡＭ電流が一方に偏っている場合には、大きく変化する。上記図８を用いてより詳しく説明すると、上記ΔVの変化量が正の場合（ΔVが増えた場合）には、ゼロクロス点Ｐ直後のＰＡＭ波形によるＰＡＭ電流がその後のＰＡＭ波形によるＰＡＭ電流よりも大きくなるため、そのときのＰＡＭ波形の位相は目標とするＰＡＭ波形に対して遅れていることになる。逆に、上記ΔVの変化量が負の場合（ΔVが減少した場合）には、ゼロクロス点Ｐ直後のＰＡＭ波形によるＰＡＭ電流がその後のＰＡＭ波形によるＰＡＭ電流よりも小さいため、ＰＡＭ波形の位相が目標とするＰＡＭ波形に対して進んでいることになる。
そのため、上記ΔVの増減によって、また、その増減量によって、上記ＰＡＭ波形が目標とするＰＡＭ波形からどのくらい進んでいるのか若しくはどのくらい遅れているのかを判別することができる。
上記位相補正部（15e）は、上記位相差検出部（15d）によって検出されたＰＡＭ波形の位相のずれに基づいて、上述のように上記ゼロクロス点Ｐ’からＰＡＭ波形を出力するまでの時間を補正するように構成されている。具体的には、図１０に示すように、上記ΔVの変化量ΔV’に応じて決められた上記ＰＡＭ波形の位相補正量を用いて、ゼロクロス信号の立ち下がり位置からの時間を補正するようにしている。なお、上記図１０において、位相補正を行わない不感帯よりも上側の値が位相を遅らせる側の補正値であり、該不感帯よりも下側の値が位相を進める側の補正値である。
以下で、ＰＡＭ波形の位相のずれを補正する場合の動作の具体例を図１１に示すフローを用いて説明する。
上記図１１のフローがスタートすると、まずステップＳ１で、上記上下コンデンサ（C1,C2）の電圧Voと下コンデンサ（C2）の電圧V2とを検出する。そして、このVo、V2から、上コンデンサ（C1）の電圧V1を求め（ステップＳ２）、これらのV1及びV2から上下コンデンサ（C1,C2）の電圧差ΔV（＝V2−V1）を算出する（ステップＳ３）。
続くステップＳ４では、上記ΔVの変化量ΔV’を求める。具体的には、入力電圧の一周期において、ＰＡＭ波形が出力されない部分の上記ΔVの変化をΔV’として求める。そして、求めたΔV’が上記図１０においてどの領域に入るのかを続くステップＳ５〜Ｓ１０で判定する。ここで、上記ΔV’は、ΔVが増加した場合には正の値とし、ΔVが減少した場合には負の値とする。
ステップＳ５で、まず、上記ΔV’が８０Ｖよりも大きいかどうかを判定し、大きいと判定された場合（ＹＥＳの場合）には、ＰＡＭ波形の位相を遅らせる必要があるため、続くステップＳ１１で現在のＰＡＭ波形よりも３００μｓ分、位相を遅らせる。一方、上記ΔV’が８０Ｖ以下であると判定された場合（ＮＯの場合）には、ステップＳ６に進んで上記ΔV’が５０Ｖよりも大きいかどうかを判定する。このΔV’が５０Ｖよりも大きいと判定された場合（ＹＥＳの場合）にはステップＳ１２で現在のＰＡＭ波形よりも１００μｓ分、位相を遅らせる。一方、上記ΔV’が５０Ｖ以下であると判定された場合（ＮＯの場合）には、ステップＳ７に進んで、該ΔV’が２０Ｖよりも大きいかどうかの判定を行う。
上記ステップＳ７で上記ΔV’が２０Ｖよりも大きいと判定された場合（ＹＥＳの場合）には、ステップＳ１３で現在のＰＡＭ波形よりも５０μｓ分、位相を遅らせる一方、上記ΔV’が２０Ｖ以下であると判定された場合（ＮＯの場合）には、ステップＳ８に進んで、上記ΔV’が−１００Ｖよりも小さいかどうかの判定を行う。ΔV’が−１００Ｖよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１４に進んで、現在のＰＡＭ波形よりも３００μｓ分、位相を進める一方、上記ΔV’が−１００Ｖ以上であると判定された場合（ＮＯの場合）には、ステップＳ９に進む。
上記ステップＳ９では、上記ΔV’が−７０Ｖよりも小さいかどうかの判定を行う。このステップＳ９で、上記ΔV’が−７０Ｖよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１５に進んで現在のＰＡＭ波形よりも１００μｓ分、位相を進める一方、上記ΔV’が−７０Ｖ以上であると判定された場合（ＮＯの場合）には、ステップＳ１０に進んで上記ΔV’が−３０Ｖよりも小さいかどうかの判定を行う。このΔV’が−３０Ｖよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１６に進んで現在のＰＡＭ波形よりも５０μｓ分、位相を進める一方、上記ΔV’が−３０Ｖ以上であると判定された場合（ＮＯの場合）には、該ΔV’は、−３０Ｖ以上で且つ２０Ｖ以下であり、上記図１０において不感帯の領域に該当するため、そのままこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。なお、上記ステップＳ１１〜Ｓ１６でＰＡＭ波形の位相を補正した後もこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。
（実施形態の効果）
この実施形態によれば、整流回路としてのブリッジ回路（12）の出力側に、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）が接続され、それらのコンデンサ（C1,C2）の中点と交流電源（20）との間に設けられたスイッチング素子（S）をＯＮ状態にすると倍電圧整流を行う倍電圧回路において、該スイッチング素子（S）に対して上記ブリッジ回路（12）の入力電圧のゼロクロス点を基準として所定のタイミングでＰＡＭ波形を出力するマイコン（15）が、上記２つのコンデンサ（C1,C2）の電圧差に基づいて該ＰＡＭ波形の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記ＰＡＭ波形の出力位相を補正する位相補正部（15e）と、を備えているため、上記ブリッジ回路（12）の入力電流が正弦波になるようにＰＡＭ波形の位相のずれを精度良く補正することができる。
すなわち、上記２つのコンデンサ（C1,C2）のチャージ量は、ＰＡＭ波形の位相がずれた場合のＰＡＭ電流の偏りによって変化するため、上記コンデンサ（C1,C2）の電圧差に着目することで、ＰＡＭ波形の位相のずれを正確に把握することができる。
これにより、上記ＰＡＭ波形の位相を目標とする位相に合わせるように補正できるため、上記コンデンサ（C1,C2）内のチャージ量が偏ってリプル電圧が増大するのを防止できる。したがって、リプル電圧の増大に対応すべくコンデンサ（C1,C2）の容量を増大させたり耐圧性を向上させたりする必要がなくなるので、該コンデンサ（C1,C2）のコンパクト化及びコスト低減を図れる。
しかも、上述のようにＰＡＭ波形の位相のずれを補正する際には、入力電圧の一周期内でＰＡＭ波形が出力されておらず上記スイッチング素子（S）がＯＦＦ状態になっている場合のコンデンサ（C1,C2）の電圧差ΔVの変化ΔV’を見てＰＡＭ波形の位相のずれを判別するため、該コンデンサ（C1,C2）の電圧差ΔVがほぼフラットな部分同士で比較することができ、簡単な構成且つ計算でＰＡＭ波形の位相のずれを検出することができる。
（実施形態の変形例）
上記実施形態では、ＰＡＭ波形の位相のずれを２つのコンデンサ（C1,C2）の電圧差ΔVの変化に基づいて判定するようにしているが、この限りではなく、該２つのコンデンサ（C1,C2）のうちいずれか一方のコンデンサにおける電圧の時間変化（図８及び図９において傾き）に基づいて判定するようにしてもよい。なお、上記実施形態と同じ部分には同じ符号を付し、異なる部分についてのみ説明する。
具体的には、コンデンサの電圧の時間変化は、コンデンサ（C1,C2）と電源側との電圧差によって決まる。すなわち、上記図８及び図９に示すように、ＰＡＭ電流が小さいときは電圧変化量が小さく、該ＰＡＭ電流が大きいときは電圧変化量が大きい。そのため、コンデンサの電圧の時間変化が大きく且つ該コンデンサの電圧が増大している場合には、該コンデンサに対するチャージ量が多くなる。
したがって、上記コンデンサの電圧の時間変化が、入力電圧の半周期内で２回出力されるＰＡＭ波形のうちどちらのＰＡＭ波形で大きくなるかを検出することで、ＰＡＭ電流の大小、すなわちＰＡＭ波形の位相がどちらにずれているかを検出することができ、また、上記電圧の時間変化量によって、ＰＡＭ波形の位相のずれ量を検出することができる。
以上の構成により、２つのコンデンサ（C1,C2）の電圧を検出することなく、一方のコンデンサの電圧変化を検出することによってＰＡＭ波形の位相制御を行うことができるため、簡単な構成で確実にＰＡＭ制御を行うことができる。
《その他の実施形態》
上述した実施形態については以下のような構成としてもよい。
上記実施形態では、ゼロクロス点毎に生成するパルス群を５つのパルスから構成するようにしたが、これに限らず、７つや９つのパルスによって構成するようにしてもよい。また、パルス群は、奇数のパルス数に限らず、偶数のパルス数で構成するようにしてもよい。
また、上記実施形態では、ゼロクロス信号の立ち下がり位置からタイマー部（5c）のカウントをスタートさせるようにしたが、本発明はこれに限るものではない。例えば、ゼロクロス検出部（5a）がゼロクロス点Ｐそのものを検出するように構成され、そのゼロクロス点Ｐからタイマー部（5c）のカウントをスタートさせるようにしてもよい。
また、上記実施形態では、ＰＡＭ波形の位相のずれを図１０に示すように、コンデンサ（C1,C2）間の電圧差の変化に応じて数段階に規定された位相補正量によって位相補正を行うようにしているが、この限りではなく、位相補正量を一定値としてもよい。
さらに、上記実施形態では、単相交流を直流に変換するコンバータ回路（11）の場合についてＰＡＭ波形の位相補正を行うようにしているが、この限りではなく、三相交流を直流に変換するコンバータ回路について適用してもよい。
以上説明したように、本発明は、コンデンサのチャージ量に基づいてＰＡＭ制御におけるＰＡＭ波形の位相のずれを判別し、整流回路の入力電流が正弦波になるようにＰＡＭ波形の位相を補正するようにしたため、入力電流の高調波成分を抑制する電源供給回路に特に有用である。
実施形態に係る電源供給回路の全体構成を示す配線系統図である。 入力電圧とゼロクロス信号との関係を示す波形図である。 ＰＡＭ波形の出力状態を示す波形図である。 ＰＡＭ波形の出力タイミングを説明するための波形図である。 位相がずれた場合のＰＡＭ波形の出力状態を示す波形図である。 位相がずれた場合のＰＡＭ波形の出力タイミングを説明するための波形図である。 位相がずれた場合のＰＡＭ波形と入力電圧との関係を示す図である。 位相がずれた場合のＰＡＭ電流と上下コンデンサの電圧との関係を示す波形図である。 位相制御をした場合のＰＡＭ電流と上下コンデンサの電圧との関係を示す波形図である。 上下コンデンサの電圧差の変化量に対する位相補正量を示す図である。 上下コンデンサの電圧差の変化量に応じて行われる位相補正制御を示すフローチャートである。
符号の説明
10 電源供給回路
12 ブリッジ回路（整流回路）
13 平滑回路
15 マイコン（ＰＡＭ制御部）
15a ゼロクロス検出部
15b ＰＡＭ波形出力部
15c タイマー部
15d 位相差検出部
15e 位相補正部
20 交流電源
S スイッチング素子
D1〜D4 ダイオード
C1,C2 コンデンサ

Claims (5)

  1. 交流電源（20）に接続され、交流電力を整流する整流回路（12）と、
    互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、
    ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
    上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
    を備えた電源供給回路であって、
    上記ＰＡＭ制御部（15）は、
    上記２つのコンデンサ（C1,C2）のチャージ量に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、
    上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を進相側または遅相側へずらす位相補正部（15e）と、
    を備えていることを特徴とする電源供給回路。
  2. 請求項１において、
    上記位相差検出部（15d）は、上記２つのコンデンサ（C1,C2）の電圧差に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出するように構成されていることを特徴とする電源供給回路。
  3. 請求項２において、
    上記位相差検出部（15d）は、上記入力電圧の一周期内で、上記スイッチング素子（S）がＯＦＦ状態で且つ上記２つのコンデンサが直列で充電状態のときの該２つのコンデンサ（C1,C2）の電圧差を求め、上記入力電圧の一周期内での該電圧差の変化に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出するように構成されていることを特徴とする電源供給回路。
  4. 請求項１において、
    上記位相補正部（15d）は、上記２つのコンデンサ（C1,C2）のチャージ量に応じて上記パルス信号の出力位相を段階的に補正するように構成されていることを特徴とする電源供給回路。
  5. 交流電源（20）に接続され、交流電力を整流する整流回路（12）と、
    上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、
    ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
    上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
    を備えた電源供給回路のＰＡＭ制御方法であって、
    上記ＰＡＭ制御部（15）は、上記２つのコンデンサ（C1,C2）の電圧差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記２つのコンデンサ（C1,C2）の電圧差に応じて上記パルス信号の出力位相を進相側または遅相側へ段階的にずらすことを特徴とする電源供給回路のＰＡＭ制御方法。
JP2007093584A 2007-03-30 2007-03-30 電源供給回路及びそのｐａｍ制御方法 Expired - Fee Related JP4254876B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007093584A JP4254876B2 (ja) 2007-03-30 2007-03-30 電源供給回路及びそのｐａｍ制御方法
EP08720698.3A EP2133985B1 (en) 2007-03-30 2008-03-31 Power supply circuit and pam control method thereof
KR1020097019478A KR101035464B1 (ko) 2007-03-30 2008-03-31 전원공급회로 및 그 ｐａｍ 제어방법
AU2008238801A AU2008238801B8 (en) 2007-03-30 2008-03-31 Electric power supply circuit and PAM control method for the same
PCT/JP2008/000832 WO2008126388A1 (ja) 2007-03-30 2008-03-31 電源供給回路及びそのｐａｍ制御方法
CN200880010567XA CN101647185B (zh) 2007-03-30 2008-03-31 电源供给电路及其脉冲振幅调制控制方法
US12/593,809 US8385095B2 (en) 2007-03-30 2008-03-31 Electric power supply circuit and PAM control method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007093584A JP4254876B2 (ja) 2007-03-30 2007-03-30 電源供給回路及びそのｐａｍ制御方法

Publications (2)

Publication Number Publication Date
JP2008253094A JP2008253094A (ja) 2008-10-16
JP4254876B2 true JP4254876B2 (ja) 2009-04-15

Family

ID=39863548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007093584A Expired - Fee Related JP4254876B2 (ja) 2007-03-30 2007-03-30 電源供給回路及びそのｐａｍ制御方法

Country Status (7)

Country Link
US (1) US8385095B2 (ja)
EP (1) EP2133985B1 (ja)
JP (1) JP4254876B2 (ja)
KR (1) KR101035464B1 (ja)
CN (1) CN101647185B (ja)
AU (1) AU2008238801B8 (ja)
WO (1) WO2008126388A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410761B2 (en) * 2010-08-02 2013-04-02 Hamilton Sundstrand Corporation Low-loss zero current switching shunt regulator for AC alternator
GB201113523D0 (en) * 2011-08-05 2011-09-21 Edwards Ltd A controller for a voltage converter
WO2013029610A2 (en) * 2011-08-31 2013-03-07 Danfoss Solar Inverters A/S Circuit and method for balancing dc-bus capacitor voltages in power converters
US9784777B2 (en) * 2014-09-24 2017-10-10 Qualcomm Incorporated Methods and systems for measuring power in wireless power systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268899A (en) * 1979-06-15 1981-05-19 Sperry Corporation Bridge-doubler rectifier
JP2888104B2 (ja) 1993-09-01 1999-05-10 株式会社日立製作所 電力変換装置
US6137700A (en) * 1997-10-08 2000-10-24 Daikin Industries, Ltd. Converter with a high power factor using a DC center point voltage
JP2000166241A (ja) 1998-11-26 2000-06-16 Sanyo Electric Co Ltd 電源装置
JP4493132B2 (ja) 1999-11-16 2010-06-30 三洋電機株式会社 電源装置
JP4337316B2 (ja) * 2001-09-28 2009-09-30 ダイキン工業株式会社 電力変換装置
JP3806678B2 (ja) * 2002-07-30 2006-08-09 株式会社日立製作所 電源装置とそれを用いたモータ制御装置
JP4254877B2 (ja) * 2007-03-30 2009-04-15 ダイキン工業株式会社 電源供給回路
US8498136B2 (en) * 2007-08-29 2013-07-30 Mitsubishi Electric Corporation AC-DC converter and compressor driving apparatus and air conditioning apparatus using the same
JP5167884B2 (ja) * 2008-03-14 2013-03-21 ダイキン工業株式会社 コンバータの制御方法及び制御装置
JP5355570B2 (ja) * 2008-08-01 2013-11-27 三菱電機株式会社 交流直流変換装置

Also Published As

Publication number Publication date
EP2133985B1 (en) 2017-08-09
US20100073977A1 (en) 2010-03-25
AU2008238801A1 (en) 2008-10-23
AU2008238801B8 (en) 2011-04-14
EP2133985A1 (en) 2009-12-16
WO2008126388A1 (ja) 2008-10-23
AU2008238801B2 (en) 2011-03-24
CN101647185B (zh) 2012-09-19
KR101035464B1 (ko) 2011-05-18
KR20090113381A (ko) 2009-10-30
US8385095B2 (en) 2013-02-26
CN101647185A (zh) 2010-02-10
JP2008253094A (ja) 2008-10-16
EP2133985A4 (en) 2014-12-17

Similar Documents

Publication Publication Date Title
US20090168476A1 (en) Bridgeless power factor correction circuit
JP4254877B2 (ja) 電源供給回路
US9979308B1 (en) Synchronous rectifier switch control during burst mode operation of an LLC converter
US8270187B2 (en) Electric power supply circuit with PAM waveform correction
US8218342B2 (en) Power supply device
JP4254876B2 (ja) 電源供給回路及びそのｐａｍ制御方法
WO2019026712A1 (ja) 駆動装置、制御方法、及びプログラム
JP4816691B2 (ja) 電源供給回路及びそのｐａｍ制御方法
JP4930156B2 (ja) 電源供給回路
JP6206777B2 (ja) 整流回路装置
JP2011097765A (ja) 電源供給回路
JP5206075B2 (ja) 電源供給回路
WO2019026729A1 (ja) 電源装置、駆動装置、制御方法、及びプログラム
JP2006262662A (ja) 直流電源装置
JP2006174642A (ja) 直流電源装置
JP2006149021A (ja) 直流電源装置およびこれを用いた圧縮機駆動装置
JP2006101660A (ja) 電源装置およびこれを用いた空気調和機
JP2008253089A (ja) 冷凍装置の電源供給回路、及び冷凍装置の電源供給回路の制御方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4254876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees