KR101035464B1 - 전원공급회로 및 그 ｐａｍ 제어방법 - Google Patents

전원공급회로 및 그 ｐａｍ 제어방법 Download PDF

Info

Publication number
KR101035464B1
KR101035464B1 KR1020097019478A KR20097019478A KR101035464B1 KR 101035464 B1 KR101035464 B1 KR 101035464B1 KR 1020097019478 A KR1020097019478 A KR 1020097019478A KR 20097019478 A KR20097019478 A KR 20097019478A KR 101035464 B1 KR101035464 B1 KR 101035464B1
Authority
KR
South Korea
Prior art keywords
phase
capacitors
pam
output
circuit
Prior art date
Application number
KR1020097019478A
Other languages
English (en)
Other versions
KR20090113381A (ko
Inventor
료오 나까모또
마사후미 하시모또
게이스께 시마따니
게이이찌 요시사까
마사까즈 가또오
Original Assignee
다이킨 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이킨 고교 가부시키가이샤 filed Critical 다이킨 고교 가부시키가이샤
Publication of KR20090113381A publication Critical patent/KR20090113381A/ko
Application granted granted Critical
Publication of KR101035464B1 publication Critical patent/KR101035464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

스위칭소자를 이용하여 PAM 제어를 수행하는 전원공급회로에 있어서, 평활회로 내 콘덴서의 리플전압 증대를 방지하며, 콘덴서의 소형화 및 비용저감을 도모한다.
교류전력을 정류하기 위한 다이오드(D1∼D4)의 브리지회로(12)와, 서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 가지며 이 브리지회로(12)의 출력측에 접속되는 평활회로(13)와, 스위칭소자(S)를 소정의 타이밍으로 스위칭시키는 PAM 제어부(15)를 구비한다. PAM 제어부(15)는, 상기 2개 콘덴서(C1, C2)의 전압차 변화에 기초하여 PAM 파형의 위상차를 검출하는 위상차 검출부(15d)와, 입력전류를 정현파에 근접되도록 PAM 파형의 위상을 보정하는 위상보정부(15e)를 구비한다.
Figure R1020097019478
PAM, 입력전류, 입력전압, 제로크로스점, 콘덴서, 차지량, 펄스신호, 위상보정

Description

전원공급회로 및 그 ＰＡＭ 제어방법{POWER SUPPLY CIRCUIT AND PAM CONTROL METHOD THEREOF}
본 발명은, 교류전력을 직류전력으로 변환하는 전원공급회로에 관한 것이며, 특히 콘덴서의 리플전압 증대 방지에 관한 것이다.
종래, 교류전력을 정류회로에 의해 직류전력으로 변환하는 전원장치(전원공급회로)가 알려져 있다. 이러한 종류의 전원장치에서는 회로내부에 복수의 콘덴서나 리액터를 가지므로 고조파가 발생하기 쉬우며, 이 때문에 전원효율의 저하를 초래한다는 문제가 있다. 이를 위해, 특허문헌 1(일본 특허공개 2001-145358호 공보)에 개시된 바와 같이, 이른바 PAM(Pulse Amplitude Modulation:펄스 진폭 변조)제어에 의해 고조파를 억제하도록 한 전원장치가 알려져 있다.
구체적으로 상기 특허문헌 1에 개시된 전원장치는, 다이오드를 브리지형으로 접속한 정류회로와, 복수의 콘덴서를 갖는 평활회로를 구비한다. 보다 상세하게는, 이 평활회로는 직렬 접속된 2개의 콘덴서와, 이 2개의 콘덴서에 병렬로 접속된 1개의 평활 콘덴서로 구성되며, 정류회로와의 사이에서 배전압 정류를 수행하도록 구성된다. 또 이 전원장치는 브리지형 정류회로의 출력단자와 전원 사이에 배치되며, ON상태인 경우에 정류회로의 출력전력을 단락시키는 스위칭소자를 구비한다.
또 상기 전원장치는, 정류회로에서 입력전류의 파형이 입력전압 파형(정현파)에 가까워지도록, 입력전압의 제로크로스점에 기초하여 상기 스위칭소자가 소정 타이밍으로 스위칭된다. 구체적으로, 상기 전원장치는 이 스위칭동작에 의해 PAM 제어 출력파형의 ON듀티가 제어되도록 구성되며, 이로써 입력전류의 파형이 정현파에 가까워진다. 이와 같은 PAM 제어에 의해, 전원장치에서 발생하는 고조파 전류가 억제된다.
[발명의 개시]
[발명이 해결하고자 하는 과제]
그런데 전술한 특허문헌 1에서는 PAM 제어의 출력파형에서 ON듀티를 제어하도록 했으나, PAM 제어 출력파형의 ON-OFF폭은 일정하게 하며 그 위상을 제어함으로써 입력전류의 파형을 정현파에 근접시키는 것도 생각할 수 있다. 이 경우, 상기 PAM 제어를 위한 펄스신호는, 입력전류의 파형이 정현파에 근접되도록, 입력전압의 제로크로스점에 기초하여 출력타이밍이 정해진다.
그러나 예를 들어 입력전압의 파형이 외란 등으로 인해 왜곡되면, PAM 제어를 위한 펄스신호를 출력하는 타이밍이, 전술한 바와 같이 입력전류 파형을 정현파에 근접시킬 수 있는 원하는 타이밍에서 벗어나 버리는 경우가 있다.
그러면, 상기 스위칭소자의 스위칭 타이밍이, 예정했던 입력전압에 대한 타이밍에서 벗어나 버리므로, 상기 평활회로 내의 직렬 접속된 콘덴서의 차지량이 치우쳐, 이 콘덴서 내의 리플전압이 증대할 가능성이 있다. 이와 같이 콘덴서 내 리플전압이 증대하면, 이 리플전압이 콘덴서의 서지 내압을 초과하지 않도록, 이 콘덴서의 용량을 증대시키거나 내압성을 향상시키거나 할 필요가 있다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 정류회로의 출력전력을 단락시키는 스위칭소자를 이용하여 PAM 제어를 수행하는 전원공급회로에 있어서, 평활회로 내 콘덴서의 리플전압 증대를 방지하며, 콘덴서의 소형화 및 비용저감을 도모하는 데 있다.
[과제를 해결하기 위한 수단]
상기 목적을 달성하기 위해, 본 발명에 관한 전원공급회로(10)에서는 정류회로(12)의 출력측에 접속되는 평활회로(13) 내에서 서로 직렬 접속된 2개 콘덴서(C1, C2)의 차지량에 기초하여, 이 정류회로(12)의 출력전력을 단락시키는 스위칭소자(S)에 대해 펄스신호를 출력하는 타이밍을 변경하도록 한다.
구체적으로 제 1 발명은, 교류전원(20)에 접속되며 교류전력을 정류하는 정류회로(12)와, 서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 가지며 상기 정류회로(12)의 출력측에 접속되는 평활회로(13)와, ON상태에서 상기 2개 콘덴서(C1, C2)의 중성점과 상기 교류전원(20)을 접속하고, 상기 정류회로(12)의 출력전력을 단락시키는 스위칭소자(S)와, 상기 스위칭소자(S)를 스위칭시키기 위한 펄스신호를, 상기 정류회로(12)의 입력전압 제로크로스점을 기준으로 하여 소정의 타이밍으로 출력하는 PAM 제어부(15)를 구비하는 전원공급회로를 대상으로 한다.
그리고 상기 PAM 제어부(15)는, 상기 2개 콘덴서(C1, C2)의 차지량에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하는 위상차 검출부(15d)와, 상기 위상차 검출부(15d)에 의해 검출된 위상차를 없애도록, 상기 펄스신호의 출력위상을 보정하는 위상보정부(15e)를 구비하는 것으로 한다.
이 구성에 따라, PAM 제어부(15)에 의해, 정류회로(12)의 출력측에 위치하는 평활회로(13) 내에서 직렬 접속된 2개 콘덴서(C1, C2)의 차지량에 기초하여, 스위칭소자(S)의 스위칭 타이밍을 변경할 수 있다. 여기서 상기 2개 콘덴서(C1, C2)로의 차지량은 상기 스위칭소자(S)의 스위칭 타이밍에 따라 변화한다. 따라서, 전술한 구성과 같이 이들 콘덴서(C1, C2)의 차지량에 기초하여 스위칭소자(S)의 스위칭 타이밍을 제어함으로써, 콘덴서(C1, C2) 차지량의 치우침을 방지할 수 있다.
즉, 상기 스위칭소자(S)를 스위칭시키기 위한 펄스신호의 출력 타이밍이, 입력전압의 제로크로스점을 기준으로 하여 입력전류 파형이 정현파에 근접하는 원하는 타이밍과 어긋난 경우라도, 전술한 구성에 의해, 입력전압의 제로크로스점부터 상기 원하는 타이밍으로 펄스신호가 출력되도록 타이밍을 바꿀 수 있으므로, 상기 콘덴서(C1, C2)의 차지량 치우침을 억제할 수 있다.
따라서 전술한 바와 같은 펄스신호의 출력 타이밍 차로 인해 상기 콘덴서의 리플전압이 증대하는 것을 방지할 수 있으며, 이 콘덴서의 용량 증대나 내압성 향상의 필요가 없어지므로, 이 콘덴서의 소형화 및 비용저감을 도모할 수 있다.
전술한 구성에 있어서 상기 위상차 검출부(15d)는, 상기 2개 콘덴서(C1, C2)의 전압차에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되는 것으로 한다(제 2 발명).
이로써, 평활회로(13) 내 2개 콘덴서(C1, C2)의 전압차를 구하는 것만으로 그 전압차에 의해 스위칭소자(S)에 대한 펄스신호의 출력 타이밍을 변경할 수 있으므로, 간단한 구성과 계산으로 콘덴서(C1, C2) 차지량의 치우침을 방지할 수 있다.
또 상기 위상차 검출부(15d)는, 상기 입력전압의 1주기 내에서 상기 스위칭소자(S)가 일정기간 이상 OFF상태일 때의 상기 2개 콘덴서(C1, C2)의 전압차를 서로 비교하며, 그 전압차의 변화에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되는 것이 바람직하다(제 3 발명).
여기서 상기 일정기간은 입력전압 파형에 대해 PAM 제어를 수행하지 않는 기간이며, 콘덴서(C1, C2)로의 충전이 행해지는 기간을 의미한다.
이로써, 상기 스위칭소자(S)가 일정기간 이상 OFF상태일 때의 2개 콘덴서(C1, C2)의 전압차끼리, 즉 이 2개 콘덴서(C1, C2)의 전압차 변화가 거의 없는 평탄한 부분끼리로 이 전압차의 변화를 구할 수 있으므로, 보다 간단한 구성과 계산으로 펄스신호의 출력 위상차를 검출할 수 있다.
또한 상기 위상차 검출부(15d)는 상기 2개의 콘덴서(C1, C2) 중 한쪽 콘덴서의 전압변화에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되어도 된다(제 4 발명).
이와 같이 한쪽 콘덴서의 전압변화를 검출하는 것만으로, 평활회로(13) 내 콘덴서(C1, C2)의 차지량 차를 검출하여 상기 펄스신호의 출력위상을 적정한 타이밍으로 수정할 수 있으므로, 위상차를 검출하는 구성을 간략화할 수 있다.
또 상기 위상보정부(15d)는, 상기 2개 콘덴서(C1, C2)의 차지량에 따라 상기 펄스신호의 출력위상을 단계적으로 보정하도록 구성되는 것이 바람직하다(제 5 발명).
이와 같이 함으로써, 콘덴서(C1, C2)의 차지량에 따라 펄스신호의 출력 타이밍을 보다 정밀도 좋게 또 적정한 타이밍으로 수정할 수 있다. 따라서 보다 확실하게 콘덴서(C1, C2) 차지량의 치우침을 방지할 수 있다.
또한 상기 PAM 제어부(15)는, 상기 정류회로(12)의 입력전압이 상기 제로크로스점을 향해 소정값 이상으로 상승한 것을 검출하는 제로크로스 검출부(15a)와, 상기 제로크로스 검출부(15a)에 의한 상기 검출 시에, 상기 스위칭소자(S)에 대하여 ON펄스를 출력하는 PAM파형 출력부(15b)를 구비하는 것이 바람직하다(제 6 발명).
이로써, 제로크로스 검출부(15a)에 의해 입력전압이 소정값 이상으로 상승한 것을 검출함으로써 제로크로스신호의 하강을 검출하며, 이 제로크로스신호의 하강을 검출했을 때에는 그때의 스위칭상태를 유지하는 구성에 있어서, PAM파형 출력부(15b)에 의해 상기 제로크로스신호의 하강 시에 스위칭소자(S)를 반드시 ON상태로 할 수 있으며, 다음 OFF펄스가 출력될 때까지 콘덴서(C1, C2)에 충전하는 것이 가능해진다. 즉, 상기 구성에서는 상기 제로크로스신호의 하강이 검출되었을 때 스위칭소자(S)가 OFF상태이면, 다음 ON펄스가 출력될 때까지의 비교적 긴 시간, 콘덴서(C1, C2)로의 충전이 이루어지지 않는 상태로 되지만, 전술한 바와 같이 제로크로스신호의 하강을 검출한 시점에서 ON펄스를 출력함으로써, 이 검출 이후 최초의 OFF펄스가 출력될 때까지 콘덴서(C1, C2)로 확실하게 충전할 수 있다.
특히 전술한 바와 같은 스위칭소자(S)를 이용한 배전압 정류회로에서는, 전술한 바와 같이 스위칭소자(S)가 OFF상태이므로 콘덴서(C1, C2)에 충전되지 않는 기간이 있으면, 직렬로 접속된 2개의 콘덴서(C1, C2) 중 한쪽 콘덴서(C2)의 전압이 저하되어 이 콘덴서(C2)로 과잉 충전되게 되지만, 전술한 바와 같이 제로크로스신호의 하강을 검출한 시점에서 강제적으로 스위칭소자(S)를 ON상태로 하여 콘덴서(C1, C2)로의 충전기간을 확보함으로써, 상기 한쪽 콘덴서(C2)로의 과잉 충전으로 인해 이 콘덴서(C2)에서 과전압이 발생하는 것을 방지할 수 있다.
제 7 발명은, 전술한 바와 같은 구성을 갖는 전원공급회로의 PAM 제어방법이다. 구체적으로는 교류전원(20)에 접속되며 교류전력을 정류하는 정류회로(12)와, 상기 정류회로(12)의 출력측에 접속되며 서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 갖는 평활회로(13)와, ON상태에서 상기 2개 콘덴서(C1, C2)의 중성점과 상기 교류전원(20)을 접속하며 상기 정류회로(12)의 출력전력을 단락시키는 스위칭소자(S)와, 상기 스위칭소자(S)를 스위칭시키기 위한 펄스신호를, 상기 정류회로(12)의 입력전압 제로크로스점을 기준으로 하여 소정의 타이밍으로 출력하는 PAM 제어부(15)를 구비하는 전원공급회로의 PAM 제어방법을 대상으로 한다.
그리고 상기 PAM 제어부(15)는, 상기 2개 콘덴서(C1, C2)의 전압차를 검출하여, 상기 펄스신호의 출력위상이 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 소정의 위상이 되도록, 상기 2개 콘덴서(C1, C2)의 전압차에 따라 상기 펄스신호의 출력위상을 단계적으로 보정하는 것으로 한다.
이상의 방법에 의해, 평활회로(13)를 구성하는 2개 콘덴서(C1, C2)의 전압차, 즉 이 콘덴서(C1, C2)의 차지량 차로부터, 스위칭소자(S)에 대한 펄스신호 출력 타이밍의 차를 파악할 수 있으며, 이 차에 따라 이 펄스신호의 출력 타이밍을 변경할 수 있다. 따라서 상기 콘덴서(C1, C2) 차지량의 치우침을 억제할 수 있으며, 리플전압의 증대를 방지할 수 있다.
더구나 전술한 바와 같이 상기 2개 콘덴서(C1, C2)의 전압차를 이용함으로써, 간단한 구성과 계산으로 콘덴서의 차지량 차를 파악할 수 있다.
[발명의 효과]
상기 제 1 발명에 관한 전원공급회로(10)에 따르면, 스위칭소자(S)로 펄스신호를 소정 타이밍으로 출력하는 PAM 제어부(15)가, 평활회로(13)의 2개 콘덴서(C1, C2)의 차지량에 기초하여 상기 펄스신호의 출력 위상차를 검출하는 위상차 검출부(15d)와, 그 위상차를 없애도록 상기 펄스신호의 출력 위상을 보정하는 위상보정부(15e)를 구비하므로, 입력전압 파형이 왜곡된 경우라도, 그에 대응하여 스위칭소자(S)의 펄스신호 출력 타이밍을 변경할 수 있으며, 상기 2개 콘덴서(C1, C2)에서 차지량의 치우침이 발생하는 것을 방지할 수 있다. 이로써 콘덴서(C1, C2)의 리플전압이 증대되는 것을 방지할 수 있어, 이 콘덴서(C1, C2)의 용량 증대나 내압성 향상 등의 대책이 필요 없게 되며, 이 콘덴서(C1, C2)의 소형화나 비용저감을 도모할 수 있다.
또 제 2 발명에 의하면, 상기 위상차 검출부(15d)는 상기 2개 콘덴서(C1, C2)의 전압차에 기초하여 상기 펄스신호의 출력 위상차를 검출하도록 구성되므로, 2개 콘덴서(C1, C2)의 전압차를 구한다는 간단한 구성과 계산으로, 이 펄스신호의 출력 위상차를 검출할 수 있다.
또한 제 3 발명에 의하면, 상기 위상차 검출부(15d)는 상기 스위칭소자(S)가 일정기간 이상 OFF상태일 때의 상기 2개 콘덴서(C1, C2)의 전압차 변화에 기초하여 상기 펄스신호의 출력 위상차를 검출하도록 구성되므로, 상기 전압차가 평탄한 부분끼리(시간변화가 그다지 없는 부분끼리)의 간단한 계산에 의해 이 펄스신호의 출력 위상차를 정밀도 좋게 검출할 수 있다.
또 제 4 발명에 의하면, 상기 위상차 검출부(15d)는 상기 2개 콘덴서(C1, C2) 중 한쪽 콘덴서의 전압변화에 기초하여 상기 펄스신호의 출력 위상차를 검출하도록 구성되므로, 양쪽 콘덴서(C1, C2)의 전압을 검출할 필요가 없어져, 이 펄스신호의 출력 위상차를 검출하기 위한 구성을 간략화할 수 있다.
또한 제 5 발명에 의하면, 상기 위상 보정부(15e)는 상기 2개 콘덴서(C1, C2)의 차지량에 따라 상기 펄스신호의 출력 위상을 단계적으로 보정하도록 구성되므로, 이 콘덴서(C1, C2)의 차지량에 따라 정밀도 좋게 펄스신호의 출력 위상을 보정할 수 있어, 이 콘덴서(C1, C2)의 리플전압 증대를 보다 확실하게 방지할 수 있다.
또 제 6 발명에 의하면, 상기 PAM 제어부(15)가, 입력전압이 소정값 이상으로 상승한 것을 검출하는 제로크로스 검출부(15a)와, 이 검출시점에서 스위칭소자(S)에 대하여 ON펄스를 출력하는 PAM파형 출력부(15b)를 구비하므로, 제로크로스신호 하강 시 이후의 콘덴서(C1, C2)로의 충전기간을 확보할 수 있으며, 직렬로 접속된 2개의 콘덴서(C1, C2) 중 한쪽 콘덴서(C2)로 과잉 충전되어 이 콘덴서(C2)에서 과전압이 되는 것을 방지할 수 있다. 따라서 과전압을 고려하여 콘덴서(C1, C2)를 서지내압이 큰 것으로 할 필요가 없어져, 콘덴서(C1, C2)의 소형화 및 비용저감을 도모할 수 있다.
상기 제 7 발명에 관한 전원공급회로의 PAM 제어방법에 의하면, 평활회로(13)의 2개 콘덴서(C1, C2)의 전압차를 검출하여, 스위칭소자(S)에 대한 펄스신호의 출력 타이밍이 입력전류를 정현파에 근접시키는 소정의 타이밍이 되도록, 상기 전압차에 따라 이 펄스신호의 출력 위상을 단계적으로 보정하도록 하므로, 콘덴서(C1, C2)의 차지량에 따라 상기 펄스신호의 출력 타이밍을 정밀도 좋게 보정할 수 있다. 이로써 상기 콘덴서(C1, C2) 차지량의 치우침을 방지할 수 있어, 이 콘덴서(C1, C2)의 리플전압 증대를 방지할 수 있다. 따라서 상기 콘덴서(C1, C2)의 용량 증대나 내압성 향상 등 대책이 필요 없게 되어, 이 콘덴서(C1, C2)의 소형화나 비용저감을 도모할 수 있다. 더구나 전술한 바와 같이 콘덴서(C1, C2)의 전압차에 의해 콘덴서(C1, C2) 차지량의 치우침을 판별함으로써, 간단한 구성과 계산으로 상기 펄스신호의 출력 위상차를 판별할 수 있다.
도 1은, 실시형태에 관한 전원공급회로의 전체구성을 나타내는 배선계통도이다.
도 2는, 입력전압과 제로크로스신호의 관계를 나타내는 파형도이다.
도 3은, PAM파형의 출력상태를 나타내는 파형도이다.
도 4는, PAM파형의 출력 타이밍을 설명하기 위한 파형도이다.
도 5는, 위상이 어긋난 경우의 PAM파형의 출력상태를 나타내는 파형도이다.
도 6은, 위상이 어긋난 경우의 PAM파형의 출력 타이밍을 설명하기 위한 파형도이다.
도 7은, 위상이 어긋난 경우의 PAM파형과 입력전압의 관계를 나타내는 파형도이다.
도 8은, 위상이 어긋난 경우의 PAM전류와 상하 콘덴서 전압과의 관계를 나타내는 파형도이다.
도 9는, 위상제어를 한 경우의 PAM전류와 상하 콘덴서 전압과의 관계를 나타내는 파형도이다.
도 10은, 상하 콘덴서의 전압차 변화량에 대한 위상 보정량을 나타내는 도이다.
도 11은, 상하 콘덴서의 전압차 변화량에 따라 행해지는 위상보정 제어를 나타내는 흐름도이다.
도 12는, 입력전압 파형이 왜곡된 경우의 PAM파형 출력상태와 PAM전류와의 관계를 나타내는 파형도이다.
도 13은, 제로크로스점에서 ON펄스를 출력한 경우의 PAM파형 출력상태와 PAM전류와의 관계를 나타내는 파형도이다.
[부호의 설명]
10 : 전원공급회로 12 : 브리지회로(정류회로)
13 : 평활회로 15 : 마이크로컴퓨터(PAM 제어부)
15a : 제로크로스 검출부 15b : PAM파형 출력부
15c : 타이머부 15d : 위상차 검출부
15e : 위상 보정부 20 : 교류전원
S : 스위칭소자 D1∼D4 : 다이오드
C1, C2 : 콘덴서
이하, 본 발명의 실시형태에 대하여 도면에 기초하여 상세하게 설명한다. 그리고 이하의 바람직한 실시형태의 설명은 본질적으로 예시에 지나지 않으며, 본 발명, 그 적용물, 또는 그 용도범위의 제한을 의도하는 것은 아니다.
(전체구성)
도 1에 나타내는 바와 같이 본 실시형태에 관한 전원공급회로(10)는 컨버터회로(11)와, 인버터회로(14)와, 마이크로컴퓨터(15)를 구비한다. 즉, 상기 전원공급회로(10)는, 교류전력을 컨버터회로(11)에 의해 정류하고, 그 직류를 인버터회로(14)에 의해 3상교류로 변환하여 전동기(30)로 공급하는 것이다.
상기 전동기(30)는, 예를 들어 공조기의 냉매회로에 설치되는 압축기를 구동하기 위한 것이다. 여기서 공조기의 냉매회로는 특별히 도시하지 않으나, 압축기와 응축기와 팽창기구와 증발기가 폐회로를 구성하도록 접속되며, 냉매가 순환하여 증기압축식 냉동사이클을 수행하도록 구성된다. 이 냉매회로에 의해, 냉방운전에서는 증발기에서 냉각된 공기가 실내로 공급되며, 난방운전에서는 응축기에서 가열된 공기가 실내로 공급된다.
상기 컨버터회로(11)는 교류전원(20)에 접속되며, 교류전력을 정류하도록 구성된다. 이 컨버터회로(11)는 상기 교류전원(20)에 대해, 리액터(L)를 개재하여 접속되는 브리지회로(12)와, 이 브리지회로(12)의 출력측에 접속되는 평활회로(13)를 구비한다.
상기 브리지회로(12)는 교류전원(20)에 접속되며, 4개의 다이오드(D1∼D4)가 브리지형으로 결선된 다이오드 브리지회로이다. 즉, 이 브리지회로(12)는 본 발명에 관한 정류회로를 구성한다.
상기 평활회로(13)는 상기 브리지회로(12)의 출력측에 배치된다. 이 평활회로(13)는 서로 직렬로 접속된 2개의 콘덴서(C1, C2)와, 그 2개의 콘덴서(C1, C2)에 병렬로 접속된 1개의 콘덴서(C3)로 구성된다. 직렬 접속된 2개의 콘덴서(C1, C2)는 상기 브리지회로(12)의 출력전압을 충방전하는 것이다. 이 2개의 콘덴서(C1, C2)는 상기 브리지회로(12)의 출력단자측(도면 중 상측)에서 차례로 상측 콘덴서(C1), 하측 콘덴서(C2)라 불리며, 이 2개의 콘덴서에 의해 V0의 전압이 분압되고, Vi 전압이 낮아도 IL 전류를 보낼 수 있도록 구성된다. 상기 2개의 콘덴서(C1, C2)에 대해 병렬 접속된 콘덴서(C3)는 이 2개 콘덴서(C1, C2)의 출력전압(V0)을 평활화하는 것이다. 그리고 상기 평활회로(13)는, 도면에 나타내는 바와 같이 상기 2개 콘덴서(C1, C2)의 중성점과 상기 교류전원(20)이 접속되며, 이로써 상기 브리지회로(12)와의 사이에서 배전압정류를 수행하도록 구성된다.
또 상기 컨버터회로(11)에는 ON-OFF에 의해 쌍방향으로 도통 가능한 스위칭소자(S)가 배치된다. 이 스위칭소자(S)는 브리지회로(12)의 입력단자와, 서로 직렬 접속된 2개 콘덴서(C1, C2)의 중성점과의 사이에 배치된다. 즉, 본 실시형태의 컨버터회로(11)는 스위칭소자(S)가 ON되면 배전압 정류회로로 전환되며, 스위칭소자(S)가 OFF되면 전파 정류회로로 전환되도록 구성된다.
상기 인버터회로(14)는 콘덴서(C1, C2)의 직류를 3상교류로 변환하여 전동기(30)로 공급하도록 구성된다. 여기서 이 인버터회로(14)는, 특별히 도시하지 않으나, 예를 들어 6개의 스위칭소자가 3상 브리지형으로 결선된 일반적인 구성이다.
상기 마이크로컴퓨터(15)는 인버터회로(14)의 스위칭제어 외에 컨버터회로(11)의 PAM(Pulse Amplitude Modulation:펄스 진폭 변조) 제어를 수행하며, 본 발명에 관한 PAM 제어부를 구성한다. 또 상기 마이크로컴퓨터(15)는 제로크로스 검출부(15a)와, PAM파형 출력부(15b)와, 타이머부(15c)를 구비한다.
또 상기 전원공급회로(10)에는 브리지회로(12)의 입력전압(Vi)을 검출하는 입력전압 검출회로(16)와, 입력전류(IL)를 검출하는 입력전류 검출회로(17)가 형성된다.
상기 제로크로스 검출부(15a)는, 도 2에 나타내는 바와 같이 상기 입력전압 검출회로(16)에 의해 검출된 입력전압(Vi)에 따라 제로크로스신호를 출력하도록 구성된다. 구체적으로 상기 제로크로스 검출부(15a)는, 입력전압(Vi)이 소정값보다 낮으면 ON신호를 출력하며, 소정값 이상이 되면 OFF로 된다. 즉, ON신호의 하강위치(이하, 하강위치라 함)에 의해, 입력전압(Vi)이 실제의 제로크로스점(P)을 향해 소정값 이상이 된 것이 검출된다(도 2 및 도 3 참조). 여기서, 이 하강위치와, 상기 제로크로스 검출부(15a)의 검출결과에 기초하여 마이크로컴퓨터(15)에서 인식되는 제로크로스점(P')(도 2 및 도 3의 예에서는 실제의 제로크로스점(P)과 동일하다)과의 사이에는 일정한 시간차(tzwav)가 있다.
상기 타이머부(15c)는, 도 3에 나타내는 바와 같이 상기 제로크로스 검출부(15a)에 의해 하강위치가 검출되면 계수를 시작한다. 그리고 상기 타이머부(15c)는, 상기 제로크로스 검출부(15a)에 의해 다음 하강위치가 검출되면, 계수가 리셋트되어 다시 시작한다. 이와 같이 상기 타이머부(15c)는 제로크로스 검출부(15a)에 의한 하강위치의 검출마다 리셋트되어 계수를 시작한다.
상기 PAM파형 출력부(15b)는, 도 3에 나타내는 바와 같이 스위칭소자(S)를 스위칭하기 위한 펄스신호(ON-OFF펄스)를 출력한다. 그리고 상기 PAM파형 출력부(15b)는 입력전류(IL) 파형이 입력전압(Vi)과 동일한 정현파형이 되도록(혹은 근접하도록) 펄스신호를 출력한다. 구체적으로 상기 PAM파형 출력부(15b)는 상기 제로크로스 검출부(15a)에 의한 하강위치의 검출마다, 타이머부(15c)의 계수를 이용하여 소정의 타이밍(출력 타이밍)으로 펄스신호를 출력한다. 즉, 상기 제로크로스 검출부(15a)의 검출결과에 기초하여 마이크로컴퓨터(15)에서 인식되는 제로크로스점(P')(즉, 제로크로스 검출부(15a)의 하강위치에서 최초의 제로크로스점)을 기준으로 하여 소정의 타이밍으로 펄스신호가 출력된다.
도 3에 나타내는 바와 같이 상기 PAM파형 출력부(15b)는 제로크로스점마다, 5개의 펄스로 이루어지는 펄스군이 생성되도록 펄스신호를 출력한다. 이 펄스군은 중앙 펄스(1)(ON펄스)가 다른 4개의 펄스(2∼4)보다 폭 넓게 형성되며, 그 펄스(1)를 기준으로 대칭형을 이룬다. 그리고 이 펄스군은, 도 3에 나타내는 치수(tw1∼tw5)로 고정된다. 즉 본 실시형태에서는 펄스 폭이 고정된 상태이다.
또 상기 PAM파형 출력부(15b)는 중앙 펄스(1)가 항상 제로크로스점에 걸쳐 생성되도록 펄스신호를 출력한다. 그리고 PAM파형 출력부(15b)는 하강위치가 검출되면 소정의 타이밍으로 OFF펄스를 출력하며, 그 후 ON펄스 및 OFF펄스를 교대로 출력하도록 출력 타이밍이 설정된다. 이와 같이 본 실시형태에서는 입력전압(Vi)의 반주기 동안에 복수의 펄스(ON펄스)가 생성되는, 이른바 멀티펄스제어가 실행된다.
또한 상기 PAM파형 출력부(15b)는 상기 제로크로스 검출부(15a)에서 제로크로스신호의 하강이 검출되었을 때 ON펄스를 출력하도록 구성된다. 이로써, 상세함은 후술하나, 입력전압 파형이 왜곡되어 제로크로스신호가 크게 시프트된 경우라도, 상기 스위칭소자(S)를 제로크로스신호의 하강 시에 반드시 ON상태로 할 수 있음과 더불어, 전술한 바와 같이 최초의 OFF펄스가 상기 PAM파형 출력부(15b)로부터 출력될 때까지의 동안 ON상태가 유지되므로, 그 동안에도 콘덴서(C1, C2)로의 충전이 단속적으로 이루어진다.
또, 상기 PAM파형 출력부(15b)는 PAM파형 위상을 입력전압(Vi)의 제로크로스점(P)을 기준으로 하여, 입력전류(IL)를 정현파에 근접시키는 PAM파형의 위상에서 시프트시킬 경우, 설정된 상기 출력 타이밍을 시프트량만큼 보정하도록 구성된다. 즉, 도 3에 있어서, PAM파형의 위상을 오른쪽으로 시프트시킬 경우에는 그만큼 출력 타이밍이 늦어지도록 보정하며, 반대로 PAM파형의 위상을 왼쪽으로 시프트시킬 경우에는 그만큼 출력 타이밍이 빨라지도록 보정한다.
다음은 PAM파형의 기본적인 출력동작에 대하여 도 3∼도 6에 기초하여 상세하게 설명하기로 한다.
도 3에 나타내는 바와 같이, 제로크로스 검출부(15a)에 의해 제로크로스신호의 하강위치가 검출되면 타이머부(15c)의 계수가 시작된다. 그러면, PAM파형 출력부(15b)에 의해 펄스신호가 소정의 타이밍으로 출력된다. 구체적으로는, 도 4에 나타내는 바와 같이 우선 타이머부(15c)의 계수가 "t1"이 되면 OFF펄스가 출력된다. 이어서 타이머부(15c)의 계수가 "t2", "t3", …"t18", "t19"가 될 때마다, 펄스신호의 ON-OFF가 교대로 출력된다. 이로써 입력전압 1주기분의 PAM파형이 출력되게 된다. 상기 계수값(t1, t2, …t18, t19)은, 제로크로스점(P)부터 소정의 타이밍으로 PAM파형이 출력되도록, 하강위치에서 제로크로스점(P)까지의 시간(추정시간)이 고려된다.
그리고 다음 제로크로스신호의 하강위치가 검출되면, 타이머부(15c)의 계수가 리셋트되어 다시 시작된다. 그러면, 전술한 타이밍과 동일한 타이밍으로 펄스신호가 교대로 출력된다. 여기서, ON펄스가 제로크로스점(P)에 걸쳐 생성되므로, 설정대로 OFF펄스부터 출력할 수 있다. 따라서 목표로 하는 PAM파형을 확실하게 생성할 수 있다.
또 후술하는 바와 같이, 입력전압 파형의 왜곡으로 인해 제로크로스신호가 크게 어긋난 경우라도, 제로크로스 검출부(15a)에 의해 제로크로스신호의 하강이 검출되었을 때에는 상기 PAM파형 출력부(15b)에 의해 강제적으로 ON펄스가 출력된다. 이로써, 스위칭소자(S)는 제로크로스신호의 하강 시에 반드시 ON상태로 되고, 그 상태가 최초의 OFF펄스가 출력될 때까지 유지되므로, 전술한 바와 같이 ON펄스가 제로크로스점에 걸쳐 생성되는 경우와 마찬가지로, 타이머부(15c)의 계수에 의해 ON-OFF펄스의 출력 타이밍을 결정할 수가 있으며, 목표로 하는 PAM파형을 확실하게 얻을 수 있다.
또한 이 실시형태에서는, 입력전압의 왜곡 등으로 인해 입력전류 파형이 흐트러진 경우, PAM파형의 위상을 시프트시켜 입력전류 파형을 정현파에 근접시키는 제어가 수행된다. 여기서는 PAM파형의 위상을 도 3에서 오른쪽으로 시프트시키는 경우에 대하여 설명한다.
도 5에 나타내는 바와 같이, 도 3의 상태로부터 PAM파형의 위상을 Δt만큼 오른쪽으로 시프트시키기(Δt 지연시키기) 위해, PAM파형 출력부(15b)에 설정되어 있는 출력 타이밍을 보정한다. 즉, 초기 시에 설정된 출력 타이밍이 Δt만큼 지연되도록 보정된다. 이에 따라, 제로크로스신호의 하강위치가 검출되어 타이머부(15c)의 계수가 시작되면, PAM파형 출력부(15b)가 보정된 타이밍으로 펄스신호를 출력한다.
구체적으로는, 도 6에 나타내는 바와 같이, 우선 타이머부(15c)의 계수가 "t1＋Δt"로 되면 OFF펄스가 출력된다. 이어서 타이머부(15c)의 계수가 "t2＋Δ t", "t3＋Δt", … "t18＋Δt", "t19＋Δt"로 될 때마다 펄스신호가 교대로 출력된다. 이로써, 펄스군의 펄스폭 및 소정 치수(tw1∼tw5)를 변경하는 일없이 PAM파형을 생성할 수 있다.
또 이와 같이 PAM파형의 위상이 어긋난 경우라도, 여전히 펄스(1)(ON펄스)가 제로크로스점(P)에 걸쳐진 상태를 유지할 수 있다. 따라서 하강위치를 검출할 때마다 확실하게 OFF펄스부터 출력할 수 있다. 이로써, 목표로 하는 PAM파형을 확실하게 생성할 수 있다.
그리고, 상기와는 반대로, 도 3에서 PAM파형의 위상을 Δt만큼 왼쪽으로 시프트시킨 경우, 타이머부(15c)의 계수가 "t1－Δt"로 되면 OFF펄스가 출력되며, 이어서 계수가 "t2－Δt", "t3－Δt", … "t18－Δt", "t19－Δt"로 될 때마다 펄스신호가 교대로 출력된다. 이 경우도 펄스군의 펄스폭 및 소정 치수(tw1∼tw5)를 변경하는 일없이 PAM파형을 생성할 수 있다.
(펄스신호의 출력 위상차 검출)
다음은 입력전압(Vi)의 실제 제로크로스점(P)을 기준으로 한, 목표로 하는 PAM파형(입력전류를 정현파에 근접시키는 PAM파형)에 대해, 실제 PAM파형의 출력 위상이 시프트된 경우의 시프트량을 검출하는 방법에 대하여 설명한다.
본 실시형태에 관한 전원공급회로(10)에서는, 도 7에 나타내는 바와 같이 상기 PAM파형의 위상(아래쪽)이, 목표로 하는 위상(위쪽)에서 어긋난 경우, 스위칭소자(S)에 대한 펄스신호의 출력 타이밍이 어긋나, 상기 평활회로(13)의 2개 콘덴서(C1, C2)로의 차지량에 치우침이 생겨버린다. 즉, 상기 도 7에 나타내는 바와 같이, 예를 들어 상기 PAM파형의 위상이 Δt 지연되면, 상측 콘덴서(C1) 및 하측 콘덴서(C2) 모두 리플전압이 증대돼 버린다(도 8 참조). 또 상기 도 7에 나타내는 바와 같이 상기 PAM파형의 위상이 어긋나면, PAM 제어 시에 스위칭소자(S)를 흐르는 전류(PAM전류)가, 입력전압의 반주기 내에서 치우침을 발생시키며, PAM전류에 치우침이 없는 경우(도 9)에 비해, 이 스위칭소자(S)로 큰 전류가 흐르게 된다(도 8 참조).
상기 도 7과 같이 PAM파형의 위상이, 목표로 하는 PAM파형의 위상에서 Δt 지연된 경우의 PAM전류 파형, 상하 콘덴서(C1, C2)의 전압, 및 이 상하 콘덴서(C1, C2)의 전압차를 도 8에 나타낸다. 이 도 8에서도 알 수 있는 바와 같이, 상기 PAM파형의 위상이, 목표로 하는 위상에서 지연되면, 입력전압의 반주기 내에서 PAM전류가 치우침과 더불어, 상하 콘덴서(C1, C2)의 리플전압이 증대된다. 그러면, 증대된 리플전압에 대응할 수 있도록 콘덴서(C1, C2)의 용량을 증대시키거나 내압성을 향상시키거나 할 필요가 있다. 여기서, 상기 도 8에서는 입력전압(Vi)의 실제 제로크로스점(P)에 대해, 마이크로컴퓨터(15)가 인식하는 제로크로스점(P')이, 지연되는 측으로 시프트된 경우를 나타낸다.
이에 반해 본 발명에서는, 상기 평활회로(13)의 상하 콘덴서(C1, C2) 차지량에 기초하여 상기 PAM파형의 위상차를 검출하며, 그 차를 없애도록 위상을 보정한다.
즉 본 실시형태에서는, 상기 PAM파형의 위상이, 실제 제로크로스점(P)을 기준으로 한 목표로 하는 PAM파형(입력전류를 정현파에 근접시키는 소정 위상의 PAM 파형)에 대해, 어느 정도, 어느 쪽으로 시프트되었는지(진행되었는지 지연되었는지)를 상기 상하 콘덴서(C1, C2)의 전압차에 기초하여 판정하며, 그 판정결과에 따라 상기 PAM파형 위상을 보정한다.
구체적으로 상기 전원공급회로(10)는, 상기 평활회로(13)의 상하 콘덴서(C1, C2)의 전압을 검출하는 상하 콘덴서 전압 검출회로(18)와, 하측 콘덴서(C2)의 전압을 검출하는 하측 콘덴서 전압 검출회로(19)를 추가로 구비하는 것으로 한다(도 1 참조).
그리고 상기 전원공급회로(10)의 마이크로컴퓨터(15)는, 상하 콘덴서(C1, C2)의 전압차에 기초하여 상기 PAM파형의 위상차를 검출하는 위상차 검출부(15d)와, 이 위상차 검출부(15d)에 의해 검출된 위상차를 없애도록 상기 PAM파형의 위상을 보정하는 위상 보정부(15e)를 추가로 구비하는 것으로 한다(도 1 참조).
상기 위상차 검출부(15d)는 상하 콘덴서(C1, C2)의 전압차를 산출하도록 구성된다. 즉, 상기 상하 콘덴서 전압 검출회로(18)에서 검출된 상하 콘덴서(C1, C2)의 직렬상태에서의 전압(V0)에서, 상기 하측 콘덴서 전압검출회로(19)에서 검출된 하측 콘덴서(C2)의 전압(V2)을 빼고, 상측 콘덴서(C1)의 전압(V1)을 구한다. 그리고 상기 하측 콘덴서(C2)의 전압(V2)에서 상기 상측 콘덴서(C1)의 전압(V1)을 빼고, 양자(C1, C2)간의 전압차(ΔV)를 구한다.
또 상기 위상차 검출부(15d)는, 상기 상하 콘덴서(C1, C2)의 전압차(ΔV)에 기초하여 상기 PAM파형의 위상차를 판별하도록 구성된다. 즉 상기 위상차 검출 부(15d)에서는, 입력전압의 1주기 내에 있어서, PAM파형이 출력되어 있지 않으며 콘덴서의 전압 변화가 적은 부분에서의 상기 ΔV의 변화에 기초하여, 이 PAM파형의 위상차를 판별한다.
구체적으로 상기 위상차 검출부(15d)에서는, 도 8에 나타내는 바와 같이, 입력전압의 1주기 내에 있어서, 상기 PAM파형이 출력되어 있지 않으며 ΔV가 거의 평탄한 부분(Ⅰ, Ⅱ)에서, 이 ΔV가 어떻게 변화하고 있는가를 본다. 이 ΔV는 PAM파형의 위상차가 거의 없으며 입력전압의 반주기 내에서 PAM파형 출력 시의 PAM전류 균형이 잡혀져 있을 경우에는 거의 변화하지 않는 한편, PAM파형의 위상차가 크며, 입력전압의 반주기 내에서 PAM파형 출력 시의 PAM전류가 한쪽으로 치우쳐 있을 경우에는 크게 변화한다. 상기 도 8을 이용하여 보다 상세하게 설명하면, 상기 ΔV의 변화량이 양일 경우(ΔV가 증가한 경우)에는, 제로크로스점(P) 직후의 PAM파형에 의한 PAM전류가 그 후의 PAM파형에 의한 PAM전류보다 커지므로, 그때의 PAM파형 위상은, 목표로 하는 PAM파형에 대해 지연된 것으로 된다. 반대로, 상기 ΔV의 변화량이 음일 경우(ΔV가 감소된 경우)에는, 제로크로스점(P) 직후의 PAM파형에 의한 PAM전류가 그 후의 PAM파형에 의한 PAM전류보다 작으므로, PAM파형의 위상이, 목표로 하는 PAM파형에 대해 진행된 것으로 된다. 여기서 상기 도 8의 Ⅰ, Ⅱ 부분은 각각 상하 콘덴서(C1, C2)의 충전기간이며, 본 발명의 스위칭소자(S)가 OFF상태인 일정기간에 상당한다.
따라서 상기 ΔV의 증감에 의해, 또 그 증감량에 의해, 상기 PAM파형이, 목표로 하는 PAM파형으로부터 어느 정도 진행되었는지 혹은 어느 정도 지연되었는지 를 판별할 수 있다.
상기 위상 보정부(15e)는, 상기 위상차 검출부(15d)에 의해 검출된 PAM파형의 위상차에 기초하여, 전술한 바와 같이 상기 제로크로스점(P')으로부터 PAM파형을 출력할 때까지의 시간을 보정하도록 구성된다. 구체적으로는, 도 10에 나타내는 바와 같이 상기 ΔV의 변화량(ΔV')에 따라 정해진 상기 PAM파형의 위상 보정량을 이용하여, 제로크로스신호 하강위치로부터의 시간을 보정하도록 한다. 또 상기 도 10에서, 위상보정을 행하지 않는 불감대보다 위쪽 값이, 위상을 지연시키는 쪽의 보정값이며, 이 불감대보다 아래쪽 값이, 위상을 진행시키는 쪽의 보정값이다.
이하에 PAM파형의 위상차를 보정하는 경우의 동작 구체예를 도 11에 나타내는 흐름도를 이용하여 설명하기로 한다.
상기 도 11의 흐름이 개시되면, 우선 단계(S1)에서, 상기 상하 콘덴서(C1, C2)의 전압(V0)과 하측 콘덴서(C2)의 전압(V2)을 검출한다. 그리고 이 V0, V2로부터 상측 콘덴서(C1)의 전압(V1)을 구하고(단계(S2)), 이들 V1 및 V2로부터 상하 콘덴서(C1, C2)의 전압차(ΔV(＝V2－V1))를 산출한다(단계(S3)).
이어서 단계(S4)에서는, 상기 ΔV의 변화량(ΔV')을 구한다. 구체적으로는, 입력전압의 1주기에서, PAM파형이 출력되지 않는 부분의 상기 ΔV의 변화를 ΔV'로서 구한다. 그리고 구해진 ΔV'가 상기 도 10에서 어느 영역에 들어가는지를, 다음 단계(S5∼S10)에서 판정한다. 여기서 상기 ΔV'는, ΔV가 증가된 경우에는 양의 값으로 하며, ΔV가 감소된 경우에는 음의 값으로 한다.
단계(S5)에서, 우선 상기 ΔV'가 ΔV'3보다 큰지의 여부를 판정하며, 크다고 판정된 경우(YES의 경우)에는 PAM파형의 위상을 지연시킬 필요가 있으므로, 다음 단계(S11)에서 현재의 PAM파형보다 t3만큼 위상을 지연시킨다. 한편, 상기 ΔV'가 ΔV'3 이하인 것으로 판정된 경우(NO의 경우)에는 단계(S6)로 진행하며, 상기 ΔV'가 ΔV'2보다 큰지의 여부를 판정한다. 이 ΔV'가 ΔV'2보다 크다고 판정된 경우(YES의 경우)에는, 단계(S12)에서 현재의 PAM파형보다 t2만큼 위상을 지연시킨다. 한편, 상기 ΔV'가 ΔV'2 이하인 것으로 판정된 경우(NO의 경우)에는 단계(S7)로 진행하며, 이 ΔV'가 ΔV'1보다 큰지의 여부를 판정한다.
상기 단계(S7)에서 상기 ΔV'가 ΔV'1보다 크다고 판정된 경우(YES의 경우)에는, 단계(S13)에서 현재의 PAM파형보다 t1만큼 위상을 지연시키는 한편, 상기 ΔV'가 ΔV'1 이하인 것으로 판정된 경우(NO의 경우)에는 단계(S8)로 진행하며, 상기 ΔV'가 －ΔV'6보다 작은지의 여부를 판정한다. ΔV'가 －ΔV'6보다 작다고 판정된 경우(YES의 경우)에는 단계(S14)로 진행하며, 현재의 PAM파형보다 t6만큼 위상을 진행시키는 한편, 상기 ΔV'가 －ΔV'6 이상인 것으로 판정된 경우(NO의 경우)에는 단계(S9)로 진행한다.
상기 단계(S9)에서는 상기 ΔV'가 －ΔV'5보다 작은 지의 여부를 판정한다. 이 단계(S9)에서는, 상기 ΔV'가 －ΔV'5보다 작다고 판정된 경우(YES의 경우)에는 단계(S15)로 진행하며, 현재의 PAM파형보다 t5만큼 위상을 진행시키는 한편, 상기 ΔV'가 －ΔV'5 이상인 것으로 판정된 경우(NO의 경우)에는 단계(S10)로 진행하며, 상기 ΔV'가 －ΔV'4보다 작은지의 여부를 판정한다. 이 ΔV'가 －ΔV'4보다 작다고 판정된 경우(YES의 경우)에는 단계(S16)로 진행하며, 현재의 PAM파형보다 t4만큼 위상을 진행시키는 한편, 상기 ΔV'가 －ΔV'4 이상인 것으로 판정된 경우(NO의 경우)에는, 이 ΔV'는 －ΔV'4 이상이며 또 ΔV'1 이하이고, 상기 도 10의 불감대 영역에 해당하므로, 그대로 이 흐름을 종료하여 개시로 돌아가며(복귀), 다시 이 흐름을 시작한다. 그리고, 상기 단계(S11∼S16)에서 PAM파형의 위상을 보정한 후에도 이 흐름을 종료하여 개시로 돌아가며(복귀), 다시 이 흐름을 개시한다.
(제로크로스신호 하강에서의 ON 제어)
그런데, 전원공급회로(10)에서, 전술한 바와 같이 PAM파형의 위상차를 검출하고, 그 검출결과에 기초하여 위상을 보정해도, 예를 들어 도 12에 나타내는 바와 같이 전원(20)의 입력전압 파형이 왜곡되어(실선) 제로크로스신호가 어긋나 버린 경우, 이 제로크로스신호의 하강 검출 시에 스위칭소자(S)가 OFF상태이면, PAM파형 출력부(15b)로부터 다음 ON펄스가 출력될 때까지 이 스위칭소자(S)가 ON상태로 되는 일은 없으며, 콘덴서(C1, C2)로는 충전되지 않게 된다. 즉, 상기 도 12에 점선으로 나타내는 바와 같이, 제로크로스신호의 하강 검출 시에 스위칭소자(S)가 ON상 태이며, 그 상태가 계속되는 경우(점선)라면, 상측 콘덴서(C1) 및 하측 콘덴서(C2)로 각각 점선과 같은 PAM전류가 흐르고 충전되는데, 실선과 같이 입력전압 파형이 왜곡되어 제로크로스신호의 하강 시에 스위칭소자(S)가 OFF상태로 되면, 그 상태가 유지되어, 상기 콘덴서(C1, C2)로 충전되지 않게 되어버린다.
그러면, 최초로 ON펄스가 출력되어 상기 스위칭소자(S)가 ON상태로 되었을 때 충전되는 콘덴서(도 12의 예에서는 하측 콘덴서(C2))의 전압이 저하되며, 이 스위칭소자(S)가 ON상태로 되면, 이 콘덴서(C2)로 급격하게 또 지나치게 충전되게 된다. 때문에 상기 콘덴서(C2)에서는 일시적으로 전압이 급상승하여 과전압 상태로 되며, 상기 마이크로컴퓨터(15) 내 보호제어에 의해 장치가 정지되어버린다.
이와 같은 문제가 발생하지 않도록, 본 발명에서는, 도 13에 나타내는 바와 같이 상기 제로크로스 검출부(15a)에 의해 제로크로스신호의 하강위치가 검출되었을 때, PAM파형 출력부(15b)가 스위칭소자(S)에 대하여 ON펄스를 출력하도록 한다. 이로써, 실선으로 나타내는 바와 같이 상기 PAM파형 출력부(15b)로부터 최초로 OFF펄스가 출력될 때까지 상기 스위칭소자(S)는 ON상태로 되며, 제로크로스신호의 하강위치 검출 후, 이 OFF펄스가 최초로 출력되는 동안에도 상기 콘덴서(C1, C2)로 충전되게 된다. 여기서, 이와 같이 제로크로스신호의 하강을 검출한 시점에서 강제적으로 ON펄스를 출력시켜 스위칭소자(S)를 ON상태로 함으로써, 상기 도 13에 나타내는 바와 같이, 이상적인 PAM파형(점선)에서 다소 어긋나기는 하나, 콘덴서(C2)로의 충전기간이 없어짐으로 인한 과충전 발생은 방지할 수 있다.
전술한 바와 같이, 제로크로스신호의 하강검출 시점에서 스위칭소자(S)를 강 제적으로 ON상태로 한 후는, 이미 서술한 바와 같이 제로크로스점(P)에 기초하여 타이머부(15c)에 의해 소정 타이밍(ON펄스가 다음 제로크로스점(P)에 걸쳐지도록)으로 ON-OFF펄스를 출력함으로써, 제로크로스점(P)에서 스위칭소자(S)를 반드시 ON상태로 할 수 있다. 또 PAM파형의 위상이 어긋난 경우에는, 이미 서술한 바와 같이 PAM파형의 위상차를 검출하고, 그 검출결과에 기초하여 위상보정제어를 행하면 된다. 그리고 상기 도 13의 상태에서는, 상기 도 8과 마찬가지로 PAM파형의 위상이, 목표로 하는 PAM파형에 대해 지연된 상태이므로, PAM파형의 위상을 진행시키는 보정제어를 행할 필요가 있다.
(실시형태의 효과)
이 실시형태에 의하면, 정류회로로서의 브리지회로(12) 출력측에, 서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 갖는 평활회로(13)가 접속되며, 이들 콘덴서(C1, C2)의 중성점과 교류전원(20) 사이에 배치된 스위칭소자(S)를 ON상태로 하면 배전압정류를 행하는 배전압회로에 있어서, 이 스위칭소자(S)에 대해 상기 브리지회로(12)의 입력전압 제로크로스점을 기준으로 하여 소정의 타이밍으로 PAM파형을 출력하는 마이크로컴퓨터(15)가, 상기 2개 콘덴서(C1, C2)의 전압차에 기초하여 이 PAM파형의 출력 위상차를 검출하는 위상차 검출부(15d)와, 그 위상차를 없애도록 상기 PAM파형의 출력 위상을 보정하는 위상 보정부(15e)를 구비하므로, 상기 브리지회로(12)의 입력전류가 정현파가 되도록 PAM파형의 위상차를 정밀도 좋게 보정할 수 있다.
즉, 상기 2개 콘덴서(C1, C2)의 차지량은 PAM파형 위상이 어긋난 경우의 PAM 전류의 치우침에 의해 변화하므로, 상기 콘덴서(C1, C2)의 전압차에 착안함으로써, PAM파형의 위상차를 정확하게 파악할 수 있다.
이로써 상기 PAM파형의 위상을, 목표로 하는 위상에 맞추도록 보정할 수 있으므로, 상기 콘덴서(C1, C2) 내의 차지량이 치우쳐 리플전압이 증대되는 것을 방지할 수 있다. 따라서 리플전압의 증대에 대응하기 위해 콘덴서(C1, C2)의 용량을 증대시키거나 내압성을 향상시키거나 할 필요가 없어지므로, 이 콘덴서(C1, C2)의 소형화 및 비용저감을 도모할 수 있다.
더구나 전술한 바와 같이 PAM파형의 위상차를 보정할 때, 입력전압의 1주기 내에 PAM파형이 출력되어 있지 않으며 상기 스위칭소자(S)가 OFF상태로 되어 있는 경우의 콘덴서(C1, C2)의 전압차(ΔV) 변화(ΔV')를 보고 PAM파형의 위상차를 판별하므로, 이 콘덴서(C1, C2)의 전압차(ΔV)가 거의 평탄한 부분끼리 서로 비교할 수 있어, 간단한 구성과 계산으로 PAM파형의 위상차를 검출할 수 있다.
또 상기 마이크로컴퓨터(15)는 제로크로스신호의 하강을 검출하는 제로크로스 검출부(15a)와, 이 검출시점에서 ON펄스를 출력하는 PAM파형 출력부(15b)를 구비하므로, 스위칭소자(S)의 OFF상태가 유지되는 것을 확실하게 방지할 수 있으며, 이로써 상기 콘덴서(C1, C2)의 전압저하 후의 급격하며 또 지나친 충전을 방지할 수 있다. 따라서 상기 콘덴서(C1, C2)가 과전압상태로 되어 전원공급회로(10)의 구동이 정지되는 것을 방지할 수 있다. 따라서 콘덴서(C1, C2)의 과전압 발생에 대응하기 위해 콘덴서(C1, C2)의 용량을 증대시키거나 내압성을 향상시키거나 할 필요가 없어져, 이 콘덴서(C1, C2)의 소형화 및 비용저감을 도모할 수 있다.
(실시형태의 변형예)
상기 실시형태에서는, PAM파형의 위상차를 2개 콘덴서(C1, C2)의 전압차(ΔV) 변화에 기초하여 판정하도록 했으나, 이에 한정되는 것은 아니며, 이 2개 콘덴서(C1, C2) 중 어느 한쪽 콘덴서에서의 전압의 시간변화(도 8 및 도 9에서 기울기)에 기초하여 판정하도록 해도 된다. 여기서 상기 실시형태와 동일부분에는 동일부호를 부여하며, 다른 부분에 대해서만 설명한다.
구체적으로 콘덴서 전압의 시간변화는, 콘덴서(C1, C2)와 전원측의 전압차로 결정된다. 즉, 상기 도 8 및 도 9에 나타내는 바와 같이, PAM전류가 작을 때는 전압 변화량이 작으며, 이 PAM전류가 클 때는 전압 변화량이 크다. 따라서 콘덴서 전압의 시간변화가 크며 또 콘덴서 전압이 증대되고 있을 경우에는 이 콘덴서에 대한 차지량이 많아진다.
따라서 상기 콘덴서 전압의 시간변화가, 입력전압의 반주기 내에 2회 출력되는 PAM파형 중 어느 쪽 PAM파형에서 커지는가를 검출함으로써, PAM전류의 대소, 즉 PAM파형의 위상이 어느 쪽으로 시프트되었는가를 검출할 수 있으며, 또 상기 전압의 시간변화량에 의해 PAM파형의 위상차 양을 검출할 수 있다.
이상의 구성에 의해, 2개 콘덴서(C1, C2)의 전압을 검출하는 일없이, 한쪽 콘덴서의 전압변화를 검출함으로써 PAM파형의 위상제어를 행할 수 있으므로, 간단한 구성으로 확실하게 PAM제어를 수행할 수 있다.
[그 밖의 실시형태]
전술한 실시형태에 대해서는 이하와 같은 구성으로 해도 된다.
상기 실시형태에서는 제로크로스점마다 생성되는 펄스군을 5개의 펄스로 구성하도록 했으나, 이에 한정되지 않으며, 7개나 9개의 펄스로 구성하도록 해도 된다. 또 펄스군은 홀수의 펄스 수에 한정되지 않으며, 짝수의 펄스 수로 구성하도록 해도 된다.
또 상기 실시형태에서는, 제로크로스신호의 하강위치에서 타이머부(15c)의 계수를 개시하도록 했으나, 본 발명은 이에 한정되는 것은 아니다. 예를 들어 제로크로스점(P) 자체를 검출하고, 그 제로크로스점(P)부터 타이머부(15c)의 계수를 개시하도록 해도 된다. 이 경우, 제로크로스점(P)을 검출했을 때에 PAM파형 출력부(15b)가 강제적으로 ON펄스를 출력하도록 하면 된다.
또한 상기 실시형태에서는, PAM파형의 위상차를 도 10에 나타내는 바와 같이, 콘덴서(C1, C2)간 전압차의 변화에 대응하여 수 단계로 규정된 위상 보정량에 의해 위상보정을 행하도록 했으나, 이에 한정되는 것은 아니며, 위상보정량을 일정값으로 해도 된다.
또 상기 실시형태에서는, 단상교류를 직류로 변환하는 컨버터회로(11)의 경우에 대하여 PAM파형의 위상보정을 행하도록 했으나, 이에 한정되는 것은 아니며, 3상교류를 직류로 변환하는 컨버터회로에 대하여 적용해도 된다.
이상 설명한 바와 같이, 본 발명은 콘덴서의 차지량에 기초하여, PAM 제어에 있어서 PAM파형의 위상차를 판별하며, 정류회로의 입력전류가 정현파가 되도록 PAM파형의 위상을 보정하도록 하므로, 입력전류의 고조파성분을 억제하는 전원공급회 로에 특히 유용하다.

Claims (7)

  1. 교류전원(20)에 접속되며, 교류전력을 정류하는 정류회로(12)와,
    서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 가지며, 상기 정류회로(12)의 출력측에 접속되는 평활회로(13)와,
    ON상태에서 상기 2개 콘덴서(C1, C2)의 중성점과 상기 교류전원(20)을 접속하며, 상기 정류회로(12)의 출력전력을 단락시키는 스위칭소자(S)와,
    상기 스위칭소자(S)를 스위칭시키기 위한 펄스신호를, 상기 정류회로(12)의 입력전압 제로크로스점을 기준으로 하여 소정의 타이밍으로 출력하는 PAM 제어부(15)를 구비하는 전원공급회로에 있어서,
    상기 PAM 제어부(15)는,
    상기 2개 콘덴서(C1, C2)의 차지량에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하는 위상차 검출부(15d)와,
    상기 위상차 검출부(15d)에 의해 검출된 위상차를 없애도록, 상기 펄스신호의 출력위상을 진상(進相)측 또는 지상(遲相)측으로 이동시켜 놓는 위상보정부(15e)를 구비하는 것을 특징으로 하는 전원공급회로.
  2. 청구항 1에 있어서,
    상기 위상차 검출부(15d)는, 상기 2개 콘덴서(C1, C2)의 전압차에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되는 것을 특징으로 하는 전원공급회로.
  3. 청구항 2에 있어서,
    상기 위상차 검출부(15d)는, 상기 입력전압의 1주기 내에서 상기 스위칭소자(S)가 일정기간 이상 OFF상태일 때의 상기 2개 콘덴서(C1, C2)의 전압차를 서로 비교하며, 그 전압차의 변화에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되는 것을 특징으로 하는 전원공급회로.
  4. 청구항 1에 있어서,
    상기 위상차 검출부(15d)는 상기 2개의 콘덴서(C1, C2) 중 한쪽 콘덴서의 전압 변화에 기초하여, 상기 펄스신호의 출력위상과, 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 펄스신호 위상과의 차를 검출하도록 구성되는 것을 특징으로 하는 전원공급회로.
  5. 청구항 1에 있어서,
    상기 위상보정부(15e)는, 상기 2개 콘덴서(C1, C2)의 차지량에 따라 상기 펄스신호의 출력위상을 단계적으로 보정하도록 구성되는 것을 특징으로 하는 전원공 급회로.
  6. 청구항 1에 있어서,
    상기 PAM 제어부(15)는,
    상기 정류회로(12)의 입력전압이 상기 제로크로스점을 향해 소정값 이상으로 상승한 것을 검출하는 제로크로스 검출부(15a)와,
    상기 제로크로스 검출부(15a)에 의한 상기 검출 시에, 상기 스위칭소자(S)에 대하여 ON펄스를 출력하는 PAM파형 출력부(15b)를 추가로 구비하는 것을 특징으로 하는 전원공급회로.
  7. 교류전원(20)에 접속되며, 교류전력을 정류하는 정류회로(12)와,
    상기 정류회로(12)의 출력측에 접속되며, 서로 직렬로 접속된 2개의 콘덴서(C1, C2)를 갖는 평활회로(13)와,
    ON상태에서 상기 2개 콘덴서(C1, C2)의 중성점과 상기 교류전원(20)을 접속하며, 상기 정류회로(12)의 출력전력을 단락시키는 스위칭소자(S)와,
    상기 스위칭소자(S)를 스위칭시키기 위한 펄스신호를, 상기 정류회로(12)의 입력전압 제로크로스점을 기준으로 하여 소정의 타이밍으로 출력하는 PAM 제어부(15)를 구비하는 전원공급회로의 PAM 제어방법에 있어서,
    상기 PAM 제어부(15)는, 상기 2개 콘덴서(C1, C2)의 전압차를 검출하며, 상기 펄스신호의 출력위상이 상기 정류회로(12)의 입력전류 파형을 정현파에 근접시키는 소정의 위상이 되도록, 상기 2개 콘덴서(C1, C2)의 전압차에 따라 상기 펄스신호의 출력위상을 진상측 또는 지상측으로 단계적으로 이동시켜 놓는 것을 특징으로 하는 전원공급회로의 PAM 제어방법.
KR1020097019478A 2007-03-30 2008-03-31 전원공급회로 및 그 ｐａｍ 제어방법 KR101035464B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007093584A JP4254876B2 (ja) 2007-03-30 2007-03-30 電源供給回路及びそのｐａｍ制御方法
JPJP-P-2007-093584 2007-03-30
PCT/JP2008/000832 WO2008126388A1 (ja) 2007-03-30 2008-03-31 電源供給回路及びそのｐａｍ制御方法

Publications (2)

Publication Number Publication Date
KR20090113381A KR20090113381A (ko) 2009-10-30
KR101035464B1 true KR101035464B1 (ko) 2011-05-18

Family

ID=39863548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019478A KR101035464B1 (ko) 2007-03-30 2008-03-31 전원공급회로 및 그 ｐａｍ 제어방법

Country Status (7)

Country Link
US (1) US8385095B2 (ko)
EP (1) EP2133985B1 (ko)
JP (1) JP4254876B2 (ko)
KR (1) KR101035464B1 (ko)
CN (1) CN101647185B (ko)
AU (1) AU2008238801B8 (ko)
WO (1) WO2008126388A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410761B2 (en) * 2010-08-02 2013-04-02 Hamilton Sundstrand Corporation Low-loss zero current switching shunt regulator for AC alternator
GB201113523D0 (en) * 2011-08-05 2011-09-21 Edwards Ltd A controller for a voltage converter
WO2013029610A2 (en) * 2011-08-31 2013-03-07 Danfoss Solar Inverters A/S Circuit and method for balancing dc-bus capacitor voltages in power converters
US9784777B2 (en) * 2014-09-24 2017-10-10 Qualcomm Incorporated Methods and systems for measuring power in wireless power systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268899A (en) 1979-06-15 1981-05-19 Sperry Corporation Bridge-doubler rectifier
US5627742A (en) * 1993-09-01 1997-05-06 Hitachi, Ltd. Three level power converting apparatus having means for balancing DC component thereof
JP2000166241A (ja) 1998-11-26 2000-06-16 Sanyo Electric Co Ltd 電源装置
JP2003174779A (ja) * 2001-09-28 2003-06-20 Daikin Ind Ltd 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137700A (en) * 1997-10-08 2000-10-24 Daikin Industries, Ltd. Converter with a high power factor using a DC center point voltage
JP4493132B2 (ja) 1999-11-16 2010-06-30 三洋電機株式会社 電源装置
JP3806678B2 (ja) * 2002-07-30 2006-08-09 株式会社日立製作所 電源装置とそれを用いたモータ制御装置
JP4254877B2 (ja) * 2007-03-30 2009-04-15 ダイキン工業株式会社 電源供給回路
WO2009028053A1 (ja) * 2007-08-29 2009-03-05 Mitsubishi Electric Corporation 交流直流変換装置及びその装置を用いた圧縮機駆動装置並びに空気調和機
JP5167884B2 (ja) * 2008-03-14 2013-03-21 ダイキン工業株式会社 コンバータの制御方法及び制御装置
CN102106070B (zh) * 2008-08-01 2014-03-05 三菱电机株式会社 交流直流变换装置、空气调节器、热泵式热水供应器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268899A (en) 1979-06-15 1981-05-19 Sperry Corporation Bridge-doubler rectifier
US5627742A (en) * 1993-09-01 1997-05-06 Hitachi, Ltd. Three level power converting apparatus having means for balancing DC component thereof
JP2000166241A (ja) 1998-11-26 2000-06-16 Sanyo Electric Co Ltd 電源装置
JP2003174779A (ja) * 2001-09-28 2003-06-20 Daikin Ind Ltd 電力変換装置

Also Published As

Publication number Publication date
CN101647185A (zh) 2010-02-10
US8385095B2 (en) 2013-02-26
US20100073977A1 (en) 2010-03-25
AU2008238801B2 (en) 2011-03-24
EP2133985A1 (en) 2009-12-16
EP2133985B1 (en) 2017-08-09
JP4254876B2 (ja) 2009-04-15
CN101647185B (zh) 2012-09-19
JP2008253094A (ja) 2008-10-16
WO2008126388A1 (ja) 2008-10-23
KR20090113381A (ko) 2009-10-30
EP2133985A4 (en) 2014-12-17
AU2008238801B8 (en) 2011-04-14
AU2008238801A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
US7532491B2 (en) Apparatus and method for supplying DC power source
EP1835608B1 (en) Apparatus and method for supplying DC power source
US9960703B2 (en) DC power-supply device and refrigeration-cycle application device including the same
EP1643626A2 (en) Direct current power supply apparatus and control method for the same, and a compressor drive apparatus
KR101066742B1 (ko) 전원공급회로
KR101035464B1 (ko) 전원공급회로 및 그 ｐａｍ 제어방법
KR101066723B1 (ko) 전원공급회로
US8218342B2 (en) Power supply device
CN110870198B (zh) 驱动装置、控制方法以及存储介质
US9577535B2 (en) Power conversion apparatus
EP3413451B1 (en) Power conversion device
JP4816691B2 (ja) 電源供給回路及びそのｐａｍ制御方法
US11251721B2 (en) Power supply device, driving device, control method, and storage medium
JP4930156B2 (ja) 電源供給回路
JP2007104859A (ja) 直流電源装置
JP5206075B2 (ja) 電源供給回路
CN114056131B (zh) 充放电控制方法、车载充电系统和车辆
JP7250097B1 (ja) 電力変換装置
JP2006262662A (ja) 直流電源装置
JP2006174642A (ja) 直流電源装置
JP2006094631A (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee