JP6456454B1 - パワーモジュール - Google Patents

Abstract

【課題】独立した専用のスナバコンデンサ基板を用いないことによる部品点数を削減した高周波動作に適したパワーモジュールを得ることを目的とする。
【解決手段】第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４は上面に電極を有し構成しており、第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４との接続及び各サージ電圧吸収素子から各サージ電圧吸収素子の搭載されたベース板と異なるベース板への配線はワイヤにて接続する。
【選択図】図２

Description

この発明は、パワー半導体チップが樹脂でモールドされたパワーモジュールに関するものである。

パワーモジュールに用いられる半導体チップを、Ｓｉ（シリコン）に替えて、ワイドバンドギャップ材料であるＳｉＣ（炭化ケイ素）またはＧａＮ（窒化ガリウム）を採用することで、スイッチングロスの低減や高周波動作が可能となる。これによりパワーモジュール周辺部品は小型となり、ひいては電力変換器の小型化が可能となる。
しかし、高周波動作により大きなサージ電圧が発生し、半導体チップが破損する恐れがあるため、例えば、インダクタンスを低減したスナバ回路によりサージ電圧を効果的に低減する等の対策が必要となる。スナバ回路を用いる場合、パワーモジュールのパッケージ内にある半導体チップの直近にスナバコンデンサを設置し、インダクタンスを低減したスナバ回路とすることが望ましい。

スナバコンデンサとしては積層セラミックコンデンサが用いられるが、短絡故障を起こすと、Ｐ側端子とＮ側端子が短絡状態となってしまう。そのため、特許文献１に示すように、短絡防止策として、スナバコンデンサを２つ以上直列に用い、１つのスナバコンデンサが短絡故障を起こしても残りの１つのスナバコンデンサによりＰ側端子とＮ側端子が短絡状態となることを防止することができる。

特許５１６９３５３号公報（図１）

上記特許文献１のパワーモジュールにおいては、複数のスナバコンデンサを搭載した専用のスナバコンデンサ基板を設けているため部品点数が増えてしまう。また、独立した専用のスナバコンデンサ基板を用いるため、その分インダクタンスが増加し、高周波動作に起因するサージ電圧の低減に対し限界があるという課題があった。
本発明は、上記課題を解決する為になされたもので、複数のスナバコンデンサを用いるものの、独立した専用のスナバコンデンサ基板を用いることなく、インダクタンスの増加を抑制し、高周波動作に適した、パワーモジュールを得ることを目的とする。

本発明のパワーモジュールは、第１のパワー半導体チップが搭載された第１のベース板と、前記第１のパワー半導体チップと直列に接続される第２のパワー半導体チップが搭載された第２のベース板と、前記第２のパワー半導体チップが接続された第３のベース板と、直列に接続され、それぞれ上面に電極を有する第１のサージ電圧吸収素子と第２のサージ電圧吸収素子とを備え、前記直列に接続された前記第１のサージ電圧吸収素子と前記第２のサージ電圧吸収素子が前記直列に接続された第１のパワー半導体チップと前記第２のパワー半導体チップに並列に接続されるように、前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、前記第１のベース板、前記第２のベース板、前記第３のベース板のうち何れかのベース板に搭載され、前記第１のサージ電圧吸収素子の電極と前記第２のサージ電圧吸収素子の電極とがワイヤにより接続されたことを特徴とするものである。

上記構成により、サージ電圧吸収素子であるスナバコンデンサの故障によりＰ側端子とＮ側端子が短絡状態となることを防止できる。また、独立した専用のスナバコンデンサ基板を用いることがないので、部品点数が削減されるとともに、スナバコンデンサ基板を用いた場合は基板のパターン由来のインダクタンスがあったが、このインダクタンスが無くなる。その結果、高周波動作に適した、パワーモジュールを提供することができる。

この発明の実施の形態１に係るパワーモジュールの回路図である。 この発明の実施の形態１に係るパワーモジュールを示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＡ−Ａ線で切断した断面図である。 この発明の実施の形態１に係るパワーモジュールを製造する際のタイバー及びタイバーカット線を示す平面図である。 この発明の実施の形態１に係るパワーモジュールの製造工程を示す図である。 比較例としてのパワーモジュールを示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＢ−Ｂ線で切断した断面図である。 この発明の実施の形態２に係るパワーモジュールを示す平面図である。 この発明の実施の形態３に係るパワーモジュールを示す平面図である。 この発明の実施の形態４に係るパワーモジュールを示す平面図である。 この発明の実施の形態５に係るパワーモジュールを示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＣ−Ｃ線で切断した断面図である。 この発明の実施の形態６に係るパワーモジュールを示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＤ−Ｄ線で切断した断面図である。 この発明の実施の形態７に係るパワーモジュールを示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＥ−Ｅ線で切断した断面図である。 この発明の実施の形態８に係るパワーモジュールを示す平面図である。 この発明の実施の形態８に係る別のパワーモジュールを示す平面図である。 この発明の実施の形態９に係るパワーモジュールを示す平面図である。 この発明の実施の形態１０に係るパワーモジュールを示す平面図である。

以下、本発明を実施するための形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。

実施の形態１．
本発明の実施の形態１に係るパワーモジュールについて図を用いて説明する。
図１は、２つのパワー半導体チップが樹脂パッケージ８で封止されたパワーモジュール１００の回路図を示したものである。図において、直列に接続された第１のパワー半導体チップ１と第２のパワー半導体チップ２に、直列に接続された第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４が並列に接続されている。第１のパワー半導体チップ１の一端はＰ側端子５に接続され、他端は第２のパワー半導体チップ２の一端およびＡＣ出力端子７に接続される。第２のパワー半導体チップ２の他端はＮ側端子６に接続されている。また、第１のパワー半導体チップ１のゲートは制御端子１４に、第２のパワー半導体チップ２のゲートは制御端子１５にそれぞれ接続される。

次に、この発明のパワーモジュールの構造について説明する。
図２は、本発明の実施の形態１に係るパワーモジュールの構造を示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＡ−Ａ線で切断した断面図である。図面間で各部材の寸法は完全に一致していない。また、便宜上、樹脂パッケージ８の封止樹脂は透明化され図示されていない。
図２において、樹脂パッケージ８内に、第１のパワー半導体チップ１が搭載された第１のベース板９、第２のパワー半導体チップ２が搭載され、第１のパワー半導体チップ１と接続された第２のベース板１０、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５、及び第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４が搭載された第４のベース板１２が配置され、樹脂により封止されている。

第１のパワー半導体チップ１及び第２のパワー半導体チップ２は、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）またはダイヤモンド等のワイドバンドギャップ半導体材料からなるパワー半導体チップである。
第１のサージ電圧吸収素子３及び第２のサージ電圧吸収素子４は、スナバコンデンサとして積層セラミックコンデンサで構成され、第４のベース板１２と反対側の主面（上面）に電極を有する。図２において、第１のサージ電圧吸収素子３は上面に２つの上部電極３１ａ，３１ｂを備え、第２のサージ電圧吸収素子４は上面に２つの上部電極４１ａ，４１ｂを備えている。
これら上部電極３１ａ，３１ｂ，４１ａ，４１ｂは、Ａｕ，Ｎｉ，Ｓｎ等材料でめっきや薄膜により形成されている。

第１のパワー半導体チップ１と第１のベース板９との電気的接続、及び第２のパワー半導体チップ２と第２のベース板１０との電気接続には接続部材２０としてはんだ、銀ペースト、導電性接着剤等の導電性材料が用いられる。
第１のサージ電圧吸収素子３及び第２のサージ電圧吸収素子４は例えば同様の接続部材２０としてはんだ、銀ペースト、導電性接着剤等の導電性材料を用いて第４のベース板１２に搭載されるが、第１のサージ電圧吸収素子３及び第２のサージ電圧吸収素子４と第４のベース板１２とは電気的に接続されていない。

第１のサージ電圧吸収素子３の一方の上部電極３１ａがワイヤ１６ａにより第２のサージ電圧吸収素子４の一方の上部電極４１ａに接続されている。第１のサージ電圧吸収素子３の他方の上部電極３１ｂがワイヤ１６ｂにより第１のベース板９に接続され、第１のベース板９を介して第１のサージ電圧吸収素子３と第１のパワー半導体チップ１が接続される。第２のサージ電圧吸収素子４の一方の上部電極４１ｂがワイヤ１６ｃにて第３のベース板１１に接続され、第３のベース板１１を介して第２のサージ電圧吸収素子４と第２のパワー半導体チップ２が接続される。
他のベース板間を跨ぐ接続にもワイヤ１６が用いられる。図２中（ｂ）の断面図に示されるように、第１のパワー半導体チップ１がワイヤ１６ｄにより制御端子１４に接続され、第２のパワー半導体チップ２はワイヤ１６ｅにより制御端子１５に、ワイヤ１６ｆにより第３のベース板１１に接続されている。また、断面図では示されていないが、（ａ）の平面図において、第１のパワー半導体チップ１がワイヤ１６により第２のベース板１０と接続されている。
接続に用いられるワイヤ材は例えば、Ａｕ，Ｃｕ，Ａｌ等の導電率が良好な金属である。また、ワイヤを用いたワイヤボンド以外にもＡｌのリボンを用いたリボンボンドも適宜使用される。

第１のベース板９の樹脂パッケージ８から外に出ている部分は接続用のＰ側端子５である。第３のベース板１１が樹脂パッケージ８から出ている部分は接続用のＮ側端子６である。第２のベース板１０が樹脂パッケージ８から出ている部分は接続用のＡＣ出力端子７である。
各ベース板は、銅や銅合金等の導電性が良く、熱伝導率の高い金属材料が用いられる。
この構造により、図１に示すように、第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４はワイヤ１６を介して直列に接続され、Ｐ側端子５とＮ側端子６との間に接続される。

次に、図３および図４を参照してパワーモジュールの製造工程について説明する。
図３は、実施の形態１に係るパワーモジュールを製造する際のタイバー及びタイバーカット線を示す平面図、図４は、パワーモジュールの製造工程を示す図である。
まず、各ベース板を作るために、銅や銅合金等の板材料を所定の抜き加工を施し、タイバー１７により第１のベース板９、第２のベース板１０、第３のベース板１１、第４のベース板１２が一体に連結されているベース板部材を準備する（ステップＳＴ１）。図３中ハッチングされた部分は抜き加工部１９で、抜き加工により除去される部分である。
第１のベース板９上に接続部材２０を介して第１のパワー半導体チップ１を搭載し、第２のベース板１０上に接続部材２０を介して第２のパワー半導体チップ２をそれぞれ搭載する。また、第４のベース板１２上に接続部材２０を介して、第１のサージ電圧吸収素子３および第２のサージ電圧吸収素子４を搭載する（ステップＳＴ２）。
次に、図２で説明した各部位に、ワイヤボンディングにより配線接続を行う（ステップＳＴ３）。
第４のベース板１２はタイバー１７により第４のベース板の端部１２ａで片持ちに保持されているため、樹脂封止前の段階では第４のベース板の別の端部１２ｂ近傍では位置精度が確保されていない。この状態で、樹脂成型により樹脂パッケージ８に封止される（ステップＳＴ４）。この樹脂成形時、各ベース板は所定の位置に封止されるよう成形金型に押し付けられる。
成形後、樹脂パッケージ８の外部にＰ側端子５、Ｎ側端子６およびＡＣ出力端子７が突出するように、タイバーカット線１８に沿ってタイバー１７が切り離される（ステップＳＴ５）。
以上により、パワーモジュール１００が製造される。

図２において、第１のサージ電圧吸収素子３の上部電極３１ｂと第１のベース板９とがワイヤ１６ｂにより接続され、第２のサージ電圧吸収素子４の上部電極４１ｂと第３のベース板１１とがワイヤ１６ｃにて接続されている構造を示したが、このワイヤボンディングによる接続構造が必要な理由を以下に説明する。
図５は、比較のために、第１のサージ電圧吸収素子、第２のサージ電圧吸収素子として従来例と同様のリードのない積層セラミックコンデンサ１０３，１０４を用い、第４のベース板１２が片持ち構造のパワーモジュールを示した図である。図５中（ａ）は平面図、図中（ｂ）は（ａ）のＢ−Ｂ線で切断した断面図である。

タイバー切断除去前は、第４のベース板１２は一方の端部１２ａのみタイバーにより保持されており第４のベース板１２の他端１２ｂは保持がない片持ち構造である。そのため第４のベース板１２の保持がない端部１２ｂ側は位置精度が悪い状態である。第１のサージ電圧吸収素子１０３が第４のベース板１２と第１のベース板９に跨り、はんだあるいは導電性接着剤である接続部材により固定されている。また、第２のサージ電圧吸収素子１０４がベース板１２と第３のベース板１１に跨り、はんだあるいは導電性接着剤である接続部材により固定されている。つまり、第４のベース板１２の保持がない端部１２ｂ側は位置精度が悪い状態で、第１のサージ電圧吸収素子１０３と第２のサージ電圧吸収素子１０４により第１のベース板９と第３のベース板１１に固定されていることになる。
樹脂成形時においては第４のベース板１２は所定の位置に封止されるよう成形金型に押し付けられ位置精度を矯正される。そのため、強度が低い積層セラミックコンデンサである第１及び第２のサージ電圧吸収素子１０３，１０４に力がかかり破損してしまう虞がある。あるいは、破損しないように精細な制御が必要とされる。

図２中（ｂ）と図５中（ｂ）のそれぞれの断面図を比較すればわかるが、上記実施の形態１の図２中（ｂ）においては第４のベース板１２は片持ち構造のため確保できていない位置精度を成形金型に押し付けられる時に位置を矯正される。しかし、第４のベース板１２の矯正変位はワイヤ１６が変形することにより吸収されるため、樹脂成形時に積層セラミックコンデンサに力がかかり破損する懸念はない。一方、図５中（ｂ）では、強度が低い積層セラミックコンデンサがベース板間を跨いで固定されており、成形時の加圧を受けることになる。

以上、実施の形態１の構成によれば、サージ電圧吸収素子の上面の上部電極からの配線としてワイヤを用いて接合し、特にベース板間を跨ぐ配線はワイヤを用いているので、パワーモジュールの樹脂成型時加えられる圧力を緩和することができ、サージ電圧吸収素子が破損する懸念がなくなり、サージ電圧吸収素子の故障によりＰ側端子とＮ側端子が短絡状態となることを防止できる。さらに、パワー半導体チップ、サージ電圧吸収素子の搭載されるあるいはパワー半導体チップ、サージ電圧吸収素子と接続される各ベース板を一のベース部材から形成したので、従来例のように独立した専用のスナバコンデンサ基板を準備することなく、部品点数が削減でき、スナバコンデンサ基板のパターン由来のインダクタンスを無くした高周波動作に適したパワーモジュールを得ることができる。

実施の形態２．
上記実施の形態１では第４のベース板１２を用い、これに第１、第２のサージ電圧吸収素子を搭載した例を示したが、第４のベース板１２を設ける分、パワーモジュールが大きくなる。
本実施の形態２では、第４のベース板１２を用いることなく、パワーモジュールの小型化を図る。

図６は、本発明の実施の形態２に係るパワーモジュールを示す平面図である。
図において、第１のサージ電圧吸収素子３は上面に２つの上部電極３１ａ，３１ｂを有する積層セラミックコンデンサであり、第１のベース板９に接続部材を介して搭載されている。第２のサージ電圧吸収素子４は上面に２つの上部電極４１ａ，４１ｂを有する積層セラミックコンデンサであり、第３のベース板１１に接続部材を介して搭載されている。
第１のサージ電圧吸収素子３の一方の上部電極３１ａと第２のサージ電圧吸収素子４の一方の上部電極４１ａがワイヤ１６にて接続されている。また、第１のサージ電圧吸収素子３の他方の上部電極３１ｂがワイヤ１６にて第１のベース板９に電気的に接続され、第２のサージ電圧吸収素子４の他方の上部電極４１ｂがワイヤ１６にて第３のベース板１１に電気的に接続されている。

他の構成、接続方法は実施の形態１と同様である。図２中（ａ）の第４のベース板１２を省略できるということは、第４のベース板１２の周囲に形成されている第１のベース板９及び第３のベース板１１と離間するスペースも不要となる。従って、第１のサージ電圧吸収素子３および第２のサージ電圧吸収素子４を第４のベース板１２からそれぞれ第１のベース板９、第３のベース板１１に搭載することになるが、全体のレイアウトを見直せば、図６で示されたレイアウトからさらに小型化が可能となる。

以上、実施の形態２の構成によれば、サージ電圧吸収素子の上面の上部電極からの配線としてワイヤを用いて接合し、特にベース板間を跨いでの配線はワイヤを用いているので、パワーモジュールの樹脂成型時加えられる圧力を緩和することができ、サージ電圧吸収素子が破損する懸念がなくなり、サージ電圧吸収素子であるスナバコンデンサの故障によりＰ側端子とＮ側端子が短絡状態となることを防止できる。さらに、パワー半導体チップ、サージ電圧吸収素子の搭載されるあるいはパワー半導体チップ、サージ電圧吸収素子と接続される各ベース板を一のベース部材から形成したので、スナバコンデンサ基板を準備することなく、部品点数が削減でき、従来例のようにスナバコンデンサ基板のパターン由来のインダクタンスを無くした高周波動作に適したパワーモジュールを得ることができる。
さらに、実施の形態１のサージ電圧吸収素子の搭載された第４のベース板１２を設けないため、モジュールの小型化が可能となる。また、サージ電圧吸収素子をよりパワー半導体チップの近くに配置でき、サージ電圧吸収素子とパワー半導体チップとの間のインダクタンスの低減が可能となる。

実施の形態３．
上記実施の形態２では第２のパワー半導体チップ２と第２のサージ電圧吸収素子４の接続は第３のベース板１１を経由している。本実施の形態３では第２のパワー半導体チップ２と第２のサージ電圧吸収素子４を直接ワイヤ１６にて接続することでインダクタンスを低減可能なパワーモジュールの例について説明する。

図７は、本発明の実施の形態３に係るパワーモジュールを示す平面図である。
図において、第１のサージ電圧吸収素子３は上面に２つの上部電極３１ａ，３１ｂを有する積層セラミックコンデンサであり、第１のベース板９に接続部材を介して搭載されている。第２のサージ電圧吸収素子４は上面に２つの上部電極４１ａ，４１ｂを有する積層セラミックコンデンサであり、第３のベース板１１に接続部材を介して搭載されている。
第１のサージ電圧吸収素子３の一方の上部電極３１ａと第２のサージ電圧吸収素子４の一方の上部電極４１ａがワイヤ１６にて接続されている。また、第１のサージ電圧吸収素子３の他方の上部電極３１ｂがワイヤ１６にて第１のベース板９に接続され、第２のサージ電圧吸収素子４の他方の上部電極４１ｂがワイヤ１６にて第２のベース板１０上の第２のパワー半導体チップ２に接続されている。

他の構成、接続方法は実施の形態２と同様である。
以上、実施の形態３の構成によれば、実施の形態２よる効果に加え、第２のパワー半導体チップ２と第２のサージ電圧吸収素子４を第３のベース板１１を経由せず直接ワイヤ１６にて電気的に接続することにより、第２のパワー半導体チップ２と第２のサージ電圧吸収素子４間のインダクタンスを低減でき、より高周波動作に適したパワーモジュールを得ることができる。

実施の形態４．
実施の形態２、３では第４のベース板１２を省略し、第１のサージ電圧吸収素子３を第１のパワー半導体チップ１の搭載された第１のベース板９に搭載し、第２のサージ電圧吸収素子４を第３のベース板１１に搭載したパワーモジュールの例を示した。本実施の形態４では第４のベース板１２を省略した別の例について説明する。

図８は、この本発明の実施の形態４に係るパワーモジュールを示す平面図である。
図において、第１のサージ電圧吸収素子３は上面に２つの上部電極３１ａ，３１ｂを有する積層セラミックコンデンサであり、第２のサージ電圧吸収素子４は上面に２つの上部電極４１ａ，４１ｂを有する積層セラミックコンデンサであり、共に第１のベース板９に接続部材を介して搭載されている。
第１のサージ電圧吸収素子３の一方の上部電極３１ａと第２のサージ電圧吸収素子４の一方の上部電極４１ａがワイヤ１６にて接続されている。また、第１のサージ電圧吸収素子３の他方の上部電極３１ｂがワイヤ１６にて第１のベース板９に接続され、第２のサージ電圧吸収素子４の他方の上部電極４１ｂがワイヤ１６にて第３のベース板１１に接続されている。

他の構成、接続方法は実施の形態２、３と同様である。
以上、実施の形態４の構成によれば、実施の形態１の効果に加え、実施の形態２と同様、サージ電圧吸収素子の搭載された第４のベース板１２を設けないため、モジュールの小型化が可能となる。また、サージ電圧吸収素子をよりパワー半導体チップの近くに配置でき、サージ電圧吸収素子とパワー半導体チップとの間のインダクタンスの低減が可能となる。

実施の形態５．
上記実施の形態１〜４では、サージ電圧吸収素子として上面にそれぞれ２つの電極を有する積層コンデンサを用いたパワーモジュールの例について説明した。本実施の形態では、サージ電圧吸収素子として上面、下面にそれぞれ１つずつの電極を有する積層コンデンサを用いたパワーモジュールの例について説明する。

図９は、本発明の実施の形態５に係るパワーモジュールの構造を示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＣ−Ｃ線で切断した断面図である。図面間で各部材の寸法は完全に一致していない。また、便宜上、樹脂パッケージ８の封止樹脂は透明化され図示されていない。
図において、樹脂パッケージ８内に、第１のパワー半導体チップ１が搭載された第１のベース板９、第２のパワー半導体チップ２が搭載された第２のベース板１０、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５、及び第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４が搭載された第４のベース板１２が配置され、樹脂により封止されている。

第１のサージ電圧吸収素子３及び第２のサージ電圧吸収素子４は、スナバコンデンサとして積層セラミックコンデンサで構成され、それぞれ上面に上部電極を、第４のベース板１２側の下面にそれぞれ下部電極を有する。すなわち、図９において、第１のサージ電圧吸収素子３は下部電極３２ａ、上部電極３２ｂを備え、第２のサージ電圧吸収素子４は下部電極４２ａ、上部電極４２ｂを備えている。
第１のサージ電圧吸収素子３の上部電極３２ｂがワイヤ１６ｂにより第１のベース板９に接続され、第２のサージ電圧吸収素子４の上部電極４２ｂがワイヤ１６ｃにより第３のベース板１１に接続されている。
図中（ｂ）で示される通り、第１のサージ電圧吸収素子３の下部電極３２ａは導電性の接続部材２０を介して、第４のベース板１２に搭載され、第２のサージ電圧吸収素子４の下部電極４２ａは導電性の接続部材２０を介して、第４のベース板１２に搭載される。そのため、第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４は第４のベース板１２を介して電気的に接続されている。

他の構成、接続方法は実施の形態１と同様である。
本実施の形態５では、実施の形態１と同様に、第４のベース板１２を用いる。しかし、同じ第４のベース板１２に搭載された第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４との接続はワイヤを用いず、第４のベース板１２とそれに接続されたそれぞれの下部電極を介して接続するので、インダクタンスが低減される。
従って、本実施の形態５の構成は、実施の形態１の効果に加え、さらにインダクタンスの低減が図れ、より高周波動作に適したパワーモジュールを得ることができる。

実施の形態６．
上記実施の形態５では実施の形態１と同様に第４のベース板１２を用い、これに第１、第２のサージ電圧吸収素子を搭載したモジュールの例を示したが、第４のベース板１２を設ける分、パワーモジュールが大きくなる。
本実施の形態６では、第４のベース板１２を用いることなく、パワーモジュールの小型化を図る。実施の形態２の上面それぞれ２つの電極を有するサージ電圧吸収素子に代わって、上面、下面にそれぞれ１つずつの電極を有するサージ電圧吸収素子（積層コンデンサ）を用いたパワーモジュールの例に対応する。

図１０は、本発明の実施の形態６に係るパワーモジュールの構造を示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＤ−Ｄ線で切断した断面図である。図面間で各部材の寸法は完全に一致していない。また、便宜上、樹脂パッケージ８の封止樹脂は透明化され図示されていない。
図において、樹脂パッケージ８内に、第１のパワー半導体チップ１及び第１のサージ電圧吸収素子３が搭載された第１のベース板９、第２のパワー半導体チップ２が搭載された第２のベース板１０、第２のサージ電圧吸収素子４が搭載され、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５が配置され、樹脂により封止されている。
第１のサージ電圧吸収素子３は上部電極３３ａ、下部電極３３ｂを備え、第２のサージ電圧吸収素子４は上部電極４３ａ、下部電極４３ｂを備えている。
第１のサージ電圧吸収素子３の下部電極３３ｂは接続部材２０によって第１のベース板９に電気的に接続されており、ワイヤ１６ａにより第１のサージ電圧吸収素子３の上部電極３３ａと第２のサージ電圧吸収素子４の上部電極４３ａとが接続される。第２のサージ電圧吸収素子４の下部電極４３ｂは接続部材２０によって第３のベース板１１に電気的に接続されている。

他の構成、接続方法は実施の形態１と同様である。実施の形態５の図９中（ａ）の第４のベース板１２を省略できるということは、第４のベース板１２の周囲に形成されている第１のベース板９及び第３のベース板１１と離間するスペースも不要となる。従って、第１のサージ電圧吸収素子３および第２のサージ電圧吸収素子４を第４のベース板１２からそれぞれ第１のベース板９、第３のベース板１１に搭載することになるが、全体のレイアウトを見直せば、図１０で示されたレイアウトからさらに小型化が可能となる。

本実施の形態６では、第１のサージ電圧吸収素子３と第１のベース板との接続はワイヤを用いずに下部電極３３ｂを介して電気的に接続され、また、第２のサージ電圧吸収素子４と第３のベース板１１との接続はワイヤを用いずに下部電極４３ｂを介して直接電気的に接続されるので、インダクタンスが低減される。ワイヤ数も実施の形態５の場合より１つ少なくなる。
また、図１０は実施の形態２の図６の第１のサージ電圧吸収素子３及び第２のサージ電圧吸収素子４の２つの上部電極を上面、下面にそれぞれ１つずつの電極としたものに相当し、実施の形態２よりもインダクタンスが低減される。

以上のように、本実施の形態６の構成は、実施の形態１の効果に加え、小型化が図れるだけでなく、さらにインダクタンスの低減が図れ、より高周波動作に適したパワーモジュールを得ることができる。

実施の形態７．
実施の形態１〜４では第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４は、両方とも上面に２つの電極を有する積層セラミックコンデンサである例を、実施の形態５、６では、両方とも上面と下面に電極を有する積層セラミックコンデンサであるモジュールの例について示した。本実施の形態７では、一方が、上面に２つの電極を、他方が上面と下面に電極を有する積層セラミックコンデンサであるパワーモジュールについて説明する。

図１１は、本発明の実施の形態７に係るパワーモジュールの構造を示す図で、図中（ａ）は平面図、図中（ｂ）は（ａ）のＥ−Ｅ線で切断した断面図である。図面間で各部材の寸法は完全に一致していない。また、便宜上、樹脂パッケージ８の封止樹脂は透明化され図示されていない。
図において、樹脂パッケージ８内に、第１のパワー半導体チップ１及び第１のサージ電圧吸収素子３が搭載された第１のベース板９、第２のパワー半導体チップ２が搭載された第２のベース板１０、第２のサージ電圧吸収素子４が搭載され、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５が配置され、樹脂により封止されている。
第１のサージ電圧吸収素子３は上部電極３４ａ、下部電極３４ｂを備え、第２のサージ電圧吸収素子４は２つの上部電極４４ａ、４４ｂを備えている。
第１のサージ電圧吸収素子３の下部電極３４ｂは接続部材２０によって第１のベース板９に電気的に接続されており、ワイヤ１６ａにより第１のサージ電圧吸収素子３の上部電極３４ａと第２のサージ電圧吸収素子４の上部電極４４ａとが接続される。第２のサージ電圧吸収素子４の上部電極４４ｂはワイヤ１６ｇにより第２のベース板１０上の第２のパワー半導体チップ２に接続されている。

他の構成、接続方法は実施の形態６と同様である。本実施の形態７も実施の形態５の図９中（ａ）の第４のベース板１２を省略でき、第４のベース板１２の周囲に形成されている第１のベース板９及び第３のベース板１１と離間するスペースも不要となる。従って、第１のサージ電圧吸収素子３および第２のサージ電圧吸収素子４を第４のベース板１２からそれぞれ第１のベース板９、第３のベース板１１に搭載することになるが、全体のレイアウトを見直せば、図１１で示されたレイアウトからさらに小型化が可能となる。

本実施の形態７では、第１のサージ電圧吸収素子３と第１のベース板９との接続はワイヤを用いずに下部電極３４ｂを介して接続され、また、第２のサージ電圧吸収素子４と第２のパワー半導体チップ２とは第３のベース板１１を経由せずに、直接ワイヤ１６ｇで接続されるので、第２のパワー半導体チップ２と第２のサージ電圧吸収素子４間のインダクタンスを低減できる。また、第１のサージ電圧吸収素子３と第１のベース板９との接続はワイヤを用いずに下部電極３４ｂを介して接続されるので、第１のサージ電圧吸収素子３と第１のベース板９の間のインダクタンスも低減できる。
また、本実施の形態の図１１は実施の形態３の図７において、第１のサージ電圧吸収素子３の２つの上部電極を１つの上部電極、１つの下部電極としたものに相当し、実施の形態３よりもインダクタンスを低減できる。

以上のように、本実施の形態７の構成は、実施の形態１の効果に加え、小型化が図れるだけでなく、さらにインダクタンスの低減が図れ、より高周波動作に適したパワーモジュールを得ることができる。

実施の形態８．
本実施の形態８では、第１のサージ電圧吸収素子３は上面と下面に電極を有する積層セラミックコンデンサであり、第２のサージ電圧吸収素子４は上面に２つの電極を有する積層セラミックコンデンサであるパワーモジュールの例について説明する。これは、実施の形態４の図８において、上面に２つの上部電極を有する第１のサージ電圧吸収素子３を上面と下面に電極を有するものに変更したものに相当する。

図１２は、本発明の実施の形態８に係るパワーモジュールを示す平面図である。
図において、第１のサージ電圧吸収素子３は上部電極３５ａ、下部電極３５ｂ（図示せず）を備え、第２のサージ電圧吸収素子４は２つの上部電極４５ａ、４５ｂを備えている。
第１のサージ電圧吸収素子３の下部電極３５ｂは接続部材２０によって第１のベース板９に電気的に接続されており、ワイヤ１６ａにより第１のサージ電圧吸収素子３の上部電極３５ａと第２のサージ電圧吸収素子４の上部電極４５ａとが接続される。第２のサージ電圧吸収素子４の上部電極４５ｂはワイヤ１６により第３のベース板１１に接続されている。

また、図１３は本発明の実施の形態８に係る別のパワーモジュールを示す平面図である。
図１３では第２のサージ電圧吸収素子４の上部電極４５ｂはワイヤ１６により第２のベース板１０上の第２のパワー半導体チップ２に直接されている。他の構成は図１２と同様である。

図１２、図１３ともに、他の構成、接続方法等は実施の形態４と同様である。
以上、実施の形態８の構成によれば、実施の形態１の効果に加え、サージ電圧吸収素子の搭載された第４のベース板１２を設けないため、モジュールの小型化が可能となる。また、サージ電圧吸収素子をよりパワー半導体チップの近くに配置でき、サージ電圧吸収素子とパワー半導体チップとの間のインダクタンスの低減が可能となる。

実施の形態９．
以上の実施の形態では、第１のベース板９または第３のベース板１１にサージ電圧吸収素子を搭載した例について示したが、第２のベース板１０に搭載してもよい。本実施の形態では第２のサージ電圧吸収素子４を第２のベース板１０に搭載した例について説明する。

図１４は、本発明の実施の形態９に係るパワーモジュールの構造を示す平面図である。
図において、樹脂パッケージ８内に、第１のパワー半導体チップ１及び第１のサージ電圧吸収素子３が搭載された第１のベース板９、第２のパワー半導体チップ２及び第２のサージ電圧吸収素子４が搭載され、第１のパワー半導体チップ１と接続された第２のベース板１０、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５が配置され、樹脂により封止されている。

第１のサージ電圧吸収素子３は上部電極３６ａ、下部電極３６ｂ（図示せず）を備え、第２のサージ電圧吸収素子４は２つの上部電極４６ａ、上部電極４６ｂを備えている。
第１のサージ電圧吸収素子３の下部電極３６ｂ（図示せず）は、導電性の接続部材２０を介して、第１のベース板９に搭載されており、第１のベース板９を介して、第１のサージ電圧吸収素子３と第１のパワー半導体チップ１とが電気的に接続される。第１のサージ電圧吸収素子３の上部電極３６ａはワイヤ１６ａにより第２のサージ電圧吸収素子４の上部電極４６ａと接続されている。
第２のサージ電圧吸収素子４の上部電極４６ｂはワイヤ１６により第２のパワー半導体チップ２と接続される。

他の構成、接続方法は実施の形態１と同様である。
図１４の構成では、第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４とを接続するワイヤが長くなってしまうが、サージ電圧吸収素子をそれぞれパワー半導体チップの近くに配置でき、サージ電圧吸収の効果が上がる。

本実施の形態９では、サージ電圧吸収素子を第２の半導体チップが搭載されているベース板に搭載した例を示した。この構成によると、実施の形態１の効果に加え、実施の形態２と同様に、第４のベース板１２を用いないため、パワーモジュールの小型化に寄与可能となる。

実施の形態１０．
本実施の形態１０では、パワー半導体チップの搭載されていないベース板に２つのサージ電圧吸収素子を搭載した例について説明する。

図１５は、本発明の実施の形態１０に係るパワーモジュールの構造を示す平面図である。
図において、樹脂パッケージ８内に、第１のパワー半導体チップ１が搭載された第１のベース板９、第２のパワー半導体チップ２が搭載され、第１のパワー半導体チップ１と接続された第２のベース板１０、第１のサージ電圧吸収素子３と第２のサージ電圧吸収素子４が搭載され、第２のパワー半導体チップ２と接続された第３のベース板１１、第１のパワー半導体チップ１と接続された制御端子１４、第２のパワー半導体チップ２と接続された制御端子１５、が配置され、樹脂により封止されている。

第１のサージ電圧吸収素子３は２つの上部電極３９ａ，３９ｂを備え、第２のサージ電圧吸収素子４は上部電極４９ａ、下部電極４９ｂ（図示せず）を備えている。
第１のサージ電圧吸収素子３の上部電極３９ｂは、ワイヤ１６により第１のベース板９と接続されており、第１のベース板９を介して、第１のサージ電圧吸収素子３と第１のパワー半導体チップ１とが電気的に接続される。第１のサージ電圧吸収素子３の上部電極３６ａはワイヤ１６ａにより第２のサージ電圧吸収素子４の上部電極４９ａと接続されている。
第２のサージ電圧吸収素子４の下部電極４９ｂは導電性の接続部材２０を介して第３のベース板１１に電気的に接続され、第３のベース板１１を介して第２のパワー半導体チップ２と接続される。
本実施の形態においては、実施の形態１と同様、第１のベース板９の樹脂パッケージ８から外に出ている部分は接続用のＰ側端子５である。第３のベース板１１が樹脂パッケージ８から出ている部分は接続用のＮ側端子６である。第２のベース板１０が樹脂パッケージ８から出ている部分は接続用のＡＣ出力端子７である。

他の構成、接続方法は実施の形態１と同様である。
本実施の形態においても、実施の形態１の効果に加え、実施の形態２と同様に、第４のベース板１２を使用しないので、パワーモジュールの小型化に寄与可能となる。

上記実施の形態２〜４及び６〜１０では、第４のベース板１２を用いない例を示したが、図１の回路関係となるようにすれば、第１のサージ電圧吸収素子３、第２のサージ電圧吸収素子４は第１、第２、第３のベース板の何れに搭載してもよく、両方を同じベース板に搭載することも可能な例も示した。いずれの場合においても、第１のサージ電圧吸収素子３、第２のサージ電圧吸収素子４はそれぞれ少なくとも１つの上部電極を有し、いずれのベース板に搭載されても第１のサージ電圧吸収素子３の上部電極と第２のサージ電圧吸収素子４の上部電極とはワイヤで接合される。
このような構成により従来技術のように異なるベース板間をサージ電圧吸収素子が跨ぐような構成は不要となる。

上記実施の形態においては、サージ電圧吸収素子が２つの例を示したが、３つ直列に接続したものを半導体チップと並列に接続してもよい。また、２つ直列にサージ電圧吸収素子を接続したものを２組以上、半導体チップと並列に接続してもよい。
パワー半導体チップの種類、接続部材、ベース板、ワイヤ及び電極の材料については、実施の形態１で記載したものが適宜他の実施の形態にも適用できることは言うまでもない。

なお、本発明は、その発明の範囲内において、実施の形態を組み合わせたり、適宜、変形、省略したりすることが可能である。

１ 第１のパワー半導体チップ、 ２ 第２のパワー半導体チップ、
３ 第１のサージ電圧吸収素子、 ４ 第２のサージ電圧吸収素子、
５ Ｐ側端子、 ６ Ｎ側端子、 ７ ＡＣ出力端子、 ８ 樹脂パッケージ、
９ 第１のベース板、 １０ 第２のベース板、 １１ 第３のベース板、
１２ 第４のベース板、 １２ａ，１２ｂ 第４のベース板の端部、
１４、１５ 制御端子、
１６，１６ａ，１６ｂ，１６ｃ，１６ｄ、１６ｅ，１６ｆ，１６ｇ，１６ｈ ワイヤ、
１７ タイバー、１８ タイバーカット線、 １９ 抜き加工部、
２０ 接続部材、
３１ａ，３１ｂ，３２ｂ，３３ａ，３４ａ，３５ａ，３６ａ，３９ａ，３９ｂ，４１ａ，４１ｂ，４２ｂ，４３ａ，４４ａ，４４ｂ，４５ａ，４５ｂ，４６ａ，４６ｂ，４９ａ 上部電極、
３２ａ，３３ｂ，３４ｂ，４２ａ，４３ｂ 下部電極、
１００ パワーモジュール。

Claims (15)

1. 第１のパワー半導体チップが搭載された第１のベース板と、
   前記第１のパワー半導体チップと直列に接続される第２のパワー半導体チップが搭載された第２のベース板と、
   前記第２のパワー半導体チップが接続された第３のベース板と、
   直列に接続され、それぞれ上面に上部電極を有する第１のサージ電圧吸収素子と第２のサージ電圧吸収素子とを備え、
   前記直列に接続された前記第１のサージ電圧吸収素子と前記第２のサージ電圧吸収素子が前記直列に接続された第１のパワー半導体チップと前記第２のパワー半導体チップに並列に接続されるように、前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、前記第１のベース板、前記第２のベース板、前記第３のベース板のうち何れかのベース板に搭載され、
   前記第１のサージ電圧吸収素子の電極と前記第２のサージ電圧吸収素子の電極とがワイヤにより接続されたことを特徴とするパワーモジュール。
2. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、それぞれ上面に２つの上部電極を有する積層セラミックコンデンサであることを特徴とする請求項１に記載のパワーモジュール。
3. 前記第１のサージ電圧吸収素子は前記第１のベース板に搭載され、前記第２のサージ電圧吸収素子は前記第３のベース板に搭載され、前記第１のサージ電圧吸収素子の一方の上部電極と前記第２のサージ電圧吸収素子の一方の上部電極とがワイヤにより接続され、前記第１のサージ電圧吸収素子の他方の上部電極がワイヤにより前記第１のベース板に接続され、前記第２のサージ電圧吸収素子の他方の上部電極がワイヤにより第３のベース板に接続されたことを特徴とする請求項２に記載のパワーモジュール。
4. 前記第１のサージ電圧吸収素子は前記第１のベース板に搭載され、前記第２のサージ電圧吸収素子は前記第３のベース板に搭載され、前記第１のサージ電圧吸収素子の一方の上部電極と前記第２のサージ電圧吸収素子の一方の上部電極とがワイヤにより接続され、前記第１のサージ電圧吸収素子の他方の上部電極がワイヤにより前記第１のベース板に接続され、前記第２のサージ電圧吸収素子の他方の上部電極がワイヤにより前記第２のパワー半導体チップに接続されたことを特徴とする請求項２に記載のパワーモジュール。
5. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は前記第１のベース板に搭載され、前記第１のサージ電圧吸収素子の一方の上部電極がワイヤにより前記第１のベース板に接続され、前記第２のサージ電圧吸収素子の一方の上部電極がワイヤにより前記第３のベース板に接続され、前記第１のサージ電圧吸収素子の他方の上部電極と前記第２のサージ電圧吸収素子の他方の上部電極とがワイヤにより接続されたことを特徴とする請求項２に記載のパワーモジュール。
6. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、それぞれ上面に１つの上部電極と下面に１つの下部電極を有する積層セラミックコンデンサであることを特徴とする請求項１に記載のパワーモジュール。
7. 前記第１のサージ電圧吸収素子は前記下部電極を介して第１のベース板に接続され、前記第２のサージ電圧吸収素子は前記下部電極を介して第３のベース板に接続され、前記第１のサージ電圧吸収素子の上部電極と前記第２のサージ電圧吸収素子の上部電極とがワイヤにより接続されたことを特徴とする請求項６に記載のパワーモジュール。
8. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子のうち一方は、上面に１つの上部電極と下面に１つの下部電極を有する積層セラミックコンデンサであり、他方は上面に２つの上部電極を有する積層セラミックコンデンサであることを特徴とする請求項１に記載のパワーモジュール。
9. 前記第１のサージ電圧吸収素子は前記下部電極を介して前記第１のベース板に接続され、前記第２のサージ電圧吸収素子の一方の上部電極がワイヤにより前記第２のパワー半導体チップに接続され、前記第１のサージ電圧吸収素子の上部電極と前記第２のサージ電圧吸収素子の他方の上部電極とがワイヤにより接続されたことを特徴とするに請求項８に記載のパワーモジュール。
10. 前記第１のベース板、前記第２のベース板及び前記第３のベース板は一の板材から抜き加工されたものであることを特徴とする請求項１から９のいずれか１項に記載のパワーモジュール。
11. 第１のパワー半導体チップが搭載された第１のベース板と、
    前記第１のパワー半導体チップと直列に接続される第２のパワー半導体チップが搭載された第２のベース板と、
    前記第２のパワー半導体チップが接続された第３のベース板と、
    直列に接続され、それぞれ上面に少なくとも１つの上部電極を有する第１のサージ電圧吸収素子と第２のサージ電圧吸収素子とが搭載された第４のベース板と備え、
    前記直列に接続された前記第１のサージ電圧吸収素子と前記第２のサージ電圧吸収素子が前記直列に接続された第１のパワー半導体チップと前記第２のパワー半導体チップに並列に接続されるように、
    前記第１のサージ電圧吸収素子の上部電極と前記第１のベース板とがワイヤにより接続され、前記第２のサージ電圧吸収素子の上部電極と前記第３のベース板とがワイヤにより接続されたことを特徴とするパワーモジュール。
12. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、それぞれ上面に２つの上部電極を有する積層セラミックコンデンサであり、前記第１のサージ電圧吸収素子の一方の上部電極と前記第２のサージ電圧吸収素子の一方の上部電極とがワイヤにより接続され、前記第１のサージ電圧吸収素子の他方の上部電極がワイヤにより第１のベース板に接続され、前記第２のサージ電圧吸収素子の他方の上部電極がワイヤにより前記第３のベース板に接続されたことを特徴とする請求項１１に記載のパワーモジュール。
13. 前記第１のサージ電圧吸収素子及び前記第２のサージ電圧吸収素子は、それぞれ上面に１つの上部電極と下面に１つの下部電極を有する積層セラミックコンデンサであり、前記第１のサージ電圧吸収素子と前記第２のサージ電圧吸収素子とが下部電極を介して接続され、前記第１のサージ電圧吸収素子の上部電極がワイヤにより前記第１のベース板に接続され、前記第２のサージ電圧吸収素子の上部電極がワイヤにより前記第３のベース板に接続されたことを特徴とする請求項１１に記載のパワーモジュール。
14. 前記第１のベース板、前記第２のベース板、前記第３のベース板および前記第４のベース板は一の板材から抜き加工されたものであることを特徴とする請求項１１から１３のいずれか１項に記載のパワーモジュール。
15. 前記第１のパワー半導体チップまたは前記第２のパワー半導体チップはワイドバンドギャップ半導体材料を用いたことを特徴とする請求項１から１４のいずれか１項に記載のパワーモジュール。

Images