JP6439982B2 - 撮像装置、電子機器 - Google Patents

Description

本技術は、撮像装置、電子機器に関する。詳しくは、小型化に適した撮像装置、電子機器に関する。

近年の撮像装置には、多画素化、高画質化、高速化が望まれ一方で、さらなる小型化も望まれている。このような要望を満たす撮像装置として、積層型の撮像装置が提案されている（例えば、特許文献１参照）。

積層型の撮像装置は、撮像装置の支持基板の代わりに信号処理回路が形成されたチップを用い、その上に画素部分を重ね合わせる構造とされている。このような構成とすることで、撮像装置を小型化することが提案されている。

特開2009−17720号公報

積層型の撮像装置は、画素が微細化されると、その下型のチップに搭載されている回路も小さくする必要がある。チップに搭載される回路としては、例えば、ＡＤ変換回路がある。このＡＤ変換回路は、トランジスタが多く、小型化が難しいため、複数の画素で１つのＡＤ変換回路を共有することが提案されている。

しかしながら、１つのＡＤ変換回路を複数の画素で共有する構成とした場合、複数の画素からの信号を切り替えながら読み出す制御が行われることになるため、１つのＡＤ変換回路が多くの画素を受け持つと、読み出される画素の時間差が大きくなってしまう。このため、動く物体が撮像された場合、その物体が歪んで撮像されたり、１枚の画像を読み出すのに時間がかかってしまったりといったことが考えられる。

このようなことから、画素の小型化に合わせて、その下側のチップに搭載されているＡＤ変換回路の小型化も望まれている。また、ＡＤ変換回路が受け持つ画素が少なくなることも望まれている。

本技術は、このような状況に鑑みてなされたものであり、積層型の撮像装置を構成し、その撮像装置のさらなる小型化を実現することができるようにするものである。

本技術の一側面の撮像装置は、上基板と下基板が積層され、前記上基板には、画素と、ＡＤＣ（A/D Converter）の一部を構成する前記画素からの信号の電圧と時間的に変動するランプ信号のランプ電圧とを比較する比較部が配置され、前記下基板には、前記ＡＤＣの一部を構成する前記比較部からの比較結果が反転したときのコード値を保持する記憶部が配置され、１画素に１個の前記ＡＤＣが配置され、前記比較部は、前記画素を構成するフローティングディフュージョンと接続されている。

前記比較部は、ゲートに前記画素からの信号の電圧を受け、ソースに前記ランプ電圧を受け、ドレイン電圧を出力するトランジスタで構成され、前記ゲートは、前記フローティングディフュージョンと接続されているようにすることができる。

前記トランジスタをリセットする電圧は、後段の回路の電源電圧より高く設定されているようにすることができる。

前記記憶部の電源電圧は、前記後段の回路の電源電圧よりも低いようにすることができる。

前記上基板の電源電圧の方が、前記下基板の電源電圧よりも高いようにすることができる。

前記上基板には、アナログ回路が配置され、前記下基板には、デジタル回路が配置されるようにすることができる。

前記比較部と前記記憶部は、NMOS（Negative channel Metal Oxide Semiconductor）で構成され、前記比較部と前記記憶部のHigh電源は共通であり、Low電源は異なるようにすることができる。

前記比較部と前記記憶部は、PMOS（Positive channel Metal Oxide Semiconductor）で構成され、前記比較部と前記記憶部のLow電源は共通であり、High電源は異なるようにすることができる。

前記記憶部に含まれるトランジスタのうち、前記比較部からの信号を受けるトランジスタは、高耐圧化されているようにすることができる。

本技術の一側面の電子機器は、上基板と下基板が積層され、前記上基板には、画素と、ＡＤＣ（A/D Converter）の一部を構成する前記画素からの信号の電圧と時間的に変動するランプ信号のランプ電圧とを比較する比較部が配置され、前記下基板には、前記ＡＤＣの一部を構成する前記比較部からの比較結果が反転したときのコード値を保持する記憶部が配置され、１画素に１個の前記ＡＤＣが配置され、前記比較部は、前記画素を構成するフローティングディフュージョンと接続されている撮像装置と、前記撮像装置から出力される信号に対して信号処理を行う信号処理部とを備える。

本技術の一側面の撮像装置においては、上基板と下基板が積層され、上基板には、画素と、ＡＤＣ（A/D Converter）の一部を構成する画素からの信号の電圧と時間的に変動するランプ信号のランプ電圧とを比較する比較部が配置され、下基板には、ＡＤＣの一部を構成する比較部からの比較結果が反転したときのコード値を保持する記憶部が配置され、１画素に１個のＡＤＣが配置され、比較部は、画素を構成するフローティングディフュージョンと接続されている。

本技術の一側面の電子機器においては、前記撮像装置が含まれる構成とされている。

本技術の一側面によれば、積層型の撮像装置を構成することができる。また、その撮像装置のさらなる小型化を実現することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

撮像素子の構成について説明するための図である。 上基板と下基板に配置される回路について説明するための図である。 撮像素子の回路構成を示す図である。 上基板と下基板に配置される回路について説明するための図である。 撮像素子の回路構成を示す図である。 比較トランジスタが反転するタイミングについて説明する図である。 比較トランジスタが反転するタイミングについて説明する図である。 撮像素子の回路構成を示す図である。 読み出し動作について説明するための図である。 読み出し動作について説明するための図である。 撮像素子の回路構成を示す図である。 撮像素子の回路構成を示す図である。 読み出し動作について説明するための図である。 読み出し動作について説明するための図である。 上位と下位のビットの統合について説明するための図である。 上位と下位のビットの統合について説明するための図である。 上位と下位のビットの統合について説明するための図である。 読み出し動作について説明するための図である。 読み出し動作について説明するための図である。 電子機器の構成を示す図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．積層型の撮像装置の構成
２．各層の回路の配置の形態
３．各層の回路の配置の他の形態
４．ラッチ数を低減した構成
５．電子機器
６．記録媒体

＜積層型の撮像装置の構成＞
図１は、本技術が適用される撮像装置の構成を示す図である。本技術は、積層型の撮像装置に適用できる。積層型の撮像装置は、画素の部分の支持基板の代わりに信号処理回路が形成されたチップを用い、その上に画素部分を重ね合わせる構造とされている。このような構成とすることで、撮像装置の小型化が可能となる。

図１に示すように、上基板１０には、画素２１がマトリクス状に配置され、それぞれの画素２１を駆動するための画素駆動回路２２が配置されている。下基板１１には、画素２１に対応する位置に、ＡＤＣ（A/D Converter）３１がマトリクス状に配置されている。図１に示した例では、２×２＝４個の画素を１ブロックとし、１個のＡＤＣ３１は、１ブロック分の４個の画素２１を処理する構成を示している。このような構成の場合、ＡＤＣ３１を並列動作させ、各ＡＤＣ３１は、４個の画素を走査しながらＡＤ変換する。

下基板１１には、出力回路３２、センスアンプ３３、Ｖ走査回路３４、タイミング生成回路３５、およびＤＡＣ（D/A Converter）も搭載されている。ＡＤＣ３１からの出力は、センスアンプ３３と出力回路３２を介して、外部に出力されるように構成されている。画素２１からの読み出しに係わる処理は、画素駆動回路２２とＶ走査回路３４により行われ、タイミング生成回路３５により発生されるタイミングにより制御される。またＤＡＣ３６は、ランプ信号を生成する回路である。

ランプ信号は、ＡＤＣ３１の比較器に供給される信号である。図２を参照し、ＡＤＣ３１の内部構成について説明する。図２は、１ブロック分の画素２１と、ＡＤＣ３１の構成を示すブロック図である。２×２の４画素で構成される１ブロック分の画素２１からの信号は、ＡＤＣ３１の比較器５１で、ランプ信号のランプ電圧と比較される。

ランプ電圧は、所定の電圧から、徐々に小さくなる電圧であり、そのランプ電圧の降下が開始され、画素２１からの信号が横切ったとき（画素２１からの信号の電圧とランプ電圧が同一の電圧になったとき）、比較器５１の出力が反転するように構成されている。比較器５１の出力はラッチ回路５２に入力される。ラッチ回路５２には、その時の時刻を示すコード値が入力され、比較器５１の出力が反転したときのコード値が保持され、その後読み出される構成とされている。

図３に、ＡＤＣ３１を含む撮像装置の回路図を示す。図３では、図１に示した上基板１０と下基板１１にそれぞれ含まれる回路を図示してある。上基板１０には、画素２１が含まれ、その回路は、図３の左部に示すような構成となっている。ここでは、４画素で１つのＦＤ（フローティングディフュージョン）を共有する構成を例にあげて説明する。

光電変換部としてのフォトダイオード（ＰＤ）１０１―１乃至１０１―４は、それぞれ転送トランジスタ（Trf）１０２−１乃至１０２−４に接続されている。以下、フォトダイオード１０１−１乃至１０１−４を個々に区別する必要がない場合、単に、フォトダイオード１０１と記述する。他の部分に関しても同様に記述する。

転送トランジスタ１０２−１乃至１０２−４は、それぞれフローティングディフュージョン（ＦＤ）１０３に接続されている。転送トランジスタ１０２は、フォトダイオード１０１で光電変換され、蓄積された信号電荷を、転送パルスが与えられたタイミングで、フローティングディフュージョン１０３に転送する。

フローティングディフュージョン１０３は、信号電荷を電圧信号に変換する電荷電圧変換部として機能する。リセットトランジスタ（Rst）１０４は、電源電圧Ｖｄｄの画素電源にドレイン電極が、フローティングディフュージョン１０３にソース電極がそれぞれ接続されている。リセットトランジスタ１０４は、フォトダイオード１０１からフローティングディフュージョン１０３への信号電荷の転送に先立って、ゲート電極にリセットパルスＲＳＴを与え、フローティングディフュージョン１０３の電圧をリセット電圧にリセットする。

増幅トランジスタ（Amp）１０５は、フローティングディフュージョン１０３にゲート電極が、電源電圧Ｖｄｄの画素電源にドレイン電極がそれぞれ接続されている。リセットトランジスタ１０４によってリセットされた後のフローティングディフュージョン１０３の電圧をリセットレベルとして出力し、さらに転送トランジスタ１０２によって信号電荷が転送された後のフローティングディフュージョン１０３の電圧を信号レベルとして出力する。

増幅トランジスタ１０５と下基板１１に設けられている負荷ＭＯＳ１２１との組で、ソースフォロアとして動作し、フローティングディフュージョン１０３の電圧を表すアナログ信号を、下基板１１の比較器５１に転送する。

比較器５１は、差動増幅回路で構成することができる。トランジスタ１４１，１４４を有する差動トランジスタ対部と、差動トランジスタ対部の出力負荷となるトランジスタ１４２，１４３を有する電源側に配された負荷トランジスタ対部と、一定の動作電流を供給する接地（ＧＮＤ）側に配された電流源部１４５とを備えている。

トランジスタ１４１，１４４の各ソースが共通に、電流源部１４５のトランジスタのドレインと接続され、トランジスタ１４１，１４４の各ドレイン（出力端子）に負荷トランジスタ対部の対応するトランジスタ１４２，１４３のドレインが接続されている。

差動トランジスタ対部の出力（図示した例ではトランジスタ１４４のドレイン）は、バッファ１４６を経て、十分な増幅がなされた後、ラッチ回路５２に出力されるようになっている。

トランジスタ１４１のゲート（入力端子）には、画素２１から転送されてくる画素信号が供給され、トランジスタ１４４のゲート（入力端子）には、ＤＡＣ３６からランプ信号が供給されるようになっている。

ラッチ回路５２は、１０個のラッチ列１６１−１乃至１６１−１０から構成されている。ラッチ列１６１−１乃至１６１−１０には、それぞれCodeＤ０乃至Ｄ９（以下、コード値Ｄと記述する）が入力される。このコード値Ｄ０乃至Ｄ９は、その時の時刻を示すコード値である。

各ラッチ列１６１は、小型化のために、ダイナミック回路とされている。また各ラッチ列１６１をオン、オブするトランジスタ１７１のゲートには、比較器５１からの出力が入力される。このようなラッチ回路５２においては、比較器５１の出力が反転したときのコード値が保持され、その後読み出され、センスアンプ３３（図１）に出力されるように構成されている。

このような構成においては、上基板１０に画素２１が配置され、下基板１１に回路が配置されている。上基板１０と下基板１１は、例えば、Cu−Cu接合により接合することができる。このCu−Cu接合は、本出願人が先に出願した特開2011−54637号公報で開示されている技術を用いることができる。

上基板１０と下基板１１は、積層されるため、基本的に同程度の大きさであることが好ましい。換言すれば、どちらかの基板が大きければ、その大きさが、上基板１０と下基板１１から構成される撮像装置の大きさの限界となってしまう。

上基板１０に配置される画素２１は、トランジスタが少なく小型化しやすい。下基板１１の例えば、ＡＤＣ３１は、トランジスタが多く小型化しにくい。仮に、上基板１０に配置される画素２１の個数と同数のＡＤＣ３１を、下基板１１に配置した場合、下基板１１は、上基板１０よりも大きくなってしまう可能性が高い。そこで、複数の画素２１で１つのＡＤＣ３１を共有することが考えられる。図１では、４画素で１つのＡＤＣ３１が共有される場合を図示した。

１つのＡＤＣ３１を複数の画素で共有する構成とした場合、複数の画素２１（この場合４個の画素）からの信号を切り替えながら読み出す制御が行われることになるため、１つのＡＤＣ３１が多くの画素を受け持つと、読み出される画素の時間差が大きくなってしまう。このため、例えば動く物体が撮像された場合、その物体が歪んで撮像されたり、１枚の画像を読み出すのに時間がかかってしまったりといったことが考えられる。

このようなことから、画素２１の小型化に合わせて、積層されるチップ（この場合、下基板１１）のＡＤＣ３１の小型化が望まれている。またチップを小型化したときに、ＡＤＣ３１が受け持つ画素が少なくなることも望まれている。

また、図３を参照するに、比較器５１と負荷ＭＯＳ１２１は、アナログ回路であり、その性能はばらつく可能性がある。そのために、トランジスタを小さくたり、電圧を下げたりしたりといったことが難しいという背景もある。ラッチ回路５２は、デジタル回路であるため、小型化や低電圧化することは比較的容易である。

このような小規模なデジタル回路とアナログ回路を、ごく近接した状態で多数配置することで、電源電圧やトランジスタの耐圧をそれぞれ最適化することが難しくなる。また、画素２１と比較器５１は、定常電流を必要とするため、消費電力を下げにくい。また画素２１が電流を流しながら出力するため、熱雑音が発生する。

このように、上基板１０に画素２１を配置し、下基板１１に回路を配置するだけでは、上記したような問題が発生する可能性がある。

＜各層の回路の配置の形態＞
そこで、図４に示すような構成とする。図４に示した構成は、図２に示した構成と対応しており、１ブロック分の画素２１と、ＡＤＣ３１の構成を示すブロック図である。図４に示した構成においては、ＡＤＣ３１を構成する比較器とラッチ回路を上基板１０と下基板１１に分けて配置する。

図２に示した場合と区別するために、上基板１０に配置される比較器は、比較器２０１と符号を変えて説明する。後述するように、ラッチ回路５２は、図２、図３を参照して説明したラッチ回路５２と同様の構成とすることが可能なため、ラッチ回路５２は、符号を変えずに説明を続ける。

図４を参照するに、上基板１０には、画素２１と比較器２０１が配置され、画素２１からの信号とランプ信号とが比較される構成とされている。比較器２０１からの比較結果は、下基板１１に配置されたラッチ回路５２に供給される構成とされている。ラッチ回路５２には、時間情報を表すコード（Code）が供給され、画素２１からの信号をデジタル信号に変換し、後段に出力する。

上基板１０には、比較器２０１の全てを構成する部分が配置されるようにしても良いし、比較器２０１の主要部が配置されるようにしても良い。下基板１１には、上基板１０に配置されたＡＤＣ３１を構成する残りの部分が配置される。

このように、上基板１０に、画素２１と比較器２０１が配置され、下基板１１にラッチ回路５２が配置される。このように、図４に示した撮像装置においては、図２に示したような画素２１とＡＤＣ３１という区切りで上基板１０と下基板１１にそれぞれ画素２１とＡＤＣ３１を配置するではなく、ＡＤＣ３１を分割して、上基板１０と下基板１１にそれぞれ配置した構成となっている。

図５は、図４に対応する撮像装置の回路構成例を示す。図５に示した回路構成例のうち、図３に示した回路構成例と同一の部分には、同一の符号を付し、その説明は省略する。上記したように、画素２１とラッチ回路５２の構成は、図３に示した回路構成と同一であり、比較器２０１に該当する回路部分が異なる。

図３に示した回路構成では、フローティングディフュージョン１０３の電圧信号は、増幅トランジスタ１０５に供給される構成とされているが、図５に示した回路構成では、比較トランジスタ（Ｃｍｐ）２２１に供給されるように構成されている。

すなわち、図５に示した回路構成では、フローティングディフュージョン１０３は、比較トランジスタ（Ｃｍｐ）２２１のゲートに接続される構成となっている。比較トランジスタ２２１は、ソースフォロア動作ではなく、電圧値の比較動作を行う。比較トランジスタ２２１の一方の主電極は、電源電圧ではなく、ランプ（Ramp）信号の配線に接続され、他方の主電極は、信号線(ＳＬ：シグナルライン)を通してバッファ２２４のゲートとつながっている。

ＳＬ２２２は、寄生容量と、構成によっては容量素子を持つ。Ｓｒ２２３は、ＳＬ２２２を所定の電圧、例えば、ここでは３Ｖにリセットするトランジスタであるとして説明を続ける。バッファ２２４からの出力は、例えばCu−Cu接合により接合されている下基板１１のラッチ回路５２に供給される。

下基板１１側は、ラッチ列１６１−１乃至１６１−１０を含むラッチ回路５２が配置されている。バッファ２２４からの出力は、ラッチ回路５２をオン、オフするトランジスタ１８１のゲートに入力される。ラッチ回路２０２の構成は、図３に示したラッチ回路５２の構成と同様であり、同様の処理を行うが、トランジスタ１８１がPMOS（Positive channel Metal Oxide Semiconductor）で構成されている点が異なる。

このように、図５に示した回路構成においては、図３に示した回路構成と比べて、比較器５１の構成が簡略化されている。また負荷ＭＯＳ１２１を省略した構成とされている。図３に示した比較器５１と負荷ＭＯＳ１２１は、アナログ回路であり、その性能にばらつきがある可能性がある。そのために、トランジスタを小さくしたり、電圧を下げたりすることが難しいという背景がある。

しかしながら、図５に示した比較器５１は、差動増幅回路を用いず、比較トランジスタ２２１で構成されているため、その構成は簡略化されたものである。また図５に示した回路構成においては、負荷ＭＯＳ１２１を削除した構成となっている。このような構成とすることで、トランジスタの数を少なくすることが可能となり、比較器２０１の構成を小型化することが可能となる。

ここで、図５に示した回路構成において、フローティングディフュージョン１０３の電圧をデジタル化する仕組みについて説明する。

まず、Ｓｒ２２３にパルスが入力され、ＳＬ２２２が３Ｖにリセットされる。このことにより、バッファ２２４は、Lowレベル(0V)の出力を行う。バッファ２２４からの出力がLowなので、ラッチ列１６１のPMOS（トランジスタ１８１）がオンして、ラッチ列１６１の容量素子に、時間を示すコード値Ｄ０乃至Ｄ９が通る状態となる。

ここで、ランプ電圧を２Ｖから徐々に低くしていくときのランプ電圧とＳＬ２２２のSL信号の変化を図６に示す。ランプ電圧（図中、Rampと記述した実線）が、比較トランジスタ２２１からのチャネル電圧（図中、Ampチャネル電圧と記述した点線）を横切ったとき（時刻Ｔ１）、比較トランジスタ２２１が導通する。

比較トランジスタ２２１が導通すると、ＳＬ２２２の電圧（図中、SLと記述した実線）がランプ電圧と等しくなるよう一気に低下する。その結果、バッファ２２４のPMOSのオンオフ境界を越え、バッファ２２４はHighレベルに反転する。

するとラッチ列１６１のPMOS（トランジスタ１８１）がオフになり、ラッチ容量がコード信号と切り離され、その時点の値（コードＤ０乃至Ｄ９のそれぞれの値）が保持される。このような処理により、フローティングディフュージョン１０３の電圧がデジタル化される。

図７を参照し、再度、ランプ電圧とＳＬ２２２のSL信号の変化について説明する。図７の上図は、比較トランジスタ２２１(Cmp２２１)であり、下図は、ポテンシャルを表す図である。時刻Ｔ０のときのランプ（Ramp）電圧は、２Ｖであり、ＳＬ２２２の電圧は、３Ｖである。図７中下方向がプラス方向である。また、Ampチャネル電圧は、図７ではＶFDと示してある。

時刻Ｔ０からランプ電圧の電圧が徐々に低くなる。時刻Ｔ０’は、
時刻Ｔ０＜時刻Ｔ０’＜時刻Ｔ１
を満たす時刻である。時刻Ｔ０’の時点では、まだランプ電圧が、比較トランジスタ２２１からのチャネル電圧（ＶFD）よりも大きい状態（図７に示した状態ではポテンシャルが低い状態）のため、ＳＬ２２２の電圧は３Ｖのままである。

時刻Ｔ１になると、ランプ電圧とAmpチャネル電圧（ＶFD）が同じ電圧（ポテンシャルの状態が同じ）になる。時刻Ｔ１を超えると、ランプ電圧のポテンシャルがAmpチャネル電圧（ＶFD）のポテンシャルよりも高くなるため、一気に、ＳＬ２２２側に電子が流れ込むことになる。その後、時刻Ｔ２として示したように、ランプ電圧のポテンシャルとＳＬ２２２のポテンシャルは、同じ大きさで上がることになる。換言すれば、ＳＬ２２２の電圧は、ランプ電圧の降下と同じように降下する。

このように、ポテンシャルが変化するため、電圧の関係を示すと図６に示したようになる。比較トランジスタ２２１では、ランプ電圧とAmpチャネル電圧がほぼ同じになるタイミングを検出することができる。ランプ電圧とAmpチャネル電圧がほぼ同じになると、上記したように、比較トランジスタ２２１が導通した状態となり、バッファ２２４のPMOSのオンオフ境界を越え、バッファ２２４はHighレベルに反転する。

このような動作が、全ＡＤＣ３１で同時に行われ、その後、ラッチされている信号が、１行ずつ順番に、センスアンプ３３に読み出される。センスアンプ３３から、出力回路３２を介して出力される。

図４，図５に示した構成、および図６を参照して説明した動作により、比較器２０１のサイズが大幅に小型化される。また比較器２０１のサイズが小さくなると同時に、上基板１０に配置されている。

バッファ２２４の出力で、上基板１０と下基板１１をつなぐことで、上基板１０は３Ｖ系、下基板１１は1.5V系とすることができる。このように、上基板１０と下基板１１をそれぞれ別の電圧で駆動することができるようになることで、上基板１０と下基板１１の電源を分けることができる。また上基板１０と下基板１１の製造プロセスを別々に最適化することが可能となる。

さらに上基板１０はアナログ回路、下基板１１はデジタル回路と振り分けることが可能となり、小さなアナログ回路とデジタル回路が近接して混在することをなくすことが可能となる。その結果、アナログとデジタルの境界領域をなくせることでも小型化することが可能となり、異なる電源が入り乱れて入るような無駄が無くなる点でも小型化することが可能となる。

なお、図５などで1.5Ｖ、2.5Ｖ、３Ｖなどと、具体的な電圧を図示したが、この電圧は一例であり、限定を示す記載ではない。また以下の説明でも、一例として、具体的な電圧をあげて説明を行うが、限定を示す記載ではない。

ところで、Ｓｒ２２３のドレイン側の電源は、バッファ２２４の電源よりも高いことが望ましい。図５では、Ｓｒ２２３の電源は３Ｖ、バッファ２２４の電源は2.5Ｖと例示してある。その理由として、ＳＬ２２２は、フローティングなので、電圧が時間的に変動するが、バッファ２２４の電源よりも高く設定することで、PMOSのオフ状態のマージンを稼ぐことができるようになるからである。

Ｓｒ２２３のゲート電圧を昇圧するか、Ｓｒ２２３をディプレッション型トランジスタとすることで、３Ｖを通す構成としても良い。または、図示はしないが、Ｓｒ２２３を、PMOSトランジスタとして、しきい値を高くするか、オフ時のゲート電圧を昇圧することもできる。

PMOSのオフ状態のマージンを稼ぐ別の方法として、ＳＬ２２２に容量素子をつけると、ＳＬ２２２が暗電流により電圧が変化するのを抑えることができる。

画素２１のリセットドレインの電源と、リセットのしきい値と、比較トランジスタ２２１ののしきい値は、以下の条件を満たすよう設計するのが望ましい。

リセット後のフローティングディフュージョン１０３の電圧は、フォトダイオード１０１から転送される電荷を受けきれる電圧に設計される。またリセット後のフローティングディフュージョン１０３の電圧（比較トランジスタ２２１のゲート電圧）は、ランプ電圧が初期の２Ｖのときに比較トランジスタ２２１をオフできる電圧に設計される。

ラッチ回路５２の電源は、バッファ２２４よりも低いことが望ましい。理由としては、PMOSトランジスタのオフ時に、ラッチ容量とコード（Code）信号を確実に切り離すことができるようにするためである。画素２１のフォトダイオード１０１の面積を最大化したい場合には、ＳＬ２２２で上基板１０と下基板１１を接続し、バッファ２２４とＳｒ２２３を下基板１１に配置するような構成とすることも可能である。

＜各層の回路の配置の他の形態＞
図８に、撮像装置のさらなる小型化を実現するための各層の回路の配置の他の形態の回路構成例を示す。図５と同様の部分には、同一の符号を付し、その説明は適宜省略する。図８に示した回路構成においては、全てがNMOS（Negative channel Metal Oxide Semiconductor）で構成され、動作点が合わせられた構造とされている。

図８に示した回路構成において、上基板１０は、基本的にLow電源が０Ｖ、High電源が３Ｖであり、下基板１１は、基本的にLow電源が1.5Ｖ、High電源が３Ｖとされている。すなわち、上基板１０と下基板１１のHigh電源側が共通電圧となっている構成とされている。

下基板１１の画素２１に対応する部分は、ラッチ回路５２のみとなっている。上基板１０に配置されている回路と、下基板１１に配置されているラッチ回路５２は、全てNMOSから構成されている。全てNMOSで構成することで、図５に示した回路構成では必要とされたバッファ２２４を省略した構成とすることができる。Ｓｒ２２３は、上基板１０に配置されている例を図８では示した。

図８に示した回路高における動作も、図５に示した回路構成の動作と基本的に同様である。まず、Ｓｒ２２３にパルスが入力され、ＳＬ２２２が３Ｖにリセットされる。この状態で、ラッチ列１６１のトランジスタ１８１がオンして、ラッチ列１６１の容量素子に、時間を示すコード値Ｄ０乃至Ｄ９が供給される。

ここに、ランプ電圧を1.5Ｖからだんだん低くしていく。この場合、ランプ電圧は、２Ｖからではなく、1.5Ｖとから開始される点が、図５に示した回路構成のときとは異なる。ランプ電圧が、比較トランジスタ２２１のチャネル電圧を横切ったときから、比較トランジスタ２２１が導通する。そして、ＳＬ２２２の電圧がランプ電圧と等しくなるよう一気に低下して、ラッチ列１６１がオフになり、ラッチ容量がコード信号と切り離され、その時点の値が保持される。

ラッチ列１６１の画素とつながるトランジスタ１７１のゲートのみ、1.5Ｖ(下基板１１のLow電源)よりも低くなるので、確実にオフして信号を保持できる。そのために、ラッチ列１６１に含まれるトランジスタ１７１−１乃至１７１−１０の各ゲートの絶縁膜は厚くして高耐圧化されていることが好ましい。

図８に示した回路構成では、図５に示した回路構成よりも電圧マージンが厳しいが、撮像装置のさらなる小型化を実現できる。

また図３に示した回路構成における増幅トランジスタ１０５は、電流を流しながら信号を出力しているため、消費電力が大きくなってしまうが、図５または図８に示した回路構成によれば、比較トランジスタ２２１からの出力を得るのに定常電流が必要ないので、低消費電力を実現することが可能となる。

また増幅トランジスタ１０５では、電流を流しながら信号を出力しているため、熱雑音が発生する可能性が高いが、図５または図８に示した回路構成によれば、比較トランジスタ２２１は、電流を流していないので、熱雑音が発生しない。よって、熱雑音による影響を低減させることが可能となる。

なおＳＬ（シグナルライン）２２２は、フローティングとなっているが、そうすると欠陥画素では暗電流による電圧変化があるので、ここは微小電流で電源側に引き、フローティングにしないような構成としても良い。

図９、図１０を参照し、読み出しに関する処理について説明を加える。図９、図１０においては、説明の都合上、１画素に１個のＡＤＣ３１が配置されるとして説明する。

本技術を適用することで、ＡＤＣ３１を小型化することが可能となり、１画素に１個のＡＤＣ３１を配置しても、上基板１０と下基板１１のどちらの基板も小型化することが可能となる。よって、１画素に１個のＡＤＣ３１が配置されるような構成とすることも可能である。よってここでは、１画素に１個のＡＤＣ３１が配置されるとして説明を続ける。

また図５または図８を参照して説明したように、ＡＤＣ３１は、分割されて、上基板１０と下基板１１にそれぞれ配置されているが、図９、図１０を参照した説明においては、上基板１０と下基板１１にそれぞれ配置されている部分をまとめてＡＤＣ３１として記載する。

図９、図１０における太枠の矢印は、信号の流れを示している。図９の左側に示した図は、ＡＤ変換が１０ｂｉｔであり、ラッチ列１６１が１０個備えられている場合を示し、右側に示した図は、このような場合における読み出しの順序を示す。

画素２１においては、リセットトランジスタ１０４によるリセット動作と、転送トランジスタ１０２による転送動作とが行われる。リセット動作では、リセットトランジスタ１０４によってリセットされたときのフローティングディフュージョン１０３の電圧がリセット成分（Ｐ相）として画素２１から垂直信号線（不図示）に出力される。

転送動作では、フォトダイオード１０１に蓄積された電荷が転送トランジスタ１０２によって転送されたときのフローティングディフュージョン１０３の電圧が、信号成分（Ｄ相）として垂直信号線に出力される。

このような読み出しが行われるため、図９の右図に示したように、まず、露光が行われ、露光後、フローティングディフュージョン１０３がリセットされ、そのレベルがＡＤ変換される（Ｐ相期間）。Ｐ相期間においてラッチ回路２６１（図５または図８）から出力される値は、ＡＤＣ３１の１行ずつ読み出され、フレームメモリ３０１に格納される。

Ｐ相期間の後、フォトダイオード１０１の光電子がフローティングディフュージョン１０３に転送され、このレベルがＡＤ変換される（Ｄ相期間）。Ｄ相期間において、ラッチ回路２６１（図５または図８）から出力される値は、ＡＤＣ３１の１行ずつ読み出され、減算器３０２に供給される。

減算器３０２は、Ｄ相期間において読み出された値を、フレームメモリ３０１に記憶されているＰ相期間において読み出された値から減算し、信号を得る。このような露光、Ｐ相、Ｄ相は、全画素同時に行われる。

１つのＡＤＣ３１が複数の画素２１に割り当てられている場合、「Ｐ相−読出し−Ｄ相−読出し」は、１画素ずつ順番に行われる。

図１０の左側に示した図は、ＡＤ変換が１０ｂｉｔであり、ラッチ列１６１が２０個備えられている場合を示し、右側に示した図は、このような場合における読み出しの順序を示す図である。ラッチ列１６１が２０個備えられることで、Ｐ相期間の１０ビットの値と、Ｄ相期間の１０ビットの値をそれぞれ保持できる構成となる。

このように、ＡＤＣ３１に、Ｐ相用とＤ相用の両方のラッチを持つ場合、フレームメモリ３０１を削減した構成とすることができ、フレームメモリ３０１にＡＤＣ３１からの値を転送する処理を省略することができる。

図１０に示した構成の場合、露光後、フローティングディフュージョン１０３がリセットされ、そのレベルがＡＤ変換され（Ｐ相期間）、Ｐ相用のラッチに値が保存される。そして、次のタイミングで、フォトダイオード１０１の光電子がフローティングディフュージョン１０３に転送され、このレベルがＡＤ変換され（Ｄ相期間）、Ｄ相用のラッチに保存される。

Ｐ相用のラッチとＤ相用のラッチにそれぞれ保存された値は、ＡＤＣ３１の１行ずつ読み出され、減算器３１１で減算され、信号が出力される。

このようにしてＡＤＣ３１からの読み出しが行われる。なお、撮像装置、フレームメモリ３０１、減算器３０２（または３１１）は、一体化されていても良いし、別チップとなっていても良い。

上述した実施の形態においては、画素２１とＡＤＣ３１について主に説明を加えたが、ＡＤＣ３１以外の回路が入っていても良く、例えばラッチされたデータに対するデジタル処理が入っていてもよい。

なお、上述した実施の形態において、NMOSとPMOSを全て入れ替えた構成とすることも可能である。そして、そのような構成にした場合、電圧を逆にすることで動作させることができる。

＜ラッチ数を低減した構成＞
上記した実施の形態においては、ＡＤＣ３１に含まれる比較器２０１とラッチ回路５２とを上基板１０と下基板１１にそれぞれ配置し、比較器２０１の構成を、例えば、比較トランジスタ２２１を用いて構成する場合を例にあげて説明した。

次に、ラッチ回路５２のラッチ列１６１の数を削減することで、ラッチ回路５２の小型化を実現することについて説明する。

図１１は、撮像装置の回路構成を示す図である。図３に示した撮像装置の回路構成と、図１１に示した回路構成を比較するに、ラッチ回路５２とラッチ回路４０２の構成が異なる。図３に示したラッチ回路５２は、ラッチ列１６１−１乃至１６１−１０の１０個のラッチ列１６１を有するが、図１１に示したラッチ回路４０２は、ラッチ列１６１−１乃至１６１−５の５個のラッチ列１６１を有する点が異なる。

この場合、ラッチ列１６１の数が、１０個から５個の半分にされている例を示した。このように、ラッチ列１６１の数を少なくした場合であっても、以下に説明するような処理を行うことで、ラッチ列１６１を１０個備えている場合と同じく、１０ビットの値を得ることができる。

図１１に示した回路構成例は、図３に示した回路構成に対して、ラッチ列１６１を少なくした例を示したが、図５または図８に示した回路構成に対して、ラッチ列１６１を少なくした回路構成とすることも可能である。図１２は、図５に示した回路構成に対して、ラッチ列１６１を少なくした回路構成を示す図である。

図５に示した撮像装置の回路構成と、図１２に示した回路構成を比較するに、ラッチ回路２０２とラッチ回路４０２の構成が異なる。図５に示したラッチ回路２０２は、ラッチ列１６１−１乃至１６１−１０の１０個のラッチ列１６１を有するが、図１２に示したラッチ回路４０２は、ラッチ列１６１−１乃至１６１−５の５個のラッチ列１６１を有する点が異なる。

図８に示した撮像装置の回路構成においても、図示はしないが、以下の処理を適用することで、ラッチ回路２０２に含まれるラッチ列１６１の数を削減することが可能である。

ラッチ回路４０２以外の構成は、図３、図５、または図８に示した回路構成と同様な構成とすることができ、同様な構成の部分に関しては、説明が重複するため、以下の説明では適宜省略する。以下の説明では、図１１に示した回路構成を用いて説明を続ける。

図１１に示した回路構成の場合、比較器５１からの出力が、ラッチ回路４０２をオン、オフするトランジスタ１７１のゲートに入力される。ラッチ回路４０２には、５個のラッチ列１６１−１乃至１６１−５が含まれるため、５ビットあり、電圧がHighかLowのコード値Ｄ０乃至Ｄ４が入力される。

比較器５１の出力がHighのときは、ラッチ回路４０２がオンの状態となり、コード値Ｄ０乃至Ｄ４がラッチ容量に入り、Lowのときは、ラッチ回路４０２がオフの状態となり、コード値Ｄ０乃至Ｄ４は、ラッチ容量に入らない。ラッチ容量の電圧のHigh/Lowは、下の出力段４０１によって、Out Ｄ０乃至Ｄ４（以下、出力Ｄ０乃至Ｄ４と記述する）として次段のセンスアンプ３３（図１）へ出力される。

このような構成においても、基本的な動作は上述した場合と同様である。すなわち、比較器５１には、図１３のＡに示すようなランプ信号が入力される。ランプ信号（Rampと表記した実線）は、時間経過と共に、その電圧が徐々に低下する信号である。

比較器５１に入力されるランプ信号のランプ電圧が、画素２１側からシグナルラインを介して入力される信号の電圧（図１３のＡにおいて、信号レベルと表記した点線）よりも高い場合、比較器５１からの出力はHighとなり、ラッチ回路４０２がオンの状態となる。ラッチ回路４０２がオンの状態のときには、ラッチ容量には、時間とともにカウントアップするコード値Ｄ０乃至Ｄ４が、ラッチ列１６１−１乃至１６１−４のそれぞれに供給される。

そしてランプ電圧がだんだん低くなり、シグナルラインの電圧よりも低くなったところで比較器５１の出力が反転し、ラッチ回路４０２がオフの状態となる。オフの状態となったときのコード値がラッチ容量に保持される。これにより、画素２１の出力がデジタル化される。

このようにラッチ回路４０２での処理が行われる。ここで、再度、図３を参照する。図３に示したラッチ回路５２のように、ラッチ列１６１−１乃至１６１−１０の１０個のラッチが備えられていた場合、図１３のＢに示すように、“0000000000”乃至“1111111111”の１０ビットの値が出力される。

すなわち、ラッチ列１６１が１０個あり、図１３のＡのように、ランプ電圧と画素からの信号が比較されながら、１０bitのラッチには、“0000000000”から“1111111111”までカウントアップするコード値Ｄ０乃至Ｄ９が入力される。ランプ電圧と信号電圧の上下関係が反転した時に、ラッチがコード値から切り離され、その値が保持すされるため、この保持された値を読み出せば、信号レベルが分かるように構成されている。

これに対して、ラッチ回路４０２は、ラッチ回路５２と異なり、ラッチ列１６１の数が半分の５個だけ備えられた構成とされている。よって、図１３のＡに示したランプ信号を適用し、上記した場合と同様に処理すると、５ビットの値が得られ、１０ビットの値は得られない。そこで、図１４のＡに示すようなランプ信号を用いる。

図１４のＡに示したランプ信号は、１０ビットの値を得るために、２回のランプが入る信号である。ここでは、時刻Ｔ０から時刻Ｔ１までのランプ信号を１回目のランプと記述し、時刻Ｔ２から時刻Ｔ３までのランプ信号を２回目のランプと記述する。

時刻Ｔ１から時刻Ｔ２の間に出される１回目のランプは、コード値として、下位５bitが入り、下位５ビットの出力値を得るためのランプである。下位５bitなので、図１４のＢに示すように、コード値は“00000”から“11111”までが３２回繰り返され、その間のどこかでランプ電圧と信号の電圧の上下関係が反転し、そのときのコード値が、ラッチに保持される。その後、時刻Ｔ１から時刻Ｔ２の間に、下位５bitが外部に読み出される。

時刻Ｔ１から時刻Ｔ２までの時間は、１回目のランプから２回目のランプに切り替わるための時間であり、この時間に、下位５ビットの値が、ラッチ回路４０２から読み出される。

その後、時刻Ｔ２から時刻Ｔ３の間に、２回目のランプが入れられる。２回目のランプは、コード値として、上位５bitが、３２倍のゆっくりとした周期で“00000”から“11111”までカウントアップされる。その間のどこかでランプ電圧と信号の電圧の上下関係が反転し、そのときのコード値が、ラッチに保持される。その後、上位５bitが外部に読み出される。

このように、２回のランプが入れられ、それぞれのランプで得られる５ビットの値を下位の５ビット、および上位の５ビットとすることで、１０ビットの値が取得される。また１回目のランプの周期と２回目のランプの周期は異なり、上位ビットを取得するときのランプは、下位ビットを取得するときのランプよりもゆっくりとした周期とされる。ここでは、３２倍の周期である場合を例示した。

図１５に一例を示す。図１５に示した例では、１回目のランプで“010110”という下位５ビットの値が取得され、２回目のランプで“10001”という上位５ビットの値が取得された例である。下位５ビットと上位５ビットを組み合わせることで、“1000101110”という１０ビットのデジタル値が完成される。

このように、２回のランプを有するランプ信号を用い、下位５ビットと上位５ビットをそれぞれ取得するようにすることで、５個のラッチ列１６１を有するラッチ回路４０２であっても、１０ビットの出力値を得ることができる。

なお、上記した説明では、２回目のランプは、上位５ビットのコード値を３２倍の周期で入れるとしたが、ランプ信号の傾きを３２倍としてコード値の周期を変えないことも可能である。精度優先のときは前者、速度優先のときは後者が良い。

また、上記した説明では、１回目のランプで下位ビットが決定され、２回目のランプで上位ビットが決定されるとしたが、１回目のランプで上位ビットが決定され、２回目のランプで下位ビットが決定されるようにしても良い。

しかしながら、上記したように、１回目のランプで下位ビットが決定され、２回目のランプで上位ビットが決定されるようにした方が好ましいと考えられる。その理由として、画素２１からの信号が、暗電流等での影響で少しずつ変動する可能性があり、下位ビットを早く決めてしまうほうが良いと考えられるからである。

ところで、１０ビットの値を得るために、２回のランプを入れるが、１回目のランプと２回目のランプとでは時間差がある。１回目のランプから２回目のランプまでの間に、画素２１の信号が動く可能性がある。このことについて、図１６を参照して説明する。

１回目のランプのときに、画素２１の信号は、“0000100000”であったとする。１回目のランプのときは、下位の５ビットが取得されるため、この場合、“00000”が取得される。２回目のランプのときも、本来なら、画素２１の信号は、“0000100000”であり、上位の５ビットの“00001”が取得される。

しかしながら、何らかの影響により、２回目のランプのときに、画素２１の信号が、“0000011111”に少し動いてしまった場合、上位の５ビットの“00000”が取得されることになる。よって、この場合、図１６に示したように、最終的に取得される値は、“0000000000”となる。本来なら、“0000100000”という値が取得されるときに、“0000000000”という異なる値が取得されてしまう可能性がある。

この場合、１回目のランプと２回目のランプまでの間に、画素２１の信号が、１０進法では３２から３１に１だけ変わっただけであり、２進法でも、“0000000000”から“0000011111”に変わっただけである。しかしながら、２回のランプを入れ、５ビットずつ取得されるようにした場合、上記したように、“0000100000”が取得されるべきときに、“0000000000”という値が取得されてしまう可能性がある。この場合、１０進法で表せば、本来３２という値が取得されるときに、０が取得されてしまうことを意味する。

このように、６ビット目に影響するように画素信号が動いた場合、信号はわずかしか変化していないにも係わらず、ＡＤ変換の結果は、全く違う値となる現象が起こる可能性がある。このような値が大きく変化してしまうようなことがないように、以下のような対策を行うことも可能である。

まず対策１として、コード値としてグレイコードを用いることができる。グレイコードは、ある値から隣接した値に変化する際に、常に１ビットしか変化しないという点が利用されるコードである。

グレイコードならば、下位５ビットが“00000”のところの前後では、その直上の桁は変化しないので上記のような大きく値が変化してしまうといったようなことが発生する可能性は低くなる。６桁目に桁上りするところを考えると、…10001、10000、110000、110001、…となっており、桁上りの前後で下位５桁が対称になっているので、６桁目が変わってもバイナリコードの場合のように全く違う値となることはない。

例えば、１回目のランプのとき“0000110000”で、下位５ビットとして“10000”が取得され、２回目のランプのとき、仮に信号の値が１だけ下がった“0000010000”に変化してしまい、上位５ビットが“00000”になると、組み合わせて“0000010000”となり、ＡＤ変換の結果は、１下がった値になる。

また例えば、１回目のランプで、“0000110001”で、下位５ビットとして“10001”が取得され、２回目のランプのとき、信号の値が２だけ下がり、上位５ビットとして“00000”が取得されると、組み合わせて“0000010001”となり、ＡＤ変換の結果は３下がった値となる。

画素値が逆に大きくなって桁上りする場合も同様で、グレイコードでは、バイナリコードのように、画素の信号変化は小さいのに、ＡＤ変換の結果がかけ離れた値になることはない。

なお、全ビットをグレイコードとしても良いが、画素信号の変動値やノイズ等を考慮して、変化しうる範囲の下位ビットがグレイコード、それより上はバイナリコードといったように、グレイコードとバイナリコードを併用することも可能である。

グレイコードでも、６桁目の桁上り、桁下りをまたいで画素信号が動くと、ＡＤ変換の結果が真の値と一致しない。対策２として、バイナリコードで、１回目のランプのときに得られた値と２回目のランプで得られた値のうちの１つの桁を共用することで解決することができる。

１回目のランプのときには、下位５桁を変換することは、上述してきた場合と同じである。２回目は、第５桁〜第９桁をコード値として入れる。この結果、１０ビットではなく、９ビットのＡＤ変換となる。２回目の第５桁が１回目の値と異なっていた場合、第１回目の値を採用し、第６桁と合わせて修正する。

例えば、図１７に示すように、１回目のランプのときの信号が“0000100000”で下位５桁が“00000”、２回目のランプのときの信号が“0000011111”に変化してしまい、その結果、上位桁として“00001”が取得された場合を考える。この場合、図１７の左図において、楕円で囲んだ部分、すなわち１回目のランプ時に取得された１桁目の“０”と、２回目のランプ時に取得された５桁目の“１”が、本来同一の値になるべきであるが、異なる。

このような場合、１回目のランプ時に取得された値を参照して、繰り下がりによると判定し、上位５桁を“00010”に修正し、最終的な結果として、“000010000”が取得されるようにする。

１回目のランプ時に取得された値が、“11111”等で、２回目のランプ時に取得された値が、“****0”であった場合、繰り上がったと判定することができる。すなわち、１回目の第４桁が０の場合は繰り下がった、１の場合は繰り上がったと判定すれば良い。このように、共用されたビットの一つ下位のビットの値により、デジタル信号を補正するように構成することも可能である。

共有桁とその１つ下の桁がバイナリコードならば、他の桁はグレイコードでもよい。

このように、ラッチ回路４０２のビット数を少なくしても、２度のランプを入れることで、１０ビット（または９ビット）の値を作り出すことができる。このような場合も、画素２１は、リセットレベルと信号レベルを出力する。リセットレベルは、その画素のその時点の基準電圧である。信号レベルとリセットレベルの差が、真の信号値となる。対応する動作を図１８に示す。

リセットレベル、信号レベルとも、上記説明したように、２回ずつランプを入れてＡＤ変換される。図１８を参照するに、時間Ｔ１１において、リセットレベルに対する１回目のランプが入れられ、その次の時間Ｔ１２において、リセットレベルに対する２回目のランプが入れられる。

その次の時間Ｔ１３において、信号レベルに対する１回目のランプが入れられ、時間Ｔ１４において、信号レベルに対する２回目のランプが入れられる。このように、リセットレベル下位５ビット→上位５ビット→信号レベル下位５ビット→上位５ビットの順番でデジタル値が出力される。

これらのデジタル信号は、図９を参照して説明した場合と同じく、次段のフレームメモリ３０１に記憶される。最後に信号レベルの上位５ビットが出てきた段階で、信号レベルからリセットレベルの減算が減算器３０２において行われる。撮像装置とフレームメモリ３０１や減算器３０２は、別の半導体素子となっていても良いし、一体化されていても良い。

図１９は、２回のランプを入れることで、１０ビットの出力値を作り出すときのＡＤＣ３１の動作について説明するための図である。露光後、画素２１のフローティングディフュージョン１０３がリセットされ、そのレベルがＡＤ変換される（Ｐ相期間）。Ｐ相１は、下位５ビットの変換と、それをセンスアンプ３３に出力する期間である。Ｐ相２は上位５ビットの変換と、それをセンスアンプ３３に出力する期間である。

Ｐ相２の出力が終了後、フォトダイオード１０１の光電子がフローティングディフュージョン１０３に転送される。そして同様に２回の変換と出力が繰り返される。Ｐ相１，Ｐ相２、Ｄ相１、Ｄ相２のそれぞれの変換は、全ＡＤＣ３１が並列に動作することで行われる。センスアンプ３３への出力は、ＡＤＣ３１を１行ずつ走査しながら行われる。複数の画素２１に１個のＡＤＣ３１が対応する場合は、１画素ずつ順番に選択されて、この動作が繰り返される。

リセットレベルは狭い範囲に分布するので、図１８に示したように、対応するランプ信号は短くて良い。すなわち、図１８に示したように、リセットレベルの検出時のランプ信号の電圧の変動幅は、信号レベルの検出時のランプ信号の電圧の変動幅よりも小さくて良い。また、リセットレベルの検出時のランプ信号の周期は、信号レベルの検出時のランプ信号の周期よりも短くて良い。

信号レベルを含めた４回のランプで、この範囲だけランプを直線にしておき、信号値の大きいところに相当するところは、ランプの傾きを急にするか、コード値のカウントアップの速度を落とすことで、高輝度側のＡＤ変換の刻みを広くし、データ量を落とすことができる。

すなわち、信号レベルの高輝度側の信号を取得するときのランプ信号の電圧変化は、低輝度側の信号を取得するときのランプ信号の電圧変化よりも急である信号が用いられるようにしても良い。または、信号レベルの高輝度側の信号を取得するときのラッチ回路４０２へのコード値Ｄの供給の速度は、低輝度側の信号を取得するときのラッチ回路４０２へのコード値Ｄの供給の速度よりも遅いようにしても良い。このようにすることで、データ量を落とすことが可能となる。

このようにした場合、減算器３０２でリセットレベル値を参照して折れ曲がり点との差を計算し、それによって、高輝度側の値を修正することで、減算後正しい値を得ることができる。折れ曲がり点とは、ランプ信号の電圧変化が急になった時点、またはコード値の供給の速度が変化した時点のことである。リセットレベルは狭い範囲に分布するので、その範囲がＤ相の1/32以下の範囲に収まるならば、リセットレベルを１回のランプで済ませることも可能である。

ところで、上述した実施の形態においては、１０個のラッチ列１６１−１乃至１６１−１０を含むラッチ回路５２が用いられるときには、１回のランプが入れられ、５個のラッチ列１６１−１乃至１６１−５を含むラッチ回路４０２が用いられるときには、２回のランプが入れられるとして説明した。

このラッチ列の個数とランプを入れる回数は、このような組み合わせに限定を示す記載ではなく、一例を示したものである。例えば、３個のラッチ列を有し、３回のランプが入れられるようにし、９ビットの出力値が得られるように構成することも可能である。

また例えば、３回のランプが入られる場合、上位ビット、下位ビット、および上位ビットと下位ビットの間の中位ビットがそれぞれ取得されるようにし、上位ビット、中位ビット、および下位ビットの組み合わせによりデジタル値が生成されるようにしても良い。

このようなことを考慮すると、例えば、ビット数分だけ、ランプを入れることも考えられる。本技術を適用し、ビット数分だけ、ランプを複数回入れるようにした場合も、スロープ型ＡＤＣの動作となっており、仮に、bit数分だけの回数を入れる場合にまで拡張したとしても、どのランプも、スロープ型のＡＤＣと同様に掃引する。ランプ波形は、各回同じもので良いため、再現性が良い。よって、ＡＤ変換の精度を、高い状態で保つことができる。

よって、ビット数分だけ、ランプを入れるようにしても、本技術によれば、精度の高いＡＤ変換を行うことが可能となる。

本技術によれば、固体撮像素子の小型化ができる。また少ない個数の画素で１個のＡＤＣを持てるので、処理を高速化できる。また撮像される物体が動きのある物体であっても、歪み少ない状態での撮像が可能となる。

また低消費電力な構成とすることができる。また、小規模なアナログ回路とデジタル回路の混在を避け、上基板と下基板で別々に電圧や製造プロセスを最適化できるようになる。

＜電子機器＞
本開示は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

図２０は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図２０に示すように、本開示の撮像装置５００は、レンズ群５０１等を含む光学系、撮像素子５０２、カメラ信号処理部であるＤＳＰ回路５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、操作系５０７、及び、電源系５０８等を有している。

そして、ＤＳＰ回路５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、操作系５０７、及び、電源系５０８がバスライン５０９を介して相互に接続された構成となっている。ＣＰＵ５１０は、撮像装置５００内の各部を制御する。

レンズ群５０１は、被写体からの入射光（像光）を取り込んで撮像素子５０２の撮像面上に結像する。撮像素子５０２は、レンズ群５０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子５０２として、先述した実施形態に係る固体撮像素子を用いることができる。

表示装置５０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子５０２で撮像された動画または静止画を表示する。記録装置５０６は、撮像素子５０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系５０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５０８は、ＤＳＰ回路５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、及び、操作系５０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このような撮像装置５００は、ビデオカメラやデジタルスチルカメラ、さらには、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置５００において、撮像素子５０２として先述した実施形態に係る撮像装置を用いることができる。

＜記録媒体について＞
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。

例えば、図２０に示した撮像装置５００において、ＣＰＵ５１０が、例えば、記録装置５０６に記録されているプログラムを、ロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（ＣＰＵ５１０）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア(不図示)に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。

撮像装置５００（コンピュータ）では、プログラムは、リムーバブルメディアをドライブ(不図示)に装着することにより、バスライン５０９介して、記録装置５０６にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部で受信し、記録装置５０６にインストールすることができる。その他、プログラムは、記録装置５０６に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

１０ 上基板， １１ 下基板， ２１ 画素， ３１ ＡＤＣ，５１ 比較器， ５２ ラッチ回路， １６１ ラッチ列， ２２１ 比較トランジスタ， ２６１ ラッチ回路， ４０２ ラッチ回路

Claims (10)

1. 上基板と下基板が積層され、
   前記上基板には、画素と、ＡＤＣ（A/D Converter）の一部を構成する前記画素からの信号の電圧と時間的に変動するランプ信号のランプ電圧とを比較する比較部が配置され、
   前記下基板には、前記ＡＤＣの一部を構成する前記比較部からの比較結果が反転したときのコード値を保持する記憶部が配置され、
   １画素に１個の前記ＡＤＣが配置され、
   前記比較部は、前記画素を構成するフローティングディフュージョンと接続されている
   撮像装置。
2. 前記比較部は、ゲートに前記画素からの信号の電圧を受け、ソースに前記ランプ電圧を受け、ドレイン電圧を出力するトランジスタで構成され、
   前記ゲートは、前記フローティングディフュージョンと接続されている
   請求項１に記載の撮像装置。
3. 前記トランジスタをリセットする電圧は、後段の回路の電源電圧より高く設定されている
   請求項２に記載の撮像装置。
4. 前記記憶部の電源電圧は、前記後段の回路の電源電圧よりも低い
   請求項３に記載の撮像装置。
5. 前記上基板の電源電圧の方が、前記下基板の電源電圧よりも高い
   請求項１乃至４のいずれかに記載の撮像装置。
6. 前記上基板には、アナログ回路が配置され、前記下基板には、デジタル回路が配置される
   請求項１乃至５のいずれかに記載の撮像装置。
7. 前記比較部と前記記憶部は、NMOS（Negative channel Metal Oxide Semiconductor）で構成され、
   前記比較部と前記記憶部のHigh電源は共通であり、Low電源は異なる
   請求項１乃至６のいずれかに記載の撮像装置。
8. 前記比較部と前記記憶部は、PMOS（Positive channel Metal Oxide Semiconductor）で構成され、
   前記比較部と前記記憶部のLow電源は共通であり、High電源は異なる
   請求項１乃至６のいずれかに記載の撮像装置。
9. 前記記憶部に含まれるトランジスタのうち、前記比較部からの信号を受けるトランジスタは、高耐圧化されている
   請求項１乃至８のいずれかに記載の撮像装置。
10. 上基板と下基板が積層され、
    前記上基板には、画素と、ＡＤＣ（A/D Converter）の一部を構成する前記画素からの信号の電圧と時間的に変動するランプ信号のランプ電圧とを比較する比較部が配置され、
    前記下基板には、前記ＡＤＣの一部を構成する前記比較部からの比較結果が反転したときのコード値を保持する記憶部が配置され、
    １画素に１個の前記ＡＤＣが配置され、
    前記比較部は、前記画素を構成するフローティングディフュージョンと接続されている撮像装置と、
    前記撮像装置から出力される信号に対して信号処理を行う信号処理部と
    を備える電子機器。

Images