JP6415574B2 - 電子製品中のダイボンディングプロセス - Google Patents

電子製品中のダイボンディングプロセス Download PDF

Info

Publication number
JP6415574B2
JP6415574B2 JP2016543062A JP2016543062A JP6415574B2 JP 6415574 B2 JP6415574 B2 JP 6415574B2 JP 2016543062 A JP2016543062 A JP 2016543062A JP 2016543062 A JP2016543062 A JP 2016543062A JP 6415574 B2 JP6415574 B2 JP 6415574B2
Authority
JP
Japan
Prior art keywords
die
resin
curing agent
epoxy
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016543062A
Other languages
English (en)
Other versions
JP2017502521A (ja
Inventor
チャンジン チェン、
チャンジン チェン、
ジエ シェン、
ジエ シェン、
ワンシェン ファン、
ワンシェン ファン、
ジン ジョウ、
ジン ジョウ、
スアン ホン、
スアン ホン、
チージュオ ジュオ、
チージュオ ジュオ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henkel AG and Co KGaA
Original Assignee
Henkel AG and Co KGaA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel AG and Co KGaA filed Critical Henkel AG and Co KGaA
Publication of JP2017502521A publication Critical patent/JP2017502521A/ja
Application granted granted Critical
Publication of JP6415574B2 publication Critical patent/JP6415574B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子製品におけるダイボンディングのための方法に関し、特に、埋め込みマルチメディアカードなどのメモリカードにおけるダイボンディング方法に関する。
メモリカード等の電子製品は、高いターンオーバーを経験している。例えば埋め込みマルチメディアカード（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ；簡潔に「ｅＭＭＣ」）を例にとると、ｅＭＭＣは、マルチメディアカードから埋め込みメモリのために拡張されたものであり、それは、短時間で市場投入が可能なエレガントで高度のモバイルデザインへのスムーズな道すじのための主要な処方である。ｅＭＭＣ開発の現在の傾向は、省スペース化、最小化および多機能化の目的のために、コントローラダイが基板の方向にメモリの下に移動していることであり、これは、マザーメモリダイが、コントローラダイまたは他の類似の部品の上面に、事前に取り付けられる必要があることを意味する。
この変更のための既存のソリューションは、メモリダイを貼りつけるためのＦＯＤ（ｆｉｌｍ ｏｖｅｒ ｄｉｅ；ダイの上に膜）を使用することである。この種のＦＯＤ材料の市販製品が既に存在する。しかし、コントローラダイとメモリダイが大きくなると（それは、メモリデバイスのトレンドの一つであるが）、基板およびメモリダイの両方が非常に薄く、高い応力を受けることができないので、深刻な反りの問題が生じる。一方、ＦＯＤのためのコストは、多くのメモリデバイスのプレーヤーにとって許容できないほど非常に高い。種々の開発が試みられた。代替案１は、スペーサーダイを使用して下部（ボトム）メモリダイを基板に接着し、次いで標準スタックダイボンディング、ワイヤボンディング、そしてモールディングを行うことである。このソリューションは、ＦＯＤより安価であるが、ワイヤボンディング時のダイクラックの危険性が高く、収率がかなり低い。代替案２は、標準的なモールディングプロセスを使用し、コントローラダイおよび／または他の同様の構成要素をモールドし、次いで、標準的なスタックダイボンディング、ワイヤボンディング、そしてモールディングを行うことである。上記の代替ソリューションの両方において、通常、メモリダイを取り付けるために、総材料費を増加させる余分なフィルム材料が必要とされ、そして、通常、フィルムとモールディング材料との密着性は非常に限られている。このように、上記の解決策の両方とも、ダイクラックの問題、層間剥離、高反りや低収量のため、あまりポジティブなものとは考えられていない。
ダムおよびフィル（ｆｉｌｌ；充填）材料は、接着剤の分野において周知であり、しばらくの間、電子製品のパッケージに適用されてきた。しかしながら従来技術では、ダム及びフィル材料は、中の部品を保護するために、パッケージングに使用されているだけである。パッケージングするために使用することができるだけでなく、さらに、ダイ部品などの電子製品に直接部品を結合するために使用することができるダムおよびフィル材料を開発する試みは今まで存在しなかった。
電子製品、特にメモリカードにおけるダイパッケージングの現在の技術動向を考慮すると、発明の一つの目的は、例えば、ダイボンディングのための簡単で低コストの方法を提供し、反り、低収率、高コストなどの既存のソリューションにおける問題を解決することである。驚くべきことに、本発明者らは、ダム材料及びフィル材料（充填材料）を利用したプロセス（簡単に、Ｄ−Ｆプロセス）、および特定の開口部とペースト材料のセットを有する印刷スチールステンシルを利用した印刷プロセス（簡単に印刷プロセス）が、ダイボンディングにおいてＦＯＤまたは他の代替ソリューションを使用中に頻繁に発生する反り、ダイクラックの問題を解決できることを見いだした。両方のプロセスは、ダイボンディングに良好な接着性及び低い応力／ストリップ反りを達成し、且つ大きなコントローラダイと極薄メモリダイに適した簡単で低コストのプロセスであり。いくつかのケースでは、メモリダイを取り付けるために、追加のフィルムもしくはダイ付着材料を必要としない。
本発明の一態様では、以下のステップを含むダイボンディングのためのＤ−Ｆプロセスが提供される：
１） ダム材料が、基板上の１つまたは複数の第一のダイの周囲にディスペンスされるステップ；
２） フィル材料（充填材料）が、前記ダム材料によって定義される領域内にディスペンスされ、任意工程として基板がその間に加熱されるステップ；
３） 任意工程として、前記フィル材料（充填材料）が部分的に硬化されるステップ；
４） 第二のダイが前記フィル材料上に接着されるステップ；
５） 前記ダムおよびフィル材料が完全に硬化されるステップ。
D-Fプロセスにおいて、ダム材料は、標準DA（ダイアタッチ）ペーストに似ているが、比較的高い粘度と高いT.I.を持っており、これはディスペンス後にその元の形状を維持するのに役立つ。一方、フィル材料は、非常に低い粘度と非常に良好
な流動能力を有しているので、ディスペンス後に容易に基板、ワイヤ、ダイおよび他の構成要素に沿って流れ、非常に短い時間で完全なカバレッジを得ることができる。
本発明の別の態様では、以下のステップを含む印刷プロセスが提供される：
１） 特定の開口のセットを有する印刷スチールステンシルを使用し、基板上の１つ以上の第一のダイを被覆するステップ；
２） 前記一つ以上の第一のダイを被覆するために、ペースト材料を、前記開口内に印刷するステップ；
３） 任意工程として、ペースト材料を部分的に硬化するステップ；
４） 第二のダイを、前記ペースト材料上に付着させるステップ；
５） 前記ペースト材料を完全に硬化するステップ。
印刷プロセスは、Ｄ−Ｆプロセスよりもさらに容易であり、非常に高いＵＰＨ（時間当たりの単位）を提供する。
本発明はまた、Ｄ−Ｆプロセス又は印刷プロセスから製造された埋め込みマルチメディアカードなどのメモリカードを提供する。
本明細書に記載された図面は、単に例示目的であり、決して本開示の範囲を限定するものではない。
図１ａは、ｅＭＭＣパッケージの従来の構成を示す模式図である。 図１ｂは、ｅＭＭＣパッケージの従来の構成を示す模式図である。 図２は、ｅＭＭＣパッケージの修正された構成を示す概略図である。 Ｄ−Ｆプロセスの手順を示すフローチャートである。 印刷プロセスの手順を示すフローチャートである。
別に定義されない限り、本明細書中で使用される全ての技術的および科学的用語は、本発明が属する当業者によって理解されるものと同じ意味を有する。矛盾する場合、定義を含め、本明細書が支配する。明示的に言及されている場合を除き、商標は大文字で示される。特に明記しない限り、全ての百分率、部、比等は、重量基準である。
量、濃度、または他の値もしくはパラメータが、範囲、好ましい範囲または好ましい上限値および好ましい下限値のリストとして与えられるとき、範囲が別々に開示されているかどうかに関わらず、任意の範囲上限または好ましい値と任意の範囲下限または好ましい値から形成される全ての範囲を具体的に開示するものとして理解されるべきである。数値範囲が記載されている場合、別に述べない限り、その端点、ならびに範囲内のすべての整数および分数を含むことが意図されている。本発明の範囲は、範囲を定義するときに列挙された特定の値に限定されるものではない。
「約」という用語が、値または範囲の終点を記載するのに使用される場合、本開示は、言及された特定の値または端点を含むと理解されるべきである。
本明細書で使用する場合、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）、「有する（ｈａｓ）」、「有している（ｈａｖｉｎｇ）、「含有する（ｃｏｎｔａｉｎｓ）」、または「含有している（ｃｏｎｔａｉｎｉｎｇ）」、またはそれらの任意の他の変形は、非排他的に包含することを意図している。例えば、要素のリストを含む組成物、プロセス、方法、物品、または装置は、必ずしもそれらの要素のみに限定されるものではなく、明示的にリストされていない他の要素、またはかかる組成物、プロセス、方法、物品、または装置に固有の他の要素を含んでいてもよい。さらに、特に断わらない限り、「または」は包含的な「または」を示し、排他的な「または」を示さない。例えば、条件Ａ「または」Ｂは、以下のいずれか１つによって満たされる：Ａが真（存在する）かつＢが偽（存在しない）、Ａが偽（存在しない）かつＢが真（存在する）、ならびにＡおよびＢの両方が真（存在する）。
また、本発明の要素または成分に先行する不定冠詞「ａ」および「ａｎ」は、要素または成分の事例（すなわち発生）の数に関して非限定的であることが意図される。従って「ａ」または「ａｎ」は１つまたは少なくとも１つを含むように読まれるべきであり、そして数が明らかに単数を意味しない限り、要素または構成成分の単数形は、複数も含む。
本明細書で具体的に述べられていない限り、材料、方法、および例は、例示のためのみのために与えられ、限定することを意図していない。本発明の実施または試験において、本明細書に記載のものと類似または同等の方法および材料を用いることができるが、好適な方法および材料が本明細書に記載されている。
以下に、本発明について詳細に説明する。
Ｄ−Ｆプロセス
Ｄ−Ｆプロセスでは、ダム材料は、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、ベース樹脂はエポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群から選択される１種以上である。
エポキシ樹脂（ポリエポキシドとしても知られている）は、例えばビスフェノールＡ型エポキシ、ＣＴＢＮ変性エポキシなどのエポキシド基を含有する反応性プレポリマーおよびポリマーの分類である。エポキシ樹脂は、触媒的単独重合によりそれ自身で反応（架橋）してもよく、または多官能性アミン類、酸（及び酸無水物）類、フェノール類、アルコール類、およびチオール類などの広い範囲の共反応物と共に反応させてもよい。これらの共反応物は、多くの場合、エポキシ硬化剤と呼ばれる。
ＢＭＩ樹脂は、リンカー（このリンクは、例えばアルキレン基である）を介して窒素原子に接続された二つのマレイミド基を有する化合物の分類のビスマレイミド樹脂の略である。ポリ（オキシテトラメチレン）−ジ−（２−マレイミドアセテート）は、そのような種類のＢＭＩ樹脂である。
ビニル樹脂は、フェノキシエチルアクリレート、ポリブタジエンのようなビニル基を含有するモノマー、プレポリマーまたはポリマーの一種である。
エポキシ樹脂のために上で説明したように、エポキシ硬化剤は、多官能性アミン類、酸（及び酸無水物）類、フェノール類、アルコール類、およびチオール類を含む、エポキシ樹脂と反応する広い範囲の共反応物を含む。
エポキシ硬化剤と同様、硬化剤は、他の基質の硬化（ｈａｒｄｅｎまたはｃｕｒｅ）を助ける成分である。例えば、過酸化物は、通常、ビニル樹脂ならびにＢＭＩ樹脂の硬化剤である。
充填剤は、通常、粘度、Ｔ．Ｉ．、内部強度及び熱膨張係数などの特性を改善するために、マトリックス材料に添加される粒子状物質である。シリカ及びアルミナが、典型的な充填剤である。
ベース樹脂、エポキシ硬化剤、硬化剤及び充填剤に加えて、いくつかの他の化学物質が、接着強度を向上させるため、Ｔ．Ｉ．を調整するため、相溶性を向上させするためなどのために、配合に追加される。これらの化学物質は、例えば添加物としてまとめられ、たとえばシランなどである。
ダム材料中のこれらの成分について、特別な制限はなく、ダム材料がディスペンス後にその元の形状を維持する助けとなるように比較的高い粘度および高いＴ．Ｉ．を有する限り、当業者によって選択される任意の一般的かつ従来の成分とすることができる。例えば、ベース樹脂は、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂を同時に含むことができ、エポキシ硬化剤は、エポキシ樹脂を硬化させることができ、硬化剤は、ＢＭＩ及びビニル樹脂を硬化することができ、充填材は、Ｔｉを調整するために用いられて強度などを改善することができる。また、添加剤は、接着性、流動性を増加し、Ｔ．Ｉ．を調整するために含まれる。特に、ダム材料は、ダム材料の全重量に基づいて、０−２０％、好ましくは４−８％のエポキシ樹脂、０−３０％、好ましくは２０−２８％のＢＭＩ樹脂、０−３０％、好ましくは１４−２０％のビニル樹脂、０−５％、好ましくは０．２−１．０％のエポキシ硬化剤、０−５％、好ましくは０．２−１．２％の硬化剤、３０−８０％、好ましくは４０−６０％の充填剤、および０−５％、好ましくは０．５−２．０％の他の添加剤を含み、各成分の合計は１００％である。
Ｄ−Ｆプロセスにおいて、２５℃、５ｒｐｍにおけるダム材料の粘度は５，０００−５００，０００ｍＰａ・ｓの範囲、好ましくは４０，０００−５０，０００ｍＰａ・ｓの範囲であり、ダム材料のチキソトロピー指数（ＴＩ）が１．０より大きく、好ましくは４．０−６．０である。
さらに、Ｄ−Ｆプロセスにおいて、フィル材料は、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、ベース樹脂は、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群から選択される１種以上である。これらの成分の定義は、ダム材料に与えられたものと同じである。例えば、エポキシ樹脂は、ビスフェノールＡエポキシ樹脂及びビスフェノールＦエポキシ樹脂から選択することができる。
フィル材料中のこれらの成分について、特別な制限はなく、フィル材料が基板、ワイヤー、ダイ、他の部品に沿って容易に流れ、ディスペンスした後、非常に短い時間で完全なカバレッジを得るように、非常に低い粘度と非常に良好な流動性を有する限り、当業者によって選択される任意の一般的かつ従来の成分とすることができる。例えば、ベース樹脂は、エポキシ樹脂、ＢＭＩ樹脂およびビニル樹脂を同時に含むことができ、エポキシ硬化剤は、エポキシ樹脂を硬化させることができ、硬化剤は、ＢＭＩ樹脂及びビニル樹脂を硬化することができ、充填材は、Ｔ．Ｉ．を調整するため、強度などを改善するためなどに用いられる。また、添加剤は接着性、耐ブリード性を向上し、Ｔ．Ｉ．を調整するために含まれる。特に、フィル材料は、フィル材料の全重量に基づいて、０−３０％、好ましくは８−１６％のエポキシ樹脂、０−４０％、好ましくは２５−３０％のＢＭＩ樹脂、０−４０％、好ましくは６−１６％のビニル樹脂、０−５％、好ましくは０．２−１．２％のエポキシ硬化剤、０−５％、好ましくは０．６−１．０％の硬化剤、０−７０％、好ましくは４５−５０％の充填剤、および０−５％、好ましくは０．８−１．５％の他の添加剤を含み、各成分の合計は１００％である。
好ましくは、フィル材料の２５℃、５ｒｐｍにおける粘度は、５０，０００ｍＰａ・ｓ未満の範囲、好ましくは１０，０００ｍＰａ・ｓ未満であり、フィル材料のＴ．Ｉ．は、３．０未満、好ましくは１．５未満である。
Ｄ−Ｆプロセスの１実施形態において、第一のダイはコントローラダイであり、第二のダイは、メモリダイである。本発明の意味の範囲内において、用語「第一のダイ」および「第二のダイ」は、異なるステップで使用されるダイを区別するために使用されていると解釈されるべきものであり、「第一のダイ」および「第二のダイ」の種類には特に制限はなく、メモリカードに使用されるダイの一般的なタイプ、ならびに容量、抵抗、インダクタンス、及びその他の機能ダイ（例えばＲＦ関連ダイ、セキュリティダイ、センサダイ、パワーダイ、デジタル信号プロセッサダイ、ロジックダイ、トランシーバダイ等）の受動素子が挙げられる。
Ｄ−Ｆプロセスの好ましい１実施形態において、フィル材料の流れとカバレッジを向上させるためにステップ２）において、基板がわずかに加熱される。
Ｄ−Ｆプロセスの好ましい１実施形態において、硬化はＵＶまたは加熱により行われる。
Ｄ−Ｆプロセスの好ましい１実施形態において、ダム材料によって区画される領域は、第二のダイの面積の約７０％〜１００％の面積、好ましくは９０％を有する。
印刷プロセス
印刷プロセスの１実施形態において、ペースト材料は、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、前記ベース樹脂が、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群より選ばれる１種以上である。これらの成分の定義は、ダム材料に与えられたものと同じである。例えば、エポキシ樹脂は、ビスフェノールＡエポキシ樹脂及びビスフェノールＦエポキシ樹脂から選択することができる。
ペースト材料中のこれらの成分について、特別な制限はなく、ペースト材料が２５℃にて１，０００−５００，０００ｍＰａ×ｓの範囲の粘度、１０より大きいＴ．Ｉ．を有する限り、当業者によって選択される任意の一般的かつ従来の成分とすることができる。例えば、ベース樹脂は、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂を同時に含むことができ、エポキシ硬化剤は、エポキシ樹脂を硬化させることができ、硬化剤は、ＢＭＩ及びビニル樹脂を硬化することができ、充填材は、Ｔｉを調整するために用いられて強度などを改善することができる。また、添加剤は、接着性を増加し、およびＴ．Ｉ．を調整するために含まれる。特に、ペースト材料は、ペースト材料の全重量に基づいて、０−３０％、好ましくは５−１０％のエポキシ樹脂、０−３０％、好ましくは２０−３０％のＢＭＩ樹脂、０−３０％、好ましくは１５−２８％のビニル樹脂、０−６％、好ましくは０．２−１．５％のエポキシ硬化剤、０−５％、好ましくは０．２−１．０％の硬化剤、３０−７０％、好ましくは３０−５５％の充填剤、および０−５％、好ましくは１．０−１．５％の他の添加剤を含み、各成分の合計は１００％である。
印刷プロセスにおいて、２５℃、５ｒｐｍにおけるペースト材料の粘度は、１，０００−５００，０００ｍＰａ・ｓの範囲、好ましくは１５，０００−５０，０００ｍＰａ・ｓの範囲であり、ペースト材料のＴ．Ｉ．が１．０より大きく、好ましくは１．５−３．０である。
印刷プロセスの１実施形態において、ステップ１）の前に、任意のステップとして、ダム材料を、基板上の１つ以上の第一のダイの周囲にディスペンスすることができる。ダム材料は、Ｄ−Ｆプロセスに適用されるダム材料と同じであり、ダム材料のための記載は省略する。
印刷プロセスの１実施形態において、第一のダイはコントローラダイであり、第二のダイは、メモリダイである。本発明の意味の範囲内において、用語「第一のダイ」および「第二のダイ」は、異なるステップで使用されるダイを区別するために使用されていると解釈されるべきものであり、「第一のダイ」および「第二のダイ」の種類には特に制限はなく、メモリカードに使用されるダイの一般的なタイプ、ならびに容量、抵抗、インダクタンス、及びその他の機能ダイ（例えばＲＦ関連ダイ、セキュリティダイ、センサダイ、パワーダイ、デジタル信号プロセッサダイ、ロジックダイ、トランシーバダイ等）の受動素子が挙げられる。
印刷プロセスの好ましい１実施形態において、硬化はＵＶまたは加熱により行われる。
本発明を、以下の実施例および図面と共により詳細に説明する。
Ｉ．試験方法
粘度
ダム材料、フィル材料及びペースト材料についての粘度は、ブルックフィールドによって供給されるブルックフィールドモデルＨＢＤＶ−ＩＩＩ（ＣＰ−５１）により、２５℃、５ｒｐｍで測定した。
Ｔ．Ｉ．（チキソトロピー指数）
ダム材料、フィル材料及びペースト材料のＴ．Ｉ．値は、以下の式に基づいて計算した。
ＴＩ＝（０．５ｒｐｍでの粘度）／（５．０ｒｐｍでの粘度）
０．５ｒｐｍ、５．０ｒｐｍの粘度は、ブルックフィールドによって供給されるブルックフィールドモデルＨＢＤＶ−ＩＩＩ（ＣＰ−５１）により、２５℃で測定した。
ＤＳＣ（示差走査熱量計）測定
ダム材料、フィル材料及びペースト材料の硬化プロファイルを、パーキンエルマー社により供給されるパーキンエルマー示差走査熱量計（ＤＳＣ−７）を用いて、温度の関数として材料を通る熱流を測定することによって得た。温度範囲は、１０℃／ｍｉｎの昇温速度で２５℃から３００℃である。
ダイせん断強度
定義：均一の方向に、ダイと基板との間の結合を破壊するのに必要な接線方向の力（ｔａｎｇｅｎｔｉａｌ ｆｏｒｃｅ）の値。
ダイせん断試験機は、Ｄａｇｅ社によって供給される、Ｄａｇｅ社製４０００である。
ＢＬＴ（Ｂｏｎｄ Ｌｉｎｅ Ｔｈｉｃｋｎｅｓｓ；ボンドラインの厚さ）
定義：粘着剤層の厚さ及びニコン顕微鏡ＭＭ−４０（ニコン社により供給）によって測定した。
ストリップ反り（μｍで表現）
対象物を水平面上に配置し、反りの最高点と最低点との間の差を、Ｃｙｂｅｒ ｓｃａｎ ｌａｓｅｒ ｐｒｏｆｉｌｏｍｅｔｅｒ ＶＡＮＴＡＧＥ−２（Ｃｙｂｅｒ Ｔｅｃｈｎｏｌｏｇｉｅｓ製）により決定するとによって、ストリップ反りを測定した。
ＩＩ．材料
・ＳＲ４９５Ｂ：イソデシルアクリレートモノマー、Ｓａｒｔｏｍｅｒが供給
・ＳＲ６１０：ポリ（エチレングリコール）ジアクリレート、Ｓａｒｔｏｍｅｒが供給
・ＲＡＳ−１：官能化エポキシ樹脂、ヘンケルが供給
・ＥＰＯＮ Ｒｅｓｉｎ ５８００５：ＣＴＢＮ変性エポキシ樹脂、Ｈｅｘｉｏｎが供給
・Ａｒｔ Ｒｅｓｉｎ ＵＮ９２００：ポリウレタン変性アクリレート、根上化学が供給
・ＳＲＭ−１： ＢＭＩ樹脂、ヘンケルが供給
・Ｒｉｃｏｎ １３１ ＭＡ１０：無水マレイン酸ブタジエン共重合体、Ｓａｒｔｏｍｅｒが供給
・Ｃａｔａｌｙｓｔ ３１３Ｂ：Ｎ，Ｎ’−（４−メチル−１，３−フェニレン）ジ（ピロリジン−１−カルボキサミド）、エポキシ硬化剤、ヘンケル社供給
・ジクミルパーオキサイド：過酸化物、Ａｋｚｏ Ｎｏｂｅｌが供給
・Ｚ６０４０： ３（−グリシドキシプロピル）トリメトキシシラン、Ｄｏｗ Ｃｏｒｎｉｎｇ供給
・Ｚ６０３０：トリメトキシシリルプロピルメタクリレート、Ｄｏｗ Ｃｏｒｎｉｎｇ供給
・ＢＹＫ−３３３： シリコン系ポリマー、ＢＹＫ Ｃｈｅｍｉｅ供給
・Ｆｏｍｂｌｉｎ Ｔ４：２−オキシランメタノールの、還元重合酸化テトラフルオロエチレンの還元メチルエステルとのポリマー（２−Ｏｘｉｒａｎｅｍｅｔｈａｎｏｌ， ｐｏｌｙｍｅｒｓ ｗｉｔｈ ｒｅｄｕｃｅｄ Ｍｅ ｅｓｔｅｒｓ ｏｆ ｒｅｄｕｃｅｄ ｐｏｌｙｍｄ． ｏｘｉｄｉｚｅｄ ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、Ｓｏｌｖａｙ Ｓｏｌｅｘｉｓが供給
・Ｄｏｗ Ｃｏｒｎｉｎｇ Ａｎｔｉｆｏａｍ １４００：シリコーン化合物、Ｄｏｗ Ｃｏｒｎｉｎｇが供給
・ＡＯ−８０２：アルミナ、Ａｄｍａｔｅｃｈｓが供給
・ＸＧ−１２７０：シリカ、Ｇｅｌｅｓｔが供給
・ＳＥ６１００：球状シリカ、平均粒子サイズ１．８μｍ、Ａｄｍａｔｅｃｈｓ ｃｏｍｐａｎｙ ｌｉｍｉｔｅｄが供給
・ＳＥ１０５０：球状シリカ、平均粒子サイズ０．８μｍ、Ａｄｍａｔｅｃｈｓ ｃｏｍｐａｎｙ ｌｉｍｉｔｅｄが供給
＜実施例１＞
フィル材料１の調製
８．８１ｇのＳＲ４９５Ｂ（ビニル樹脂）、８．３３ｇのＲＡＳ−１（エポキシ樹脂）、２５．６０ｇのＳＲＭ−１（ＢＭＩ樹脂）、５．１２ｇのＲｉｃｏｎ １３１ ＭＡ１０（ビニル樹脂）、０．４８ｇのＺ６０４０（添加剤）、０．３６ｇのＺ６０３０（添加剤）、０．３６ｇのＢＹＫ−３３３（添加剤）、０．２４ｇのＣａｔａｌｙｓｔ ３１３Ｂ（エポキシ硬化剤）、０．７１ｇのジクミルパーオキサイド（硬化剤）および５０．００ｇのＡＯ−８０２（充填剤）を一緒に混合し、フィル材料を調製した。フィル材料の５ｒｐｍでの粘度は、３９９２ｍＰａ・ｓであり、０．５ｒｐｍでの粘度は４６４３ｍＰａ・ｓであり、従ってフィル材料のＴ．Ｉ．は１．１６３であった。フィル材料１のＤＳＣピークに関連するデータを表１に報告する。
＜実施例２＞
フィル材料２の調製
フィル材料２中の各成分の量を表１に示したデータのとおりに変更したこと以外は、フィル材料１と同様にしてフィル材料２を調製した。
＜実施例３＞
フィル材料３の調製
フィル材料３中の各成分の量を表１に示したデータのとおりに変更したこと以外は、フィル材料１と同様にしてフィル材料３を調製した。
Figure 0006415574
＜実施例４＞
ダム材料４の調製
７．６４ｇのＳＲ６１０（ビニル樹脂）、６．１１ｇのＥＰＯＮ Ｒｅｓｉｎ５８００５（エポキシ樹脂）、１．５３ｇのＡｒｔ Ｒｅｓｉｎ ＵＮ９２００（ビニル樹脂）、２３．４５ｇのＳＲＭ−１（ＢＭＩ樹脂）、９．２７ｇのＲｉｃｏｎ １３１ ＭＡ１０（ビニル樹脂）、０．２４ｇのＣａｔａｌｙｓｔ ３１３Ｂ（エポキシ硬化剤）、０．２２ｇのジクミルパーオキサイド（硬化剤）、０．３３ｇのＤｏｗ Ｃｏｒｎｉｎｇ Ａｎｔｉｆｏａｍ １４００（添加剤）、０．４４ｇのＺ６０４０（添加剤）、０．３３ｇのＺ６０３０（添加剤）および５０．７０ｇのＸＧ−１２７０（充填剤）を一緒に混合し、ダム材料４を調製した。ダム材料の５ｒｐｍでの粘度は、４４３７０ｍＰａ・ｓであり、０．５ｒｐｍでの粘度は１６４４００ｍＰａ・ｓであり、従ってダム材料４のＴ．Ｉ．は３．７０５である。ダム材料４のＤＳＣピークに関連するデータを表２に報告する。
＜実施例５＞
ダム材料５の調製
ダム材料５中の各成分の量を表２に示したデータのとおりに変更したこと以外は、ダム材料４と同様にしてダム材料５を調製した。
＜実施例６＞
ダム材料６の調製
ダム材料６中の各成分の量を表２に示したデータのとおりに変更したこと以外は、ダム材料４と同様にしてダム材料６を調製した。
Figure 0006415574
＜実施例７＞
ペースト材料７の調製
５．４６ｇのＳＲ ４９５Ｂ（ビニル樹脂）、６．１２ｇのＥＰＯＮ Ｒｅｓｉｎ ５８００５（エポキシ樹脂）、１．９５ｇのＡｒｔ Ｒｅｓｉｎ ＵＮ ９２００（ビニル樹脂）、２３．４８ｇのＳＲＭ−１（ＢＭＩ樹脂）、１０．９２ｇのＲｉｃｏｎ １３１ ＭＡ１０（ビニル樹脂）、０．２７ｇのＦｏｍｂｌｉｎ Ｔ４（添加剤）、０．４４ｇのＺ６０４０（添加剤）、０．３３ｇのＺ６０３０（添加剤）、０．２４ｇのＣａｔａｌｙｓｔ ３１３Ｂ（エポキシ硬化剤）、０．４４ｇのジクミルパーオキサイド（硬化剤）、および４３．８０ｇのＳＥ ６１００（充填剤）および６．５５ｇのＡＯ−８０２（充填剤）を一緒に混合し、ペースト材料７を調製した。ペースト材料の５ｒｐｍでの粘度は、２１９９０ｍＰａ・ｓであり、０．５ｒｐｍでの粘度は４５４２０ｍＰａ・ｓであり、従ってペースト材料４のＴ．Ｉ．は２．０６５である。ペースト材料７のＤＳＣピークに関連するデータを表３に報告する。
＜実施例８＞
ペースト材料８の調製
ペースト材料８中の各成分の量を表３に示したデータのとおりに変更したこと以外は、ペースト材料７と同様にしてペースト材料８を調製した。
Figure 0006415574
＜性能実施例９＞
Ｄ−Ｆプロセスに従って形成されたダイボンディング
１３グループのダイボンディング試験を、Ｄ−Ｆプロセスに従って行った。グループ＃１を例にとると、ダム材料４を最初に、コントローラダイの周りにディスペンスした。ここで、その粘度（４４３７０ｍＰａ・ｓ）は、標準的なダイボンディングの粘度（約１００００ｍＰａ・ｓ）よりも高く、したがってその元の形状を保つことができる。ダム材料用のノズル径（内径）は、フレーム状ディスペンスパターンで０．３０ｍｍであった。ダム材料をディスペンスするため、空気圧は０．３４ＭＰａ、ディスペンス速度は９ｍｍ／ｓ、ディスペンス高さは０．０８ｍｍであった。ステージ温度は２５℃であった。フィル材料は非常に低い粘度およびＴ．Ｉ．を有し、ＢＧＡ基板で非常に良好な流動性を持つことができる。フィル材料用のノズル径は、迷路ｖ２状ディスペンスパターンで、０．５０ｍｍであった。フィル材料をディスペンスするため、空気圧は０．１２ＭＰａ、ディスペンス速度は３７．５ｍｍ／ｓ、ディスペンス高さは０．１４ｍｍであった。流動性とカバレッジを向上させるために、基板をわずかに加熱した。ステージ温度は６５℃であった。フィル材料が充填され完全なカバレッジを得た後、粘着性表面を形成するためにフィル材料を予備加熱した。そして、メモリダイをその上に付着させた。接着力は２００ｇであり、接着時間は１０００ｍｓであった。部分的に硬化した材料を、その後、完全硬化のためにオーブンに入れた。硬化後、ダイボンドの結果を表４に示す。即ち、ＢＬＴは８０μｍであり、室温での接着性は４．３ｋｇｆ／ｍｍ２であり、ストリップ反りは５０μｍであった。他の１２のグループについて、対応するプロセスパラメータを表４に示したとおりに変更した以外は、グループ＃１の場合と同じ方法で実施した。
Figure 0006415574
表４から、Ｄ−Ｆプロセスの性能が、ＢＬＴ、室温での接着性及びストリップ反りの点で優れていることが明らかにわかる。本発明のＤ−Ｆプロセスによって、ＢＬＴを、８０〜２００μｍの範囲内などに、制御可能であることが証明される。本発明のＤ−Ｆプロセスに従うと、室温で密着性が３．９ｋｇｆ／ｍｍ２以上であり、それは従来の平均値の約２．５ｋｇｆ／ｍｍ２よりもはるかに高い。ストリップ反りは、１００μｍよりずっと小さいので、さらに良好であり、それは、一方で本発明の方法に従えば、反りが肉眼では見えないことを意味し、他方で、従来技術の平均値１００μｍ超よりも良好であることを意味する。
＜性能実施例１０＞
印刷プロセスに従って形成されたダイボンディング
８グループのダイボンディング試験を、印刷プロセスに従って行った。グループ＃１を例に取ると、１２５μｍの厚さと特定の開口部のセットとを有する印刷スチールステンシルを、基板上のコントローラダイを覆うために使用し、次にペースト材料７を、開口部に印刷してコントロールダイを被覆した。スキージ圧は１ｋｇ、スキージ速度１０ｍｍ／ｓｅｃおよび分離速度を０．５ｍｍ／ｓｅｃであった。ペースト材料を部分的に硬化させた。次いで、メモリダイをペースト材料に付着させた。接着力は２００ｇ、接着時間は１０００ｍｓであった。部分的に硬化した材料を、その後、完全硬化のためにオーブンに入れた。硬化後、ダイボンドの結果を表５に示す。即ち、ＢＬＴは１００μｍ、室温での接着性は４．３ｋｇｆ／ｍｍ２であり、ストリップ反りは５０μｍであった。他の７グループについて、対応するプロセスパラメータを表５に示したとおりに変更した以外は、グループ＃１の場合と同じ方法で実施した。
Figure 0006415574
表５から、印刷プロセスの性能が、ＢＬＴ、室温での接着性及びストリップ反りの点で優れていることが明らかにわかる。本発明の印刷プロセスによって、ＢＬＴを、８０〜１００μｍの範囲内などに、制御可能であることが証明される。本発明の印刷プロセスに従うと、室温で密着性が４．０６ｋｇｆ／ｍｍ２以上であり、それは従来の平均値の約２．５ｋｇｆ／ｍｍ２よりもはるかに高い。ストリップ反りは、１００μｍよりずっと小さいので、さらに良好であり、それは、一方で本発明の方法に従えば、反りが肉眼では見えないことを意味し、他方で、従来技術の平均値１００μｍ超よりも良好であることを意味する。
本発明を、様々な実施形態を参照しながら、明細書に記載しそして図面で図示して開示したが、特許請求の範囲で定義された開示の発明の範囲を逸脱することなく、様々な変更がなされてもよいこと、それらの要素を等価物で置換してもよいことが当業者に理解される。さらに、種々の実施形態間の特徴、要素及び／又は機能の混合及び整合は、本願において明示的に意図されており、別段の記載がない限り、当業者はこの開示から、ある実施形態における特徴、要素及び／又は機能が、他の実施形態に適切に組み込まれることが理解できる。さらに、特定の状況又は材料を、本開示の教示に、その本質的な範囲から逸脱することなく、適合させるように、多くの改変がなされてよい。従って、本開示は、実施するための最良の形態として図面により説明し明細書に記載した特定の実施形態に限定されることを意図するものではなく、本開示が、上記の記載および添付の特許請求の範囲内にある任意の実施形態を包含することを意図するものである。

Claims (12)

  1. ダム材料及びフィル材料を利用するダイボンディングのためのプロセスであって、以下のステップ：
    １） ダム材料が、基板上の１つまたは複数の第一のダイの周囲にディスペンスされるステップ；
    ２） フィル材料が、前記ダム材料によって定義される領域内にディスペンスされ、任意工程として基板がその間に加熱されるステップ；
    ３） 任意工程として、前記フィル材料が部分的に硬化されるステップ；
    ４） 第二のダイが前記フィル材料上に接着されるステップ；
    ５） 前記ダムおよびフィル材料が完全に硬化されるステップ
    を含み、
    前記ダム材料の粘度が、２５℃、５ｒｐｍで４０，０００−５０，０００ｍＰａ・ｓの範囲内であり、ダム材料のチキソトロピー指数（Ｔ．Ｉ．）が１．０−６．０であること
    を特徴とするプロセス。
  2. フィル材料の粘度が、２５℃、５ｒｐｍで５０，０００ｍＰａ・ｓ未満の範囲であり、フィル材料のＴ．Ｉ．が、３．０未満であることを特徴とする請求項１に記載のダイボンディングのためのプロセス。
  3. 前記ダム材料が、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、前記ベース樹脂が、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群より選ばれる１種以上であることを特徴とする請求項１または２に記載のダイボンディングのためのプロセス。
  4. 前記フィル材料が、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、前記ベース樹脂が、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群より選ばれる１種以上であることを特徴とする請求項１〜３のいずれか１項に記載のダイボンディングのためのプロセス。
  5. 前記ダム材料が、ダム材料の全重量に基づいて、０−２０％のエポキシ樹脂、０−３０％のＢＭＩ樹脂、０−３０％のビニル樹脂、０−５％のエポキシ硬化剤、０−５％の硬化剤、３０−８０％の充填材および０−５％のその他の添加剤を含み、各成分の合計が１００％である、請求項３に記載のダイボンディングのためのプロセス。
  6. 前記フィル材料が、フィル材料の全重量に基づいて、０−３０％のエポキシ樹脂、０−４０％のＢＭＩ樹脂、０−４０％のビニル樹脂、０−５％のエポキシ硬化剤、０−５％の硬化剤、０−７０％の充填材および０−５％のその他の添加剤を含み、各成分の合計が１００％である、請求項４に記載のダイボンディングのためのプロセス。
  7. 前記第一のダイがコントローラダイであり、前記第二のダイが、メモリダイであることを特徴とする請求項１〜６のいずれか１項に記載のダイボンディングのためのプロセス。
  8. 印刷されたスチール製のステンシルとペースト材料を利用するダイボンディングのための印刷プロセスであって、以下のステップ：
    １） 特定の開口のセットを有する印刷スチールステンシルを使用し、基板上の１つ以上の第一のダイを被覆するステップ；
    ２） 前記一つ以上の第一のダイを被覆するために、ペースト材料を、前記開口内に印刷するステップ；
    ３） 任意工程として、ペースト材料を部分的に硬化するステップ；
    ４） 第二のダイを、前記ペースト材料上に付着させるステップ；
    ５） 前記ペースト材料を完全に硬化するステップ
    を含み、
    前記ペースト材料の粘度が、２５℃、５ｒｐｍで１５，０００−５０，０００ｍＰａ・ｓの範囲であり、ペースト材料のＴ．Ｉ．が１．５−３．０であること
    を特徴とするプロセス。
  9. 前記ペースト材料が、ベース樹脂、エポキシ硬化剤、硬化剤、充填剤、及びその他の添加剤を含み、前記ベース樹脂が、エポキシ樹脂、ＢＭＩ樹脂及びビニル樹脂からなる群より選ばれる１種以上であることを特徴とする請求項８に記載のダイボンディングのためのプロセス。
  10. 前記ペースト材料が、ペースト材料の全重量に基づいて、０−３０％のエポキシ樹脂、０−３０％のＢＭＩ樹脂、０−３０％のビニル樹脂、０−６％のエポキシ硬化剤、０−５％の硬化剤、３０−７０％の充填剤、及び０−５％のその他の添加剤を含み、各成分の合計が１００％である、請求項９に記載のダイボンディングのためのプロセス。
  11. 前記第一のダイおよび前記第二のダイが、それぞれメモリカード中のコントローラダイおよびメモリダイであることを特徴とする請求項８〜１０のいずれか１項に記載のダイボンディングのためのプロセス。
  12. 請求項１〜１１のいずれか１項により製造されたメモリカード。
JP2016543062A 2013-12-27 2013-12-27 電子製品中のダイボンディングプロセス Expired - Fee Related JP6415574B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/090682 WO2015096123A1 (en) 2013-12-27 2013-12-27 A process for die bonding in electronic products

Publications (2)

Publication Number Publication Date
JP2017502521A JP2017502521A (ja) 2017-01-19
JP6415574B2 true JP6415574B2 (ja) 2018-10-31

Family

ID=53477390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016543062A Expired - Fee Related JP6415574B2 (ja) 2013-12-27 2013-12-27 電子製品中のダイボンディングプロセス

Country Status (4)

Country Link
JP (1) JP6415574B2 (ja)
KR (1) KR20160103030A (ja)
CN (1) CN106463479A (ja)
WO (1) WO2015096123A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372626B2 (ja) 2016-06-02 2018-08-15 日立化成株式会社 樹脂組成物及び積層体の製造方法
KR102580704B1 (ko) * 2019-02-06 2023-09-21 닛산 가가쿠 가부시키가이샤 플렉서블 하드코트용 경화성 조성물
JP7311844B2 (ja) * 2019-02-06 2023-07-20 日産化学株式会社 ハードコート用硬化性組成物
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691169B2 (ja) * 1986-04-04 1994-11-14 イビデン株式会社 封止枠形成用樹脂組成物及びそれにより形成された封止枠を有する半導体素子搭載用回路基板
JP2707979B2 (ja) * 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP3804464B2 (ja) * 2001-03-27 2006-08-02 松下電工株式会社 半導体封止枠形成用樹脂組成物及び半導体封止枠の形成方法
JP4892164B2 (ja) * 2002-12-27 2012-03-07 日立化成工業株式会社 液状エポキシ樹脂組成物及び電子部品装置
TW591770B (en) * 2003-03-14 2004-06-11 Ind Tech Res Inst Packaging method for semiconductor device
JP2005167100A (ja) * 2003-12-05 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびそのためのマスク
JP2005183807A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Works Ltd 半導体封止用印刷マスク、半導体素子の封止方法、半導体装置
JP5277537B2 (ja) * 2005-12-08 2013-08-28 日立化成株式会社 電子部品用液状樹脂組成物及びこれを用いた電子部品装置
US8272124B2 (en) * 2009-04-03 2012-09-25 Formfactor, Inc. Anchoring carbon nanotube columns
KR20110000138A (ko) * 2009-06-26 2011-01-03 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
BR112012010342A2 (pt) * 2009-11-23 2019-09-24 Dow Global Technologies Llc formulação de resina epóxi enrijecida e artigo de resina epóxi enrijecida

Also Published As

Publication number Publication date
WO2015096123A1 (en) 2015-07-02
CN106463479A (zh) 2017-02-22
KR20160103030A (ko) 2016-08-31
JP2017502521A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6135202B2 (ja) 半導体装置及び半導体装置の製造方法
JP6415574B2 (ja) 電子製品中のダイボンディングプロセス
CN104937712B (zh) 保护膜形成用膜及保护膜形成用复合片
JP5736899B2 (ja) フィルム状接着剤、接着シート及び半導体装置
JP5428423B2 (ja) 半導体装置及びフィルム状接着剤
CN101675137A (zh) 粘合剂树脂组合物及采用该组合物制得的切割模片粘结膜
TW201714907A (zh) 緩衝片用組成物及緩衝片
CN105358647B (zh) 粘接剂组合物、粘接片及半导体装置的制造方法
JP5180162B2 (ja) 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
JP7392925B2 (ja) 半導体装置の製造方法
JP6191799B1 (ja) 半導体装置、半導体装置の製造方法及びフィルム状接着剤
JP6735652B2 (ja) 半導体装置の製造方法
JP2018014501A (ja) フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP6443521B2 (ja) フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP6223155B2 (ja) 接着剤層用塗布組成物、半導体用接着フィルムおよびその製造方法、ならびに、これを用いた半導体装置の製造方法
JP2011246586A (ja) フィルム状接着剤、接着シート及び半導体装置
JP2015081269A (ja) スクリーン印刷用導電性エポキシ樹脂組成物、それを用いたダイアタッチ方法および該組成物の硬化物を有する半導体装置
JP5879675B2 (ja) 半導体用接着フィルム、半導体搭載用配線基板、半導体装置、および接着剤組成物
JP6179247B2 (ja) 電子部品装置の製造方法及び電子部品装置
JP6733394B2 (ja) 接着シート、及び半導体装置の製造方法。
JPWO2019150448A1 (ja) 半導体装置の製造方法、フィルム状接着剤及び接着シート
TWI781730B (zh) 用於切割膜之黏著劑組成物、切割膜以及切割晶粒黏結膜
JPH11269452A (ja) ダイアタッチペースト
JP6768188B2 (ja) 接着フィルム用接着剤組成物及びその製造方法
JP2017045934A (ja) 接着フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R150 Certificate of patent or registration of utility model

Ref document number: 6415574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees