JP6414593B2 - マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム - Google Patents

マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム Download PDF

Info

Publication number
JP6414593B2
JP6414593B2 JP2016525716A JP2016525716A JP6414593B2 JP 6414593 B2 JP6414593 B2 JP 6414593B2 JP 2016525716 A JP2016525716 A JP 2016525716A JP 2016525716 A JP2016525716 A JP 2016525716A JP 6414593 B2 JP6414593 B2 JP 6414593B2
Authority
JP
Japan
Prior art keywords
converter
units
unit
switching frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016525716A
Other languages
English (en)
Other versions
JPWO2015186404A1 (ja
Inventor
良之 鵜野
良之 鵜野
肇 志治
肇 志治
政成 田子
政成 田子
康伸 森下
康伸 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015186404A1 publication Critical patent/JPWO2015186404A1/ja
Application granted granted Critical
Publication of JP6414593B2 publication Critical patent/JP6414593B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、マルチフェーズ型ＤＣ／ＤＣコンバータ及びマルチフェーズ型ＤＣ／ＤＣコンバータシステムに関する。
高出力化を目的として、複数のＤＣ／ＤＣコンバータを並列接続し、出力負荷の大きさに応じてリアルタイムにＤＣ／ＤＣコンバータの動作台数を切り替えることにより最大効率を得ることができるマルチフェーズ型ＤＣ／ＤＣコンバータが知られている。このマルチフェーズ型ＤＣ／ＤＣコンバータは、動作台数に応じて、ＤＣ／ＤＣコンバータのスイッチング制御の位相をずらし、負荷（例えば電子機器又はバッテリ）へ供給する（例えば、特許文献１参照）。
特開２０１２−５０２０７号公報
特許文献１に記載のマルチフェーズ型のＤＣ／ＤＣコンバータにおいては、各々のＤＣ／ＤＣコンバータのスイッチングノイズが協調し合うという問題がある。例えば、一のＤＣ／ＤＣコンバータのスイッチング周波数が２００ｋＨｚである場合、１台、２台、３台と動作台数を増やしていくと、２００ｋＨｚ、４００ｋＨｚ、６００ｋＨｚのノイズが発生する。このため、マルチフェーズ型ＤＣ／ＤＣコンバータがラジオ機器、又は、その周辺機器に用いられた場合、発生したノイズが、放送帯域（例えば、ＡＭ放送帯域５１０ｋＨｚ〜１．７１ＭＨｚ）に干渉を及ぼすおそれがある。
そこで、本発明の目的は、スイッチングにより生じるノイズが放送帯域に影響を及ぼさないマルチフェーズ型ＤＣ／ＤＣコンバータ及びマルチフェーズ型ＤＣ／ＤＣコンバータシステムを提供することにある。
本発明は、入力部及び出力部それぞれが並列接続された電力変換を行う複数のコンバータ部と、出力電流を検出する出力電流検出部と、前記出力電流検出部が検出した出力電流に応じて前記コンバータ部の動作台数Ｎを決定する動作台数決定部と、前記動作台数決定部が決定した動作台数Ｎの前記コンバータ部を、互いに位相が異なるよう、スイッチング周波数Ｆでスイッチング制御するスイッチング制御部と、を備え、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、放送帯域の範囲外であることを特徴とする。
この構成では、マルチフェーズ制御時の動作台数Ｎと、スイッチング周波数Ｆとの積が、放送帯域の範囲外となるようにすることで、スイッチングにより生じるノイズが放送帯域に影響を及ぼさないようにできる。
前記動作台数Ｎが少ない場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より低く、前記動作台数Ｎが多い場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より高いことが好ましい。
この構成では、動作台数Ｎに応じて、放送帯域を飛び越えるようにスイッチング周波数Ｆを設定することで、適正範囲内でスイッチング周波数を設定できる。
前記動作台数決定部は、スイッチング周波数Ｆが適正範囲内となるよう、前記動作台数Ｎを不連続に増加又は減少させることが好ましい。
この構成では、損失等が大きくなるおそれのある適正範囲外のスイッチング周波数Ｆが対応づけられた動作台数を避けて、動作台数を増減させることができる。
前記スイッチング制御部は、前記スイッチング周波数Ｆを所定範囲で変動させるスペクトラム拡散機能を有し、スイッチング周波数の変動幅内の何れの周波数であっても、前記動作台数Ｎとの積は、放送帯域の範囲外であることが好ましい。
この構成では、スペクトラム拡散によるノイズ低減効果が得られる。
本発明によれば、マルチフェーズ制御時のスイッチングにより生じるノイズが放送帯域に影響を及ぼさないようにできる。
実施形態１に係るＤＣ／ＤＣコンバータの回路図 制御部が有する機能を示すブロック図 出力電流Ｉｏに対する効率特性を示すグラフ 増加する出力電流Ｉｏに合わせて動作台数を増やしたときのコンバータ部一台当たりの効率を示す図 記憶部に記憶されたデータテーブルを説明するための図 動作台数が６で動作する場合の各コンバータ部のスイッチ素子の駆動信号を示す図 動作台数が６の場合に、６つのコンバータ部へ駆動信号を入力した場合における電流を示す図 動作台数が３の場合に、３つのコンバータ部へ駆動信号を入力した場合における電流を示す図 記憶部に記憶されたデータテーブルを説明するための図 実施形態４に係るＤＣ／ＤＣコンバータシステムの回路図 制御部が有する機能を示すブロック図
（実施形態１）
図１は実施形態１に係るＤＣ／ＤＣコンバータ１０１の回路図である。
本実施形態に係るＤＣ／ＤＣコンバータ１０１は、並列接続した複数の降圧コンバータ回路をマルチフェーズ制御して、入力電圧Ｖｉを出力電圧Ｖｏに降圧するマルチフェーズ型のＤＣ／ＤＣコンバータである。本実施形態に係るＤＣ／ＤＣコンバータ１０１は、動作時に発生するノイズが、ラジオ機器のＡＭ放送帯域（５１０ｋＨｚ〜１．７１ＭＨｚ）に影響を及ぼすこと防止する。このラジオ機器は、ＤＣ／ＤＣコンバータ１０１の出力を電源として動作するものであってもよいし、ＤＣ／ＤＣコンバータ１０１の出力を電源として動作する回路又は機器の近傍に設置されたものであってもよい。
ＤＣ／ＤＣコンバータ１０１は、複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆを備えている。図１では、３つのコンバータ部１１Ａ，１１Ｂ，１１Ｆのみ図示しているが、本実施形態では、ＤＣ／ＤＣコンバータ１０１は、６つのコンバータ部を備えているものとする。そして、ＤＣ／ＤＣコンバータ１０１の出力電流Ｉｏに応じて、６つのコンバータ部のうち台数Ｎを動作させる。
コンバータ部１１Ａは、入力電源ラインに直列接続されたスイッチ素子Ｑ１及びインダクタＬ１と、スイッチ素子Ｑ１及びインダクタＬ１の接続点とグランドラインとの間に接続されたダイオードＤ１とで構成された降圧コンバータ回路である。スイッチ素子Ｑ１は、例えばｎ型ＭＯＳ−ＦＥＴである。他のコンバータ部１１Ｂ，，，１１Ｆは、コンバータ部１１Ａと同一構成である。複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆは、入力部及び出力部がそれぞれ並列接続されて構成されている。
複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆの入力側にはフィルタコンデンサＣ１が設けられ、出力側には、平滑コンデンサＣ２が設けられている。
ＤＣ／ＤＣコンバータ１０１は、複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆをスイッチング制御する、電流制御部１２Ａ，１２Ｂ，，，１２Ｆ、電圧制御部１３、クロック生成部１４及び制御部１５を備えている。
電圧制御部１３は、誤差増幅器１３１と、キャパシタＣ３及び抵抗Ｒ３からなる位相補償回路と、基準電圧源１３２とを備えている。ＤＣ／ＤＣコンバータ１０１の出力側には分圧抵抗Ｒ１，Ｒ２が接続されている。誤差増幅器１３１の反転入力端子（−）には、分圧抵抗Ｒ１，Ｒ２の接続点が接続されていて、ＤＣ／ＤＣコンバータ１０１の出力電圧Ｖｏの分圧電圧が入力される。誤差増幅器１３１の非反転入力端子（＋）には、基準電圧源１３２が接続され、基準電圧Ｖｒｅｆが入力される。誤差増幅器１３１は、ＤＣ／ＤＣコンバータ１０１の出力電圧Ｖｏ（具体的には、その分圧電圧）と基準電圧Ｖｒｅｆとを比較し、出力電圧Ｖｏが高い場合、Ｈレベルの信号を出力し、出力電圧Ｖｏが低い場合、Ｌレベルの信号を出力する。誤差増幅器１３１は、複数の電流制御部１２Ａ，１２Ｂ，，，１２Ｆそれぞれに誤差信号を出力する。
電流制御部１２Ａ，１２Ｂ，，，１２Ｆは、同一の構成であって、複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆそれぞれに対して設けられている。電流制御部１２Ａ，１２Ｂ，，，１２Ｆは、ＲＳフリップフロップ（ＲＳＦＦ）１２１及びコンパレータ１２２を備えている。
コンパレータ１２２の非反転入力端子（＋）には、インダクタＬ１へ流れるインダクタ電流を検出した結果が入力されている。また、反転入力端子（−）には、電圧制御部１３の誤差増幅器１３１の出力端が接続され、誤差増幅器１３１から出力される誤差信号が入力される。コンパレータ１２２は、反転入力端子（−）に入力された信号を基準値として、インダクタ電流（具体的には、インダクタ電流に比例する電圧）と比較する。コンパレータ１２２は、インダクタ電流が基準値より高い場合には、ＲＳＦＦ１２１のＲ（reset）端子へＨレベルの信号を出力する。
電流制御部１２Ａ，１２Ｂ，，，１２ＦそれぞれのＲＳＦＦ１２１は、出力端子（Ｑ）が、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆそれぞれのスイッチ素子Ｑ１のゲート端子に接続されている。そして、コンパレータ１２２からＨレベルの信号が入力されると、ＲＳＦＦ１２１はリセットする、すなわち、スイッチ素子Ｑ１をオフにする。また、ＲＳＦＦ１２１のＳ（set）端子にはクロック生成部１４が接続され、クロック生成部１４から出力されたクロック信号が入力される。ＲＳＦＦ１２１は、クロック生成部１４からＳ端子にクロック信号が入力されると、クロック信号の立ち上がりで出力端子（Ｑ）をＨレベルにして、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのスイッチ素子Ｑ１をオンにする。
クロック生成部１４は、電流制御部１２Ａ，１２Ｂ，，，１２ＦそれぞれのＲＳＦＦ１２１に対してクロック信号を出力する。クロック生成部１４は、制御部１５からの制御信号に従い、スイッチング周波数Ｆで、位相が異なるクロック信号を、電流制御部１２Ａ，１２Ｂ，，，１２Ｆのうち、動作させる電流制御部それぞれへ出力する。
例えば、電流制御部１２Ａ，１２Ｂの２つを動作させる場合には、クロック生成部１４は、２つの電流制御部１２Ａ，１２Ｂへ２相のクロック信号を出力する。２相のクロック信号が入力された電流制御部１２Ａ，１２Ｂは、出力端子（Ｑ）から位相が異なる駆動信号を出力する。これにより、駆動信号が入力されたコンバータ部１１Ａ，１１Ｂそれぞれのスイッチ素子Ｑ１は、交互にオンする。このように、コンバータ部１１Ａ，１１Ｂのスイッチ素子Ｑ１を交互にオンすることで、コンバータ部１１Ａ，１１Ｂからは、位相が１８０°ずれた電流が出力される。各コンバータ部１１Ａ，１１Ｂから出力された、位相が１８０°ずれた電流は加算され、ＤＣ／ＤＣコンバータ１０１から出力される。
図２は、制御部１５が有する機能を示すブロック図である。制御部１５は、電流取得部１５１、動作台数決定部１５２、周波数決定部１５３、記憶部１５４及び制御信号出力部１５５を備えている。
電流取得部１５１は、ＤＣ／ＤＣコンバータ１０１の出力電流Ｉoを取得する。ＤＣ／ＤＣコンバータ１０１の出力側には、ＤＣ／ＤＣコンバータ１０１の出力電流Ｉoを検出する出力電流検出回路５が設けられている。電流取得部１５１は、この出力電流検出回路５が検出した電流値を取得する。
動作台数決定部１５２は、電流取得部１５１が取得した出力電流Ｉｏから、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのうち、動作させる台数Ｎを決定する。例えば、動作台数決定部１５２は、出力電流が高くなるに伴い台数Ｎを増加させ、出力電流が低くなるに伴い台数Ｎを減少させる。
図３は、出力電流Ｉｏに対する効率特性を示すグラフである。図３に示すグラフは、横軸を一のＤＣ／ＤＣコンバータ１０１の出力電流［Ａ］、縦軸を効率（％）としている。この例では、ＤＣ／ＤＣコンバータ１０１の最大出力電流は１００Ａとしてある。そして、出力電流５０Ａ付近のときに最も効率が高い。したがって、複数のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆを並列動作させる場合、コンバータ部一台あたりの出力が５０Ａ付近（４０Ａ〜７０Ａ）となるよう、動作台数を切り替えることで、高効率を維持することができる。
図４は、増加する出力電流Ｉｏに合わせて動作台数を増やしたときのコンバータ部一台当たりの効率を示す図である。図４では、比較のために出力電流Ｉｏに関係なくコンバータの動作台数を６台とした場合の効率も示す。
図３で説明したように、各コンバータ部１１Ａ，１１Ｂ，，，１１Ｆの出力電流が５０Ａ付近（例えば、４０Ａ〜７０Ａ）となるようにコンバータ部の動作台数を設定することで、ＤＣ／ＤＣコンバータ１０１は、高効率を維持できる。
例えば、出力電流Ｉｏが４０Ａの場合、動作台数決定部１５２は、動作台数を１台に決定する。この場合、コンバータ部１１Ａのみが駆動し、他のコンバータ部１１Ｂ，，，１１Ｆは停止状態となる。図４に示すように、コンバータ部１１Ａのみを動作させた場合、台数を変更せずに、６台のコンバータ部を動作させている場合と比べて、効率は高い。
出力電流Ｉｏが１８０Ａの場合、動作台数決定部１５２は、動作台数は３台に決定する。この場合、コンバータ部１１Ａを含む３台が稼働するようにする。図４に示すように、３台のユニットを動作させた場合、台数を変更せずに、６台のコンバータ部を動作させている場合と比べて、効率は高い。
さらに、出力電流Ｉｏが３２０Ａの場合、動作台数決定部１５２は、動作台数は６台に決定する。この場合、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆすべてが動作する。
以上のように、出力電流Ｉｏに応じて動作台数を設定することで、ＤＣ／ＤＣコンバータ１０１は高効率を維持できる。なお、ある負荷で動作台数が頻繁に切り替わらないように、動作台数の切り替えはヒステリシスを持たせてもよい。たとえば図４において動作台数の切り替えしきい値を２００Ａと２２０Ａに設けた場合、出力電流が増加して負荷が２１０Ａとなった場合の動作台数は３台、出力電流が減少して負荷が２１０Ａとなった場合の動作台数は４台となる。
本実施形態では、動作台数決定部１５２が台数Ｎを決定した場合、フェーズ数Ｐは、台数Ｎと同じ値に設定する。例えば、動作台数決定部１５２が６台のコンバータ部１１Ａ，１１Ｂ，，，１１Ｆを動作させると決定した場合、フェーズ数は６に設定される。すなわち、６つのコンバータ部１１Ａ，１１Ｂ，，，１１Ｆそれぞれから出力される信号は、位相が６０度ずつずれる。
周波数決定部１５３は、動作台数決定部１５２が決定した動作台数Ｎから、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのスイッチ素子Ｑ１のスイッチング周波数Ｆを決定する。周波数決定部１５３が決定するスイッチング周波数Ｆは、動作台数Ｎとの積が、ＡＭ放送帯域（５１０ｋＨｚ〜１．７１ＭＨｚ）の範囲外となるように決定される。周波数決定部１５３は、記憶部１５４に記憶されたデータテーブルに基づいて、スイッチング周波数Ｆを決定する。
図５は、記憶部１５４に記憶されたデータテーブルを説明するための図である。このデータテーブルは、動作台数Ｎと、その動作台数Ｎに対応するスイッチング周波数Ｆとが記憶されている。図５に示すテーブルでは、動作台数Ｎとスイッチング周波数Ｆとの積も示している。
例えば、動作台数Ｎが１，２の場合、スイッチング周波数Ｆは２００ｋＨｚに設定される。この場合、動作台数Ｎとスイッチング周波数Ｆとの積は２００ｋＨｚ，４００ｋＨｚとなり、ＡＭ放送帯域の範囲外となる。動作台数Ｎが３，４の場合、動作台数Ｎが１，２の場合と同様に、スイッチング周波数Ｆを２００ｋＨｚに設定すると、動作台数Ｎとスイッチング周波数Ｆとの積がＡＭ放送帯域の範囲内となる。このため、動作台数Ｎが３，４の場合には、スイッチング周波数Ｆを１５０ｋＨｚ，１２５ｋＨｚに設定する。
さらに、動作台数Ｎが５，６の場合、動作台数Ｎが３，４の場合と同じスイッチング周波数Ｆにすると、動作台数Ｎとスイッチング周波数Ｆとの積がＡＭ放送帯域の範囲内となる。この場合、さらにスイッチング周波数Ｆを低くすると、インダクタＬ１が飽和し、銅損も増大する。そこで、動作台数Ｎが５，６の場合には、スイッチング周波数Ｆは３５０ｋＨｚ，３００ｋＨｚに設定する。このことにより、動作台数Ｎとスイッチング周波数Ｆとの積は１７５０ｋＨｚ，１８００ｋＨｚとなり、ＡＭ放送帯域の範囲外となる。
このように、動作台数Ｎとスイッチング周波数Ｆとの積が常にＡＭ放送帯域の範囲外となるように設定することで、ＤＣ／ＤＣコンバータ１０１を動作させた時に発生するノイズは、ＡＭ放送帯域に影響が及ぶことがない。また、動作台数Ｎが少ないときには、動作台数Ｎとスイッチング周波数Ｆとの積がＡＭ放送帯域より低く、動作台数Ｎが多いときには、動作台数Ｎとスイッチング周波数Ｆとの積がＡＭ放送帯域より高くすることで、インダクタＬ１の飽和等の不具合を抑制しつつ、発生したノイズによるＡＭ放送帯域への影響を防止できる。
図２に戻り、制御信号出力部１５５は、動作台数決定部１５２及び周波数決定部１５３それぞれが設定したパラメータに基づいて、クロック生成部１４へ制御信号を出力する。クロック生成部１４は、制御信号出力部１５５からの制御信号に基づき、電流制御部１２Ａ，１２Ｂ，，，１２Ｆへクロック信号を出力する。
なお、動作台数Ｎが決定されたときに、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのうち何れを動作させるかは、適宜設計変更可能である。例えば、コンバータ部１１Ａ，１１Ｂの順に動作させるようにしてもよいし、コンバータ部１１Ａ，１１Ｆ，１１Ｂ，，，の順に動作させるようにしてもよい。
図６は、動作台数が６で動作する場合の各コンバータ部１１Ａ〜１１Ｆのスイッチ素子Ｑ１の駆動信号を示す図である。図６に示すコンバータ部１１Ｃ，１１Ｄ，１１Ｅは、６つのコンバータ部１１Ａ，１１Ｂ，，，１１Ｆのなかで、図１で図示を省略したコンバータ部である。
駆動信号は、所定のデューディのＰＷＭ信号であり、スイッチ素子Ｑ１は、駆動信号がＨレベルのときにオンし、Ｌレベルのときにオフする。コンバータ部１１Ａのスイッチ素子Ｑ１に入力される駆動信号と、コンバータ部１１Ｂに入力される駆動信号とは、位相が６０°ずれている。同様に、コンバータ部１１Ｂのスイッチ素子Ｑ１に入力される駆動信号と、コンバータ部１１Ｃのスイッチ素子Ｑ１に入力される駆動信号とは、位相が６０°ずれている。これにより、図６に示すように、コンバータ部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆの順に駆動する。
図７は、動作台数が６の場合に、６つのコンバータ部１１Ａ，１１Ｂ，，，１１Ｆへ駆動信号を入力した場合における、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆの出力点の電流を示す図である。図７の横軸は位相[deg]、縦軸はインダクタＬ１に流れるインダクタ電流を正規化して表したものである。また、図７に示す破線、点線、一点鎖線及び二点鎖線は、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆそれぞれのインダクタ電流を示し、実線は、それらインダクタ電流の合計である。図６で説明したように、６０°ずれた駆動信号を、コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのスイッチ素子Ｑ１に入力することで、図７に示すよう、各コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのインダクタ電流は位相が６０°ずれている。
図８は、動作台数が３の場合に、３つのコンバータ部へ駆動信号を入力した場合における電流を示す図である。図６及び図７では、動作台数が６の場合について説明したが、動作台数が６以外の場合であっても同様である。例えば、動作台数が３の場合、コンバータ部１１Ａ，１１Ｂ，１１Ｃへは１２０°の位相が異なる駆動信号が入力される。そして、図８に示すように、３つのコンバータ部のインダクタ電流は位相が１２０°ずれている。
以上説明したように、本実施形態では、発生するノイズがＡＭ放送帯域に影響を及ぼすことなく、ＤＣ／ＤＣコンバータ１０１をマルチフェーズ制御することができる。
なお、本実施形態では、放送帯域を５１０ｋＨｚ〜１．７１ＭＨｚのＡＭ放送帯域としているが、放送帯域は地域によって異なるため、動作台数Ｎとスイッチング周波数Ｆの積が範囲外となる帯域は、本発明が実施される製品が出荷されるすべての地域をカバーしてもよいし、出荷地域によって変更してもよい。またその変更方法は、出荷時に記憶データを書き込んでもよいし、出荷後に通信などによりデータを受信して変更してもよい。また、ＤＣ／ＤＣコンバータ１０１は、６つのコンバータ部１１Ａ，１１Ｂ，，，１１Ｆを有しているものとしたが、コンバータ部の数は適宜変更可能である。さらに、フェーズ数Ｐは、動作台数決定部１５２が決定した動作台数Ｎを同じにしているが、フェーズ数Ｐ≦動作台数Ｎの関係が満たされればよい。例えば、動作台数が６台に決定された場合、フェーズ数を３とし、２台ずつ同位相で制御する構成であってもよい。この場合、フェーズ数Ｐとスイッチング周波数Ｆとの積が常にＡＭ放送帯域の範囲外となるように設定する。
また、本実施形態では、周波数決定部１５３は、記憶部１５４に記憶されたデータテーブルに基づいて、スイッチング周波数Ｆを決定しているが、駆動台数決定部１５２が決定した動作台数Ｎとの積がＡＭ放送帯域範囲外となるよう、演算によりスイッチング周波数Ｆを算出するような構成でもよい。
また、本実施形態では、降圧コンバータの例を示したが、これに限るものではなく、昇圧コンバータやフォワード型などの絶縁コンバータであってもよい。
（実施形態２）
以下に、実施形態２に係るＤＣ／ＤＣコンバータについて説明する。本実施形態に係るＤＣ／ＤＣコンバータは、実施形態１と同じ構成である。実施形態１では、動作台数決定部１５２は、１台、２台、３台、、と動作台数Ｎを連続的に増大させている。これに対し、本実施形態では、動作台数決定部１５２は、動作台数Ｎを不連続に増大させる。例えば、動作台数が３台の場合、出力電流Ｉｏが増えたときに、動作台数決定部１５２は動作台数を４台、５台と順に増やさず、動作台数を３台から６台へと増やすようにしてもよい。この場合、動作台数決定部１５２は、スイッチング周波数Ｆを考慮して動作台数Ｎを決定する。
各コンバータ部１１Ａ，１１Ｂ，，，１１Ｆにおいて、スイッチング周波数Ｆには適正範囲があり、スイッチング周波数Ｆがその範囲から外れることで不具合が生じる。例えば、スイッチング周波数Ｆが低いと、インダクタＬ１の飽和、及び、銅損の増大など，異常動作又は特性劣化が生じる。また、スイッチング周波数Ｆが高いと、スイッチング損失が増大し、効率が低下する。
そこで、本実施形態では、スイッチング周波数Ｆの適正範囲を１５０〜３００ｋＨｚと設定する。この場合において、動作台数決定部１５２は、動作台数Ｎを増大させる場合、スイッチング周波数Ｆが１５０〜３００ｋＨｚの範囲内となるよう、動作台数Ｎを決定する。例えば、図５に示すように、動作台数Ｎが４台又は５台の場合、スイッチング周波数Ｆは１２５ｋＨｚ又は３５０ｋＨｚに設定される。そして、動作台数Ｎが３台である場合、出力電流Ｉｏが増加したとき、動作台数決定部１５２は動作台数Ｎを４台又は５台とせず、６台に決定する。これにより、適正範囲外となるスイッチング周波数Ｆを避けることで、スイッチング損失の増大、効率の低下を防止できる。
なお、動作台数Ｎを減少させる場合も同様である。
（実施形態３）
以下に、実施形態３に係るＤＣ／ＤＣコンバータについて説明する。本実施形態に係るＤＣ／ＤＣコンバータは、実施形態１，２と同じ構成である。本実施形態では、各コンバータ部１１Ａ，１１Ｂ，，，１１Ｆのスイッチ素子Ｑ１をスイッチング制御する際、スイッチング周波数Ｆを所定範囲（例えば、±５％）で変動させる、スペクトラム拡散方式を適用している。
この例では、スイッチング周波数Ｆを変動させた場合、周波数決定部１５３は、スイッチング周波数Ｆの変動幅内の何れの周波数であっても、動作台数Ｎとの積がＡＭ放送帯域の範囲外となるスイッチング周波数（Ｆ±Δｆ）を決定する。記憶部１５４に記憶されたデータテーブルに基づいて、スイッチング周波数（Ｆ±Δｆ）を決定する。
図９は、記憶部１５４に記憶されたデータテーブルを説明するための図である。このデータテーブルは、動作台数Ｎと、その動作台数Ｎに対応するスイッチング周波数（Ｆ±Δｆ）とが記憶されている。図９に示すテーブルでは、動作台数Ｎと、スイッチング周波数（Ｆ±Δｆ）の最大値及び最小値との積も示している。
例えば、動作台数Ｎが１，２の場合、スイッチング周波数Ｆは（２００±１０）ｋＨｚに設定される。この場合、動作台数Ｎとスイッチング周波数（Ｆ±Δｆ）の最大値及び最小値との積は、２１０ｋＨｚ及び１９０ｋＨｚとなり、ＡＭ放送帯域の範囲外となる。また、動作台数Ｎが５の場合、スイッチング周波数Ｆを（３７５±１８．７５）ｋＨｚに設定すると、動作台数Ｎとスイッチング周波数（Ｆ±Δｆ）の最大値及び最小値との積は、１９６８．７５ｋＨｚ及び１７８１．２５ｋＨｚとなり、ＡＭ放送帯域の範囲外となる。
このように、スイッチング周波数Ｆを変動させた場合、変動するスイッチング周波数Ｆの何れの周波数であっても、動作台数Ｎとの積が常にＡＭ放送帯域の範囲外となるようすることで、ＤＣ／ＤＣコンバータ１０１を動作させた時に発生するノイズは、ＡＭ放送帯域に影響が及ぶことがない。また、スペクトラム拡散方式を用いることで、スイッチ素子Ｑ１のスイッチング制御に起因するノイズを低減することができる。
なお、本実施形態では、スイッチング周波数Ｆを±５％の範囲で変動させている例を示したが、スイッチング周波数Ｆの変動幅は、動作台数Ｎに応じて変更してもよい。
（実施形態４）
実施形態４では、並列接続した複数のコンバータ部を有する複数のＤＣ／ＤＣコンバータモジュールを、入力部及び出力部それぞれを並列に接続して構成したＤＣ／ＤＣコンバータシステムの例を示す。
図１０は、実施形態４に係るＤＣ／ＤＣコンバータシステムの回路図を示す。
ＤＣ／ＤＣコンバータシステム（以下、コンバータシステムという）２０１は、二つのモジュール２０，３０を備えている。モジュール２０，３０は、入力部及び出力部がそれぞれ並列に接続され、シリアルバス６を介して通信し、同期パルスバスライン７を介してスイッチングの同期を行う。モジュール２０，３０それぞれは、ほぼ同じ構成であるため、以下では主にモジュール２０について説明し、モジュール３０のモジュール２０と同じ部分については、対応する符号を括弧書きで付して説明する。
モジュール２０（３０）は、３つのコンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）を備えている。コンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）は、実施形態１で説明したように、入力電源ラインに直列接続されたスイッチ素子及びインダクタと、スイッチ素子及びインダクタの接続点とグランドラインとの間に接続されたダイオードとで構成された降圧コンバータ回路である。複数のコンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）は、入力部及び出力部がそれぞれ並列接続されて構成されている。
複数のコンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）の入力側にはフィルタコンデンサＣ２１（Ｃ３１）が設けられ、出力側には、平滑コンデンサＣ２２（Ｃ３２）が設けられている。
モジュール２０（３０）は、スイッチング制御部２２（３２）及び制御部２３（３３）を備えている。スイッチング制御部２２（３２）は、分圧抵抗Ｒ２１，Ｒ２２（Ｒ３１，Ｒ３２）により分圧された出力電圧Ｖｏが入力され、実施形態１で説明した電流制御部、電圧制御部及びクロック生成部を備えている。電流制御部は、複数のコンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）それぞれに対して設けられている。このスイッチング制御部２２（３２）は、制御部２３（３３）からの制御信号に従い、コンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）のスイッチ素子を異なる位相でスイッチング制御し、コンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）から位相が異なる信号を出力する。コンバータ部２１Ａ，２１Ｂ，２１Ｃ（３１Ａ，３１Ｂ，３１Ｃ）から出力された位相がずれた電流は加算され、コンバータシステム２０１から出力される。
図１１は、制御部２３，３３が有する機能を示すブロック図である。
制御部２３は、電流取得部２３１、動作台数決定部２３２、周波数決定部２３３、記憶部２３４、制御信号出力部２３５及び通信部２３６を備えている。また、制御部３３は、電流取得部３３１、制御信号出力部３３２及び通信部３３３を備えている。制御部２３，３３は、通信部２３６，３３３がシリアルバス６を介して通信する。制御信号出力部２３５，３３２は同期パルスバスライン７を介してスイッチング制御の同期を行う。
制御部２３，３３の電流取得部２３１，３３１は、モジュール２０，３０の出力電流Ｉo１，Ｉo２を取得する。モジュール２０，３０の出力側には、出力電流Ｉo１，Ｉo２を検出する出力電流検出回路２４，３４が設けられている。電流取得部２３１，３３１は、この出力電流検出回路２４，３４が検出した電流値を取得する。また、制御部２３の電流取得部２３１は、シリアルバス６を介して、制御部３３の電流取得部３３１が取得した出力電流Ｉo２を取得する。
制御部２３の動作台数決定部２３２は、電流取得部２３１が取得した出力電流Ｉo１，Io２の合計から、コンバータ部２１Ａ，２１Ｂ，２１Ｃ，３１Ａ，３１Ｂ，３１Ｃのうち、実施形態１と同様に、動作させる台数Ｎを決定する。例えば、動作台数決定部２３２は、出力電流が高くなるに伴い台数Ｎを増加させ、出力電流が低くなるに伴い台数Ｎを減少させる。フェーズ数Ｐは、動作台数決定部２３２が決定した動作台数Ｎと同じに設定される。
周波数決定部２３３は、動作台数決定部２３２が決定した動作台数Ｎから、コンバータ部のスイッチ素子のスイッチング周波数Ｆを決定する。周波数決定部２３３が決定するスイッチング周波数Ｆは、動作台数Ｎとの積が、ＡＭ放送帯域（５１０ｋＨｚ〜１．７１ＭＨｚ）の範囲外となるように決定される。周波数決定部２３３は、記憶部２３４に記憶されたデータテーブルに基づいて、スイッチング周波数Ｆを決定する。
制御信号出力部２３５は、動作台数決定部２３２及び周波数決定部２３３それぞれが設定したパラメータに基づいて、クロック生成部へ制御信号を出力する。クロック生成部は、制御信号出力部２３５からの制御信号に基づき、電流制御部へクロック信号を出力し、その電流制御部は、コンバータ部２１Ａ，２１Ｂ，２１Ｃのスイッチ素子へ駆動信号を出力する。
また、動作台数決定部２３２が決定した動作台数Ｎが３台を超える場合、すなわち、モジュール３０のコンバータ部３１Ａ，３１Ｂ，３１Ｃを動作させる必要がある場合、動作台数決定部２３２及び周波数決定部２３３は、通信部２３６からシリアルバス６を介して、制御部３３へも動作台数及び周波数を出力する。また、モジュール２０とモジュール３０でスイッチングの同期がとれるように、制御信号出力部２３５は同期パルスバスライン７を介して同期信号を制御信号出力部３３２に出力する。これらの制御信号が入力された制御部３３の制御信号出力部３３２は、コンバータ部３１Ａ，３１Ｂ，３１Ｃが、コンバータ部２１Ａ，２１Ｂ，２１Ｃと位相差をもって動作するように、コンバータ部３１Ａ，３１Ｂ，３１Ｃへ制御信号を出力する。
例えば、６台のコンバータ部を動作させる場合、モジュール２０では、コンバータ部２１Ａ，２１Ｂ，２１Ｃの順に、位相がそれぞれ１２０°ずつずれるよう、制御信号出力部２３５は制御信号を出力する。また、モジュール３０では、コンバータ部３１Ａ，３１Ｂ，３１Ｃの順に、位相がそれぞれ１２０°ずつずれるよう、制御信号出力部３３２は制御信号を出力する。さらに、コンバータ部２１Ａとコンバータ部３１Ａの位相が６０°ずれるように同期をとる。そして、コンバータ部２１Ａ，３１Ａ，２１Ｂ，３１Ｂ，２１Ｃ，３１Ｃの順に、位相がそれぞれ６０°ずつずれる。このようにマルチフェーズ制御することで、発生するノイズがＡＭ放送帯域に影響を及ぼさないようにすることができる。
なお、本実施形態では、コンバータシステム２０１は、２つのモジュール２０，３０を備えているが、必要に応じて、３以上のモジュールを備えてもよい。すなわち、コンバータシステム２０１は、負荷に応じてモジュール数を変更することができ、カスタマイズ性が高くなる。また、各モジュール２０，３０が備えるコンバータ部の数も、適宜変更可能である。
５…出力電流検出回路
６…シリアルバス
７…同期パルスバスライン
１１Ａ…コンバータ部
１１Ａ，１１Ｂ…コンバータ部
１１Ａ，１１Ｂ，，，１１Ｆ…コンバータ部
１２Ａ，１２Ｂ，，，１２Ｆ…電流制御部
１３…電圧制御部
１４…クロック生成部
１５…制御部
２０…モジュール
２０，３０…モジュール
２１Ａ，２１Ｂ，２１Ｃ…コンバータ部
２１Ａ，２１Ｂ，２１Ｃ，３１Ａ，３１Ｂ，３１Ｃ…コンバータ部
２１Ａ，３１Ａ，２１Ｂ，３１Ｂ，２１Ｃ，３１Ｃ…コンバータ部
２２…スイッチング制御部
２３，３３…制御部
２４，３４…出力電流検出回路（出力電流検出部）
３０…モジュール
３１Ａ，３１Ｂ，３１Ｃ…コンバータ部
３３…制御部
５０Ａ…出力電流
１０１…ＤＣ／ＤＣコンバータ
１２１…ＲＳＦＦ
１２２…コンパレータ
１３１…誤差増幅器
１３２…基準電圧源
１５１…電流取得部
１５２…動作台数決定部
１５３…周波数決定部
１５４…記憶部
１５５…制御信号出力部
２０１…コンバータシステム
２３１…電流取得部
２３１，３３１…電流取得部
２３２…動作台数決定部
２３３…周波数決定部
２３４…記憶部
２３５…制御信号出力部
２３５，３３２…制御信号出力部
２３６…通信部
２３６，３３３…通信部
３３１…電流取得部
３３２…制御信号出力部
３３３…通信部
Ｃ１…フィルタコンデンサ
Ｃ２…平滑コンデンサ
Ｃ２１，Ｃ３１…フィルタコンデンサ
Ｃ２２，Ｃ３２…平滑コンデンサ
Ｃ３…キャパシタ
Ｄ１…ダイオード
Ｌ１…インダクタ
Ｑ１…スイッチ素子
Ｒ１，Ｒ２，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２…分圧抵抗
Ｒ３…抵抗
Ｖｉ…入力電圧
Ｖｏ…出力電圧

Claims (9)

  1. 入力部及び出力部それぞれが並列接続された電力変換を行う複数のコンバータ部と、
    出力電流を検出する出力電流検出部と、
    前記出力電流検出部が検出した出力電流に応じて前記コンバータ部の動作台数Ｎを決定する動作台数決定部と、
    前記動作台数決定部が決定した動作台数Ｎの前記コンバータ部を、互いに位相が異なるよう、スイッチング周波数Ｆでスイッチング制御するスイッチング制御部と、
    を備え、
    前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、放送帯域の範囲外である、
    マルチフェーズ型ＤＣ／ＤＣコンバータ。
  2. 前記動作台数Ｎが少ない場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より低く、
    前記動作台数Ｎが多い場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より高い、
    請求項１に記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
  3. 前記動作台数決定部は、スイッチング周波数Ｆが適正範囲内となるよう、前記動作台数Ｎを不連続に増加又は減少させる、
    請求項１又は２に記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
  4. 前記スイッチング制御部は、前記スイッチング周波数Ｆを所定範囲で変動させるスペクトラム拡散機能を有し、
    スイッチング周波数の変動幅内の何れの周波数であっても、前記動作台数Ｎとの積は、放送帯域の範囲外である、
    請求項１から３の何れかに記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
  5. 入力部及び出力部それぞれが並列接続された電力変換を行う複数のコンバータ部を有するコンバータモジュールを複数備え、前記コンバータモジュールの入力部及び出力部それぞれが並列接続されたマルチフェーズ型ＤＣ／ＤＣコンバータシステムにおいて、
    前記コンバータモジュールは、請求項１〜４のいずれかに記載のマルチフェーズ型ＤＣ／ＤＣコンバータである、マルチフェーズ型ＤＣ／ＤＣコンバータシステム。
  6. 入力部及び出力部それぞれが並列接続された電力変換を行う複数のコンバータ部を有するコンバータモジュールを複数備え、前記コンバータモジュールの入力部及び出力部それぞれが並列接続されたマルチフェーズ型ＤＣ／ＤＣコンバータシステムにおいて、
    出力電流を検出する出力電流検出部と、
    前記出力電流検出部が検出した出力電流に応じて前記コンバータ部の動作台数Ｎを決定する動作台数決定部と、
    前記動作台数決定部が決定した動作台数Ｎの前記コンバータ部を、互いに位相が異なるよう、スイッチング周波数Ｆでスイッチング制御するスイッチング制御部と、
    を備え、
    前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、放送帯域の範囲外である、
    マルチフェーズ型ＤＣ／ＤＣコンバータシステム。
  7. 前記動作台数Ｎが少ない場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より低く、
    前記動作台数Ｎが多い場合、前記動作台数Ｎと前記スイッチング周波数Ｆとの積は、前記放送帯域より高い、
    請求項６に記載のマルチフェーズ型ＤＣ／ＤＣコンバータシステム。
  8. 前記動作台数決定部は、スイッチング周波数Ｆが適正範囲内となるよう、前記動作台数Ｎを不連続に増加又は減少させる、
    請求項６又は７に記載のマルチフェーズ型ＤＣ／ＤＣコンバータシステム。
  9. 前記スイッチング制御部は、前記スイッチング周波数Ｆを所定範囲で変動させるスペクトラム拡散機能を有し、
    スイッチング周波数の変動幅内の何れの周波数であっても、前記動作台数Ｎとの積は、放送帯域の範囲外である、
    請求項６から８の何れかに記載のマルチフェーズ型ＤＣ／ＤＣコンバータシステム。
JP2016525716A 2014-06-03 2015-03-17 マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム Active JP6414593B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014114734 2014-06-03
JP2014114734 2014-06-03
PCT/JP2015/057815 WO2015186404A1 (ja) 2014-06-03 2015-03-17 マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム

Publications (2)

Publication Number Publication Date
JPWO2015186404A1 JPWO2015186404A1 (ja) 2017-04-20
JP6414593B2 true JP6414593B2 (ja) 2018-10-31

Family

ID=54766485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525716A Active JP6414593B2 (ja) 2014-06-03 2015-03-17 マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム

Country Status (4)

Country Link
JP (1) JP6414593B2 (ja)
CN (1) CN106416034B (ja)
DE (1) DE112015002622T5 (ja)
WO (1) WO2015186404A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738616B2 (ja) * 2016-02-24 2020-08-12 本田技研工業株式会社 電源装置、機器及び制御方法
JP6980366B2 (ja) * 2016-07-22 2021-12-15 ローム株式会社 Ｄｃ／ｄｃコンバータ及びその制御回路、システム電源
JP6711250B2 (ja) * 2016-11-29 2020-06-17 オムロン株式会社 電力変換装置
CN107659150B (zh) * 2017-01-19 2023-05-23 深圳市华芯邦科技有限公司 Dcdc模块自动切换的直流电能变换方法和系统
JP6889078B2 (ja) 2017-09-22 2021-06-18 株式会社東芝 スイッチング電源装置
US11234303B2 (en) * 2018-01-16 2022-01-25 Shindengen Electric Manufacturing Co., Ltd. Vehicular lighting control device
JP6998252B2 (ja) * 2018-03-28 2022-01-18 株式会社Ｇｓユアサ インフラシステムズ スイッチング電源装置
CN110224592B (zh) 2019-06-13 2021-08-13 南京矽力微电子技术有限公司 多相临界导通功率变换器及其控制方法
JP6811903B1 (ja) * 2019-11-21 2021-01-13 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
WO2021192378A1 (ja) * 2020-03-26 2021-09-30 株式会社村田製作所 マルチコンバータ電源システム
CN111934551B (zh) 2020-07-29 2021-10-08 矽力杰半导体技术(杭州)有限公司 控制模块及应用其的多相功率变换器
AT524279B1 (de) * 2020-09-29 2023-02-15 Avl List Gmbh Gleichspannungswandler mit Stromsensoranordnung
JP7275412B1 (ja) * 2022-07-29 2023-05-17 三菱電機株式会社 Ｄｃ／ｄｃコンバータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04117134A (ja) * 1990-09-04 1992-04-17 Fujitsu Ltd 電源装置
JP2003309968A (ja) * 2002-04-16 2003-10-31 Hitachi Ltd スイッチング電源回路
JP2006050891A (ja) * 2004-07-08 2006-02-16 Toshiba Tec Corp マルチフェーズ型ｄｃ／ｄｃコンバータ装置
JP4498967B2 (ja) * 2005-04-01 2010-07-07 株式会社日本自動車部品総合研究所 スイッチング装置
JP4578303B2 (ja) * 2005-04-01 2010-11-10 株式会社日本自動車部品総合研究所 スイッチング装置
US7535204B1 (en) * 2007-03-09 2009-05-19 Rf Micro Devices, Inc. Split-phase switching power converter
JP2012070527A (ja) * 2010-09-23 2012-04-05 Denso Corp Ｄｃ／ｄｃコンバータ回路
JP6173658B2 (ja) * 2011-09-21 2017-08-02 東芝ライテック株式会社 電源装置および照明装置
JP6034132B2 (ja) * 2012-10-24 2016-11-30 株式会社ソニー・インタラクティブエンタテインメント Ｄｃ／ｄｃコンバータおよびそれを用いたゲーム機器

Also Published As

Publication number Publication date
JPWO2015186404A1 (ja) 2017-04-20
CN106416034B (zh) 2019-04-16
DE112015002622T5 (de) 2017-02-23
CN106416034A (zh) 2017-02-15
WO2015186404A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
JP6414593B2 (ja) マルチフェーズ型ｄｃ／ｄｃコンバータ及びマルチフェーズ型ｄｃ／ｄｃコンバータシステム
US9559591B2 (en) Multi-phase interleaved converter with automatic current-sharing function and control method therefor
US10020738B2 (en) Interleaved switching power supply and control method for the same
US9263876B2 (en) Multi-phase switching converter with over current protection and control method thereof
US9774253B2 (en) Control circuit and associated method for switching converter
JP5788748B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
US7193871B2 (en) DC-DC converter circuit
US9660534B2 (en) Control circuit for multiphase switching converter to reduce overshoot and associated control method
JP5808990B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
JP6285235B2 (ja) デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局
US9515550B2 (en) Inductor current zero-crossing detection method and circuit and switching power supply thereof
JP5812777B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
US9058043B2 (en) Voltage converter for generating output signal with steady ripple
US10608539B1 (en) Multi-phase power supply for stepdown system
JP5902421B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
US8773103B2 (en) Power supply device
US20070222395A1 (en) Switching Regulator for Fixing a Frequency
US20170279349A1 (en) High efficiency charge pump with auxiliary input operative to optimize conversion ratio
EP3010151B1 (en) Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode
US10135332B2 (en) DC-DC converter
US20160190803A1 (en) Power supply system and power supply apparatus
US9143034B2 (en) DC-DC controller and multi-ramp signal operating method thereof
US9134738B2 (en) Voltage converter
US20110156681A1 (en) Switching power supply control apparatus
JP2018133915A (ja) ソフトスタート回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6414593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150