JP6998252B2 - スイッチング電源装置 - Google Patents

Description

本発明は、並列接続された複数のコンバータ部を用いて入力電圧を出力電圧に変換するスイッチング電源装置に関する。

近年、出力負荷の増大に伴って大電流化や低リップル化を実現するために、動作フェーズ数を複数にし、位相をずらして各動作フェーズを駆動するマルチフェーズ型のスイッチング電源装置が知られている。このようなスイッチング電源装置では、負荷へ供給する電流も動作フェーズが均等に分担しながら運転をする必要がある。そこで、各動作フェーズの電流偏差を検出し、この偏差を零にする補正信号を通流率指令値に加算することで、装置を大形化・複雑化させることがなく、各動作フェーズが均等に電流を分担しながら運転する技術が提案されている（例えば、特許文献１参照）。

特開平０９－２１５３２２号公報

しかしながら、従来技術は、通流率指令値に電流補正値を加算した値を基に多相化を行なっているため、制御回路自体を改変しなければならず、マイコンや専用のアナログ制御ＩＣを使ったスイッチング電源装置において、適用が難しいという問題点があった。例えば、マイコンを使用する場合、各相の電流補正の計算をマイコン内部で行なう必要があるため、既存の制御プログラムを大幅に変更しなければならない。また、多相化をする際にマイコン内部のＰＷＭカウンタを複数使う必要があるが、カウンタの本数には限りがある。従って、相数を増やすには高機能のマイコンが必要となりコスト増につながる。そして、専用のアナログ制御ＩＣを使用する場合、アプリケーション回路は概ね決められていることが多く、各相の電流補正を計算するための電流補正回路や移相変換回路を組み入れることは難しいという問題点があった。

本発明の目的は、従来技術の上記問題を解決し、制御回路の基本的な制御回路分を変更することなく、簡便に多相化、電流均衡化機能を追加できるスイッチング電源装置を提供することにある。

本発明のスイッチング電源装置は、スイッチング素子を有する複数の電力変換部が互いに並列接続されてなる主回路と、前記主回路全体の出力に基づき基準パルス信号を出力する制御回路と、前記主回路全体の出力電流を全体電流として検出する全体電流検出回路と、複数の前記電力変換部に対応して設けられ、且つ、複数の前記電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路と、前記全体電流と前記個別電流と前記基準パルス信号とに基づき複数の前記電力変換部毎の個別パルス信号をそれぞれ生成し、且つ、複数の前記電力変換部毎の前記個別パルス信号を前記スイッチング素子の駆動信号として複数の前記電力変換部にそれぞれ出力するパルス補正器と、を具備し、前記パルス補正器は、複数の前記電力変換部をマルチフェーズで動作させ、第１相の動作フェーズに対して、前記基準パルス信号を前記スイッチング素子の駆動信号としてそのまま出力し、第１相以外の動作フェーズに対して、それぞれ生成した前記個別パルス信号を前記基準パルス信号から移相角を均等にずらしてそれぞれ出力することを特徴とする。

本発明によれば、パルス補正器によって、制御回路から出力されるゲートパルス信号を基に電流補正と多相化を行なうことができるため、制御回路は多相化（インターリーブ）の機能を有している必要がなく、パルス補正器を追加するだけで、容易にインターリーブ（マルチフェーズ）機能を持たせることができるという効果を奏する。

本発明に係るスイッチング電源装置の第１の実施の形態の回路構成を示す回路構成図である。 図１に示すパルス補正器の動作波形例を示す波形図である。 図１に示すパルス補正器の他の動作波形例を示す波形図である。 本発明に係るスイッチング電源装置の第２の実施の形態の回路構成を示す回路構成図である。 本発明に係るスイッチング電源装置の第３の実施の形態の回路構成を示す回路構成図である。

以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。

（第１の実施の形態）
第１の実施の形態のスイッチング電源装置１は、マルチフェーズ型のＤＣ／ＤＣコンバータである。スイッチング電源装置１は、図１を参照すると、制御回路２と、パルス補正器３と、全体電流検出回路ＣＴ_０と、主回路であるＮ個のコンバータ部ＣＨ_１～ＣＨ_Ｎとを備えている。

スイッチング電源装置１は、入力側に電源Ｖｉｎが、出力側に負荷Ｌがそれぞれ接続されている。そして、電源Ｖｉｎと負荷Ｌとの間に、Ｎ個のコンバータ部ＣＨ_１～ＣＨ_Ｎが第１～第Ｎ相の各動作フェーズとして互いに並列接続されて駆動される。

Ｎ個のコンバータ部ＣＨ_１～ＣＨ_Ｎは、パルス信号によってオンオフ制御されるスイッチング素子を有する電力変換部である。そして、Ｎ個のコンバータ部ＣＨ_１～ＣＨ_Ｎは、それぞれ同じ構成を有している。従って、ｎ＝１～Ｎの整数とし、コンバータ部ＣＨ_ｎについて詳細に説明する。コンバータ部ＣＨ_ｎは、リアクトルＳ_ｎと、ダイオードＤ_ｎと、スイッチング素子Ｑ_ｎと、コンデンサＣ_ｎと、個別電流検出回路ＣＴ_ｎとを備え、非絶縁型の昇圧チョッパ回路を構成している。なお、本実施の形態では、コンバータ部ＣＨ_ｎとして昇圧チョッパ回路を例に挙げているが、昇圧チョッパ回路以外のＰＷＭ制御コンバータ（降圧チョッパ回路、昇降圧チョッパ回路等）や、絶縁型のＤＣ／ＤＣコンバータであっても良い。

リアクトルＳ_ｎと、ダイオードＤ_ｎとによって直列回路が形成されており、この直列回路におけるリアクトルＳ_ｎの一方端が電源Ｖｉｎに、ダイオードＤ_ｎのカソードが負荷Ｌに接続されている。コンデンサＣ_ｎは、ダイオードＤ_ｎのカソードと負荷Ｌとの接続点と接地端子との間に、出力側において負荷Ｌと並列に接続されている。

本実施の形態において、スイッチング素子Ｑ_ｎは、ＭＯＳ－ＦＥＴで構成されている。スイッチング素子Ｑ_ｎは、ドレインがリアクトルＳ_ｎとダイオードＤ_ｎとの接続点に接続され、ソースが接地端子に接続されている。これにより、ゲートに印加される駆動信号によってスイッチング素子Ｑ_ｎのスイッチング動作が制御され、電源Ｖｉｎの電圧が昇圧されて負荷Ｌに供給される。

個別電流検出回路ＣＴ_ｎは、リアクトルＳ_ｎを流れる電流、すなわちコンバータ部ＣＨ_ｎの出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を検出する。個別電流検出回路ＣＴ_ｎは、例えば、カレントトランスや検出抵抗で構成される。

全体電流検出回路ＣＴ_０は、電源Ｖｉｎから主回路（コンバータ部ＣＨ_１～ＣＨ_Ｎ）全体に入力される入力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を検出する。全体電流検出回路ＣＴ_０によって検出される入力電流は、コンバータ部ＣＨ_１～ＣＨ_Ｎをそれぞれ流れる出力電流を合計した主回路（コンバータ部ＣＨ_１～ＣＨ_Ｎ）全体の出力電流となる。全体電流検出回路ＣＴ_０は、例えば、カレントトランスや検出抵抗で構成される。

制御回路２は、コンバータ部ＣＨ_ｎのスイッチング素子Ｑ_ｎをオンオフ制御するゲートパルス信号を生成する回路である。制御回路２は、主回路（コンバータ部ＣＨ_１～ＣＨ_Ｎ）全体の出力（入力電流、出力電流、出流電圧）が目標値となるように、デューティ比（パルス幅）を制御したゲートパルス信号をパルス補正器３に出力する。

そして、パルス補正器３は、制御回路２から入力されるゲートパルス信号に基づいて、Ｎ個のコンバータ部ＣＨ_１～ＣＨ_Ｎのスイッチング素子Ｑ_１～Ｑ_Ｎをオンオフ動作させるそれぞれの駆動信号を生成する。すなわち、制御回路２は、単相のコンバータを制御する機能を有していれば良く、多相化に対応している必要はない。

パルス補正器３は、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）で構成され、除算器４、駆動信号生成部５_１～５_Ｎとして機能する。

除算器４は、全体電流検出回路ＣＴ_０によって検出される入力電流を動作フェーズ数であるＮで除算して平均電流を算出し、算出した平均電流を駆動信号生成部５_１～５_ｎにそれぞれ出力する。

駆動信号生成部５_１～５_Ｎは、それぞれ同じ構成を有している。従って、ｎ＝１～Ｎの整数とし、駆動信号生成部５_ｎについて詳細に説明する。駆動信号生成部５_ｎは、電流偏差演算器６_ｎと、補償器７_ｎと、デューティ加算器８_ｎと、移相器９_ｎとを備えている。

電流偏差演算器６_ｎは、除算器４から入力される平均電流と、個別電流検出回路ＣＴ_ｎによって検出されたコンバータ部ＣＨ_ｎの出力電流との差分を電流偏差として演算する減算器である。

補償器７_ｎは、電流偏差演算器６_ｎによって演算された電流偏差を補償する補正用デューティ値ΔＤ_ｎを決定する。なお、補償器７_ｎとしては、比例制御器（Ｐ制御器）、比例積分制御器（ＰＩ制御器）、比例積分微分制御器（ＰＩＤ制御器）等を用いることができる。

デューティ加算器８_ｎは、制御回路２から入力されたゲートパルス信号のデューティ値（パルス幅）Ｄに補償器７_ｎによって決定された補正用デューティ値ΔＤ_ｎを加算したＤ＋ΔＤ_ｎをゲートパルス幅とする駆動信号を生成する。これにより、除算器４から入力される平均電流にコンバータ部ＣＨ_ｎの出力電流が近づく方向に、ゲートパルス信号のデューティ値を補正した駆動信号を生成されることになる。

移相器９_ｎは、制御回路２から出力されるゲートパルス信号の周期をＴｓとすると、デューティ加算器８_ｎによって生成された駆動信号をＴｓ×（ｎ－１）／Ｎだけ遅れさせてコンバータ部ＣＨ_ｎに出力させる。これにより、各動作フェーズの駆動信号はそれぞれ３６０°／Ｎずつ均等にずれた位相角で出力されることになる。

次に、パルス補正器３内部での電流補正と多相化の方法について図２を参照して詳細に説明する。
パルス補正器３において、駆動信号生成部５_ｎのデューティ加算器８_ｎは、時刻ｔ_０に制御回路２から入力されたゲートパルス信号の立ち上がりから立ち下りまでの時間（パルス幅）をデューティ値Ｄｔ_０として計測する。なお、制御回路２から出力されるゲートパルス信号の周期Ｔｓは、コンバータ部ＣＨ_ｎのスイッチング周期となる。

また、デューティ値Ｄｔ_０の計測と並行して、電流偏差演算器６_ｎによる電流偏差の演算と、デューティ加算器８_ｎによる補正用デューティ値ΔＤ_ｎｔ_０の決定とを実行する。

そして、デューティ加算器８_ｎは、計測したデューティ値Ｄｔ_０に補償器７_ｎによって決定された補正用デューティ値ΔＤ_ｎｔ_０を加算したＤｔ_０＋ΔＤ_ｎｔ_０をゲートパルス幅とする駆動信号を生成する。これにより、第１相～第Ｎ相の各動作フェーズの駆動信号のゲートパルス幅Ｄｔ_０＋ΔＤ_１ｔ_０、Ｄｔ_０＋ΔＤ_２ｔ_０、…、Ｄｔ_０＋ΔＤ_Ｎｔ_０がそれぞれ決定される。

次に、移相器９_ｎは、時刻ｔ_１、すなわち制御回路２から次のゲートパルス信号が立ち上がるタイミングから、デューティ加算器８_ｎによって生成された駆動信号をＴｓ×（ｎ－１）／Ｎだけ遅れさせてコンバータ部ＣＨ_ｎに出力させる。これにより、コンバータ部ＣＨ_１には、時刻ｔ１に立ち上がるゲートパルス幅Ｄｔ_０＋ΔＤ_１ｔ_０のパルスが第１相の駆動信号として出力される。そして、コンバータ部ＣＨ_２には、第１相の駆動信号よりも３６０°／Ｎの位相に相当する時間Ｔｓ／Ｎだけ遅れて立ち上がるゲートパルス幅Ｄｔ_０＋ΔＤ_２ｔ_０のパルスが第２相の駆動信号が出力される。そして、コンバータ部ＣＨ_２～ＣＨ_Ｎにも同様に時間Ｔｓ／Ｎ間隔で位相をずらしてデューティ加算器８_ｎによって生成された第３相～第Ｎ相の駆動信号が出力される。

そして、時刻ｔ_１以降にパルス補正器３に制御回路２から入力されるゲートパルス信号も同様の電流補正と多相化が行われて、時刻ｔ_２以降の次のスイッチング周期に出力される。

以上のように、第１の実施の形態では、制御回路２から出力されたゲートパルス信号をパルス補正器３に入力し、パルス補正器３内で電流補正の計算と位相シフト操作を行ない、Ｎ個のコンバータ部ＣＨ_１～ＣＨ_Ｎのそれぞれの駆動信号が出力される。これによって、単相のスイッチング電源装置用のマイコンや専用のアナログ制御ＩＣを使用しても、パルス補正器３を追加するだけで容易に多相化と電流均衡化を実現できる。

なお、第１の実施の形態では、１スイッチング周期分の制御遅れで多相化と電流均衡化を実行するように構成したが、制御遅れを発生させることなく多相化と電流均衡化を実行することもできる。この場合には、図３に示すように、パルス補正器３において、第１相の駆動信号生成部５_１では、補正用デューティ値ΔＤ_１の計算を行うことなく、制御回路２から出力されるゲートパルス信号をそのままコンバータ部ＣＨ_１の駆動信号として出力する。そして、第２相～第Ｎ相の駆動信号生成部５_２～５_Ｎでそれぞれ補正用デューティ値ΔＤ_２～ΔＤ_Ｎの計算を行って電流均衡化を実行する。

図３を参照すると、時刻ｔ_０に制御回路２からゲートパルス信号が入力されると駆動信号生成部５_１の移相器９_１は、コンバータ部ＣＨ_１に出力する第１相の駆動信号を立ち上げると共に、駆動信号生成部５_２～５_Ｎにおいて、補正用デューティ値ΔＤ_ｎｔ_０を計算する。

次に、駆動信号生成部５_２の移相器９_２は、第１相の駆動信号の立ち上がりから時間Ｔｓ／Ｎの間隔を空けて第２相の駆動信号を立ち上げる。そして、駆動信号生成部５_３～５_Ｎの移相器９_３～９_Ｎも同様の間隔で第２相～第Ｎ相の駆動信号を立ち上げる。

次に、駆動信号生成部５_１の移相器９_１は、時刻ｔ_０＋ＤＴ_０のゲートパルス信号の立ち下りと同時に第１相の駆動信号を立ち下げる。そして、駆動信号生成部５_２～５_Ｎでは、制御回路２から出力されたゲートパルス信号のデューティ値ＤＴ_０が確定次第、デューティ値Ｄｔ_０と予め計算しておいた補正用デューティ値ΔＤ_ｎｔ_０を加算して第１相～第Ｎ相の駆動信号にゲートパルス幅ＤＴ_０＋ΔＤ_ｎｔ_０を決定し、決定したゲートパルス幅ＤＴ_０＋ΔＤ_ｎｔ_０に応じて第２相～第Ｎ相の駆動信号の立ち下げをそれぞれ行う。

そして、時刻ｔ_１以降にパルス補正器３に制御回路２から入力されるゲートパルス信号も同様の電流補正と多相化が行われて、同一のスイッチング周期に出力される。

これによって、制御遅れが発生することなく多相化と電流均衡化を実現できる。第１相の動作フェーズでは電流均衡化の電流補正は行われなくなるが、他の相の動作フェーズで電流均衡化の電流補正が行われるため、第１相の動作フェーズも自動的に電流均衡するようになっている。

（第２の実施の形態）
第２の実施の形態のスイッチング電源装置１ａは、マルチフェーズ型のインバータである。スイッチング電源装置１ａは、図４を参照すると、制御回路２と、パルス補正器３と、全体電流検出回路ＣＴ_０と、主回路であるＮ個のインバータ部ＩＮＶ_１～ＩＮＶ_Ｎとを備えている。以下、第１の実施の形態と同様の構成については、適宜説明を省略する。

スイッチング電源装置１ａは、入力側に電源Ｖｉｎが、出力側に負荷Ｌがそれぞれ接続されている。そして、電源Ｖｉｎと負荷Ｌとの間に、Ｎ個のインバータ部ＩＮＶ_１～ＩＮＶ_Ｎが第１～第Ｎ相の各動作フェーズとして互いに並列接続されて駆動される。

Ｎ個のインバータ部ＩＮＶ_１～ＩＮＶ_Ｎは、パルス信号によってオンオフ制御されるスイッチング素子を有する電力変換部である。Ｎ個のインバータ部ＩＮＶ_１～ＩＮＶ_Ｎは、それぞれ同じ構成を有している。従って、ｎ＝１～Ｎの整数とし、インバータ部ＩＮＶ_ｎについて詳細に説明する。インバータ部ＩＮＶ_ｎは、コンデンサＣ_ｎと、反転バッファＮＯＴ_ｎと、リアクトルＳ_ｎと、４個のスイッチング素子Ｑ_{ｎ－１～４}と、個別電流検出回路ＣＴ_ｎとを備え、フルブリッジの単相インバータを構成している。

コンデンサＣ_ｎは、電源Ｖｉｎと並列に接続されている。

本実施の形態において、４個のスイッチング素子Ｑ_{ｎ－１～４}は、ＭＯＳ－ＦＥＴで構成されている。コンデンサＣ_ｎの正極端子と負極端子との間には、スイッチング素子Ｑ_ｎ－１とスイッチング素子Ｑ_ｎ－２とからなる直列回路が接続されると共に、スイッチング素子Ｑ_ｎ－３とスイッチング素子Ｑ_ｎ－４とからなる直列回路が接続されている。

スイッチング素子Ｑ_ｎ－１とスイッチング素子Ｑ_ｎ－２との接続点はリアクトルＳ_ｎを介して負荷Ｌの一方端に接続され、スイッチング素子Ｑ_ｎ－３とスイッチング素子Ｑ_ｎ－４との接続点は負荷Ｌの他方端に接続されている。なお、負荷Ｌの両端間には、インバータ部ＩＮＶ_ｎのリアクトルＳ_ｎと共に高周波成分を除去するフィルタ回路として機能するコンデンサＣ_０が接続されている。

パルス補正器３からの駆動信号は、スイッチング素子Ｑ_ｎ－１及びスイッチング素子Ｑ_ｎ－４のゲートに直接入力され、スイッチング素子Ｑ_ｎ－２及びスイッチング素子Ｑ_ｎ－３のゲートに反転バッファＮＯＴ_ｎを介して入力される。これにより、駆動信号によってスイッチング素子Ｑ_{ｎ－１～４}のオン／オフが切り替えられ、直流電圧を、所望の交流電圧に変換される。

第２の実施の形態において個別電流検出回路ＣＴ_ｎは、リアクトルＳ_ｎを流れる電流、すなわちインバータ部ＩＮＶ_ｎの出力電流を検出する。個別電流検出回路ＣＴ_ｎは、例えば、カレントトランスや検出抵抗で構成される。なお、第２の実施の形態において、パルス補正器３の電流偏差演算器６_ｎでは、除算器４から入力される平均電流と、個別電流検出回路ＣＴ_ｎによって検出されたインバータ部ＩＮＶ_ｎの出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）との差分を電流偏差として演算する。

第２の実施の形態において全体電流検出回路ＣＴ_０は、主回路（インバータ部ＩＮＶ_１～ＩＮＶ_Ｎ）全体から出力される出力電流を検出する。全体電流検出回路ＣＴ_０によって検出される出力電流は、インバータ部ＩＮＶ_１～ＩＮＶ_Ｎをそれぞれ流れる出力電流を合計した主回路（インバータ部ＩＮＶ_１～ＩＮＶ_Ｎ）全体の出力電流となる。全体電流検出回路ＣＴ_０は、例えば、カレントトランスや検出抵抗で構成される。なお、第２の実施の形態において、パルス補正器３の除算器４では、全体電流検出回路ＣＴ_０によって検出される出力電流（例えば、ゲートパルス信号の周期Ｔｓにおける平均値）を動作フェーズ数であるＮで除算して平均電流を算出し、算出した平均電流を駆動信号生成部５_１～５_ｎにそれぞれ出力する。

以上のように、第２の実施の形態では、制御回路２から出力されたゲートパルス信号をパルス補正器３に入力し、パルス補正器３内で電流補正の計算と位相シフト操作を行ない、Ｎ個のインバータ部ＩＮＶ_１～ＩＮＶ_Ｎのそれぞれの駆動信号が出力される。これによって、単相のスイッチング電源装置用のマイコンや専用のアナログ制御ＩＣを使用しても、パルス補正器３を追加するだけで容易に多相化と電流均衡化を実現できる。

（第３の実施の形態）
第３の実施の形態のスイッチング電源装置１ｂは、図５を参照すると、第１の実施の形態の構成に加え、パルス補正器３ａは、コンバータ部ＣＨ_１～ＣＨ_Ｎから入力される異常動作信号に基づいて、駆動する動作フェーズの数を制御するフェーズ制御部１０を備えている。

コンバータ部ＣＨ_ｎは、異常動作検出部１１_ｎを備えている。異常動作検出部１１_ｎは、コンバータ部ＣＨ_ｎの過熱、短絡、故障等の動作異常を検出すると、動作異常信号をパルス補正器３ａのフェーズ制御部１０に出力する。

フェーズ制御部１０は、入力される異常動作信号に基づいて、動作異常が検出された
コンバータ部ＣＨ_ｎを異常フェーズとすると共に、正常に動作しているコンバータ部ＣＨ_ｎを正常フェーズとして正常フェーズ数Ｎ’（≦Ｎ）を算出する。そして、フェーズ制御部１０は、異常動作が検出された異常フェーズの移相器９ａ_ｎには駆動信号の出力を停止させ、正常に動作している正常フェーズの移相器９ａ_ｎには３６０°／Ｎ’ずつずれた位相角指令を出力する。これにより、一部のコンバータ部ＣＨ_ｎが故障しても、正常に動作しているＮ’個のコンバータ部ＣＨ_ｎは位相が３６０°／Ｎ’ずつずれた駆動信号によって均等な位相角で動作可能となり、全体電流のリプル成分を最小化できる。

また、フェーズ制御部１０は、算出した正常フェーズ数Ｎ’を除算器４ａに出力する。そして、除算器４ａは、全体電流検出回路ＣＴ_０によって検出される入力電流を動作フェーズ数Ｎ’で除算して平均電流を算出し、算出した平均電流を駆動信号生成部５ａ_１～５ａ_ｎにそれぞれ出力する。これにより、第２の実施の形態では、除算器４ａは、１／Ｎから１／Ｎ’に変更されている。全体の入力電流を動作フェーズ数Ｎ’で除算した平均電流が各相の目標電流値となるため、駆動する動作フェーズ数が変わった場合でも各相の電流均衡化機能が働く。

さらに、フェーズ制御部１０は、算出した正常フェーズ数Ｎ’を制御回路２ａに出力する。制御回路２ａは、正常フェーズ数Ｎ’に基づいて主回路（コンバータ部ＣＨ_１～ＣＨ_Ｎ）全体の制御ゲインを決める。すなわち、駆動する動作フェーズ数によって制御対象の伝達関数は異なるため、制御回路２ａは、正常フェーズ数Ｎ’に基づき、正常フェーズ数Ｎ’が小さくなるほど、制御ゲインを低下させる。これにより、駆動する動作フェーズ数に拘わらず、最適な制御ゲインでスイッチング電源装置１ａを制御することができる。

また、制御回路２ａは、正常フェーズ数Ｎ’に基づいて過負荷保護の設定値も決める。具体的には、過負荷保護のしきい値にＮ’／Ｎを乗ずる等の処理により、動作フェーズ数Ｎ’が小さくなるほど、過負荷保護のしきい値を低下させる。これにより、一部の動作フェーズに故障が起きた時にも負荷量を減らした状態で安全に動作することができる。

なお、第３の実施の形態では、第１の実施の形態の構成に適用する例について説明したが、第３の実施の形態を第２の実施の形態に適用するようにしても良い。

以上のように、第３の実施の形態では、１部のコンバータ部ＣＨ_ｎが動作異常で使用できない場合でも、残った正常なコンバータ部ＣＨ_ｎによって、位相角を均等に保ったまま、各相の電流均衡を保持した動作を行なうことができる。さらに、最適な制御ゲインでかつ安全に動作することができる。

以上説明したように、本実施の形態によれば、スイッチング素子（スイッチング素子Ｑ_ｎ、スイッチング素子Ｑ_{ｎ－１～４}）を有する複数の電力変換部（コンバータ部ＣＨ_ｎ、インバータ部ＩＮＶ_ｎ）が互いに並列接続されてなる主回路と、主回路全体の出力に基づき基準パルス信号を出力する制御回路２と、主回路全体の出力電流を全体電流として検出する全体電流検出回路ＣＴ_０と、複数の電力変換部に対応して設けられ、且つ、複数の電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路ＣＴ_ｎと、全体電流と個別電流と基準パルス信号とに基づき複数の電力変換部毎の個別パルス信号をそれぞれ生成し、且つ、複数の電力変換部毎の個別パルス信号をスイッチング素子の駆動信号として複数の電力変換部にそれぞれ出力するパルス補正器３とを備えている。
この構成により、パルス補正器３によって、制御回路２から出力されるゲートパルス信号を基に電流補正と多相化を行なうことができるため、制御回路２は多相化の機能を有している必要がなく、パルス補正器３を追加するだけで、主回路を多相化することができる。

さらに、本実施の形態によれば、パルス補正器３は、複数の電力変換部毎の個別パルス信号を、複数の電力変換部毎の個別電流が均等になるように基準パルス信号のデューティ値を補正してそれぞれ生成する。
この構成により、パルス補正器３を追加するだけで、主回路を構成する複数の電力変換器の電流均衡化を実現できる。

さらに、本実施の形態によれば、パルス補正器３は、複数の電力変換部をマルチフェーズで動作させる。
この構成により、パルス補正器３を追加するだけで、容易にインターリーブ（マルチフェイズ）機能を持たせることができる。

さらに、本実施の形態によれば、パルス補正器３は、第１相の動作フェーズに対して、基準パルス信号をスイッチング素子の駆動信号としてそのまま出力し、第１相以外の動作フェーズに対して、それぞれ生成した個別パルス信号を基準パルス信号から移相角を均等にずらしてそれぞれ出力する。
この構成により、第１相の駆動信号の出力時に確定したゲートパルス信号デューティ値Ｄを、第２相以降に反映させることができるため、制御遅れが発生することなく多相化と電流均衡化を実現できる。

さらに、本実施の形態によれば、複数の電力変換部毎のそれぞれの異常動作をそれぞれ検出する異常動作検出部１１_ｎを具備し、パルス補正器３ａは、異常動作が検出された電力変換部を異常フェーズとし、個別パルス信号の出力を停止させると共に、異常動作が検出されていない電力変換部を正常フェーズとし、正常フェーズ毎の個別電流が均等になるように基準パルス信号のデューティ値を補正してそれぞれ生成する。
この構成により、主回路を構成する電力変換器の１部が動作異常で使用できない場合でも、残った正常な電力変換器によって、位相角を均等に保ったまま、各相の電流均衡を保持した動作を行なうことができる。また、異常な電力変換器は除いて駆動するので、冗長運転が可能になる。

さらに、本実施の形態によれば、パルス補正器は３ａ、正常フェーズ数を制御回路２ａに出力し、制御回路２ａは、正常フェーズ数に基づいて、主回路全体の制御ゲインと、過負荷検出のしきい値とのいずれか若しくは両方を変更させる。
この構成により、さらに、最適な制御ゲインでかつ安全に動作することがてきる。

さらに、本実施の形態によれば、パルス補正器３は、ＦＰＧＡ（Field Programmable Gate Array）によって構成されている。
この構成により、ＦＰＧＡを使用する事で容易にパルス補正器３を構成することが、単相用の制御回路を用いて、容易にインターリーブ（マルチフェイズ）機能を持たせたスイッチング電源回路を構築することができる。

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。

１、１ａ、１ｂ スイッチング電源装置
Ｖｉｎ 電源
ＣＨ_１～ＣＨ_Ｎ コンバータ部
Ｓ_１～Ｓ_Ｎ リアクトル
Ｄ_１～Ｄ_Ｎ ダイオード
Ｑ_１～Ｑ_Ｎ、Ｑ_{１－１～４}～Ｑ_{Ｎ－１～４} スイッチング素子
Ｃ_０、_１～Ｃ_Ｎ コンデンサ
ＣＴ_０ 全体電流検出回路
ＣＴ_１～ＣＴ_Ｎ 個別電流検出回路
ＩＮＶ_１～ＩＮＶ_Ｎ インバータ部
ＮＯＴ_１～ＮＯＴ_Ｎ 反転バッファ
Ｌ 負荷
２、２ａ 制御回路
３、３ａ パルス補正器
４、４ａ 除算器
５_１～５_Ｎ、５ａ_１～５ａ_Ｎ 駆動信号生成部
６_１～６_Ｎ 電流偏差演算器
７_１～７_Ｎ 補償器
８_１～８_Ｎ デューティ加算器
９_１～９_Ｎ、９_ａ１～９_ａＮ 移相器
１０ フェーズ制御部
１１_１～１１_Ｎ 異常動作検出部

Claims (4)

1. スイッチング素子を有する複数の電力変換部が互いに並列接続されてなる主回路と、
   前記主回路全体の出力に基づき基準パルス信号を出力する制御回路と、
   前記主回路全体の出力電流を全体電流として検出する全体電流検出回路と、
   複数の前記電力変換部に対応して設けられ、且つ、複数の前記電力変換部毎の出力電流を個別電流として検出する複数の個別電流検出回路と、
   前記全体電流と前記個別電流と前記基準パルス信号とに基づき複数の前記電力変換部毎の個別パルス信号をそれぞれ生成し、且つ、複数の前記電力変換部毎の前記個別パルス信号を前記スイッチング素子の駆動信号として複数の前記電力変換部にそれぞれ出力するパルス補正器と、を具備し、
   前記パルス補正器は、複数の前記電力変換部をマルチフェーズで動作させ、
   第１相の動作フェーズに対して、前記基準パルス信号を前記スイッチング素子の駆動信号としてそのまま出力し、第１相以外の動作フェーズに対して、それぞれ生成した前記個別パルス信号を前記基準パルス信号から移相角を均等にずらしてそれぞれ出力することを特徴とするスイッチング電源装置。
2. 前記パルス補正器は、複数の前記電力変換部毎の前記個別パルス信号を、複数の前記電力変換部毎の前記個別電流が均等になるように前記基準パルス信号のデューティ値を補正してそれぞれ生成することを特徴とする請求項１記載のスイッチング電源装置。
3. 複数の前記電力変換部毎のそれぞれの異常動作をそれぞれ検出する異常動作検出部を具備し、
   前記パルス補正器は、異常動作が検出された前記電力変換部を異常フェーズとし、前記個別パルス信号の出力を停止させると共に、異常動作が検出されていない前記電力変換部を正常フェーズとし、前記正常フェーズ毎の前記個別電流が均等になるように前記基準パルス信号のデューティ値を補正してそれぞれ生成することを特徴とする請求項１記載のスイッチング電源装置。
4. 前記パルス補正器は、前記正常フェーズ数を前記制御回路に出力し、
   前記制御回路は、前記正常フェーズ数に基づいて、主回路全体の制御ゲインと、過負荷検出のしきい値とのいずれか若しくは両方を変更させることを特徴とする請求項３記載のスイッチング電源装置。

Images