JP2006050891A - マルチフェーズ型ｄｃ／ｄｃコンバータ装置 - Google Patents

Abstract

【課題】出力電流容量や相数を変更したい場合に容易に対応できるようにする。
【解決手段】それぞれコンバータ回路10,20,30を組み込んだマスタ基板と２つのスレーブ基板を用意し、母基板１上に設けた接続保持機構に対して着脱自在にしている。各コンバータ回路はそれぞれ制御ＩＣ11,21,31に相設定信号Pset1,Pset2,Pset3を供給する相設定手段13,23,33を設けている。接続保持機構にマスタ基板のみを接続保持させたときには２相で動作を行う。また、接続保持機構にさらに１つのスレーブ基板を接続保持させたときにはスレーブ基板の制御ＩＣ21はマスタ基板から相制御信号CLK1を受けて４相で動作を行う。また、接続保持機構にさらにもう１つのスレーブ基板を接続保持させたときには、もう１つのスレーブ基板の制御ＩＣ31は１つのスレーブ基板の制御ＩＣ21から相制御信号CLK2を受けて６相で動作を行う。
【選択図】 図１

Description

本発明は、パーソナルコンピュータなどの低電圧大電流が要求される装置の電源として使用されるマルチフェーズ型ＤＣ／ＤＣコンバータ装置に関する。

ＩＴ機器に代表される電子機器の高機能化、高速化、大規模化に伴い、電源への大容量化が要求されている。特に、パーソナルコンピュータや通信機器などにおいては、ＣＰＵの低電圧化が進み、電源の低電圧大電流化が要求されている。このような電源における、低電圧化・大電流化・高速化を実現する方法として、マルチフェーズ型ＤＣ／ＤＣコンバータ装置がある。

従来の、マルチフェーズ型ＤＣ／ＤＣコンバータ装置は、位相調整回路と複数のＤＣ／ＤＣコンバータを備え、位相調整回路によって各ＤＣ／ＤＣコンバータのスイッチング位相が均等な間隔になるように設定し、負荷に対して各ＤＣ／ＤＣコンバータの出力電流を合成した電流を通電するとともに負荷に対するリップル率の改善を図るようにしている（例えば、特許文献１参照）。
特開２００３−２８４３３３公報

しかしながら、従来のマルチフェーズ型ＤＣ／ＤＣコンバータ装置は、出力電流容量を変更したい場合や相数を変更したい場合に、その装置において使用者が自由に出力電流容量や相数を変更することができなかった。このため、要求する出力電流容量のＤＣ／ＤＣコンバータ装置や要求する相数のＤＣ／ＤＣコンバータ装置を別途用意しなければならなかった。

本発明は、出力電流容量を変更したい場合や相数を変更したい場合に容易に対応できるマルチフェーズ型ＤＣ／ＤＣコンバータ装置を提供する。

本発明は、複数のＤＣ／ＤＣコンバータの出力端子を並列に接続し、各ＤＣ／ＤＣコンバータの出力位相を異ならせたマルチフェーズ型ＤＣ／ＤＣコンバータ装置において、１又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成したマスタコンバータユニットと、１又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成した複数のスレーブコンバータユニットと、各ユニットの基板に形成した入出力端子と接続する入出力端子を有し、それぞれ基板を保持することで入出力端子間の接続を行う複数の接続保持機構を設けた母基板と、マルチフェーズ型ＤＣ／ＤＣコンバータ装置の相数を設定する相設定信号を与える相設定手段と、クロック信号を発生する周波数設定回路と、相設定手段から相設定信号と周波数設定回路からのクロック信号を入力して自己のＤＣ／ＤＣコンバータの動作位相を相設定信号に基づき設定するとともに、１つのスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を相設定信号に基づき制御する相制御信号を発生する、マスタコンバータユニットのＤＣ／ＤＣコンバータ制御部と、相設定手段からの相設定信号とマスタコンバータユニット又は他のスレーブコンバータユニットからの相制御信号を入力して自己のＤＣ／ＤＣコンバータの動作位相を相設定信号に基づき設定するとともに、さらに別のスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を相設定信号に基づき制御する相制御信号を発生する、スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御部を備え、相設定手段は、母基板の接続保持機構にマスタコンバータユニットのみを接続保持するか、マスタコンバータユニットとともにスレーブコンバータユニットの１つ又は複数を接続保持するかによって相設定信号を可変することにある。

本発明によれば、１又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成したマスタコンバータユニットと、１又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成した複数のスレーブコンバータユニットを、母基板に設けた複数の接続保持機構に対して接続保持する構成とし、その接続保持機構にマスタコンバータユニットのみを接続保持するか、マスタコンバータユニットとともにスレーブコンバータユニットの１つ又は複数を接続保持するかにより、出力電流容量を変更したり、相数を変更したりできるので、出力電流容量を変更したい場合や相数を変更したい場合に容易に対応できる。

また、本発明によれば、１又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成した複数のスレーブコンバータユニットを、１又は複数のＤＣ／ＤＣコンバータで構成したマスタコンバータユニットを配置した母基板に設けた複数の接続保持機構に接続保持する構成とし、その母基板を複数接続して出力電流容量を変更したり、相数を変更したりできるので、出力電流容量を変更したい場合や相数を変更したい場合に容易に対応できる。

以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、マルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図で、入力端子Ｖin(+)、Ｖin(-)間に入力コンデンサＣ1を接続するとともに、出力端子Ｖout(+)、Ｖout(-)間に出力コンデンサＣ2を接続している。

前記入力コンデンサＣ1に、複数、例えば、３個のＤＣ／ＤＣコンバータ回路１０、２０、３０の入力端子を並列に接続し、前記出力コンデンサＣ2に、前記各ＤＣ／ＤＣコンバータ回路１０、２０、３０の出力端子を並列に接続している。

前記入力端子Ｖin(+)、Ｖin(-)、入力コンデンサＣ1、出力端子Ｖout(+)、Ｖout(-)、出力コンデンサＣ2、各ＤＣ／ＤＣコンバータ回路１０、２０、３０の入力端子に電圧を供給する電源ラインＬｎ1及び各ＤＣ／ＤＣコンバータ回路１０、２０、３０の出力端子から電力を取り出す電源ラインＬｎ2は、図２に示す母基板１上に配置されている。

前記ＤＣ／ＤＣコンバータ回路１０は、図２に示すマスタ基板２上に形成され、装置全体を制御するマスタコンバータユニットを構成している。前記ＤＣ／ＤＣコンバータ回路１０は、２つのＤＣ／ＤＣコンバータからなる２相のコンバータ回路で、ＤＣ／ＤＣコンバータ制御ＩＣ１１、スイッチ素子Ｑ11A、スイッチ素子Ｑ11B、ダイオードＤ11、インダクタＬ11、電流検出抵抗Ｒ11、スイッチ素子Ｑ12A、スイッチ素子Ｑ12B、ダイオードＤ12、インダクタＬ12、電流検出抵抗Ｒ12、前記ＤＣ／ＤＣコンバータ制御ＩＣ１１の動作周波数を設定するクロック信号CLKを出力する周波数設定回路１２、装置の相数を設定する相設定手段１３によって構成されている。ここで、スイッチ素子Ｑ11A、スイッチ素子Ｑ11Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ１１により相補的にスイッチング動作を行う。同様に、スイッチ素子Ｑ12A、スイッチ素子Ｑ12Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ１１により相補的にスイッチング動作を行う。

前記ＤＣ／ＤＣコンバータ回路２０は、図２に示すスレーブ基板３上に形成され、スレーブコンバータユニットを構成している。前記ＤＣ／ＤＣコンバータ回路２０は、２つのＤＣ／ＤＣコンバータからなる２相のコンバータ回路で、ＤＣ／ＤＣコンバータ制御ＩＣ２１、スイッチ素子Ｑ21A、スイッチ素子Ｑ21B、ダイオードＤ21、インダクタＬ21、電流検出抵抗Ｒ21、スイッチ素子Ｑ22A、スイッチ素子Ｑ22B、ダイオードＤ22、インダクタＬ22、電流検出抵抗Ｒ22、装置の相数を設定する相設定手段２３によって構成されている。ここで、スイッチ素子Ｑ21A、スイッチ素子Ｑ21Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ２１により相補的にスイッチング動作を行う。同様に、スイッチ素子Ｑ22A、スイッチ素子Ｑ22Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ２１により相補的にスイッチング動作を行う。

前記ＤＣ／ＤＣコンバータ回路３０は、図２に示すスレーブ基板４上に形成され、スレーブコンバータユニットを構成している。前記ＤＣ／ＤＣコンバータ回路３０は、２つのＤＣ／ＤＣコンバータからなる２相のコンバータ回路で、ＤＣ／ＤＣコンバータ制御ＩＣ３１、スイッチ素子Ｑ31A、スイッチ素子Ｑ31B、ダイオードＤ31、インダクタＬ31、電流検出抵抗Ｒ31、スイッチ素子Ｑ32A、スイッチ素子Ｑ32B、ダイオードＤ32、インダクタＬ32、電流検出抵抗Ｒ32、装置の相数を設定する相設定手段３３によって構成されている。ここで、スイッチ素子Ｑ31A、スイッチ素子Ｑ31Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ３１により相補的にスイッチング動作を行う。同様に、スイッチ素子Ｑ32A、スイッチ素子Ｑ32Bは前記ＤＣ／ＤＣコンバータ制御ＩＣ３１により相補的にスイッチング動作を行う。

前記マスタコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ１１は、相設定手段１３より与えられる相設定信号Ｐset1、周波数設定回路１２より与えられるクロック信号CLK、電流検出抵抗Ｒ11の両端電圧で電流検出信号となるCS(+)11、CS(-)11、電流検出抵抗Ｒ12の両端電圧で電流検出信号となるCS(+)12、CS(-)12、出力電圧Ｖoを入力している。そして、前記スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ２１に対して相制御信号CLK1を与えるようになっている。

前記スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ２１は、相設定手段２３より与えられる相設定信号Ｐset2、ＤＣ／ＤＣコンバータ制御ＩＣ１１から与えられる相制御信号CLK1、電流検出抵抗Ｒ21の両端電圧で電流検出信号となるCS(+)21、CS(-)21、電流検出抵抗Ｒ22の両端電圧で電流検出信号となるCS(+)22、CS(-)22、出力電圧Ｖoを入力している。そして、前記スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ３１に対して相制御信号CLK2を与えるようになっている。

前記スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ３１は、相設定手段３３より与えられる相設定信号Ｐset3、ＤＣ／ＤＣコンバータ制御ＩＣ２１から与えられる相制御信号CLK2、電流検出抵抗Ｒ31の両端電圧で電流検出信号となるCS(+)31、CS(-)31、電流検出抵抗Ｒ32の両端電圧で電流検出信号となるCS(+)32、CS(-)32、出力電圧Ｖoを入力している。

前記ＤＣ／ＤＣコンバータ制御ＩＣ１１は、各ＤＣ／ＤＣコンバータ制御ＩＣ２１、３１に対して、出力電圧制御用信号Ｖset、出力電流制御用信号Ｉth、ＧＮＤ電位を共通入力信号として供給している。前記各ＤＣ／ＤＣコンバータ制御ＩＣ１１、２１、３１は、出力電圧制御用信号Ｖset、出力電流制御用信号Ｉthを共通入力としているため、共通の出力電圧、出力電流となるようにそれぞれのＤＣ／ＤＣコンバータ回路１０、２０、３０を制御し、各相設定手段１３、２３、３３で設定された相数となるようにマルチフェーズ制御する。

ＤＣ／ＤＣコンバータ制御ＩＣ１１、２１、３１として、既存ＩＣであるＬＴＣ１６２９（リニアテクノロジ社製）を用いる。また、各相設定手段１３、２３、３３は６相となるように設定している。

ここで、マルチフェーズ制御について図３を用いて説明する。
周波数設定回路１２より与えられるクロック信号CLK、ＤＣ／ＤＣコンバータ制御ＩＣ１１からＤＣ／ＤＣコンバータ制御ＩＣ２１に与えられる相制御信号CLK1、ＤＣ／ＤＣコンバータ制御ＩＣ２１からＤＣ／ＤＣコンバータ制御ＩＣ３１に与えられる相制御信号CLK2は、前記マスタコンバータユニットと前記２つのスレーブコンバータユニットに含まれる複数のコンバータ回路の各々が動作する位相を設定するものである。

スイッチ素子Ｑ11A、Ｑ11Bは、ＤＣ／ＤＣコンバータ回路１０における１相を作るために使用されるスイッチであり、スイッチ素子Ｑ11Aは、ＤＣ／ＤＣコンバータ回路１０に与えられるクロック信号CLKに同期してオン動作し、スイッチ素子Ｑ11Bは、スイッチ素子Ｑ11Aがオン動作している間はオフ動作する。

また、スイッチ素子Ｑ12A、Ｑ12Bは、ＤＣ／ＤＣコンバータ回路１０における他の１相を作るために使用されるスイッチであり、スイッチ素子Ｑ12Aは、相設定手段１３で設定された相設定信号Pset1に基づき、スイッチ素子Ｑ11Aに対し位相が１８０度ずれてオン動作し、スイッチ素子Ｑ12Bは、スイッチ素子Ｑ12Aがオン動作している間はオフ動作する。よって、スイッチ素子Ｑ11A、Ｑ11BによりインダクタＬ11に流れる電流はL11電流のようになり、スイッチ素子Ｑ12A、Ｑ12BによりインダクタＬ12に流れる電流はL12電流のようになる。このようにして、ＤＣ／ＤＣコンバータ制御ＩＣ１１は、自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定する。

また、ＤＣ／ＤＣコンバータ制御ＩＣ１１は、周波数設定回路１２より与えられるクロック信号CLKに対し、相設定手段１３で設定された相設定信号Ｐset1に基づき、６０度位相をずらした、相制御信号CLK1をＤＣ／ＤＣコンバータ制御ＩＣ２１に与える。

スイッチ素子Ｑ21A、Ｑ21Bは、ＤＣ／ＤＣコンバータ回路２０における１相を作るために使用されるスイッチであり、スイッチ素子Ｑ21Aは、ＤＣ／ＤＣコンバータ回路２０に与えられる相制御信号CLK1に同期してオン動作し、スイッチ素子Ｑ21B（図３には図示せず）は、スイッチ素子Ｑ21Aがオン動作している間はオフ動作する。

また、スイッチ素子Ｑ22A、Ｑ22Bは、ＤＣ／ＤＣコンバータ回路２０における他の１相を作るために使用されるスイッチであり、スイッチ素子Ｑ22Aは、相設定手段２３で設定された相設定信号Ｐset2に基づき、スイッチ素子Ｑ21Aに対し位相が１８０度ずれてオン動作し、スイッチ素子Ｑ22B（図３には図示せず）は、スイッチ素子Ｑ22Aがオン動作している間はオフ動作する。よって、スイッチ素子Ｑ21A、Ｑ21BによりインダクタＬ21に流れる電流はL21電流のようになり、スイッチ素子Ｑ22A、Ｑ22BによりインダクタＬ22に流れる電流はL22電流のようになる。このようにして、ＤＣ／ＤＣコンバータ制御ＩＣ２１は、自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定する。

また、ＤＣ／ＤＣコンバータ制御ＩＣ２１は、ＤＣ／ＤＣコンバータ制御ＩＣ１１より与えられる相制御信号CLK1に対し、相設定手段２３で設定された相設定信号Ｐset2に基づき、６０度位相をずらした、相制御信号CLK2をＤＣ／ＤＣコンバータ制御ＩＣ３１に与える。

スイッチ素子Ｑ31A、Ｑ31Bは、ＤＣ／ＤＣコンバータ回路３０における１相を作るために使用されるスイッチであり、スイッチ素子Ｑ31Aは、ＤＣ／ＤＣコンバータ回路３０に与えられる相制御信号CLK2に同期してオン動作し、スイッチ素子Ｑ31B（図３には図示せず）は、スイッチ素子Ｑ31Aがオン動作している間はオフ動作する。

また、スイッチ素子Ｑ32A、Ｑ32Bは、ＤＣ／ＤＣコンバータ回路３０における他の１相を作るために使用されるスイッチであり、スイッチ素子Ｑ32Aは、相設定手段３３で設定された相設定信号Ｐset3に基づき、スイッチ素子Ｑ31Aに対し位相が１８０度ずれてオン動作し、スイッチ素子Ｑ32B（図３には図示せず）は、スイッチ素子Ｑ32Aがオン動作している間はオフ動作する。よって、スイッチ素子Ｑ31A、Ｑ31BによりインダクタＬ31に流れる電流はL31電流のようになり、スイッチ素子Ｑ32A、Ｑ32BによりインダクタＬ32に流れる電流はL32電流のようになる。よって、合成された出力電流は、リップルが減少された直流電流に近い電流波形となる。このようにして、ＤＣ／ＤＣコンバータ制御ＩＣ３１は、自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定する。

図２に示すように、母基板１の上には前記マスタコンバータユニット及びスレーブコンバータユニットの基板に形成した入出力端子と接続する入出力端子を有し、それぞれ基板を保持することで入出力端子間の接続を行うコネクタとしての機能を有する複数の接続保持機構５、６、７が配置されている。そして、接続保持機構５にマスタコンバータユニットのマスタ基板２を着脱自在とし、接続保持機構６、７にスレーブコンバータユニットのスレーブ基板３、４を着脱自在としている。

前記マスタ基板２上のＤＣ／ＤＣコンバータ制御ＩＣ１１からスレーブ基板３、４上のＤＣ／ＤＣコンバータ制御ＩＣ２１、３１に供給される出力電圧制御用信号Ｖsetと出力電流制御用信号Ｉthは信号線８ａ，８ｂによって送信されている。前記マスタ基板２とスレーブ基板３、４とのＧＮＤ電位は信号線８ｃを介して接続されている。前記マスタ基板２からスレーブ基板３への相制御信号CLK1は信号線９ａによって送信され、スレーブ基板３からスレーブ基板４への相制御信号CLK2は信号線９ｂによって送信されている。

次に、接続保持機構５、６、７の構成について述べる。
図４は接続保持機構５を示しているが、この接続保持機構５をＡ−Ａ′線に沿って断面すると図５に示すようになり、Ｂ−Ｂ′線に沿って断面すると図６に示すようになる。前記接続保持機構５には、図５に示すようにマスタ基板２と母基板１との電気的接続を行う入出力端子として、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子が構成されており、この各端子は図６に示すように、金属板で構成された板バネ５ａによって構成され、接続保持機構５に挿入されるマスタ基板２をこの板バネ５ａによって狭持するようになっている。

これに対してマスタ基板２の入出力端子も図７に示すように接続保持機構５のＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子の配置に対応してＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子を設けている。従って、接続保持機構５にマスタ基板２を正しく挿入すれば互いのＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子は接触するようになる。

ここでは接続保持機構５とマスタ基板２について述べたが接続保持機構６、７とスレーブ基板３、４についても構成は同一である。
従って、マスタ基板２、スレーブ基板３、４を接続保持機構５、６、７に挿入して保持することで各基板２、３、４は母基板１と電気的に接続される。また、マスタ基板２、スレーブ基板３、４を接続保持機構５、６、７から離脱することも容易になる。

図８は母基板１上に配置された接続保持機構５、６、７の各端子と母基板１上に形成された回路パターンとの電気的接続状態を示す図である。母基板１に供給される電源ラインＶin(+)、Ｖin(-)は各接続保持機構５、６、７のＶin（+）端子、Ｖin（-）端子に接続し、母基板１から負荷に供給される電源ラインＶout(+)、Ｖout(-)は各接続保持機構５、６、７のＶout（+）端子、Ｖout（-）端子に接続している。

前記ＤＣ／ＤＣコンバータ回路１０の相設定手段１３は、例えば、図９に示すように、切り替えることで相設定信号Ｐset1をＧＮＤ電位、Ｖcc電位、Ｏｐｅｎ電位の３状態を維持できる切替えスイッチ１３１で構成している。この構成は、前記ＤＣ／ＤＣコンバータ回路２０、３０の相設定手段２３、３３についても同じある。相設定信号Ｐset1、Ｐset2、Ｐset3と相数設定との関係を示すと、表１に示すようになっている。

これは、マスタ基板２のみを接続保持機構５に接続保持した場合には、マルチフェーズ型ＤＣ／ＤＣコンバータ装置を２相で動作させるために、マスタ基板２上に形成された相設定手段１３によって相設定信号Ｐset1をＧＮＤ電位とすること、マスタ基板２を接続保持機構５に接続保持し、スレーブ基板３を接続保持機構６に接続保持した場合には、マルチフェーズ型ＤＣ／ＤＣコンバータ装置を４相で動作させるために、マスタ基板２上に形成された相設定手段１３によって相設定信号Ｐset1をＯｐｅｎ電位、スレーブ基板３に形成された相設定手段２３によって相設定信号Ｐset2をＧＮＤ電位とすること、マスタ基板２を接続保持機構５に接続保持し、スレーブ基板３、４を接続保持機構６、７に接続保持した場合には、マルチフェーズ型ＤＣ／ＤＣコンバータ装置を６相で動作させるために、マスタ基板２上に形成された相設定手段１３、スレーブ基板３に形成された相設定手段２３、スレーブ基板４に形成された相設定手段３３によって、各相設定信号Ｐset1、Ｐset2、Ｐset3の全てをＧＮＤ電位とすることを示している。

このような構成においては、このマルチフェーズ型ＤＣ／ＤＣコンバータ装置を最も出力電流容量の大きい状態、すなわち、６相で動作させたいときには、マスタ基板２の相設定手段１３によって相設定信号Ｐset1をＧＮＤ電位に設定し、スレーブ基板３、４の相設定手段２３、３３によって相設定信号Ｐset2、Ｐset3もＧＮＤ電位に設定する。そして、マスタ基板２を接続保持機構５に接続保持するとともにスレーブ基板３、４をそれぞれ接続保持機構６、７に接続保持する。

この状態でＤＣ／ＤＣコンバータ回路１０、２０、３０を動作すると、ＤＣ／ＤＣコンバータ回路１０、２０、３０からそれぞれ２相の出力が得られ、その合成した出力が出力コンデンサＣ2を経由して出力端子Ｖout(+)、Ｖout(-)から出力される。そして、ＤＣ／ＤＣコンバータ回路１０からの出力位相はスイッチ素子Ｑ11Aのオン信号を基本として０度と１８０度に制御され、ＤＣ／ＤＣコンバータ回路２０からの出力位相は６０度と２４０度に制御され、ＤＣ／ＤＣコンバータ回路３０からの出力位相は１２０度と３００度に制御される。これにより、出力端子Ｖout(+)、Ｖout(-)からの出力リップルは低減される。

また、用途が異なり、このマルチフェーズ型ＤＣ／ＤＣコンバータ装置の出力電流容量を最大時の２／３程度の状態、すなわち、４相で動作させたいときには、接続保持機構７からスレーブ基板４を離脱させる。また、マスタ基板２の相設定手段１３によって相設定信号Ｐset1をＧＮＤ電位からＯｐｅｎ電位に切り替える。

この状態でＤＣ／ＤＣコンバータ回路１０、２０を動作すると、ＤＣ／ＤＣコンバータ回路１０、２０からそれぞれ２相の出力が得られ、その合成した出力が出力コンデンサＣ2を経由して出力端子Ｖout(+)、Ｖout(-)から出力される。そして、ＤＣ／ＤＣコンバータ回路１０からの出力位相はスイッチ素子Ｑ11Aのオン信号を基本として０度と１８０度に制御され、ＤＣ／ＤＣコンバータ回路２０からの出力位相は９０度と２７０度に制御される。これにより、出力端子Ｖout(+)、Ｖout(-)からの出力リップルは低減される。

さらに、用途が異なり、このマルチフェーズ型ＤＣ／ＤＣコンバータ装置の出力電流容量を最大時の１／３程度の状態、すなわち、２相で動作させたいときには、接続保持機構６からスレーブ基板３を離脱させてマスタ基板２のみにする。また、マスタ基板２の相設定手段１３によって相設定信号Ｐset1をＧＮＤ電位に切り替える。

この状態でＤＣ／ＤＣコンバータ回路１０を動作すると、ＤＣ／ＤＣコンバータ回路１０から２相の出力が得られ、その合成した出力が出力コンデンサＣ2を経由して出力端子Ｖout(+)、Ｖout(-)から出力される。そして、ＤＣ／ＤＣコンバータ回路１０からの出力位相はスイッチ素子Ｑ11Aのオン信号を基本として０度と１８０度に制御される。

このように、母基板１の接続保持機構５に対してマスタ基板２は常に接続保持させる必要が有るが、スレーブ基板３、４については接続保持機構６、７に対して、出力電流容量や相数に応じて接続すればよく、出力電流容量を変更したい場合や相数を変更したい場合に容易に対応できる。

なお、この実施の形態では相設定手段として切替えスイッチ１３１を使用した場合を例として述べたが、図１０に示すように、ジャンパ部材１３２を使用して端子間を短絡するスイッチ１３３を使用してもよい。

（第２の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。図１１に示すように、本実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置は、基本的には前述した第１の実施の形態に記載したマルチフェーズ型ＤＣ／ＤＣコンバータ装置と同一であり、異なる点は、各基板２、３、４に配置した相設定手段１３、２３、３３に代えて相設定手段４１を母基板１上に配置した点である。

前記相設定手段４１は、例えば、ＧＮＤ電位、Ｖcc電位、Ｏｐｅｎ電位の３状態を維持できる切替えスイッチを３個設け、各スイッチで相設定信号Ｐset1、相設定信号Ｐset2、相設定信号Ｐset3を設定し、相設定信号Ｐset1をマスタコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ１１に与え、相設定信号Ｐset2をスレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ２１に与え、相設定信号Ｐset3をスレーブコンバータユニットのＤＣ／ＤＣコンバータ制御ＩＣ３１に与えている。そして、前記各ＤＣ／ＤＣコンバータ制御ＩＣ１１、２１、３１から＋Ｖcc電圧を、前記相設定手段４１の各スイッチに入力している。

母基板１に配置した接続保持機構５，６，７の端子としては、図１２に示すように、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子を設けるとともに、＋Ｖcc端子４２及び相設定信号端子４３を設けている。また、前記接続保持機構５，６，７の各端子に接続するマスタ基板２、スレーブ基板３、４の端子としては、図１３に示すように、接続保持機構５、６、７のＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２及び相設定信号端子４３の配置に対応して、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４４及び相設定端子４５を設けている。

従って、マスタ基板２、スレーブ基板３、４を接続保持機構５、６、７に挿入して保持することで各基板２、３、４は母基板１と電気的に接続され、各ＤＣ／ＤＣコンバータ制御ＩＣ１１、２１、３１から＋Ｖcc電圧を相設定手段４１の各スイッチに供給できるとともに、相設定手段４１によって設定された相設定信号Ｐset1をＤＣ／ＤＣコンバータ制御ＩＣ１１に、相設定信号Ｐset2をＤＣ／ＤＣコンバータ制御ＩＣ２１に、相設定信号Ｐset3をＤＣ／ＤＣコンバータ制御ＩＣ３１にそれぞれ供給できる。

このような構成においても、母基板１の接続保持機構５に対してマスタ基板２は常に接続保持させる必要が有るが、スレーブ基板３、４については接続保持機構６、７に対して、出力電流容量や相数に応じて接続すればよく、出力電流容量を変更したい場合や相数を変更したい場合に容易に対応できる。また、相数設定をマスタ基板２及びスレーブ基板３、４において個々に行う必要が無く、母基板１上にて一括してできるので、相数の設定作業が容易になる。

なお、前述した各実施の形態では、マスタ基板２上のＤＣ／ＤＣコンバータ制御ＩＣ１１からスレーブ基板３、４上のＤＣ／ＤＣコンバータ制御ＩＣ２１、３１への出力電圧制御用信号Ｖsetと出力電流制御用信号Ｉthを信号線８ａ，８ｂを使用して送信し、また、マスタ基板２とスレーブ基板３、４とのＧＮＤ電位を信号線８ｃによって接続し、マスタ基板２からスレーブ基板３への相制御信号CLK1を信号線９ａによって送信し、スレーブ基板３からスレーブ基板４への相制御信号CLK2を信号線９ｂによって送信するようにしたが、信号線８ａ，８ｂ，８ｃ，９ａ，９ｂに代えて母基板１上に回路パターンを配線し、その回路パターンで信号の送信やグランド電位の接続を行うようにしてもよい。このようにすることで、基板間に跨って接続される空中信号線を無くすことができる。

（第３の実施の形態）
この実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成は前述した第２の実施の形態と同一である。また、この実施の形態は、出力電圧制御用信号Ｖset、出力電流制御用信号Ｉth、相制御信号CLK1、相制御信号CLK2の送信やグランド電位の接続を母基板１上に回路パターンで実現している。

図１４に示すように、スレーブ基板３、４を接続保持する接続保持機構６、７に基板検出手段６１、６２を設けている。
マスタ基板２を接続保持する接続保持機構５は、図１５に示すように、マスタ基板２と母基板１との電気的接続機構として、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２及び相設定信号端子４３に加え、共通信号である出力電圧制御用信号Ｖsetの出力電圧設定端子４６、共通信号である出力電流制御用信号Ｉthの出力電流設定端子４７、共通信号であるＧＮＤ電位の信号グランド端子４８及びスレーブ基板３に与える相制御信号CLK1の出力端子４９を新たに設けている。

また、スレーブ基板３、４の接続保持機構６、７は、図１６に示すように、スレーブ基板３、４と母基板１との電気的接続機構として、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２及び相設定信号端子４３に加え、共通信号である出力電圧制御用信号Ｖsetの出力電圧設定端子４６、共通信号である出力電流制御用信号Ｉthの出力電流設定端子４７、共通信号であるＧＮＤ電位の信号グランド端子４８、後段のスレーブ基板に与える相制御信号の出力端子５０、マスタ基板２或いは前段のスレーブ基板から与えられる相制御信号の入力端子５１を新たに設けている。

前記接続保持機構５に接続保持されるマスタ基板２の入出力端子は、図１７に示すように、接続保持機構５のＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２、相設定信号端子４３、出力電圧設定端子４６、出力電流設定端子４７、信号グランド端子４８、出力端子４９の配置に対応して、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４４、相設定端子４５、出力電圧設定端子５２、出力電流設定端子５３、信号グランド端子５４、出力端子５５を設けている。

前記接続保持機構６、７に接続保持されるスレーブ基板３、４の入出力端子は、図１８に示すように、接続保持機構６、７のＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２、相設定信号端子４３、出力電圧設定端子４６、出力電流設定端子４７、信号グランド端子４８、出力端子５０、入力端子５１の配置に対応して、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４４、相設定端子４５、出力電圧設定端子５２、出力電流設定端子５３、信号グランド端子５４、出力端子５６、入力端子５７を設けている。

前記基板検出手段６１、６２は、図１９及び図２０に示すように、回転軸６３を中心にして回動するＶ字部材６４の外側に同じくＶ字形状した導電性の第１の接点部材６５を張付け、前記Ｖ字部材６４の一方の側と導電性の第２の接点部材６６との間には絶縁材からなる板バネ６７を設けている。前記Ｖ字部材６４は板バネ６７によって、通常は図１９に示すように図中時計方向に回動した状態に偏倚されており、この状態では第１の接点部材６５における一方の側の先端部が第２の接点部材６６から離間し、他方の側の先端部が導電性の第３の接点部材６８に接触する。

そして、接続保持機構６、７にスレーブ基板３、４が挿入されると、このスレーブ基板３、４の下端角部によってＶ字部材６４の一方の側が下方に押し込まれ、これにより、Ｖ字部材６４が板バネ６７のバネ力に抗して図中反時計方向に回動し、図２０に示すように第１の接点部材６５における他方の側の先端部が第３の接点部材６８から離間し、一方の側の先端部が第２の接点部材６６に接触する。

このように前記基板検出手段６１、６２は、スイッチ機構を構成し、前記第１の接点部材６５から第１接点出力を取り出し、前記第２の接点部材６６から第２接点出力を取り出し、前記第３の接点部材６８から第３接点出力を取り出すようになっている。従って、前記基板検出手段６１、６２を電気回路で示すと、図２１に示すスイッチ構成となる。このスイッチは、スレーブ基板３、４が挿入される前は第１接点出力と第２接点出力が接続し、スレーブ基板３、４が挿入されると第１接点出力と第３接点出力の接続に切替わる。

そこで、前記基板検出手段６１、６２を使用して相設定手段４１に代る相設定手段を構成する。すなわち、図２２に示すように、基板検出手段６１の第１接点出力と基板検出手段６２の第１接点出力をグランドＧＮＤに接続し、基板検出手段６１の第３接点出力と基板検出手段６２の第２接点出力を相設定信号Ｐset1の出力端子とする。なお、相設定信号Ｐset2及びＰset3の出力端子はグランドＧＮＤに接続している。

このような構成においては、母基板１の接続保持機構５にマスタ基板２のみ接続保持した場合には、スレーブ基板３及びスレーブ基板４は挿入されていないので、基板検出手段６１の第１接点出力と第３接点出力が接続し、基板検出手段６２の第１接点出力と第２接点出力がオープンとなる。すなわち、図２２の(a)に示す状態となる。このとき相設定信号Ｐset1はＧＮＤ電位となる。これは、前述した表１によれば２相が設定されていることを示している。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６にスレーブ基板３を接続保持した場合には、基板検出手段６１の第１接点出力と第２接点出力が接続するので第１接点出力と第３接点出力はオープンとなる。また、基板検出手段６２の第１接点出力と第２接点出力のオープン状態は変化しない。すなわち、図２２の(b)に示す状態となる。このとき相設定信号Ｐset1はＯｐｅｎ電位となる。また、相設定信号Ｐset2はＧＮＤ電位となっている。これは、前述した表１によれば４相が設定されていることを示している。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６にスレーブ基板３を接続保持し、接続保持機構７にスレーブ基板４を接続保持した場合には、基板検出手段６１の第１接点出力と第３接点出力のオープン状態は変化しない。また、基板検出手段６２の第１接点出力と第２接点出力は接続状態となる。すなわち、図２２の(c)に示す状態となる。このとき相設定信号Ｐset1はＧＮＤ電位となる。また、相設定信号Ｐset2及びＰset3はＧＮＤ電位となっている。これは、前述した表１によれば６相が設定されていることを示している。

このように、接続保持機構６、７に対してスレーブ基板３、４が接続保持したか否かを検出する基板検出機構６１、６２を備え、この基板検出機構６１、６２が構成するスイッチ機構を使用して２相、４相、６相における相設定信号Ｐset1、Ｐset2、Ｐset3の状態を自動的に設定するようにしているので、相数設定時の誤りが無く、相数の誤設定によるコンバータ回路の故障を防ぐことが可能となる。

なお、この実施の形態においても、使用者が出力電流容量および相数を変更したい場合に、容易にその変更に対応できるのは勿論である。
なお、この実施の形態では、基板が挿入されない状態では基板検出機構６１、６２の第１の接点部材６５が第３の接点部材６８と接触するように偏倚させる部材として板バネ６７を用いたがこれに限定するものではなく、螺旋バネ等を用いても良い。

（第４の実施の形態）
前述した第３の実施の形態では、接続保持機構６、７に対してスレーブ基板３、４が接続保持したか否かを、基板検出機構６１、６２を使用して検出したが、この実施の形態では基板検出機構６１、６２に代えて接続保持機構６、７の端子とスレーブ基板３、４の端子を使用して検出している。

すなわち、スレーブ基板３、４の接続保持機構６、７は、図２３に示すように、スレーブ基板３、４と母基板１との電気的接続機構として、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２、相設定信号端子４３、共通信号である出力電圧制御用信号Ｖsetの出力電圧設定端子４６、共通信号である出力電流制御用信号Ｉthの出力電流設定端子４７、共通信号であるＧＮＤ電位の信号グランド端子４８、後段のスレーブ基板に与える相制御信号の出力端子５０、マスタ基板２或いは前段のスレーブ基板から与えられる相制御信号の入力端子５１に加え、１対の基板検出端子５８ａ，５８ｂを新たに設けている。

前記接続保持機構６、７に接続保持されるスレーブ基板３、４の入出力端子は、図２４に示すように、接続保持機構６、７のＶin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４２、相設定信号端子４３、出力電圧設定端子４６、出力電流設定端子４７、信号グランド端子４８、出力端子５０、入力端子５１の配置に対応して、Ｖin（+）端子、Ｖin（-）端子、Ｖout（+）端子、Ｖout（-）端子、＋Ｖcc端子４４、相設定端子４５、出力電圧設定端子５２、出力電流設定端子５３、信号グランド端子５４、出力端子５６、入力端子５７を設けている。また、１対の基板検出端子５８ａ，５８ｂに対応して基板設定端子５９を設けている。

そして、前記接続保持機構６、７がスレーブ基板３、４を接続保持したときには、それぞれ対応する端子は互いに接触する。また、前記１対の基板検出端子５８ａ，５８ｂと基板設定端子５９は、図２５に示すように、基板設定端子５９が基板検出端子５８ａ，５８ｂを短絡するスイッチ機構を構成し、基板検出端子５８ａから第１接点出力を取り出し、基板検出端子５８ｂから第２接点出力を取り出している。

そして、前記１対の基板検出端子５８ａ，５８ｂと基板設定端子５９からなるスイッチ機構を相設定手段に接続している。すなわち、図２６に示すように、前記接続保持機構６の１対の基板検出端子５８ａ，５８ｂとスレーブ基板３の基板設定端子５９とでスイッチ機構７１を構成し、前記接続保持機構７の１対の基板検出端子５８ａ，５８ｂとスレーブ基板４の基板設定端子５９とでスイッチ機構７２を構成している。

また、７３は相設定手段で、１対のリレー回路７４，７５で構成している。前記相設定手段７３は、リレー回路７４のリレーコイル７４ｃの一端を前記スイッチ機構７１の第２接点出力に接続し、他端をグランドＧＮＤに接続している。前記スイッチ機構７１の第１接点出力を＋Ｖcc電圧に接続している。そして、前記リレー回路７４の常閉接点７４ａの一端をグランドＧＮＤに接続し、他端を相設定信号Ｐset1の出力端子に接続している。

前記リレー回路７５のリレーコイル７５ｃの一端を前記スイッチ機構７２の第２接点出力に接続し、他端をグランドＧＮＤに接続している。前記スイッチ機構７２の第１接点出力を＋Ｖcc電圧に接続している。そして、前記リレー回路７５の常開接点７５ａの一端をグランドＧＮＤに接続し、他端を相設定信号Ｐset1の出力端子に接続している。相設定信号Ｐset2及びＰset3の出力端子はグランドＧＮＤに接続している。

このような構成においては、母基板１の接続保持機構５にマスタ基板２のみ接続保持した場合には、スレーブ基板３及びスレーブ基板４は挿入されていないので、スイッチ機構７１、７２は共に第１接点出力と第２接点出力がオープン状態にある。このときリレー回路７４の常閉接点７４ａは閉じているので、相設定信号Ｐset1はＧＮＤ電位となる。これは、前述した表１によれば２相が設定されていることを示している。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６にスレーブ基板３を接続保持した場合には、スイッチ機構７１の第１接点出力と第２接点出力が接続するのでリレー回路７４が動作し、常閉接点７４ａを開く。一方、リレー回路７５の常開接点７５ａは開いた状態にあるので、相設定信号Ｐset1はＯｐｅｎ電位となる。また、相設定信号Ｐset2はＧＮＤ電位となっている。これは、前述した表１によれば４相が設定されたことを示している。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６にスレーブ基板３を接続保持し、接続保持機構７にスレーブ基板４を接続保持した場合には、スイッチ機構７１の第１接点出力と第２接点出力が接続するのでリレー回路７４が動作し、常閉接点７４ａを開く。また、スイッチ機構７２の第１接点出力と第２接点出力が接続するのでリレー回路７５が動作し、常開接点７５ａを閉じる。このとき相設定信号Ｐset1はＧＮＤ電位となる。また、相設定信号Ｐset2及びＰset3はＧＮＤ電位となっている。これは、前述した表１によれば６相が設定されていることを示している。

このように、接続保持機構６、７に対してスレーブ基板３、４が接続保持したか否かを、接続保持機構６、７に設けた１対の基板検出端子５８ａ，５８ｂとスレーブ基板３、４に設けた基板設定端子５９とからなるスイッチ機構７１、７２で検出し、このスイッチ機構７１，７２によってリレー回路７４、７５を動作して２相、４相、６相における相設定信号Ｐset1、Ｐset2、Ｐset3の状態を自動的に設定するようにしているので、相数設定時の誤りが無く、相数の誤設定によるコンバータ回路の故障を防ぐことが可能となる。

なお、この実施の形態においても、使用者が出力電流容量および相数を変更したい場合に、容易にその変更に対応できるのは勿論である。
なお、この実施の形態では相設定手段を１対のリレー回路で構成したがこれに限定するものではなく、アナログスイッチやソリッドステートリレー、スリーステートバッファで構成してもよい。

（第５の実施の形態）
この実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成は、図２７に示すように、前述した第２の実施の形態と基本的には同じで、異なる点は、相設定手段８１の構成と、相制御信号設定手段８２を新たに設けた点にある。

また、接続保持機構５、６、７の端子とマスタ基板２、スレーブ基板３、４の端子の構成は前述した第４の実施の形態と同じであり、接続保持機構６の１対の基板検出端子５８ａ，５８ｂとスレーブ基板３の基板設定端子５９とでスイッチ機構７１を構成し、接続保持機構７の１対の基板検出端子５８ａ，５８ｂとスレーブ基板４の基板設定端子５９とでスイッチ機構７２を構成している。

そして、図２８に示すように、前記相設定手段８１をリレー回路８３、排他的オアゲート８４及びＭＯＳ型ＦＥＴ８５で構成し、前記相制御信号設定手段８２をマルチプレクサ８６で構成している。

前記スイッチ機構７１の第１接点出力をグランドＧＮＤに接続し、第２接点出力を、抵抗８７を介して＋Ｖcc電圧に接続するとともに前記排他的オアゲート８４の一方の入力端子に接続している。前記スイッチ機構７２の第１接点出力をグランドＧＮＤに接続し、第２接点出力を、抵抗８８を介して＋Ｖcc電圧に接続するとともに前記排他的オアゲート８４の他方の入力端子に接続している。

前記排他的オアゲート８４からの出力を、前記ＦＥＴ８５のゲートに供給するとともに前記相制御信号設定手段８２に基板検出信号として供給している。前記リレー回路８３のリレーコイル８３ｃを＋Ｖcc電圧端子とグランドＧＮＤとの間に前記ＦＥＴ８５を介して接続している。そして、前記リレー回路８３の常閉接点８３ａの一端をグランドＧＮＤに接続し、常閉接点８３ａの他端から相設定信号Ｐset1を出力している。なお、前記相設定手段８１は、相設定信号Ｐset2、Ｐset3としてＧＮＤ電位を出力している。

前記相制御信号設定手段８２は、マルチプレクサ８６に対して前記相設定手段８１からの基板検出信号を切替え信号として供給している。前記相制御信号設定手段８２は、マスタ基板２のＤＣ／ＤＣコンバータ制御ＩＣ１１から相制御信号CLK1を取込み、そのまま出力してスレーブ基板の接続保持機構６に与えるとともに前記マルチプレクサ８６の一方の入力端子に入力している。また、挿入されたスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣから相制御信号CLKoutを取込み前記マルチプレクサ８６の他方の入力端子に入力している。前記マルチプレクサ８６は入力される基板検出信号がローレベルであれば相制御信号CLKoutを選択して出力し、入力される基板検出信号がハイレベルであれば相制御信号CLK1を選択して出力するようになっている。

このような構成においては、母基板１の接続保持機構５にマスタ基板２のみ接続保持した場合には、スレーブ基板３及びスレーブ基板４は挿入されていないので、スイッチ機構７１、７２は共に第１接点出力と第２接点出力がオープン状態にある。このとき排他的オアゲート８４への入力は共にハイレベルなので、その出力はローレベルとなる。従って、ＦＥＴ８５はオフ状態となり、リレー回路８３は動作しない。このときはリレー回路８３の常閉接点８３ａは閉じているので、相設定信号Ｐset1はＧＮＤ電位となる。これは、前述した表１によれば２相が設定されていることを示している。

一方、排他的オアゲート８４の出力はローレベルとなっているので、マルチプレクサ８６は他方の入力端に入力する相制御信号CLKoutを選択して出力する。しかしながら、今、スレーブ基板３、４は母基板１上に配置されていないため、相制御信号設定手段８２からの相制御信号CLKoutの出力は２相マルチフェーズコンバータ動作に影響を与えることはない。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６あるいは接続保持機構７にスレーブ基板３あるいはスレーブ基板４のいずれかを接続保持した場合には、スイッチ機構７１あるいはスイッチ機構７２のいずれかの第１接点出力と第２接点出力が接続する。これにより、排他的オアゲート８４のいずれかの入力端子への入力がハイレベルからローレベルに切替わるので、排他的オアゲート８４からはハイレベル信号が出力するようになる。

これにより、ＦＥＴ８５がオン動作してリレー回路８３が動作し、常閉接点８３ａが開放する。これにより、相設定信号Ｐset1はＯｐｅｎ電位となる。また、相設定信号Ｐset2はＧＮＤ電位となっている。これは、前述した表１によれば４相が設定されたことを示している。

一方、排他的オアゲート８４からはハイレベル信号が出力するので、マルチプレクサ８６は一方の入力端子に入力する相制御信号CLK1を選択して出力するようになる。すなわち、相制御信号設定手段８２からは接続保持機構６にも接続保持機構７にも相制御信号CLK1が供給されるようになる。したがって、スレーブ基板３あるいは４を母基板１上のスレーブ基板の接続保持機構６、７のいずれに挿入しても、スレーブ基板上のＤＣ／ＤＣコンバータ制御ＩＣには、相制御信号CLK1が与えられることになり、母基板１に配置される基板がマスタ基板２とスレーブ基板が１枚の場合の４相マルチフェーズコンバータ動作を実現する。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６、７にスレーブ基板３、４を接続保持した場合には、スイッチ機構７１もスイッチ機構７２も第１接点出力と第２接点出力を接続するので、排他的オアゲート８４の各入力端子への入力が共にローレベルとなるので、排他的オアゲート８４からはローレベル信号が出力するようになる。従って、ＦＥＴ８５はオフ状態となり、リレー回路８３は動作しない。このときはリレー回路８３の常閉接点８３ａは閉じているので、相設定信号Ｐset1はＧＮＤ電位となる。また、相設定信号Ｐset2、Pset3はＧＮＤ電位となっている。これは、前述した表１によれば６相が設定されていることを示している。

一方、排他的オアゲート８４の出力はローレベルとなっているので、マルチプレクサ８６は他方の入力端に入力する相制御信号CLKoutを選択して出力する。すなわち、このときには相制御信号設定手段８２からは接続保持機構６に対しては相制御信号CLK1が供給され、接続保持機構７に対しては相制御信号CLKoutが供給されるようになる。これにより、母基板１に配置される基板がマスタ基板２とスレーブ基板が２枚の場合の６相マルチフェーズコンバータ動作を実現する。

このように、接続保持機構６、７に対してスレーブ基板３、４が接続保持したか否かを、接続保持機構６、７に設けた１対の基板検出端子とスレーブ基板３、４に設けた基板設定端子とからなるスイッチ機構７１、７２で検出し、このスイッチ機構７１，７２の状態を排他的オアゲート８４で検出してＦＥＴ８５及びリレー回路８３を動作し、２相、４相、６相における相設定信号Ｐset1、Ｐset2、Ｐset3の状態を自動的に設定するようにしているので、相数設定時の誤りが無く、相数の誤設定によるコンバータ回路の故障を防ぐことが可能となる。

しかも、相制御信号設定手段８２を設け、排他的オアゲート８４からの基板検出信号の状態によって相制御信号を切り替えている。例えば、４相マルチフェーズコンバータ動作を実現する場合に、相制御信号設定手段８２はマスタ基板２のＤＣ／ＤＣコンバータ制御ＩＣ１１からの相制御信号CLK1を接続保持機構６、７のどちらにも供給するように動作するので、スレーブ基板３あるいはスレーブ基板４を、接続保持機構６、７のどちらに接続保持させても４相マルチフェーズコンバータ動作を実現できる。従って、スレーブ基板の挿入位置を任意に選択できる。

なお、この実施の形態においても、使用者が出力電流容量および相数を変更したい場合に、容易にその変更に対応できる効果を奏するのは勿論である。
なお、この実施の形態において相設定手段に設けたリレー回路をアナログスイッチやソリッドステートリレー、スリーステートバッファで構成してもよい。

（第６の実施の形態）
この実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成は、前述した第５の実施の形態と同じでる。異なる点は、母基板とマスタ基板の構成にある。すなわち、この実施の形態では、図２９に示すように、マスタ基板の回路機能を一体的に配置した母基板９１を使用し、この母基板９１の上にスレーブ基板３、４を接続保持する接続保持機構６、７を配置している。

このように、２相、４相、６相のいずれのマルチフェーズコンバータ動作にも使用するマスタ基板の回路機能を母基板９１に組み込むことによって、母基板９１上に配置するのはスレーブ基板３、４のみでよく、全体として装置をコンパクトにでき小形化を図ることができる。

また、マスタ基板の回路機能を一体的に配置した母基板９１を使用した変形例として、図３０に示すように、母基板９１上に所定の間隔をあけてスレーブ基板３、４を平板状にして積層してもよい。すなわち、図３１に示すように、母基板９１上の左右の所定位置に複数の突起部材９１ａと複数の突起部材９１ｂを並べて設け、この各突起部材９１ａ，９１ｂにスペーサを兼ねる１対の接続保持機構９２，９３を、その底部に設けた穴を嵌合して取付けている。

前記１対の接続保持機構９２，９３の上にも複数の突起部材９２ａ，９３ａを並べて設け、この突起部材９２ａ、９３ａにスレーブ基板３に並べて設けた複数の孔を貫通させてそのスレーブ基板３を取付け、さらに、このスレーブ基板３の上にスペーサを兼ねる１対の接続保持機構９４，９５を、その底部に設けた穴を嵌合して取付けている。前記１対の接続保持機構９４，９５の上にも複数の突起部材９４ａ，９５ａを並べて設け、この突起部材９４ａ、９５ａにスレーブ基板４に並べて設けた複数の孔を貫通させてそのスレーブ基板４を取付けている。

このような構成にすれば、母基板９１上にはスレーブ基板３、４を配置するのみでよく、全体として装置をコンパクトにでき小形化を図ることができる。しかも、スレーブ基板３、４を平板状にして積層するので、全体を薄形に形成することができる。なお、この実施の形態においもマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成は前述した第５の実施の形態と同じなので、使用者が出力電流容量および相数を変更したい場合に、容易にその変更に対応できる効果を奏するのは勿論である。

（第７の実施の形態）
この実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置は、図３２に示すように、母基板１に１枚のマスタ基板２と、５枚のスレーブ基板３，４，１４，１５，１６を、接続保持機構５，６，７，１７，１８，１９によって保持する構成になっている。このＤＣ／ＤＣコンバータ装置の回路構成は、図３３に示すように、前述した第５の実施の形態と基本的には同じである。異なる点は、５枚のスレーブ基板３，４，１４，１５，１６が搭載可能となっている点である。また、相設定手段の構成と、相制御信号設定手段の構成にある。

すなわち、前記マスタ基板２のＤＣ／ＤＣコンバータ回路１０、スレーブ基板３，４のＤＣ／ＤＣコンバータ回路２０，３０及びスレーブ基板１４，１５，１６のＤＣ／ＤＣコンバータ回路４０，４０１，４０２の入力端子を入力コンデンサＣ1にそれぞれ接続するとともに出力端子を出力コンデンサＣ2にそれぞれ接続している。また、相設定手段８１１と相制御信号設定手段８２１を使用する。

前記接続保持機構５の端子とマスタ基板２の端子の構成は前述した第３の実施の形態と同じであり、図１５、図１７の構成になっている。また、接続保持機構６、７、１７、１８、１９の端子とスレーブ基板３，４，１４，１５，１６の端子の構成は前述した第４の実施の形態と同じであり、図２３、図２４の構成になっている。

前記接続保持機構６の１対の基板検出端子５８ａ，５８ｂとスレーブ基板３の基板設定端子５９とでスイッチ機構７１を構成し、前記接続保持機構７の１対の基板検出端子５８ａ，５８ｂとスレーブ基板４の基板設定端子５９とでスイッチ機構７２を構成し、前記接続保持機構１７の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１４の基板設定端子５９とでスイッチ機構７１１を構成し、前記接続保持機構１８の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１５の基板設定端子５９とでスイッチ機構７１２を構成し、前記接続保持機構１９の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１６の基板設定端子５９とでスイッチ機構７１３を構成している。これらのスイッチ機構７１，７２，７１１，７１２，７１３は前記相設定手段８１１に接続されている。

前記各ＤＣ／ＤＣコンバータ回路４０，４０１，４０２のＤＣ／ＤＣコンバータ制御ＩＣも、各ＤＣ／ＤＣコンバータ回路１０，２０，３０のＤＣ／ＤＣコンバータ制御ＩＣ１１，２１，３１と同様に、既存ＩＣであるＬＴＣ１６２９（リニアテクノロジ社製）を用いている。これにより、本実施の形態におけるマルチフェーズコンバータの相数は２相、４相、６相、１２相を選択することが可能になる。

前記相設定手段８１１は、図３４に示すように、前記各スイッチ機構７１，７２，７１１，７１２，７１３の各第２接点出力を入力として、相設定信号Ｐset1〜Ｐset6を出力する。また、相設定信号Ｐset2、Ｐset4、Ｐset5、Ｐset6はＧＮＤ電位に接続されているため、常にＧＮＤとなる。前記各スイッチ機構７１，７２，７１１，７１２，７１３の各第２接点出力は相設定手段８１１内で内部電源Ｖccにプルアップされ、それぞれ基板検出信号BS1〜BS5に変換される。

すなわち、スレーブ基板３，４，１４，１５，１６が接続保持機構６，７，１７，１８，１９に挿入されない場合は、スイッチ機構は開放状態であり、基板検出信号はＶcc電位、すなわちHighとなり、挿入された場合は、スイッチ機構は短絡状態となり、基板検出信号はＧＮＤ電位、すなわちLowとなる。ここで、基板検出信号BS1〜BS5は、相設定信号Ｐset1と相設定信号Ｐset3を生成するために使用される。

相設定信号Ｐset1を生成する回路は、基板検出信号BS1〜BS5の反転入力と1つのＧＮＤ入力を入力とする３個の排他的論理和回路EX.OR1，EX.OR2，EX.OR3と、この排他的論理和回路出力を処理する２個の排他的論理和回路EX.OR4，EX.OR5と、排他的論理和回路EX.OR5の出力をゲート入力とするＭＯＳ形ＦＥＴからなるスイッチ素子Ｔ1と、リレー回路Ｒy1で構成される。前記リレー回路Ｒy1は、リレーコイルの一端をＶcc電位に接続し、他端を、スイッチ素子Ｔ1を介してＧＮＤ電位に接続している。そして、前記リレー回路Ｒy1の常閉接点の一端をＧＮＤ電位に接続し、他端を相設定信号Ｐset1の出力端子に接続している。

この構成により、基板検出信号BS1〜BS5のいずれか１つだけLowになった場合、すなわち、スレーブ基板が１枚だけ接続保持機構に挿入された場合のみ、リレー回路Ｒy1の常閉接点が開放され、相設定信号Ｐset1はOpenとなる。

相設定信号Ｐset3を生成する回路は、基板検出信号BS1〜BS5の反転入力を入力とする５入力型の論理積回路ＡＮＤと、その出力をゲート入力とするＭＯＳ形ＦＥＴからなるスイッチ素子Ｔ2と、リレー回路Ｒy2で構成される。前記リレー回路Ｒy2は、リレーコイルの一端をＶcc電位に接続し、他端を、スイッチ素子Ｔ2を介してＧＮＤ電位に接続している。そして、前記リレー回路Ｒy2の常閉接点の一端をＧＮＤ電位に接続し、他端を相設定信号Ｐset3の出力端子に接続している。

この構成により、基板検出信号BS1〜BS5の全てがLowになった場合、すなわち、スレーブ基板が５枚全て接続保持機構に挿入された場合のみ、リレー回路Ｒy2の常閉接点が開放され、相設定信号Ｐset3はOpenとなる。この相設定手段８１１の動作を、相数、基板検出信号、相設定信号の関係で表にまとめると、表２に示すようになる。

表２に示すように、２相時にはマスタ基板２のみが接続保持機構５に挿入されているので、相設定信号の組合せは１種類しかない。４相時にはマスタ基板２とスレーブ基板３，４，１４，１５，１６のうち１枚が挿入されている。この場合は、１枚のスレーブ基板が接続保持機構６，７，１７，１８，１９のどこに接続されるかにより相設定信号Ｐset2からＰset6の出力が異なり、全体で５種類の組合せとなる。同様に、６相時には１０種類、１２相時には１種類の相設定信号の組合せとなる。

前記相制御信号設定手段８２１は、図３５に示すように、基板検出信号BS1〜BS4を制御信号として、マスタ基板２のＤＣ／ＤＣコンバータ制御ＩＣ１１から出力される相制御信号CLK1と、スレーブ基板３のＤＣ／ＤＣコンバータ制御ＩＣ２１から出力される相制御信号CLKout1と、スレーブ基板４のＤＣ／ＤＣコンバータ制御ＩＣ３１から出力される相制御信号CLKout2と、スレーブ基板１４のＤＣ／ＤＣコンバータＩＣから出力される相制御信号CLKout3と、スレーブ基板１５のＤＣ／ＤＣコンバータ制御ＩＣから出力される相制御信号CLKout4を入力とする４個のマルチプレクサＭＬＴ1〜ＭＬＴ4で構成され、相制御信号CLKin1〜CLKin5を出力する。

すなわち、前記相制御信号設定手段８２１は、マスタ基板２のＤＣ／ＤＣコンバータ制御ＩＣ１１から相制御信号CLK1を取込み、そのまま出力してスレーブ基板３の接続保持機構６に与えるとともに前記マルチプレクサＭＬＴ1の一方の入力端子（基板無端子）に入力している。また、挿入されたスレーブ基板３のＤＣ／ＤＣコンバータ制御ＩＣ２１から相制御信号CLKout1を取込み、前記マルチプレクサＭＬＴ1の他方の入力端子（基板有端子）に入力している。

前記マルチプレクサＭＬＴ1は基板検出信号BS1を切替え信号とし、入力される基板検出信号BS1がローレベル、すなわちスレーブ基板３が挿入されている場合は、相制御信号CLKout1を選択して出力し、入力される基板検出信号BS1がハイレベル、すなわちスレーブ基板３が未挿入であれば相制御信号CLK1を選択して出力するようになっている。

更に、前記マルチプレクサＭＬＴ1の出力信号は、スレーブ基板４に対して相制御信号CLKin2を与えるべく接続保持機構７に接続されており、また、前記マルチプレクサＭＬＴ2の一方の入力端子（基板無端子）に入力している。また、挿入されたスレーブ基板４のＤＣ／ＤＣコンバータ制御ＩＣから相制御信号CLKout2を前記マルチプレクサＭＬＴ2の他方の入力端子（基板有端子）に入力している。

前記マルチプレクサＭＬＴ2は基板検出信号BS2を切替え信号とし、入力される基板検出信号BS2がローレベル、すなわちスレーブ基板４が挿入されている場合は、相制御信号CLKout2を選択して出力し、入力される基板検出信号BS2がハイレベル、すなわちスレーブ基板４が未挿入であれば前記マルチプレクサＭＬＴ1の出力信号を選択して出力するようになっている。

更に、前記マルチプレクサＭＬＴ2の出力信号は、スレーブ基板１４に対して相制御信号CLKin3を与えるべく接続保持機構１７に接続されており、また、前記マルチプレクサＭＬＴ3の一方の入力端子（基板無端子）に入力している。また、挿入されたスレーブ基板１４のＤＣ／ＤＣコンバータ制御ＩＣから相制御信号CLKout3を前記マルチプレクサＭＬＴ3の他方の入力端子（基板有端子）に入力している。

前記マルチプレクサＭＬＴ3は基板検出信号BS3を切替え信号とし、入力される基板検出信号BS3がローレベル、すなわちスレーブ基板１４が挿入されている場合は、相制御信号CLKout3を選択して出力し、入力される基板検出信号BS3がハイレベル、すなわちスレーブ基板１４が未挿入であれば前記マルチプレクサＭＬＴ2の出力信号を選択して出力するようになっている。

更に、前記マルチプレクサＭＬＴ3の出力信号は、スレーブ基板１５に対して相制御信号CLKin4を与えるべく接続保持機構１８に接続されており、また、前記マルチプレクサＭＬＴ4の一方の入力端子（基板無端子）に入力している。また、挿入されたスレーブ基板１５のＤＣ／ＤＣコンバータ制御ＩＣから相制御信号CLKout4を前記マルチプレクサＭＬＴ4の他方の入力端子（基板有端子）に入力している。

前記マルチプレクサＭＬＴ4は基板検出信号BS4を切替え信号とし、入力される基板検出信号BS4がローレベル、すなわちスレーブ基板１５が挿入されている場合は、相制御信号CLKout4を選択して出力し、入力される基板検出信号BS4がハイレベル、すなわちスレーブ基板１５が未挿入であれば前記マルチプレクサＭＬＴ3の出力信号を選択して出力するようになっている。
この相制御信号設定手段８２１の相制御信号の設定を、相数、基板検出信号、相制御信号との関係で表にまとめると、表３に示すようになる。

すなわち、２相時には、マスタ基板２のみ接続保持機構５に挿入されているのでスレーブ基板に対する相制御信号の組合せはない。４相時にはマスタ基板２とスレーブ基板３，４，１４，１５，１６のうち１枚が挿入されている。この場合は、１枚のスレーブ基板が接続保持機構６，７，１７，１８，１９のどこに接続されるかによりマスタ基板２のＤＣ／ＤＣコンバータ制御ＩＣから出力される相制御信号CLK1が入力されるスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣが異なり、全体で５種類の組合せとなる。同様に、６相時には１０種類の相制御信号の組合せとなり、１２相時には１種類のみの相制御信号の組合せとなる。

このような構成において、母基板１の接続保持機構５にマスタ基板２のみ接続保持した場合には、スレーブ基板３，４，１４，１５，１６は挿入されていないため、スレーブ基板の相制御信号CLKin1〜CLKin5は全てマスタ基板２の相制御信号CLK1となり、２相のマルチフェーズ型ＤＣ／ＤＣコンバータとして動作する。このとき、スレーブ基板３，４，１４，１５，１６は母基板１上に配置されていないため、相制御信号設定手段８２１からの相制御信号CLKin1〜CLKin5の出力は２相マルチフェーズコンバータ動作に影響を与えることはない。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６，７，１７，１８，１９のいずれかにスレーブ基板３，４，１４，１５，１６のいずれかを接続保持した場合には、マルチプレクサＭＬＴ1〜ＭＬＴ4はスレーブ基板が接続保持されたＤＣ／ＤＣコンバータ制御ＩＣに相制御信号CLK1を選択して出力するようになる。

従って、スレーブ基板３，４，１４，１５，１６を母基板１上のスレーブ基板の接続保持機構６，７，１７，１８，１９のいずれに挿入しても、スレーブ基板上のＤＣ／ＤＣコンバータ制御ＩＣには、相制御信号CLK1が与えられることになり、母基板１に配置される基板がマスタ基板２と１個のスレーブ基板の場合には４相マルチフェーズコンバータ動作を実現できる。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６，７，１７，１８，１９のいずれかにスレーブ基板３，４，１４，１５，１６のいずれか２個を接続保持した場合には、マルチプレクサＭＬＴ1〜ＭＬＴ4は、一方のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに相制御信号CLK1を、他方のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに、一方のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣの相制御信号を選択して出力するようになる。

従って、スレーブ基板３，４，１４，１５，１６のいずれか２個を、母基板１上のスレーブ基板の接続保持機構６，７，１７，１８，１９のいずれか２個に挿入することで、母基板１に配置される基板がマスタ基板２と２個のスレーブ基板の場合には、６相マルチフェーズコンバータ動作を実現できる。

また、母基板１の接続保持機構５にマスタ基板２を接続保持し、接続保持機構６，７，１７，１８，１９にそれぞれスレーブ基板３，４，１４，１５，１６を接続保持した場合には、マルチプレクサＭＬＴ1〜ＭＬＴ4は接続保持されている第１のスレープ基板のＤＣ／ＤＣコンバータ制御ＩＣに相制御信号CLK1を出力し、接続保持されている第２のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに第１のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣの相制御信号出力を選択出力し、接続保持されている第３のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに第２のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣの相制御信号出力を選択出力し、接続保持されている第４のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに第３のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣの相制御信号出力を選択出力し、接続保持されている第５のスレーブ基板のＤＣ／ＤＣコンバータ制御ＩＣに第４のスレーブ基板のコンバータ制御ＩＣの相制御信号出力を選択出力するようになる。

従って、スレーブ基板３，４，１４，１５，１６の全てを母基板１上のスレーブ基板の接続保持機構６，７，１７，１８，１９に挿入する、すなわち、母基板１に配置される基板がマスタ基板２と５枚のスレーブ基板の場合には、１２相マルチフェーズコンバータ動作を実現できる。

このように、接続保持機構６，７，１７，１８，１９に対してスレーブ基板３，４，１４，１５，１６が接続保持したか否かを、接続保持機構６，７，１７，１８，１９に設けた１対の基板検出端子５８ａ，５８ｂとスレーブ基板３，４，１４，１５，１６に設けた基板設定端子５９とからなるスイッチ機構７１，７２，７１１，７１２，７１３で検出し、この各スイッチ機構の状態を相設定手段８１１に入力して、２相、４相、６相、１２相における相設定信号Ｐset1，Ｐset2，Ｐset3，Ｐset4，Ｐset5，Ｐset6の状態を自動的に設定するようにしているので、相数設定時の誤りが無く、相数の誤設定によるコンバータ回路の故障を防ぐことが可能となる。そして、使用者が出力電流容量および相数を変更したい場合に、容易にその変更に対応できる。

また、相制御信号設定手段８２１を設け、各スイッチ機構７１，７２，７１１，７１２の状態によって、スレーブ基板上のＤＣ／ＤＣコンバータ制御ＩＣに与える相制御信号を切り替えている。従って、スレーブ基板の挿入位置を任意に選択できる。

なお、この実施の形態では、スレーブ基板を５枚使用したが、スレーブ基板の枚数を更に増大させてマルチフェーズ相数の種類をさらに拡張したｎ相マルチフェーズコンバータの構成も容易に実現できる。すなわち、ｎ相マルチフェーズコンバータにおいて、各コンバータのスイッチング位相がそれぞれ（３６０／ｎ）度がずれた相制御信号と相制御信号を生成するための相設定信号を生成する構成にすればよい。このような場合、相制御信号と相設定信号の生成を、相設定手段８１１、相制御信号設定手段８２１によるハードウエア構成ではなく、マイクロプロセッサを使用したソフトウエア構成で実現することもできる。
また、この実施の形態において相設定手段８１１に設けたリレー回路をアナログスイッチやソリッドステートリレー、スリーステートバッファで構成してもよい。

（第８の実施の形態）
この実施の形態におけるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の構成は、図３６に示すように、マスタ基板と同じマスタＤＣ／ＤＣコンバータ回路を形成した第１の母基板１０１と、同じくマスタ基板と同じマスタＤＣ／ＤＣコンバータ回路を形成した第２の母基板１０２を図３７に示すように母基板接続機構１０３により接続する構成になっている。

前記第１の母基板１０１にはスレーブ基板１０４、１０５を接続保持する接続保持機構１０６、１０７が配置されている。また、前記第２の母基板１０２にはスレーブ基板１０８、１０９を接続保持する接続保持機構１１０、１１１が配置されている。

前記第１の母基板１０１及びスレーブ基板１０４，１０５の構成、スレーブ基板１０４，１０５と接続保持機構１０６、１０７との端子の構成、並びに前記第２の母基板１０２及びスレーブ基板１０８，１０９の構成、スレーブ基板１０８，１０９と接続保持機構１１０、１１１との端子の構成は前述した第６の実施の形態と同じである。すなわち、スレーブ基板１０４，１０５、１０８，１０９の端子は前述したスレーブ基板３，４と同じで図２４の構成になっており、接続保持機構１０６、１０７、１１０、１１１の端子は前述した接続保持機構６、７と同じで図２３の構成になっている。

前記第１の母基板１０１とスレーブ基板１０４，１０５からなるマルチフェーズの相数は６相であり、前記第２の母基板１０２とスレーブ基板１０８，１０９からなるマルチフェーズの相数は６相であり、これを母基板接続機構１０３により接続することでマルチフェーズの相数を１２相にできる。

図３８は、前記第１の母基板１０１とスレーブ基板１０４，１０５からなるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示したものである。なお、前記第２の母基板１０２とスレーブ基板１０８，１０９からなるマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成も同じ構成である。

前記第１の母基板１０１上には前述したマスタＤＣ／ＤＣコンバータ回路１０と略同一のマスタＤＣ／ＤＣコンバータ回路１１２が形成されている。前記スレーブ基板１０４，１０５にはそれぞれ前述したスレーブＤＣ／ＤＣコンバータ回路２０，３０と略同一のスレーブＤＣ／ＤＣコンバータ回路１１３，１１４が形成されている。

前記母基板１０１には、他の母基板１０２と入力電圧を共有するための入力電圧端子Ｖin(+)′、Ｖin(-)′、出力電圧を共有するための出力電圧端子Ｖout(+)′、Ｖout(-)′を有している。また、他の母基板１０２とＤＣ／ＤＣコンバータ制御ＩＣの制御信号を入出力するためのＶset端子、Ｉth端子、他の母基板１０２へスレーブ基板１０４のＤＣ／ＤＣコンバータ制御ＩＣから出力される相制御信号CLKout2を与えるMCLK出力端子と他の母基板より与えられる相制御信号MCLKの入力端子であるMCLK入力端子とを有している。さらに、他の母基板が接続されているかを判断する母基板接続判定手段１１５を有し、この母基板接続判定手段１１５からの母基板接続信号を相設定手段８１２と相制御信号設定手段８２２に入力している。

前記母基板接続機構１０３は、図３９に示すように、母基板１０１に配置した複数の端子と母基板１０２に配置した複数の端子に対して凹部を嵌合してそれぞれ対応する端子間を接続するもので、図３７に示すように、母基板１０１に配置した入力電圧端子Ｖin(+)′、Ｖin(-)′、出力電圧端子Ｖout(+)′、Ｖout(-)′、Ｖset端子、Ｉth端子、MCLK出力端子と、母基板１０２に配置した入力電圧端子Ｖin(+)′、Ｖin(-)′、出力電圧端子Ｖout(+)′、Ｖout(-)′、Ｖset端子、Ｉth端子、MCLK入力端子をそれぞれ接続する。

この母基板接続機構１０３により、母基板１０１と母基板１０２の入力電圧Ｖin(+)、Ｖin(-)、出力電圧Ｖout(+)、Ｖout(-)、出力電圧制御用信号Ｖset、出力電流制御用信号Ｉthの電位は導通して同じ値をとる。また、母基板１０１の相制御信号CLKout2の出力であるMCLK出力信号が母基板１０２のMCLK入力信号となる。

前記母基板接続判定手段１１５は、前述した第３の実施の形態で使用した基板検出手段６１，６２と同様の構成をしており、前記母基板接続機構１０３を母基板１０１，１０２の端子に嵌合することで、各母基板１０１，１０２に配置した２つの機械的スイッチ１１６，１１７の可動部を可動させて接続判定を行うようになっている。２つの機械的スイッチ１１６，１１７としては、例えば、図４０に示すように、くの字に曲折された絶縁部材からなるバネ１１８ａの一方の端部に第１接点１１８ｂを取付け,他方の端部に第２接点１１８ｃを取付け、母基板接続機構１０３を母基板１０１，１０２の端子に嵌合したときにバネ１１８ａを折り曲げて第１接点１１８ｂを第２接点１１８ｃに接触させることで接続判定を行う。

前記相設定手段８１２及び相制御信号設定手段８２２は図４１に示すように構成されている。すなわち、前記相設定手段８１２は、前述した第５の実施の形態におけるスレーブ基板３，４の検出によって相設定信号Pset1とPset2を出力する回路構成と同じ回路構成を備え、母基板１０１においては接続保持機構１０６の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１０４の基板設定端子５９とでスイッチ機構７１を構成し、接続保持機構１０７の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１０５の基板設定端子５９とでスイッチ機構７２を構成している。また、母基板１０２においては接続保持機構１１０の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１０８の基板設定端子５９とでスイッチ機構７１を構成し、接続保持機構１１１の１対の基板検出端子５８ａ，５８ｂとスレーブ基板１０９の基板設定端子５９とでスイッチ機構７２を構成している。

そして、スイッチ機構７１がオンしているときにはローレベル信号を排他的オアゲート８４に入力し、スイッチ機構７１がオフしているときにはハイレベル信号を前記排他的オアゲート８４に入力する。また、スイッチ機構７２がオンしているときにはローレベル信号を排他的オアゲート８４に入力し、スイッチ機構７２がオフしているときにはハイレベル信号を前記排他的オアゲート８４に入力する。

そして、前記排他的オアゲート８４の出力でＦＥＴ８５を駆動し、それによりリレー回路８３を駆動して相設定信号Ｐset1の電位をＧＮＤ電位にするか、Ｏｐｅｎ電位にするか決めている。また、相設定信号Ｐset2は常にＧＮＤ電位になっている。また、前記排他的オアゲート８４の出力を基板検出信号として相制御信号設定手段８２２に供給している。

前記相設定手段８１２は、さらに、他の母基板１０２の機械的スイッチ１１７のオン、オフ信号を反転回路８１３で反転した後、ＭＯＳ型ＦＥＴ８１４のゲートに供給している。機械的スイッチ１１７はオンすることでローレベル信号を出力し、オフすることでハイレベル信号を出力する。前記ＦＥＴ８１４がオン動作すると、リレー回路８１５が動作して常閉接点８１５ａが開放する。これにより、相設定信号Ｐset3の電位がＯｐｅｎ電位になる。前記ＦＥＴ８１４がオフ動作すると、リレー回路８１５は動作しなくなりその常閉接点８１５ａは閉成する。このときには、相設定信号Ｐset3の電位がＧＮＤ電位になる。

従って、母基板１０１の端子と母基板１０２の端子が母基板接続機構１０３によって接続されているときには、機械的スイッチ１１７はオンしているので、反転回路８１３からＦＥＴ８１４のゲートに供給される信号はハイレベルとなりＦＥＴ８１４はオン動作する。このときには、相設定信号Ｐset3の電位がＯｐｅｎ電位になる。

前記相制御信号設定手段８２２は、マスタＤＣ／ＤＣコンバータ回路１１２のコンバータ制御ＩＣの相制御出力信号CLK1と、他の母基板１０２から与えられる相制御信号MCLKの入力信号であるMCLKinと、スレーブ基板１０４の相制御信号MCLKの出力信号であるCLKoutと、母基板１０１に配置した機械的スイッチ１１６のオン動作によって発生する母基板接続信号Ｓbと、前記相設定手段８１２からの基板検出信号をそれぞれ入力としている。

前記相制御信号設定手段８２２は、２つのマルチプレクサ８２３，８２４を備え、相制御信号CLK1を各マルチプレクサ８２３，８２４にそれぞれ供給し、相制御信号MCLKinをマルチプレクサ８２３に供給し、相制御信号CLKoutをマルチプレクサ８２４に供給している。

前記マルチプレクサ８２３は母基板接続信号Ｓbによってスレーブ基板１０４のコンバータ制御ＩＣに供給する相制御信号CLKin1を相制御信号CLK1にするか、相制御信号MCLKinにするかを切替える。すなわち、母基板接続機構１０３が母基板１０１と母基板１０２を接続するために端子に嵌合され、機械的スイッチ１１６がオン動作したときマルチプレクサ８２３が動作し相制御信号CLKin1の内容をCLK1からMCLKinに切替える。

前記マルチプレクサ８２４は前記相設定手段８１２からの基板検出信号によってスレーブ基板１０５のコンバータ制御ＩＣに供給する相制御信号CLKin2を相制御信号CLK1にするか、相制御信号CLKoutにするかを切替える。

なお、前記相制御信号設定手段８２２には、前述した周波数設定回路１２と同様の周波数設定回路（図示せず）が設けられており、この周波数設定回路からクロック信号CLKin0がマスタＤＣ／ＤＣコンバータ回路１１２のコンバータ制御ＩＣに入力されている。前記マスタＤＣ／ＤＣコンバータ回路１１２のコンバータ制御ＩＣは、相設定手段８１２で設定された相設定信号Ｐset1に基づき、相制御信号CLK1を発生して前記相制御信号設定手段８２２に供給するようになっている。

これらの相制御信号設定手段８２２と相設定手段８１２の動作から、母基板接続機構１０３を母基板１０１と母基板１０２を接続するために嵌合配置した場合、相設定信号と相制御信号の設定は前述した表２及び表３における１２相の設定値を満足し、装置は１２相コンバータとして動作する。このように、使用者が出力電流容量および相数を変更したい場合に、母基板を追加することで、容易にその変更に対応できる。

なお、この実施の形態では、スレーブ基板を２枚搭載した２つの母基板１０１，１０２を接続してマルチフェーズ型ＤＣ／ＤＣコンバータ装置を構成したが、接続する母基板が３枚以上合っても良い。これにより、マルチフェーズ相数の種類をさらに拡張したｎ相マルチフェーズコンバータの構成も容易に実現できる。また、相制御信号、相設定信号の生成を、相設定手段８１２、相制御信号設定手段８２２によるハードウエア構成ではなく、マイクロプロセッサを使用したソフトウエア構成で実現することもできる。
また、この実施の形態において相設定手段８１２に設けたリレー回路をアナログスイッチやソリッドステートリレー、スリーステートバッファで構成してもよい。また、母基板接続判定手段１１５は機械的スイッチからなる構成としたが、電気的短絡を判断する構成でもなんら問題はない。

本発明の、第１の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図。 同実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の外観を示す斜視図。 同実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置のマルチフェーズ制御を説明するための動作タイミング及び電流波形を示す図。 同実施の形態におけるマスタ基板を接続保持する接続保持機構の構成を示す部分斜視図。 図４のＡ−Ａ′線に沿った縦断面図。 図４のＢ−Ｂ′線に沿った横断面図。 同実施の形態におけるマスタ基板の端子配置を示す部分斜視図。 同実施の形態において母基板上に配置された接続保持機構の各端子と母基板上に形成された回路パターンとの電気的接続状態を示す図。 同実施の形態における相設定手段の一構成例を示す図。 同実施の形態における相設定手段の他の構成例を示す図。 本発明の、第２の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図。 同実施の形態における基板を接続保持する接続保持機構の端子構成を示す縦断面図。 同実施の形態における基板の端子配置を示す部分斜視図。 本発明の、第３の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の外観を示す斜視図。 同実施の形態におけるマスタ基板を接続保持する接続保持機構の端子構成を示す縦断面図。 同実施の形態におけるスレーブ基板を接続保持する接続保持機構の端子構成を示す縦断面図。 同実施の形態におけるマスタ基板の端子配置を示す部分斜視図。 同実施の形態におけるスレーブ基板の端子配置を示す部分斜視図。 同実施の形態における基板検出手段の構成を示す部分断面図。 同実施の形態における基板検出手段の動作時の構成を示す部分断面図。 同実施の形態における基板検出手段の回路構成を示す図。 同実施の形態の基板検出手段を使用した相設定手段の動作を説明するための図。 本発明の、第４の実施の形態に係るスレーブ基板を接続保持する接続保持機構の端子構成を示す縦断面図。 同実施の形態におけるスレーブ基板の端子配置を示す部分斜視図。 同実施の形態におけるスレーブ基板を接続保持する接続保持機構の基板検出端子とスレーブ基板の基板設定端子との接触状態を示す部分断面図。 同実施の形態におけるスイッチ機構と相設定手段との回路構成を示す図。 本発明の、第５の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図。 同実施の形態におけるスイッチ機構と相設定手段との回路構成を示す図。 本発明の、第６の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の一構成例を示す斜視図。 同実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の他の構成例を示す斜視図。 図３０の構成例における基板の取り付け状態を示す断面図。 本発明の、第７の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の外観を示す斜視図。 同実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図。 同実施の形態におけるスイッチ機構と相設定手段の回路構成を示す図。 同実施の形態における相制御信号設定手段の回路構成を示す図。 本発明の、第８の実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の外観を示す斜視図。 同実施の形態における母基板接続機構による端子間の接続を上面から見た状態を示す図。 同実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータ装置の回路構成を示す図。 同実施の形態における母基板接続機構による端子間の接続を側面から見た状態を示す図。 同実施の形態における母基板接続機構による母基板接続を判定するスイッチ構成を示す図。 同実施の形態におけるスイッチ機構、相設定手段及び相制御信号設定手段の回路構成を示す図。

符号の説明

１…母基板、２…マスタ基板、３，４…スレーブ基板、５，６，７…接続保持機構、１０，２０，３０…ＤＣ／ＤＣコンバータ回路、１１，２１，３１…ＤＣ／ＤＣコンバータ制御ＩＣ、１２…周波数設定回路、１３，２３，３３…相設定手段。

Claims (7)

1. 複数のＤＣ／ＤＣコンバータの出力端子を並列に接続し、各ＤＣ／ＤＣコンバータの出力位相を異ならせたマルチフェーズ型ＤＣ／ＤＣコンバータ装置において、
   １又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成したマスタコンバータユニットと、
   １又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成した複数のスレーブコンバータユニットと、
   前記各ユニットの基板に形成した入出力端子と接続する入出力端子を有し、それぞれ基板を保持することで入出力端子間の接続を行う複数の接続保持機構を設けた母基板と、
   マルチフェーズ型ＤＣ／ＤＣコンバータ装置の相数を設定する相設定信号を与える相設定手段と、
   クロック信号を発生する周波数設定回路と、
   前記相設定手段から相設定信号と前記周波数設定回路からのクロック信号を入力して自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定するとともに、１つのスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき制御する相制御信号を発生する、マスタコンバータユニットのＤＣ／ＤＣコンバータ制御部と、
   前記相設定手段からの相設定信号とマスタコンバータユニット又は他のスレーブコンバータユニットからの相制御信号を入力して自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定するとともに、さらに別のスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき制御する相制御信号を発生する、スレーブコンバータユニットのＤＣ／ＤＣコンバータ制御部を備え、
   前記相設定手段は、前記母基板の接続保持機構にマスタコンバータユニットのみを接続保持するか、マスタコンバータユニットとともにスレーブコンバータユニットの１つ又は複数を接続保持するかによって相設定信号を可変することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
2. 相設定手段をマスタコンバータユニット及び各スレーブコンバータユニットの基板上に個々に配置し、各基板上の相設定手段は、同一基板上に組み込まれたＤＣ／ＤＣコンバータ制御部に相設定信号を供給することを特徴とする請求項１記載のマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
3. 相設定手段を母基板上に配置し、前記相設定手段は、各ユニットの基板上のＤＣ／ＤＣコンバータ制御部に相設定信号をそれぞれ供給することを特徴とする請求項１記載のマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
4. 母基板に設けた複数の接続保持機構を、マスタコンバータユニット用の接続保持機構とスレーブコンバータユニット用の接続保持機構とに分け、前記スレーブコンバータユニット用の接続保持機構には基板の挿入によって可動部を可動して接点を切り替えるスイッチ機構を設け、前記スイッチ機構は、接点切替え動作により相設定信号を自動的に可変する相設定手段を構成することを特徴とする請求項３記載のマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
5. 母基板に設けた複数の接続保持機構を、マスタコンバータユニット用の接続保持機構とスレーブコンバータユニット用の接続保持機構とに分け、スレーブコンバータユニットの基板とスレーブコンバータユニット用の接続保持機構に、基板の接続保持によって短絡する端子を設け、相設定手段はこの端子の短絡によって相設定信号を変化させることを特徴とする請求項３記載のマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
6. 母基板に１つのマスタコンバータユニット用の接続保持機構と複数のスレーブコンバータユニット用の接続保持機構を設けるとともに、スレーブコンバータユニットの基板とスレーブコンバータユニット用の接続保持機構に基板の接続保持によって短絡する端子を設け、
   前記複数のスレーブコンバータユニット用の接続保持機構に対し、スレーブコンバータユニットの基板が接続保持されている状態に応じて、相制御信号を該当するスレーブコンバータユニットのＤＣ／ＤＣコンバータ制御部に供給できる設定を行う相制御信号設定手段を設け、
   相設定手段は、前記スレーブコンバータユニットの基板とスレーブコンバータユニット用の接続保持機構に設けた端子の短絡によって相設定信号を変化させることを特徴とする請求項３記載のマルチフェーズ型ＤＣ／ＤＣコンバータ装置。
7. 複数のＤＣ／ＤＣコンバータの出力端子を並列に接続し、各ＤＣ／ＤＣコンバータの出力位相を異ならせたマルチフェーズ型ＤＣ／ＤＣコンバータ装置において、
   １又は複数のＤＣ／ＤＣコンバータを基板上に組み込んで構成した複数のスレーブコンバータユニットと、１又は複数のＤＣ／ＤＣコンバータで構成したマスタコンバータユニットを配置するとともに、前記各スレーブコンバータユニットの基板に形成した入出力端子と接続する入出力端子を有し、それぞれスレーブコンバータユニット基板を保持することで入出力端子間の接続を行う複数の接続保持機構を設けた母基板を複数備え、
   前記各母基板は、
   マルチフェーズ型ＤＣ／ＤＣコンバータ装置の相数を設定する相設定信号を与える相設定手段と、
   クロック信号を発生する周波数設定回路と、
   他の母基板から相制御信号を入力する相制御信号入力端子と、
   他の母基板に相制御信号を出力する相制御信号出力端子と、
   他の母基板の相制御信号出力端子と自己の相制御信号入力端子を電気的に導通させる母基板接続機構による母基板の接続を判定して母基板接続信号を出力する母基板接続判定手段と、
   前記相設定手段からの相設定信号、前記周波数設定回路からのクロック信号、前記母基板接続判定手段からの母基板接続信号に応じて、前記マスタコンバータユニットのＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定するとともに、１つのスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき制御する相制御信号を発生する、マスタコンバータユニットのＤＣ／ＤＣコンバータ制御部と、
   を有し、
   前記複数のスレーブコンバータユニットは、前記相設定手段からの相設定信号とマスタコンバータユニット又は他のスレーブコンバータユニットからの相制御信号を入力して自己のＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき設定するとともに、さらに別のスレーブコンバータユニットのＤＣ／ＤＣコンバータの動作位相を前記相設定信号に基づき制御する相制御信号を発生するスレーブコンバータユニットのＤＣ／ＤＣコンバータ制御部を有することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ装置。

Images