JP6407475B2 - 半導体装置および半導体装置を生産する方法 - Google Patents

半導体装置および半導体装置を生産する方法 Download PDF

Info

Publication number
JP6407475B2
JP6407475B2 JP2018505951A JP2018505951A JP6407475B2 JP 6407475 B2 JP6407475 B2 JP 6407475B2 JP 2018505951 A JP2018505951 A JP 2018505951A JP 2018505951 A JP2018505951 A JP 2018505951A JP 6407475 B2 JP6407475 B2 JP 6407475B2
Authority
JP
Japan
Prior art keywords
layer
main surface
region
heat dissipation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018505951A
Other languages
English (en)
Other versions
JPWO2017159682A1 (ja
Inventor
藤岡　靖
靖 藤岡
古畑　武夫
武夫 古畑
友宏 品川
友宏 品川
恵右 仲村
恵右 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017159682A1 publication Critical patent/JPWO2017159682A1/ja
Application granted granted Critical
Publication of JP6407475B2 publication Critical patent/JP6407475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置を生産する方法に関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等のIII族窒化物は、高い絶縁破壊電界を有し、高いキャリア移動度を有する。このため、高周波電子デバイス、高周波光デバイス等の高周波デバイスにおいて、III族窒化物が好適に採用される。しかし、高周波デバイスにおいてIII族窒化物が採用された場合は、高出力動作時の自己発熱が高周波デバイスの出力特性を劣化させる。
この問題を解決するために、高い熱伝導率を有するダイヤモンドが高周波デバイスの放熱に利用される。特許文献１に記載された技術は、その例である。
特許文献１に記載された技術においては、ＨＥＭＴデバイスにおいて、ＳｉＣ、シリコン等からなる基板の主面にＡｌＮ核生成層、ＧａＮバッファ層、ＡｌＧａＮ障壁層およびデバイス層が形成され、基板にバイアが形成され、バイアにダイヤモンドが充填される。
高周波デバイスの放熱にダイヤモンドが利用された場合は、高周波デバイスの放熱性能が向上し、高周波デバイスの高出力動作が可能になる。例えば、電界効果トランジスタの放熱にダイヤモンドが利用された場合は、電界効果トランジスタの高出力動作が可能になる。
特表２０１５−５１７２０５号公報
結晶窒化物層を備えダイヤモンドが放熱に利用される高周波デバイスにおいては、結晶窒化物層に割れが生じる場合がある。この問題は、高周波デバイスにおいて発生するだけではなく、結晶窒化物層を備えダイヤモンドが放熱に利用される半導体装置の全般において発生する。
本発明は、この問題を解決するためになされる。本発明が解決しようとする課題は、結晶窒化物層を備えダイヤモンドが放熱に利用される半導体装置において、結晶窒化物層の割れを抑制することである。
半導体装置は、積層体および放熱層を備える。
積層体は、結晶窒化物層および複合層を備える。複合層は、表面におけるダイヤモンド成長を阻害しない非阻害部分および表面におけるダイヤモンド成長を阻害する阻害部分を備える。積層体が有する積層体主面は、非阻害部分が露出する第１の領域および阻害部分が露出する第２の領域を有する。
放熱層は、ダイヤモンドからなり、積層体主面に対向し、第１の領域に密着し、第２の領域から空隙により分離される。
本発明によれば、ダイヤモンドからなる放熱層の線膨張率が結晶窒化物層の線膨張率と大きく異なることにより生じる応力が空隙により緩和され、結晶窒化物層の割れが抑制される。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の半導体デバイスを示す断面図である。 実施の形態１，２，３および４の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図である。 実施の形態１，２，３および４の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図である。 実施の形態１，２および３の半導体デバイスを生産する方法を示すフローチャートである。 実施の形態１の半導体デバイスの仕掛品を示す断面図である。 実施の形態１の半導体デバイスの仕掛品を示す断面図である。 実施の形態１の半導体デバイスの仕掛品を示す断面図である。 実施の形態１の半導体デバイスの仕掛品を示す断面図である。 実施の形態１の半導体デバイスに備えられる結晶窒化物層の上に形成される非晶質部分のサブ部分、ダイヤモンド等を示す断面図である。 実施の形態１の半導体デバイスに備えられる結晶窒化物層の上に形成される非晶質部分のサブ部分、ダイヤモンド等を示す断面図である。 実施の形態１の半導体デバイスに備えられる結晶窒化物層の上に形成される非晶質部分のサブ部分、ダイヤモンド等を示す断面図である。 実施の形態１の半導体デバイスに備えられる結晶窒化物層の上に形成される非晶質部分のサブ部分、ダイヤモンド等を示す断面図である。 実施の形態２の半導体デバイスを示す断面図である。 実施の形態３の半導体デバイスを示す断面図である。 実施の形態４の半導体デバイスを示す断面図である。 実施の形態４の半導体デバイスを生産する方法を示すフローチャートである。
１ 実施の形態１
１．１ 半導体デバイスにおける結晶窒化物層の割れの原因
表１は、ダイヤモンド、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）およびシリコン（Ｓｉ）の各々について、線膨張率および熱伝導率を示す。
Figure 0006407475
表１に示されるように、ダイヤモンドの熱伝導率は、ＧａＮ，ＡｌＮ等のIII族窒化物の熱伝導率より著しく大きい。このため、III族窒化物が採用された半導体デバイスにおいてダイヤモンドが放熱に使用された場合は、半導体デバイスの放熱性能が向上する。
一方、ダイヤモンドの線膨張率は、ＧａＮ，ＡｌＮ等のIII族窒化物の線膨張率より著しく小さい。このため、III族窒化物が採用された半導体デバイスにおいてダイヤモンド層がIII族窒化物からなる結晶窒化物層に接触した場合は、ダイヤモンド層の線膨張率が結晶窒化物層の線膨張率と大きく異なることにより生じる応力により、結晶窒化物層に割れが生じる。
例えば、ＧａＮ層は、５．６×１０−６／Ｋという大きな面内方向の線膨張率を有し、ダイヤモンド層は、１．１×１０−６／Ｋという小さな線膨張率を有し、前者の線膨張率と後者の線膨張率との差は、４．５×１０−６／Ｋに達する。このため、ＧａＮ層の一方の主面の上にダイヤモンド層が約１０００℃の高温で形成された後にＧａＮ層およびダイヤモンド層からなる複合体が室温の２５℃まで冷却された場合は、９７５℃の冷却の間のＧａＮ層の収縮量とダイヤモンド層の収縮量との差を示す収縮差は１００ｍｍあたり０．４４ｍｍに達する。この収縮差により、ＧａＮ層の他方の主面が凹面になる反りが複合体に生じ、応力がＧａＮ層に生じる。したがって、ダイヤモンド層がＧａＮ層に直接的に接触する場合は、これらの反りおよび応力によりＧａＮ層に割れが生じる。
実施の形態１から４までにおいては、半導体デバイスに備えられる結晶窒化物層とダイヤモンド層との間に応力を緩和する空隙が形成され、結晶窒化物層の割れが抑制される。当該空隙による割れの抑制は、特定の半導体デバイスにおいて実現されるだけでなく、半導体装置の全般において実現される。
１．２ 半導体デバイスの概略
図１は、実施の形態１の半導体デバイスを示す模式図である。図１は、断面図である。
図１に示される半導体デバイス１０００は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等の半導体装置であり、電極１０１２、積層体１０１４および放熱層１０１６を備える。積層体１０１４は、結晶窒化物層１０２２およびシリコン層１０２４を備える。結晶窒化物層１０２２は、ＡｌＧａＮ層１０３２、ＧａＮ層１０３４およびＧａＮバッファ層１０３６を備える。シリコン層１０２４は、非晶質部分１０４２および結晶部分１０４４を備える。半導体デバイス１０００がこれらの構成物以外の構成物を備えてもよい。
放熱層１０１６は、ダイヤモンドからなる。非晶質部分１０４２は、非晶質シリコンからなる。結晶部分１０４４は、結晶シリコンからなる。非晶質部分１０４２は、表面におけるダイヤモンド成長を阻害しない非阻害部分となる。結晶部分１０４４は、表面におけるダイヤモンド成長を阻害する阻害部分となる。シリコン層１０２４は、非阻害部分および阻害部分からなる複合層となる。
ＡｌＧａＮ層１０３２およびＧａＮ層１０３４の各々は、単結晶層である。結晶窒化物層１０２２においては、ＡｌＧａＮ層１０３２およびＧａＮ層１０３４からなるヘテロ接合構造によりＡｌＧａＮ層１０３２とＧａＮ層１０３４との界面の付近に２次元電子ガスが生成する。これにより、高い周波数において動作し、大きなドレイン電流を流すことができ、高い出力電圧密度で出力を行うことができる電界効果トランジスタが実現される。
ＡｌＧａＮ層１０３２、ＧａＮ層１０３４およびＧａＮバッファ層１０３６の各々の厚さは、望ましくは数１０ｎｍ以上数μｍ以下である。
結晶窒化物層１０２２を構成する層が変更されてもよい。例えば、ＧａＮバッファ層１０３６とシリコン層１０２４とに挟まれるＡｌＮ層が結晶窒化物層１０２２に追加されてもよい。ＡｌＮ層が追加された場合は、結晶窒化物層１０２２とシリコン層１０２４との密着性が向上する。ＧａＮバッファ層１０３６が結晶窒化物層１０２２から省略されてもよい。ＧａＮバッファ層１０３６が省略された場合は、大きな熱を発生するＧａＮ層１０３４が放熱層１０１６に近づき、半導体デバイス１０００の放熱性能が向上する。
結晶窒化物層１０２２の一方の主面（結晶窒化物層主面）１０５２は、放熱層１０１６に向けられる。主面１０５２の上には、シリコン層１０２４が形成される。シリコン層１０２４の一方の主面（複合層主面）１０６２は、放熱層１０１６に向けられる。主面１０６２の上には、放熱層１０１６が形成される。放熱層１０１６は、シリコン層１０２４、空隙１０７２および空隙１０７４を挟んで主面１０５２に対向する。
結晶窒化物層１０２２の他方の主面１０５４の上には電極１０１２が形成される。電極１０１２は、ソース電極、ドレイン電極およびゲート電極を備え、半導体デバイス１０００をＭＯＳＦＥＴ、ＨＥＭＴ等として機能させるのに必要なデバイス層を構成する。したがって、半導体デバイス１０００の種類によっては、電極１０１２からなるデバイス層が他のデバイス層に置き換えられる。
ゲート電極は、細長矩形状の平面形状を有する。ゲート電極の幅は、典型的には０．１μｍ以上１０μｍ以下である。ゲート電極の長さは、典型的には１０μｍ以上１０００μｍ以下である。細長矩形状の平面形状を有するゲート電極が、細長矩形状以外の平面形状を有するゲート電極に置き換えられてもよい。
放熱層１０１６の一方の主面１０８２は、積層体１０１４に対向しない。主面１０８２の上に、膜が形成されてもよい。主面１０８２の上に膜が形成された場合は、半導体デバイス１０００の強度が向上する。膜は、望ましくは高い導電性を有する金属または合金からなる。
１．３ 放熱性能の向上および割れの抑制
結晶窒化物層１０２２の一方の主面１０５２の領域１０９２は、シリコン層１０２４に覆われず、積層体１０１４の一方の主面１１０２を構成する。領域１０９２には、ＧａＮバッファ層１０３６が露出する。主面１０５２の領域（被覆領域）１０９４は、シリコン層１０２４に覆われる。
シリコン層１０２４の一方の主面１０６２は、積層体１０１４の一方の主面１１０２を構成する。シリコン層１０２４は、非晶質部分１０４２および結晶部分１０４４に細分化される。非晶質部分１０４２および結晶部分１０４４は、結晶窒化物層１０２２の一方の主面１０５２の上の互いに異なる領域に形成され、主面１０５２の上に分散配置される。このため、シリコン層１０２４の一方の主面１０６２は、非晶質部分１０４２が露出する領域１１２２および結晶部分１０４４が露出する領域１１２４を有する。
これらにより、放熱層１０１６に向けられる積層体１０１４の一方の主面（積層体主面）１１０２は、非晶質部分１０４２が露出する領域（第１の領域）１１２２、結晶部分１０４４が露出する領域（第２の領域）１１２４およびＧａＮバッファ層１０３６が露出し結晶窒化物層１０２２が露出する領域（第３の領域）１０９２を有する。
放熱層１０１６は、主面１１０２に対向する。
放熱層１０１６は、領域１１２２に密着する。これにより、結晶窒化物層１０２２から非晶質部分１０４２を経由して放熱層１０１６まで熱が効率よく伝わり、結晶窒化物層１０２２において発生した熱が効率よく逃がされる。したがって、半導体デバイス１０００の放熱性能が向上する。
放熱層１０１６は、領域１１２４から空隙（第１の空隙）１０７２により分離され、領域１０９２から空隙（第２の空隙）１０７４により分離される。これにより、放熱層１０１６の線膨張率が結晶窒化物層１０２２の線膨張率と大きく異なることにより生じる応力が空隙１０７２および１０７４により緩和され、結晶窒化物層１０２２の割れが抑制される。
図２は、実施の形態１の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図である。
非晶質部分１０４２は、互いに分離された６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２を備える。このため、非晶質部分１０４２が露出する領域１１２２は、互いに分離された６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２を有する。６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２は、それぞれ６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２に露出する。放熱層１０１６は、６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々に密着する。これにより、各々がシリコン層１０２４と放熱層１０１６との界面になる互いに分離された６個の界面が形成され、６個の界面の各々における収縮差が小さくなる。したがって、結晶窒化物層１０２２の割れがさらに抑制される。
６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々は、細長矩形状の平面形状を有する。６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々の長手方向は、細長矩形状の平面形状を有するゲート電極の長手方向に一致する。これにより、半導体デバイス１０００の放熱性能が向上する。６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々が、細長矩形状でない細長形状を有するサブ部分に置き換えられてもよい。例えば、６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々が、細長楕円状の平面形状を有するサブ部分に置き換えられてもよい。ゲート電極の平面形状によっては、６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々が、細長状でない平面形状を有するサブ部分に置き換えられてもよい。
６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２は、６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々の短手方向に配列される。
６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々の面積は、望ましくは０．０１ｍｍ２以上１００ｍｍ２以下であり、さらに望ましくは０．１ｍｍ２以上１０ｍｍ２以下である。当該面積がこれらの範囲より小さい場合は、結晶窒化物層１０２２において発生した熱が放熱層１０１６の広がり方向に効率よく伝わらず、半導体デバイス１０００の放熱性能の向上が困難になる傾向がある。当該面積がこれらの範囲より広い場合は、６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々が配置される平面領域において放熱層１０１６の線膨張率が結晶窒化物層１０２２の線膨張率と大きく異なることにより生じる応力が大きくなり、結晶窒化物層１０２２の割れの抑制が困難になる傾向がある。
互いに隣接する２個のサブ部分１１８２および１１８４の間隔すなわち空隙１０７２または１０７４の幅は、望ましくは１０μｍ以上１００μｍ以下である。当該間隔がこの範囲より狭い場合は、放熱層１０１６の線膨張率が結晶窒化物層１０２２の線膨張率と大きく異なることにより生じる応力の緩和が不十分になる傾向がある。当該間隔がこの範囲より広い場合は、連続する放熱層１０１６を化学気相成長（ＣＶＤ）法により形成することが困難になる傾向がある。この点は、「１．５ 互いに隣接する２個のサブ部分の間隔と堆積するダイヤモンドとの関係」の欄において詳しく説明される。
６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２は、望ましくはゲート電極が配置される平面領域の付近に集中して配置される。ＧａＮ層１０３４に形成されるＧａＮチャネルの発熱は、ゲート電極が配置される平面領域の付近において最も大きくなる。このため、ＧａＮチャネルから放熱層１０１６への放熱経路となる６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２が、ゲート電極が配置される平面領域の付近に集中して配置された場合は、放熱が効率よく行われ、半導体デバイス１０００の放熱性能が向上する。
シリコン層１０２４は、空隙１０７２が配置される平面位置および空隙１０７４が配置される平面位置において分断される。しかし、放熱層１０１６は、連続層であり、これらの平面位置において分断されない。放熱層１０１６がこれらの平面位置において分断されない場合は、放熱層１０１６がその広がり方向に熱を効率的に伝え、放熱層１０１６が良好なヒートスプレッダになる。これに対して、放熱層１０１６がこれらの平面位置において分断される場合は、放熱層１０１６に備えられる互いに隣接する２個の密着部分の一方から他方に応力が伝達されず、複数の密着部分の各々に生じる応力が小さくなる。しかし、放熱層１０１６がその広がり方向に熱を効率的に伝えず、放熱層１０１６が良好なヒートスプレッダにならない場合がある。
図１に示されるように、空隙１０７２の先端部１２２０は、放熱層１０１６に備えられ互いに隣接する密着部分１２１２と密着部分１２１４との間に配置され、先端１２２２に近づくほどすぼまる。このため、ＧａＮ層１０３４が大きく収縮して密着部分１２１２を密着部分１２１４に近づけるような応力が放熱層１０１６に生じた場合は、空隙１０７２の先端部１２２０がさらにすぼまり、反りの発生が抑制される。空隙１０７４についても同様のことが言える。
図３は、実施の形態１の半導体デバイスに備えられる非晶質部分および空隙の平面配置の別の例を示す図である。
６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２からなる非晶質部分１０４２が５個以下または７個以上のサブ部分からなる非晶質部分に置き換えられてもよい。例えば、非晶質部分１０４２が、図３に示される２個のサブ部分１１９２および１１９４からなる非晶質部分１２０２に置き換えられてもよい。サブ部分１１９２および１１９４は、それぞれサブ領域１１９６および１１９８に露出する。非晶質部分１０４２が非晶質部分１２０２に置き換えられた場合は、放熱層１０１６は２個のサブ領域１１９６および１１９８の各々に密着する。
ＧａＮ層１０３４と放熱層１０１６との間にあるシリコン層１０２４の線膨張率は、表１に示されるように、２．６×１０−６／Ｋであり、ＧａＮ層１０３４の線膨張率と放熱層１０１６の線膨張率との中間の線膨張率である。このため、シリコン層１０２４により、ひとつの界面における収縮差が小さくなる。これにより、結晶窒化物層１０２２の割れがさらに抑制される。
結晶窒化物層１０２２が先述のＡｌＮ層を備える場合は、ＧａＮ層１０３４と放熱層１０１６との間にあるＡｌＮ層の線膨張率は、表１に示されるように、４．３×１０−６／Ｋであり、ＧａＮ層１０３４の線膨張率と放熱層１０１６の線膨張率との中間の線膨張率である。このため、ＡｌＮ層により、ひとつの界面における収縮差が小さくなる。これにより、結晶窒化物層１０２２の割れがさらに抑制される。
ダイヤモンド層がＧａＮ層の一方の主面の全体に接触する場合は、ダイヤモンド層およびＧａＮ層からなる複合体が１０００℃から室温の２５℃まで冷却されたときにＧａＮ層に加わる熱応力は、計算により６５０ＭＰａであると見積もられる。一方、ダイヤモンド層がシリコン層の一方の主面の全体に接触する場合は、ダイヤモンド層およびシリコン層からなる複合体が１０００℃から室温の２５℃まで冷却されたときにシリコン層に加わる熱応力は、計算により９０ＭＰａであると見積もられる。このため、ダイヤモンド層およびシリコン層からなる複合体においては、応力によるシリコン層の割れは起こりにくい。したがって、半導体デバイス１０００においては、シリコン層１０２４の割れは起こりにくい。
ダイヤモンド層がＧａＮ層の一方の主面の全体に接触する場合は、ダイヤモンド層およびＧａＮ層からなる複合体が８５０℃以上から室温の２５℃まで冷却されたときに、ＧａＮ層に割れが生じる。ダイヤモンド層およびＧａＮ層からなる複合体が８５０℃から室温の２５℃まで冷却されたときにＧａＮ層に加わる熱応力は、計算により５７０ＭＰａであると見積もられる。したがって、ＧａＮ層の割れは、ＧａＮ層に加わる熱応力が５７０ＭＰａ以上である場合に生じる。半導体デバイス１０００に形成される空隙１０７２および１０７４は、このような大きな熱応力を緩和し、結晶窒化物層１０２２の割れを抑制する。
１．４ 半導体デバイスを生産する方法
図４は、実施の形態１の半導体デバイスを生産する方法を示すフローチャートである。図５，６，７および８の各々は、実施の形態１の半導体デバイスの仕掛品を示す模式図である。図５，６，７および８の各々は、断面図である。
ダイヤモンドがマイクロ波ＣＶＤ法により成長させられる場合は、下地材料がIII族窒化物である場合よりも下地材料がシリコンである場合の方がダイヤモンドが成長しやすい。また、下地材料が結晶シリコンである場合よりも下地材料が非晶質シリコンである場合の方がダイヤモンドが緻密成長しやすい。下地材料が非晶質シリコンである場合は、成長したダイヤモンドと下地との間に空隙が形成されずダイヤモンドが下地に密着する。実施の形態１の半導体デバイス１０００を生産する方法においては、積層体１０１４と放熱層１０１６との間に空隙１０７２および１０７４が形成される場合に希望する位置に希望する大きさを有する空隙１０７２および１０７４が形成されるようにするためにこの特徴が利用される。すなわち、放熱層１０１６が密着させられる領域には非晶質シリコンが露出させられ、空隙１０７２および１０７４が形成される領域にはそれぞれ結晶シリコンおよびIII族窒化物が露出させられる。
図４に示される工程Ｓ１０１においては、図５に示される結晶窒化物層１０２２が準備される。
結晶窒化物層１０２２が準備される場合は、シリコン基板の一方の主面の上にＧａＮバッファ層１０３６、ＧａＮ層１０３４およびＡｌＧａＮ層１０３２が記載された順序でエピタキシャル成長させられ、エピタキシャル成長させられたＧａＮバッファ層１０３６、ＧａＮ層１０３４およびＡｌＧａＮ層１０３２からなる結晶窒化物層１０２２がシリコン基板から分離される。シリコン基板が他の基板に置き換えられてもよい。例えば、シリコン基板が炭化シリコン基板に置き換えられてもよい。エピタキシャル成長は、有機金属化学気相成長（ＭＯＣＶＤ）法により行われる。結晶窒化物層１０２２がシリコン基板から分離される場合は、結晶窒化物層１０２２の他方の主面１０５４が別のシリコン基板に仮接着され、結晶窒化物層１０２２の一方の主面１０５２に結合している元のシリコン基板が研削、研磨およびエッチングにより除去される。主面１０５４に仮接着されるシリコン基板が他の支持基板に置き換えられてもよい。結晶窒化物層１０２２からＧａＮバッファ層１０３６が省略される場合は、主面１０５２に結合しているシリコン基板とともにＧａＮバッファ層１０３６がエッチングにより除去される。
図４に示される工程Ｓ１０２においては、シリコン層１０２４が形成される。
シリコン層１０２４が形成される場合は、図６に示される非晶質シリコン層１２４２により結晶窒化物層１０２２の一方の主面１０５２の全体が覆われ、図７に示されるシリコン層１０２４が非晶質シリコン層１２４２から作製される。
非晶質シリコン層１２４２により主面１０５２が覆われる工程においては、ＳｉＨ４ガスおよびＨ２ガスの混合ガスが原料として使用され、高周波プラズマＣＶＤ法により非晶質シリコンが主面１０５２に堆積させられる。これにより、ダイヤモンドを形成するための下地層が形成される。
シリコン層１０２４が非晶質シリコン層１２４２から作製される工程においては、非晶質シリコン層１２４２に備えられる第１の部分１２４４にレーザービームが照射されないように、非晶質シリコン層１２４２に備えられる第２の部分１２４６に中強度のレーザービーム１２５２が照射され、非晶質シリコン層１２４２に備えられる第３の部分１２４８に高強度のレーザービーム１２５４が照射される。これにより、非晶質シリコンからなる第１の部分１２４４がそのまま非晶質シリコンからなる非晶質部分１０４２とされ、非晶質シリコンからなる第２の部分１２４６が結晶化して結晶シリコンからなる結晶部分１０４４に変化し、第３の部分１２４８が除去される。第３の部分１２４８の除去により、積層体１０１４の一方の主面１１０２は、ＧａＮバッファ層１０３６が露出する領域１０９２を有するようになる。
レーザービーム１２５４の強度（第２の強度）は、レーザービーム１２５２の強度（第１の強度）より強い。レーザービーム１２５２および１２５４の各々である各レーザービームの波長は、各レーザービームが非晶質シリコンに吸収されるがＧａＮにはほとんど吸収されないように選択される。各レーザービームは、典型的にはイットリウム・アルミニウム・ガーネット（ＹＡＧ）レーザーの二次高調波ビームである。
第２の部分１２４６に中強度のレーザービーム１２５２が照射される場合は、中強度のレーザービーム１２５２の照射点で第２の部分１２４６の全体が走査される。第３の部分１２４８に高強度のレーザービーム１２５４が照射される場合は、高強度のレーザービーム１２５４の照射点で第３の部分１２４８の全体が走査される。
工程Ｓ１０２により、非晶質部分１０４２および結晶部分１０４４を備えるシリコン層１０２４により結晶窒化物層１０２２の一方の主面１０５２の主要部分が覆われ、非晶質部分１０４２が露出する領域１１２２、結晶部分１０４４が露出する領域１１２４および結晶窒化物層１０２２が露出する領域１０９２を有する主面１１０２を有する積層体１０１４が得られる。
図４に示される工程Ｓ１０３においては、図８に示される放熱層１０１６が形成される。
放熱層１０１６が形成される場合は、積層体１０１４の一方の主面１１０２にダイヤモンドの成長核が形成され、ダイヤモンドが主面１１０２に堆積させられる。
ダイヤモンドの成長核が形成される場合は、ダイヤモンドの微粒子が純水に分散させられた分散液が準備され、準備された分散液に積層体１０１４が浸漬され、積層体１０１４が浸漬された分散液に超音波が３０分間印加される。
純水に分散させられるダイヤモンドの微粒子の粒子径は、望ましくは２ｎｍ以上１０ｎｍ以下である。印加される超音波のパワー密度は、望ましくは０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下である。これにより、領域１１２２および１１２４の上にダイヤモンドの成長核が選択的に形成され、領域１０９２の上にダイヤモンドの成長核が形成されない。
ダイヤモンドが堆積させられる場合は、ＣＨ４ガス、Ｈ２ガスおよびＯ２ガスの混合ガスが原料として使用され、マイクロ波プラズマＣＶＤ法によりダイヤモンドが堆積させられる。ダイヤモンドは、領域１１２２の上のみに堆積させられ、領域１１２４および領域１０９２の上には堆積させられない。これにより、ダイヤモンドからなり、積層体１０１４の一方の主面１１０２に対向し、領域１１２２に密着し、領域１１２４から空隙１０７２により分離され、領域１０９２から空隙１０７４により分離された放熱層１０１６が得られる。
マイクロ波プラズマＣＶＤ法によりダイヤモンドが堆積させられる場合は、典型的には、ＣＨ４ガスの流量が５０ｓｃｃｍに設定され、Ｈ２ガスの流量が５００ｓｃｃｍに設定され、Ｏ２ガスの流量が１０ｓｃｃｍに設定され、圧力が１３．３ｋＰａに設定され、温度が１０００℃に設定され、マイクロ波のパワーが５ｋＷに設定される。堆積させられるダイヤモンドは、多結晶ダイヤモンドである。多結晶ダイヤモンドを構成する結晶の粒子径は、典型的には２μｍ以上１００μｍ以下である。結晶径をさらに大きくすることも可能である。結晶径を大きくするためには、積層体１０１４の一方の主面１１０２に形成されるダイヤモンドの成長核の密度が低くされる。ダイヤモンドの成長核の密度を低くするためには、超音波を印加する時間が短くされる。
マイクロ波プラズマＣＶＤ法以外のＣＶＤ法によりダイヤモンドが堆積させられてもよい。例えば、ホットフィラメントＣＶＤ法によりダイヤモンドが堆積させられてもよい。マイクロ波プラズマＣＶＤ法によりダイヤモンドが堆積させられる場合は、マイクロ波が持つエネルギーにより原料が加熱され原料に含まれるガスが分解される。ホットフィラメントＣＶＤ法によりダイヤモンドが堆積させられる場合は、通電されたフィラメントが放つ熱により原料が加熱され原料に含まれるガスが分解される。ホットフィラメントＣＶＤ法によりダイヤモンドが堆積させられる場合は、温度が望ましくは１５００℃以上３０００℃以下に設定される。温度がこの範囲より低い場合は、ガスの分解が不十分になる傾向がある。温度がこの範囲より高い場合は、タングステンからなるフィラメントが熱に耐えることができない場合がある。
図４に示される工程Ｓ１０４においては、電極１０１２が形成され、図１に示される半導体デバイス１０００が得られる。電極１０１２は、スパッタリング等により形成される。
１．５ 互いに隣接する２個のサブ部分の間隔と堆積するダイヤモンドとの関係
図９，１０，１１および１２は、実施の形態１の半導体デバイスに備えられる結晶窒化物層の上に形成される非晶質部分のサブ部分、ダイヤモンド等を示す。図９，１０，１１および１２の各々は、模式図であり、断面図である。
図９，１０，１１および１２に示される半導体デバイスにおいては、それぞれ互いに隣接する２個のサブ部分１２６２および１２６４の間隔が１００μｍ，５０μｍ，３０μｍおよび１０μｍである。図９，１０，１１および１２の各々に示される半導体デバイスにおいては、非晶質部分に備えられるサブ部分１２６２，１２６４等の各々の平面形状が正方形であり、結晶部分１２６６の平面形状が格子状である。サブ部分１２６２，１２６４等の各々の幅は、結晶部分１２６６の幅と同じである。
図９に示されるように互いに隣接する２個のサブ部分１２６２および１２６４の間隔が１００μｍである場合は、サブ部分１２６２および１２６４の上にそれぞれダイヤモンド１２７２および１２７４が堆積させられる。ダイヤモンド１２７２および１２７４の各々は、結晶窒化物層１０２２の一方の主面１０５２と平行をなす方向に広がる。しかし、ダイヤモンド１２７２および１２７４は互いに密着せず、ダイヤモンドからなる連続層は形成されない。
図１０，１１および１２にそれぞれ示されるように互いに隣接する２個のサブ部分１２６２および１２６４の間隔が５０μｍ，３０μｍおよび１０μｍである場合も、サブ部分１２６２および１２６４の上にそれぞれダイヤモンド１２７２および１２７４が堆積させられる。また、ダイヤモンド１２７２および１２７４の各々は、結晶窒化物層１０２２の一方の主面１０５２と平行をなす方向に広がる。さらに、ダイヤモンド１２７２および１２７４が互いに密着し、ダイヤモンドからなる連続層１３０２が形成される。連続層１３０２は、その広がり方向に効率的に熱を伝える良好なヒートスプレッダになる。
しかし、互いに隣接する２個のサブ部分１２６２および１２６４の間隔が１０μｍより狭い場合は、ダイヤモンド１２７２および１２７４がサブ部分１２６２および１２６４の直近で互いに密着し、空隙１３１２が小さくなる。このため、空隙１３１２による応力の緩和が不十分になる傾向が生じる。
これらのことから、先述したように、互いに隣接する２個のサブ部分の間隔は、望ましくは１０μｍ以上１００μｍ以下である。
１．６ 実施の形態１に含まれる発明
上記の説明によれば、実施の形態１は、半導体装置１０００に関する下記の発明１から７までを含み、半導体装置１０００を生産する方法に関する下記の発明８および９を含む。
（発明１）半導体装置１０００は、積層体１０１４および放熱層１０１６を備える。
積層体１０１４は、結晶窒化物層１０２２および複合層１０２４を備える。複合層１０２４は、表面におけるダイヤモンド成長を阻害しない非阻害部分１０４２および表面におけるダイヤモンド成長を阻害する阻害部分１０４４を備える。積層体１０１４が有する積層体主面１１０２は、非阻害部分１０４２が露出する第１の領域１１２２および阻害部分１０４４が露出する第２の領域１１２４を有する。
放熱層１０１６は、ダイヤモンドからなり、積層体主面１１０２に対向し、第１の領域１１２２に密着し、第２の領域１１２４から空隙１０７２により分離される。
（発明２）発明１において、非阻害部分１０４２は、非晶質シリコンからなる。
（発明３）発明１または２において、阻害部分１０４４は、結晶質シリコンからなる。
（発明４）発明１から３までのいずれかにおいて、第１の領域１１２２は、互いに分離された複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２または互いに分離された複数のサブ領域１１９６および１１９８を備える。放熱層１０１６は、複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々または複数のサブ領域１１９６および１１９８の各々に密着する。
（発明５）発明１から４までのいずれかにおいて、空隙１０７２は、第１の空隙１０７２である。積層体主面１１０２は、結晶窒化物層１０２２が露出する第３の領域１０９２をさらに有する。放熱層１１０６は、第３の領域１０９２から第２の空隙１０７４により分離される。
（発明６）発明５において、結晶窒化物層１０２２は、放熱層１０１６に向けられる結晶窒化物層主面１０５２を有する。結晶窒化物層主面１０５２は、第３の領域１０９２および複合層１０２４に覆われる被覆領域１０９４を有する。複合層１０２４は、放熱層１０１６に向けられる複合層主面１０６２を有する。複合層主面１０６２は、第１の領域１１２２および第２の領域１１２４を有する。
（発明７）発明１から６までのいずれかにおいて、結晶窒化物層１０２２は、放熱層１０１６に向けられる結晶窒化物層主面１０５２を有する。非阻害部分１０４２および阻害部分１０４４は、結晶窒化物層主面１０５２の上の互いに異なる領域に形成される。
（発明８）半導体装置１０００を生産する方法は、工程Ｓ１０１，Ｓ１０２およびＳ１０３を備える。
工程Ｓ１０１においては、結晶窒化物層主面１０５２を有する結晶窒化物層１０２２が準備される。
工程Ｓ１０２においては、表面におけるダイヤモンド成長を阻害しない非阻害部分１０４２および表面におけるダイヤモンド成長を阻害する阻害部分１０４４を備える複合層１０２４により結晶窒化物層主面１０５２が覆われる。これにより、結晶窒化物層１０２２および複合層１０２４を備える積層体１０１４が得られる。積層体１０１４が有する積層体主面１１０２は、非阻害部分１０４２が露出する第１の領域１１２２および阻害部分１０４４が露出する第２の領域１１２４を有する。
工程Ｓ１０３においては、化学気相成長法により第１の領域１１２２の上に多結晶ダイヤモンドが堆積させられる。これにより、多結晶ダイヤモンドからなる放熱層１０１６が形成される。放熱層１０１６は、積層体主面１１０２に対向し、第１の領域１１２２に密着し、第２の領域１１２４から空隙１０７２により分離される。
（発明９）発明８において、空隙１０７２は第１の空隙１０７２である。非阻害部分１０４２は、非晶質シリコンからなり、阻害部分１０４４は、結晶質シリコンからなる。
工程Ｓ１０２においては、第１の部分１２４４、第２の部分１２４６および第３の部分１２４８を備える非晶質シリコン層１２４２により結晶窒化物層主面１０５２が覆われる。また、第１の強度を有するレーザービーム１２５２が第２の部分１２４６に照射され、第１の強度より強い第２の強度を有するレーザービーム１２５４が第３の部分１２４８に照射される。これにより、第１の部分１２４４が非阻害部分１０４２とされ、第２の部分１２４６が阻害部分１０４４に変化し、第３の部分１２４８が除去される。結晶窒化物層１０２２が露出する第３の領域１０９２を積層体主面１１０２が有するようにされる。
工程Ｓ１０３においては、放熱層１０１６が第３の領域１０９２から第２の空隙１０７４により分離されるように放熱層１０１６が形成される。
実施の形態１に含まれる発明によれば、放熱層１０１６の線膨張率が結晶窒化物層１０２２の線膨張率と大きく異なることにより生じる応力が空隙１０７２および１０７４により緩和され、結晶窒化物層１０２２の割れが抑制される。また、発明４によれば、各々が複合層１０２４と放熱層１０１６との界面になる互いに分離された複数の界面が形成され、複数の界面における収縮差が小さくなり、結晶窒化物層１０２２の割れがさらに抑制される。
２ 実施の形態２
２．１ 実施の形態１との相違
図１３は、実施の形態２の半導体デバイスを示す模式図である。図１３は、断面図である。図２および３の各々は、実施の形態２の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図でもある。図４は、実施の形態２の半導体デバイスを生産する方法を示すフローチャートでもある。
図１３に示される半導体デバイス２０００は、電極２０１２、積層体２０１４および放熱層２０１６を備える。積層体２０１４は、結晶窒化物層２０２２およびシリコン層２０２４を備える。結晶窒化物層２０２２は、ＡｌＧａＮ層２０３２、ＧａＮ層２０３４およびＧａＮバッファ層２０３６を備える。シリコン層２０２４は、非晶質部分２０４２および結晶部分２０４４を備える。非晶質部分２０４２は、表面におけるダイヤモンド成長を阻害しない非阻害部分となる。結晶部分２０４４は、表面におけるダイヤモンド成長を阻害する阻害部分となる。シリコン層２０２４は、非阻害部分および阻害部分からなる複合層となる。
実施の形態２の半導体デバイス２０００に備えられる電極２０１２、結晶窒化物層２０２２、ＡｌＧａＮ層２０３２、ＧａＮ層２０３４およびＧａＮバッファ層２０３６は、それぞれ実施の形態１の半導体デバイス１０００に備えられる電極１０１２、結晶窒化物層１０２２およびＡｌＧａＮ層１０３２、ＧａＮ層１０３４およびＧａＮバッファ層１０３６と同様のものである。実施の形態２の半導体デバイス２０００に備えられる積層体２０１４、放熱層２０１６、シリコン層２０２４、非晶質部分２０４２および結晶部分２０４４は、それぞれ実施の形態１の半導体デバイス１０００に備えられる積層体１０１４、放熱層１０１６、シリコン層１０２４、非晶質部分１０４２および結晶部分１０４４を変形したものである。
以下では、実施の形態１と実施の形態２との相違が主に説明される。説明されない構成については、実施の形態１において採用された構成が実施の形態２においても採用される。
実施の形態１の半導体デバイス１０００においては、シリコン層１０２４が結晶窒化物層１０２２の一方の主面１０５２の一部である領域１０９４を覆い、結晶窒化物層１０２２が積層体１０１４の一方の主面１１０２に露出する。これに対して、実施の形態２の半導体デバイス２０００においては、シリコン層２０２４が結晶窒化物層２０２２の一方の主面２０５２の全体を覆い、結晶窒化物層２０２２が積層体２０１４の一方の主面２１０２に露出しない。
結晶窒化物層２０２２の一方の主面（結晶窒化物層主面）２０５２は、放熱層２０１６に向けられる。主面２０５２の上には、シリコン層２０２４が形成される。シリコン層２０２４の一方の主面（複合層主面）２０６２は、放熱層２０１６に向けられる。主面２０６２の上には、放熱層２０１６が形成される。放熱層２０１６は、シリコン層２０２４および空隙２０７２を挟んで主面２０５２に対向する。
シリコン層２０２４の一方の主面２０６２は、積層体２０１４の一方の主面（積層体主面）２１０２を構成する。非晶質部分２０４２および結晶部分２０４４は、結晶窒化物層２０２２の一方の主面２０５２の上の互いに異なる領域に形成される。このため、シリコン層２０２４の一方の主面２０６２は、非晶質部分２０４２が露出する領域２１２２および結晶部分２０４４が露出する領域２１２４を有する。
これらにより、放熱層２０１６に向けられる積層体２０１４の一方の主面２１０２は、非晶質部分２０４２が露出する領域（第１の領域）２１２２および結晶部分２０４４が露出する領域（第２の領域）２１２４を有する。
放熱層２０１６は、ダイヤモンドからなり、主面２１０２に対向する。
放熱層２０１６は、領域２１２２に密着する。これにより、結晶窒化物層２０２２から非晶質部分２０４２を経由して放熱層２０１６まで熱が効率よく伝わり、結晶窒化物層２０２２において発生した熱が効率よく逃がされる。したがって、半導体デバイス２０００の放熱性能が向上する。
放熱層２０１６は、領域２１２４から空隙２０７２により分離される。これにより、放熱層２０１６の線膨張率が結晶窒化物層２０２２の線膨張率と大きく異なることにより生じる応力が空隙２０７２により緩和され、結晶窒化物層２０２２の割れが抑制される。
非晶質部分２０４２は、互いに分離された６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２を備える。このため、非晶質部分２０４２が露出する領域２１２２は、図２に示される互いに分離された６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２を有する。６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２は、それぞれ６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２に露出する。放熱層２０１６は、６個のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々に密着する。放熱層２０１６が、図３に示される２個のサブ領域１１９６および１１９８の各々に密着してもよい。
半導体デバイス２０００が生産される場合は、半導体デバイス１０００が生産される場合と同様に、図４に示される工程Ｓ１０１において、結晶窒化物層２０２２が準備される。また、図４に示される工程Ｓ１０２において、シリコン層２０２４により結晶窒化物層２０２２の一方の主面２０５２が覆われ、積層体２０１４が得られる。さらに、図４に示される工程Ｓ１０３において、ＣＶＤ法により積層体２０１４の一方の主面２１０２の領域２１２２に多結晶ダイヤモンドが堆積させられ、多結晶ダイヤモンドからなる放熱層２０１６が形成される。加えて、図４に示される工程Ｓ１０４において、電極２０１２が形成される。
ただし、工程Ｓ１０２においては、図６に示される非晶質シリコン層１２４２と同様の非晶質シリコン層により結晶窒化物層２０２２の一方の主面２０５２の全体が覆われ、非晶質シリコン層の第１の部分にレーザービームが照射されないように、非晶質シリコン層の第２の部分に中強度のレーザービームが照射される。これにより、非晶質シリコンからなる第１の部分がそのまま非晶質シリコンからなる非晶質部分２０４２になり、非晶質シリコンからなる第２の部分が結晶化して結晶シリコンからなる結晶部分２０４４に変化する。
レーザービームの照射強度は、非晶質シリコン層の第２の部分が除去されてＧａＮバッファ層２０３６が露出することがないように厳密に制御される。これは、半導体デバイス１０００においては非晶質シリコン層１２４２の第２の部分１２４６が除去されてＧａＮバッファ層１０３６が露出することが許容されたが、半導体デバイス２０００においては非晶質シリコン層の第２の部分が除去されてＧａＮバッファ層２０３６が露出することが許容されないためである。レーザービームの照射強度は、望ましくは非晶質シリコンが結晶化する照射強度の１．０倍以上１．１倍以下となるように制御される。一般的に言って、レーザービームの照射強度の分布は、ビームの中心に近づくほど照射強度が強くなるガウシアン分布となっている。このため、非晶質シリコン層にレーザービームが照射される場合は、望ましくはレーザービームの照射強度の分布がホモジナイザにより均一化される。
結晶部分２０４４が非晶質シリコンを経ないで形成されてもよい。この場合は、非晶質部分２０４２が形成され、非晶質部分２０４２が形成される前または非晶質部分２０４２が形成された後に結晶部分２０４４が形成される。非晶質部分２０４２および結晶部分２０４４の各々が形成される場合には、フォトレジスト、マスク等を用いたパターニングが行われる。
実施の形態２によれば、半導体デバイス２０００が簡易なプロセスにより生産される。
また、実施の形態２によれば、シリコン層２０２４が結晶窒化物層２０２２の一方の主面２０５２の全体に接触する。このため、結晶窒化物層２０２２とシリコン層２０２４との界面における熱伝導性が向上する。また、積層体２０１４の一方の主面２１０２がほぼ平坦になり、主面２１０２の上に形成される放熱層２０１６を構成するダイヤモンドの結晶性が向上し、放熱層２０１６の熱伝導率が向上する。これらにより、半導体デバイス２０００の放熱性能が向上する。
２．２ 実施の形態２に含まれる発明
上記の説明によれば、実施の形態２は、半導体装置２０００に関する発明１から７までを含み、半導体装置２０００を生産する方法に関する発明８および９を含む。
（発明１）半導体装置２０００は、積層体２０１４および放熱層２０１６を備える。
積層体２０１４は、結晶窒化物層２０２２および複合層２０２４を備える。複合層２０２４は、表面におけるダイヤモンド成長を阻害しない非阻害部分２０４２および表面におけるダイヤモンド成長を阻害する阻害部分２０４４を備える。積層体２０１４が有する積層体主面２１０２は、非阻害部分２０４２が露出する第１の領域２１２２および阻害部分２０４４が露出する第２の領域２１２４を有する。
放熱層２０１６は、ダイヤモンドからなり、積層体主面２１０２に対向し、第１の領域２１２２に密着し、第２の領域２１２４から空隙２０７２により分離される。
（発明２）発明１において、非阻害部分２０４２は、非晶質シリコンからなる。
（発明３）発明１または２において、阻害部分２０４４は、結晶質シリコンからなる。
（発明４）発明１から３までのいずれかにおいて、第１の領域２１２２は、互いに分離された複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２または互いに分離された複数のサブ領域１１９６および１１９８を備える。放熱層２０１６は、複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々または複数のサブ領域１１９６および１１９８の各々に密着する。
（発明５）発明１から４までのいずれかにおいて、結晶窒化物層２０２２は、積層体主面２１０２に露出しない。
（発明６）発明５において、結晶窒化物層２０２２は、放熱層２０１６に向けられる結晶窒化物層主面２０５２を有する。複合層２０２４は、放熱層２０１６に向けられる複合層主面２０６２を有し、結晶窒化物層主面２０５２の全体を覆う。複合層主面２０６２は、第１の領域２１２２および第２の領域２１２４を有する。
（発明７）発明１から６までのいずれかにおいて、結晶窒化物層２０２２は、放熱層２０１６に向けられる結晶窒化物層主面２０５２を有する。非阻害部分２０４２および阻害部分２０４４は、結晶窒化物層主面２０５２の上の互いに異なる領域に形成される。
（発明８）半導体装置２０００を生産する方法は、工程Ｓ１０１，Ｓ１０２およびＳ１０３を備える。
工程Ｓ１０１においては、結晶窒化物主面２０５２を有する結晶窒化物層２０２２が準備される。
工程Ｓ１０２においては、表面におけるダイヤモンド成長を阻害しない非阻害部分２０４２および表面におけるダイヤモンド成長を阻害する阻害部分２０４４を備えるシリコン層２０２４により結晶窒化物主面２０５２が覆われる。これにより、結晶窒化物層２０２２および複合層２０２４を備える積層体２０１４が得られる。積層体２０１４が有する積層体主面２１０２は、非阻害部分２０４２が露出する第１の領域２１２２および阻害部分２０４４が露出する第２の領域２１２４を有する。
工程Ｓ１０３においては、化学気相成長法により第１の領域２１２２に多結晶ダイヤモンドが堆積させられる。これにより、多結晶ダイヤモンドからなる放熱層２０１６が形成される。放熱層２０１６は、積層体主面２１０２に対向し、第１の領域２１２２に密着し、第２の領域２１２４から空隙２０７２により分離される。
（発明９）発明８において、非阻害部分２０４２は、非晶質シリコンからなり、阻害部分２０４４は、結晶質シリコンからなる。工程Ｓ１０２において、第１の部分および第２の部分を備える非晶質シリコン層により結晶窒化物層主面２０５２の全体が覆われる。また、第２の部分にレーザービームが照射される。これにより、第１の部分が非阻害部分２０４２とされ、第２の部分が阻害部分２０４４に変化する。
実施の形態２の半導体装置２０００および半導体装置２０００を生産する方法によれば、放熱層２０１６の線膨張率が結晶窒化物層２０２２の線膨張率と大きく異なることにより生じる応力が空隙２０７２により緩和され、結晶窒化物層２０２２の割れが抑制される。また、発明４によれば、各々が複合層２０２４と放熱層２０１６との界面になる互いに分離された複数の界面が形成され、複数の界面における収縮差が小さくなり、結晶窒化物層２０２２の割れがさらに抑制される。また、発明５，６または９によれば、半導体装置２０００が簡易なプロセスにより生産される。また、発明５，６または９によれば、結晶窒化物層主面２０５２の全体に複合層２０２４が接触する。このため、結晶窒化物層２０２２と複合層２０２４との界面における熱伝導性が向上する。加えて、積層体主面２１０２がほぼ平坦になり、積層体主面２１０２の上に形成される放熱層２０１６を構成するダイヤモンドの結晶性が向上し、放熱層２０１６の熱伝導率が向上する。これらにより、半導体装置２０００の放熱性能が向上する。
３ 実施の形態３
３．１ 実施の形態１との相違
図１４は、実施の形態３の半導体デバイスを示す模式図である。図１４は、断面図である。図２および３の各々は、実施の形態３の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図でもある。図４は、実施の形態３の半導体デバイスを生産する方法を示すフローチャートでもある。
図１４に示される半導体デバイス３０００は、電極３０１２、積層体３０１４および放熱層３０１６を備える。積層体３０１４は、結晶窒化物層３０２２およびシリコン層３０２４を備える。結晶窒化物層３０２２は、ＡｌＧａＮ層３０３２、ＧａＮ層３０３４およびＧａＮバッファ層３０３６を備える。シリコン層３０２４は、非晶質部分３０４２および結晶部分３０４４を備える。非晶質部分３０４２は、表面におけるダイヤモンド成長を阻害しない非阻害部分となる。結晶部分３０４４は、表面におけるダイヤモンド成長を阻害する阻害部分となる。シリコン層３０２４は、非阻害部分および阻害部分からなる複合層となる。
実施の形態３の半導体デバイス３０００に備えられる電極３０１２、結晶窒化物層３０２２、ＡｌＧａＮ層３０３２、ＧａＮ層３０３４およびＧａＮバッファ層３０３６は、それぞれ実施の形態１の半導体デバイス１０００に備えられる電極１０１２、結晶窒化物層１０２２、ＡｌＧａＮ層１０３２、ＧａＮ層１０３４およびＧａＮバッファ層１０３６と同様のものである。実施の形態３の半導体デバイス３０００に備えられる積層体３０１４、放熱層３０１６、シリコン層３０２４、非晶質部分３０４２および結晶部分３０４４は、それぞれ実施の形態１の半導体デバイス１０００に備えられる積層体１０１４、放熱層１０１６、シリコン層１０２４、非晶質部分１０４２および結晶部分１０４４を変形したものである。
以下では、実施の形態１と実施の形態３との相違が主に説明される。説明されない構成については、実施の形態１において採用された構成が実施の形態３においても採用される。実施の形態２において採用された構成が実施の形態３においても採用されてもよい。
実施の形態１の半導体デバイス１０００においては、非晶質部分１０４２および結晶部分１０４４は、結晶窒化物層１０２２の一方の主面１０５２の上の互いに異なる領域に形成される。これに対して、実施の形態３の半導体デバイス３０００においては、結晶部分３０４４が、結晶窒化物層３０２２の一方の主面３０５２の全体を覆う結晶層であり、非晶質部分３０４２が、結晶部分３０４４の一方の主面３３０２の一部を覆う非晶質層である。
結晶窒化物層３０２２の一方の主面（結晶窒化物層主面）３０５２は、放熱層３０１６に向けられる。主面３０５２の上には、シリコン層３０２４が形成される。シリコン層３０２４の一方の主面（複合層主面）３０６２は、放熱層３０１６に向けられる。主面３０６２の上には、放熱層３０１６が形成される。放熱層３０１６は、シリコン層３０２４および空隙３０７２を挟んで主面３０５２に対向する。
結晶窒化物層３０２２の一方の主面３０５２の全体は、シリコン層３０２４に覆われる。
シリコン層３０２４の一方の主面３０６２は、積層体３０１４の一方の主面３１０２を構成する。結晶部分３０４４は、結晶窒化物層３０２２の一方の主面３０５２の全体を覆う。結晶部分３０４４の一方の主面（阻害層主面）３３０２は、放熱層３０１６に向けられる。主面３３０２の領域３３１２は、非晶質部分３０４２に覆われず、積層体３０１４の一方の主面３１０２を構成する。領域３３１２には、結晶部分３０４４が露出する。主面３３０２の領域（被覆領域）３３１４は、非晶質部分３０４２に覆われる。非晶質部分３０４２の一方の主面３３２２は、放熱層３０１６に向けられる。主面３３２２は、積層体３０１４の一方の主面３１０２を構成する。主面３３２２の領域３３３２には、非晶質部分３０４２が露出する。
これらにより、放熱層３０１６に向けられる積層体３０１４の一方の主面３１０２は、非晶質部分３０４２が露出する領域（第１の領域）３３３２および結晶部分３０４４が露出する領域（第２の領域）３３１２を有する。結晶窒化物層３０２２は、主面３１０２に露出しない。
放熱層３０１６は、ダイヤモンドからなり、主面３１０２に対向する。
放熱層３０１６は、領域３３３２に密着する。これにより、結晶窒化物層３０２２から非晶質部分３０４２を経由して放熱層３０１６まで熱が効率よく伝わり、結晶窒化物層３０２２において発生した熱が効率よく逃がされる。したがって、半導体デバイス３０００の放熱性能が向上する。
放熱層３０１６は、領域３３１２から空隙３０７２により分離される。これにより、放熱層３０１６の線膨張率が結晶窒化物層３０２２の線膨張率と大きく異なることにより生じる応力が空隙３０７２により緩和され、結晶窒化物層３０２２の割れが抑制される。
非晶質部分３０４２は、図３に示される互いに分離された２個のサブ部分１１９２および１１９４を備える。このため、非晶質部分３０４２が露出する領域３３３２は、互いに分離された２個のサブ領域１１９６および１１９８を有する。２個のサブ部分１１９２および１１９４は、それぞれ２個のサブ領域１１９６および１１９８に露出する。放熱層３０１６は、２個のサブ領域１１９６および１１９８の各々に密着する。放熱層３０１６が、図２に示される６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々に密着してもよい。
半導体デバイス３０００が生産される場合は、半導体デバイス１０００が生産される場合と同様に、図４に示される工程Ｓ１０１において、結晶窒化物層３０２２が準備される。また、図４に示される工程Ｓ１０２において、シリコン層３０２４により結晶窒化物層３０２２の一方の主面３０５２が覆われ、積層体３０１４が得られる。さらに、図４に示される工程Ｓ１０３において、ＣＶＤ法により積層体３０１４の一方の主面３１０２の領域３１２２の上に多結晶ダイヤモンドが堆積させられ、多結晶ダイヤモンドからなる放熱層３０１６が形成される。加えて、図４に示される工程Ｓ１０４において、電極３０１２が形成される。
ただし、図４に示される工程Ｓ１０２においては、結晶部分３０４４により結晶窒化物層３０２２の一方の主面３０５２の全体が覆われ、非晶質部分３０４２により結晶部分３０４４の一方の主面３３０２の領域（被覆領域）３３１４が覆われる。これにより、非晶質部分３０４２の一方の主面３３２２が、放熱層３０１６が密着する領域３３３２になり、結晶部分３０４４の一方の主面３３０２の領域（非被覆領域）３３１２が、放熱層３０１６から空隙３０７２により分離される領域３３１２になる。
結晶部分３０４４が形成される場合は、プラズマＣＶＤ法により結晶窒化物層３０２２の一方の主面３０５２の上に多結晶シリコンが堆積させられる。プラズマＣＶＤ法以外の堆積方法により多結晶シリコンが堆積させられてもよい。非晶質シリコンが堆積させられた後に堆積させられた非晶質シリコンが加熱アニールされ結晶化されてもよい。図４に示される工程Ｓ１０１において使用されたシリコン基板の一部が残され、残されたシリコン基板の一部が結晶部分３０４４として使用されてもよい。
非晶質部分３０４２が形成される場合は、プラズマＣＶＤ法により結晶部分３０４４の一方の主面３３０２の上に非晶質シリコンが堆積させられる。プラズマＣＶＤ法以外の堆積方法により非晶質シリコンが堆積させられてもよい。
領域３３１４を覆うが領域３３１２を覆わない非晶質部分３０４２を得るためには、結晶部分３０４４の一方の主面３３０２の全体に非晶質シリコンが堆積させられた後に、堆積させられた非晶質シリコンの不要部分にレーザービームが照射され、レーザービームが照射された不要部分が除去される。レーザービームの波長は、レーザービームが非晶質シリコンに吸収されるがＧａＮにはほとんど吸収されないように選択される。レーザービームは、典型的にはＹＡＧレーザーの二次高調波ビームである。レーザービームの照射により非晶質シリコンの不要部分を除去する加工は、容易に行うことができる。
フォトレジスト、マスク等を用いたパターニングが行われ、領域３３１４を覆うが領域３３１２を覆わない非晶質部分３０４２が得られてもよい。フォトレジストを用いたパターニングにおいては、非晶質シリコンのみを選択的にエッチングにより除去することが困難であり結晶シリコンの一部がエッチングにより除去されるため、目的の厚さより厚い結晶シリコン層が形成される。マスクを用いたパターニングにおいては、マスキング幅が１０μｍ以上１００μｍ以下となる高精度のパターニングが必要になる場合がある。
実施の形態３によれば、レーザービームの照射により非晶質シリコンを部分的に結晶化するという制御の困難なプロセルが排除され、半導体デバイス３０００が簡単なプロセスにより生産される。
３．２ 実施の形態３に含まれる発明
上記の説明によれば、実施の形態３は、半導体装置３０００に関する下記の発明１から５までを含み、半導体装置３０００を生産する方法に関する下記の発明６および７を含む。
（発明１）半導体装置３０００は、積層体３０１４および放熱層３０１６を備える。
積層体３０１４は、結晶窒化物層３０２２および複合層３０２４を備える。複合層３０２４は、表面におけるダイヤモンド成長を阻害しない非阻害部分３０４２および表面におけるダイヤモンド成長を阻害する阻害部分３０４４を備える。積層体３０１４が有する積層体主面３１０２は、非阻害部分３０４２が露出する第１の領域３３３２および阻害部分３０４４が露出する第２の領域３３１２を有する。
放熱層３０１６は、ダイヤモンドからなり、積層体主面３１０２に対向し、第１の領域３３３２に密着し、第２の領域３３１２から空隙３０７２により分離される。
（発明２）発明１において、非阻害部分３０４２は、非晶質シリコンからなる。
（発明３）発明１または２において、阻害部分３０４４は、結晶質シリコンからなる。
（発明４）発明１から３までのいずれかにおいて、第１の領域３３３２は、互いに分離された複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２または互いに分離された複数のサブ領域１１９６および１１９８を備える。放熱層３０１６は、複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々または複数のサブ領域１１９６および１１９８の各々に密着する。
（発明５）発明１から４までのいずれかにおいて、結晶窒化物層３０２２は、放熱層３０１６に向けられる結晶窒化物層主面３０５２を有する。阻害部分３０４４は、放熱層３０１６に向けられる阻害層主面３３０２を有し結晶窒化物層主面３０５２を覆う阻害層である。阻害層主面３３０２は、第２の領域３３１２および非阻害部分３０４２に覆われる被覆領域３３１４を有する。非阻害部分３０４２は、放熱層３０１６に向けられる非阻害層主面３３２２を有する非阻害層である。非阻害層主面３３２２は、第１の領域３３３２を有する。
（発明６）半導体装置３０００を生産する方法は、Ｓ１０１，Ｓ１０２およびＳ１０３を備える。
工程Ｓ１０１においては、結晶窒化物層主面３０５２を有する結晶窒化物層３０２２が準備される。
工程Ｓ１０２においては、表面におけるダイヤモンド成長を阻害しない非阻害部分３０４２および表面におけるダイヤモンド成長を阻害する阻害部分３０４４を備える複合層３０２４により結晶窒化物層主面３０５２が覆われる。これにより、結晶窒化物層３０２２および複合層３０２４を備える積層体３０１４が得られる。積層体３０１４が有する積層体主面３１０２は、非阻害部分３０４２が露出する第１の領域３３３２および阻害部分３０４４が露出する第２の領域３３１２を有する。
工程Ｓ１０３においては、化学気相成長法により第１の領域３３３２の上に多結晶ダイヤモンドが堆積される。これにより、多結晶ダイヤモンドからなる放熱層３０１６が形成される。放熱層３０１６は、積層体主面３１０２に対向し、第１の領域３３３２に密着し、第２の領域３３１２から空隙３０７２により分離される。
（発明７）発明６において、阻害部分３０４４は、阻害層主面３３０２を有する阻害層である。阻害層主面３３０２は、被覆領域３３１４および非被覆領域３３１２を有する。非阻害部分３０４２は、非阻害層主面３３２２を有する非阻害層である。
工程Ｓ１０２においては、阻害部分３０４４により結晶窒化物層主面３０５２が覆われる。
また、非阻害部分３０４２により被覆領域３３１４が覆われ、非阻害層主面３３２２が第１の領域３３３２にされ、非被覆領域３３１２が第２の領域３３１２にされる。
実施の形態３の半導体装置３０００および半導体装置３０００を生産する方法によれば、放熱層３０１６の線膨張率が結晶窒化物層３０２２の線膨張率と大きく異なることにより生じる応力が空隙３０７２により緩和され、結晶窒化物層３０２２の割れが抑制される。また、発明４によれば、各々が複合層３０２４と放熱層３０１６との界面になる互いに分離された複数の界面が形成され、複数の界面における収縮差が小さくなり、結晶窒化物層３０２２の割れがさらに抑制される。また、発明５または７によれば、半導体装置３０００が簡易なプロセスにより生産される。
４ 実施の形態４
４．１ 実施の形態３との相違
図１５は、実施の形態４の半導体デバイスを示す断面図である。図２および３の各々は、実施の形態４の半導体デバイスに備えられる非晶質部分および空隙の平面配置を示す図でもある。図１６は、実施の形態４の半導体デバイスを生産する方法を示すフローチャートである。
図１５に示される半導体デバイス４０００は、電極４０１２、積層体４０１４および放熱層４０１６を備える。積層体４０１４は、結晶窒化物層４０２２および複合層４０２４を備える。結晶窒化物層４０２２は、ＡｌＧａＮ層４０３２、ＧａＮ層４０３４およびＧａＮバッファ層４０３６を備える。複合層４０２４は、非晶質部分４０４２および窒化アルミニウム部分４０４４を備える。非晶質部部分４０４２は、表面におけるダイヤモンド成長を阻害しない非阻害部分となる。窒化アルミニウム部分４０４４は、表面におけるダイヤモンド成長を阻害する阻害部分となる。窒化アルミニウム部分４０４４からなる阻害部分がダイヤモンド状炭素部分からなる阻害部分に置き換えられてもよい。
実施の形態４の半導体デバイス４０００に備えられる電極４０１２、放熱層４０１６、結晶窒化物層４０２２、ＡｌＧａＮ層４０３２、ＧａＮ層４０３４、ＧａＮバッファ層４０３６および非晶質部分４０４２は、それぞれ実施の形態３の半導体デバイス３０００に備えられる電極３０１２、放熱層３０１６、結晶窒化物層３０２２、ＡｌＧａＮ層３０３２、ＧａＮ層３０３４、ＧａＮバッファ層３０３６および非晶質部分３０４２と同様のものである。実施の形態４の半導体デバイス４０００に備えられる積層体４０１４および複合層４０２４は、それぞれ実施の形態３の半導体デバイス３０００に備えられる積層体３０１４およびシリコン層３０２４を変形したものである。実施の形態４の半導体デバイス４０００に備えられる積層体４０１４および複合層４０２４は、結晶部分３０４４が窒化アルミニウム部分４０４４に置き換えられる点で、実施の形態３の半導体デバイス３０００に備えられる積層体３０１４およびシリコン層３０２４とそれぞれ異なる。
以下では、実施の形態３と実施の形態４との相違が主に説明される。説明されない構成については、実施の形態３において採用された構成が実施の形態４においても採用される。実施の形態１または２において採用された構成が実施の形態４においても採用されてもよい。
実施の形態３の半導体デバイス３０００においては、結晶質シリコンからなる結晶部分３０４４が表面におけるダイヤモンド成長を阻害する阻害部分となったが、実施の形態４の半導体デバイス４０００においては、窒化アルミニウムからなる窒化アルミニウム部分４０４４が表面におけるダイヤモンド成長を阻害する阻害部分となる。
結晶窒化物層４０２２の一方の主面（結晶窒化物層主面）４０５２は、放熱層４０１６に向けられる。主面４０５２の上には、複合層４０２４が形成される。複合層４０２４の一方の主面（複合層主面）４０６２は、放熱層４０１６に向けられる。主面４０６２の上には、放熱層４０１６が形成される。放熱層４０１６は、複合層４０２４および空隙４０７２を挟んで主面４０５２に対向する。
結晶窒化物層４０２２の一方の主面４０５２の全体は、複合層４０２４に覆われる。
複合層４０２４の一方の主面４０６２は、積層体４０１４の一方の主面４１０２を構成する。窒化アルミニウム部分４０４４は、結晶窒化物層４０２２の一方の主面４０５２の全体を覆う。窒化アルミニウム部分４０４４の一方の主面（阻害層主面）４３０２は、放熱層４０１６に向けられる。主面４３０２の領域４３１２は、非晶質部分４０４２に覆われず、積層体４０１４の一方の主面４１０２を構成する。領域４３１２には、窒化アルミニウム部分４０４４が露出する。主面４３０２の領域（被覆領域）４３１４は、非晶質部分４０４２に覆われる。非晶質部分４０４２の一方の主面４３２２は、放熱層４０１６に向けられる。主面４３２２は、積層体４０１４の一方の主面４１０２を構成する。主面４３２２の領域４３３２には、非晶質部分４０４２が露出する。
これらにより、薄膜積層体である複合層４０２４が構成される。また、放熱層４０１６に向けられる積層体４０１４の一方の主面４１０２は、非晶質部分４０４２が露出する領域（第１の領域）４３３２および窒化アルミニウム部分４０４４が露出する領域（第２の領域）４３１２を有する。結晶窒化物層４０２２は、主面４１０２に露出しない。
放熱層４０１６は、領域４３３２に密着する。これにより、結晶窒化物層４０２２から非晶質部分４０４２を経由して放熱層４０１６まで熱が効率よく伝わり、結晶窒化物層４０２２において発生した熱が効率よく逃がされる。したがって、半導体デバイス４０００の放熱性能が向上する。
放熱層４０１６は、領域４３１２から空隙４０７２により分離される。これにより、放熱層４０１６の線膨張率が結晶窒化物層４０２２の線膨張率と大きく異なることにより生じる応力が空隙４０７２により緩和され、結晶窒化物層４０２２の割れが抑制される。
非晶質部分４０４２は、図３に示される互いに分離された２個のサブ部分１１９２および１１９４を備える。このため、非晶質部分４０４２が露出する領域４３３２は、互いに分離された２個のサブ領域１１９６および１１９８を有する。２個のサブ部分１１９２および１１９４は、それぞれ２個のサブ領域１１９６および１１９８に露出する。放熱層４０１６は、２個のサブ領域１１９６および１１９８の各々に密着する。放熱層４０１６が、図２に示される６個のサブ部分１１３２，１１３４，１１３６，１１３８，１１４０および１１４２の各々に密着してもよい。
半導体デバイス４０００が生産される場合は、図１６に示される工程Ｓ４０１において、結晶窒化物層４０２２が準備される。また、図１６に示される工程Ｓ４０２において、複合層４０２４により結晶窒化物層４０２２の一方の主面４０５２が覆われ、積層体４０１４が得られる。さらに、図１６に示される工程Ｓ４０３において、ＣＶＤ法により積層体４０１４の一方の主面４１０２の領域４１２２の上に多結晶ダイヤモンドが堆積させられ、多結晶ダイヤモンドからなる放熱層４０１６が形成される。加えて、図１６に示される工程Ｓ４０４において、電極４０１２が形成される。
第４実施形態の半導体デバイス４０００の生産は、結晶質シリコンからなる結晶部分３０４４に代えて窒化アルミニウムからなる窒化アルミニウム部分４０４４が形成される点で、第３実施形態の半導体デバイス３０００の生産と相違する。窒化アルミニウム部分４０４４は、窒化アルミニウムをスパッタリング法により結晶窒化物層４０２２の一方の主面４０５２の上に堆積させることにより形成される。窒化アルミニウム部分４０４４に代えて形成されるダイヤモンド状炭素部分も、ダイヤモンド状炭素をスパッタリング法により結晶窒化物層４０２２の一方の主面４０５２の上に堆積させることにより形成される。スパッタリング法以外の堆積方法により窒化アルミニウムまたはダイヤモンド状炭素が堆積させられてもよい。
第４実施形態の半導体デバイス４０００によれば、レーザービームの照射により非晶質シリコンを部分的に結晶化するという制御の困難なプロセルが排除され、半導体デバイス４０００が簡単なプロセスにより生産される。
また、第４実施形態の半導体デバイス４０００によれば、結晶窒化物層４０２２の一方の主面４０５２が多結晶シリコンからなる結晶部分３０４４の導電率より低い導電率を有する窒化アルミニウム部分４０４４により覆われるために、高周波デバイスの特性に大きな影響を与える寄生容量が減少し、半導体デバイス４０００の高周波特性が向上する。この利点は、窒化アルミニウム部分４０４４に代えてダイヤモンド状炭素部分が設けられる場合にも生じる。
４．２ 実施の形態４に含まれる発明
上記の説明によれば、実施の形態４は、半導体装置４０００に関する下記の発明１から５までを含み、半導体装置４０００を生産する方法に関する下記の発明６および７を含む。
（発明１）半導体装置４０００は、積層体４０１４および放熱層４０１６を備える。
積層体４０１４は、結晶窒化物層４０２２および複合層４０２４を備える。複合層４０２４は、表面におけるダイヤモンド成長を阻害しない非阻害部分４０４２および表面におけるダイヤモンド成長を阻害する阻害部分４０４４を備える。積層体４０１４が有する積層体主面４１０２は、非阻害部分４０４２が露出する第１の領域４３３２および阻害部分４０４４が露出する第２の領域４３１２を有する。
放熱層４０１６は、ダイヤモンドからなり、積層体主面４１０２に対向し、第１の領域４３３２に密着し、第２の領域４３１２から空隙４０７２により分離される。
（発明２）発明１において、非阻害部分４０４２は、非晶質シリコンからなる。
（発明３）発明１または２において、阻害部分４０４４は、窒化アルミニウムまたはダイヤモンド状炭素からなる。
（発明４）発明１から３までのいずれかにおいて、第１の領域４３３２は、互いに分離された複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２または互いに分離された複数のサブ領域１１９６および１１９８を備える。放熱層４０１６は、複数のサブ領域１１５２，１１５４，１１５６，１１５８，１１６０および１１６２の各々または複数のサブ領域１１９６および１１９８の各々に密着する。
（発明５）発明１から４までのいずれかにおいて、結晶窒化物層４０２２は、放熱層４０１６に向けられる結晶窒化物層主面４０５２を有する。阻害部分４０４４は、放熱層４０１６に向けられる阻害層主面４３０２を有し結晶窒化物層主面４０５２を覆う阻害層である。阻害層主面４３０２は、第２の領域４３１２および非阻害部分４０４２に覆われる被覆領域４３１４を有する。非阻害部分４０４２は、放熱層４０１６に向けられる非阻害層主面４３２２を有する非阻害層である。非阻害層主面４３２２は、第１の領域４３３２を有する。
（発明６）半導体装置４０００を生産する方法は、Ｓ４０１，Ｓ４０２およびＳ４０３を備える。
工程Ｓ４０１においては、結晶窒化物層主面４０５２を有する結晶窒化物層４０２２が準備される。
工程Ｓ４０２においては、表面におけるダイヤモンド成長を阻害しない非阻害部分４０４２および表面におけるダイヤモンド成長を阻害する阻害部分４０４４を備える複合層４０２４により結晶窒化物層主面４０５２が覆われる。これにより、結晶窒化物層４０２２および複合層４０２４を備える積層体４０１４が得られる。積層体４０１４が有する積層体主面４１０２は、非阻害部分４０４２が露出する第１の領域４３３２および阻害部分４０４４が露出する第２の領域４３１２を有する。
工程Ｓ４０３においては、化学気相成長法により第１の領域４３３２の上に多結晶ダイヤモンドが堆積される。これにより、多結晶ダイヤモンドからなる放熱層４０１６が形成される。放熱層４０１６は、積層体主面４１０２に対向し、第１の領域４３３２に密着し、第２の領域４３１２から空隙４０７２により分離される。
（発明７）発明６において、阻害部分４０４４は、阻害層主面４３０２を有する阻害層である。阻害層主面４３０２は、被覆領域４３１４および非被覆領域４３１２を有する。非阻害部分４０４２は、非阻害層主面４３２２を有する非阻害層である。
工程Ｓ４０２においては、阻害部分４０４４により結晶窒化物層主面４０５２が覆われる。
また、非阻害部分４０４２により被覆領域４３１４が覆われ、非阻害層主面４３２２が第１の領域４３３２にされ、非被覆領域４３１２が第２の領域４３１２にされる。
実施の形態４の半導体装置４０００および半導体装置４０００を生産する方法によれば、放熱層４０１６の線膨張率が結晶窒化物層４０２２の線膨張率と大きく異なることにより生じる応力が空隙４０７２により緩和され、結晶窒化物層４０２２の割れが抑制される。また、発明３によれば、結晶窒化物層主面４０５２が低い導電率を有する窒化アルミニウムまたはダイヤモンド状炭素により覆われるために、高周波デバイスの特性に大きな影響を与える寄生容量が減少し、半導体デバイス４０００の高周波特性が向上する。また、発明４によれば、各々が複合層４０２４と放熱層４０１６との界面になる互いに分離された複数の界面が形成され、複数の界面における収縮差が小さくなり、結晶窒化物層４０２２の割れがさらに抑制される。また、発明５または７によれば、半導体装置４０００が簡易なプロセスにより生産される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１０００，２０００，３０００，４０００ 半導体デバイス、１０１４，２０１４，３０１４，４０１４ 積層体、１０１６，２０１６，３０１６，４０１６ 放熱層、１０２２，２０２２，３０２２，４０２２ 結晶窒化物層、１０２４，２０２４，３０２４ シリコン層、４０２４ 複合層、１０４２，２０４２，３０４２，４０４２ 非晶質部分、１０４４，２０４４，３０４４ 結晶部分、４０４４ 窒化アルミニウム部分、１０７２，１０７４，２０７２，３０７２，４０７２ 空隙。

Claims (14)

  1. 結晶窒化物層（１０２２，２０２２，３０２２，４０２２）および複合層（１０２４，２０２４，３０２４，４０２４）を備え、前記複合層（１０２４，２０２４，３０２４，４０２４）が表面におけるダイヤモンド成長を阻害しない非阻害部分（１０４２，２０４２，３０４２，４０４２）および表面におけるダイヤモンド成長を阻害する阻害部分（１０４４，２０４４，３０４４，４０４４）を備え、前記非阻害部分（１０４２，２０４２，３０４２，４０４２）が露出する第１の領域（１１２２，２１２２，３３３２，４３３２）および前記阻害部分（１０４４，２０４４，３０４４，４０４４）が露出する第２の領域（１１２４，２１２４，３３１２，４３１２）を有する積層体主面（１１０２，２１０２，３１０２，４１０２）を有する積層体（１０１４，２０１４，３０１４，４０１４）と、
    ダイヤモンドからなり、前記積層体主面（１１０２，２１０２，３１０２，４１０２）に対向し、前記第１の領域（１１２２，２１２２，３３３２，４３３２）に密着し、前記第２の領域（１１２４，２１２４，３３１２，４３１２）から空隙（１０７２，２０７２，３０７２，４０７２）により分離された放熱層（１０１６，２０１６，３０１６，４０１６）と、
    を備える半導体装置（１０００，２０００，３０００，４０００）。
  2. 前記非阻害部分（１０４２，２０４２，３０４２，４０４２）は、非晶質シリコンからなる
    請求項１の半導体装置（１０００，２０００，３０００，４０００）。
  3. 前記阻害部分（１０４４，２０４４，３０４４，４０４４）は、結晶質シリコン、窒化アルミニウムまたはダイヤモンド状炭素からなる
    請求項１または２の半導体装置（１０００，２０００，３０００，４０００）。
  4. 前記第１の領域（１１２２，２１２２，３３３２，４３３２）は、互いに分離された複数のサブ領域（１１５２，１１５４，１１５６，１１５８，１１６０，１１６２，１１９６，１１９８）を備え、
    前記放熱層（１０１６，２０１６，３０１６，４０１６）は、前記複数のサブ領域（１１５２，１１５４，１１５６，１１５８，１１６０，１１６２，１１９６，１１９８）の各々に密着する
    請求項１から３までのいずれかの半導体装置（１０００，２０００，３０００，４０００）。
  5. 前記空隙（１０７２）は、第１の空隙（１０７２）であり、
    前記積層体主面（１１０２）は、前記結晶窒化物層（１０２２）が露出する第３の領域（１０９２）をさらに有し、
    前記放熱層（１０１６）は、前記第３の領域（１０９２）から第２の空隙（１０７４）により分離される
    請求項１から４までのいずれかの半導体装置（１０００）。
  6. 前記結晶窒化物層（１０２２）は、前記放熱層（１０１６）に向けられる結晶窒化物層主面（１０５２）を有し、
    前記結晶窒化物層主面（１０５２）は、前記第３の領域（１０９２）および前記複合層（１０２４）に覆われる被覆領域（１０９４）を有し、
    前記複合層（１０２４）は、前記放熱層（１０１６）に向けられる複合層主面（１０６２）を有し、
    前記複合層主面（１０６２）は、前記第１の領域（１１２２）および前記第２の領域（１１２４）を有する
    請求項５の半導体装置（１０００）。
  7. 前記結晶窒化物層（２０２２，３０２２，４０２２）は、前記積層体主面（２１０２，３１０２，４１０２）に露出しない
    請求項１から４までのいずれかの半導体装置（２０００，３０００，４０００）。
  8. 前記結晶窒化物層（２０２２，３０２２，４０２２）は、前記放熱層（２０１６，３０１６，４０１６）に向けられる結晶窒化物層主面（２０５２，３０５２，４０５２）を有し、
    前記複合層（２０２４，３０２４，４０２４）は、前記放熱層（２０１６，３０１６，４０１６）に向けられる複合層主面（２０６２，３０６２，４０６２）を有し、前記結晶窒化物層主面（２０５２，３０５２，４０５２）の全体を覆い、
    前記複合層主面（２０６２，３０６２，４０６２）は、前記第１の領域（２１２２，３３３２，４３３２）および前記第２の領域（２１２４，３３１２，４３１２）を有する
    請求項７の半導体装置（２０００，３０００，４０００）。
  9. 前記結晶窒化物層（１０２２，２０２２）は、前記放熱層（１０１６，２０１６）に向けられる結晶窒化物層主面（１０５２，２０５２）を有し、
    前記非阻害部分（１０４２，２０４２）および前記阻害部分（１０４４，２０４４）は、前記結晶窒化物層主面（１０５２，２０５２）の上の互いに異なる領域に形成される
    請求項１から８までいずれかの半導体装置（１０００，２０００）。
  10. 前記結晶窒化物層（３０２２，４０２２）は、前記放熱層（３０１６，４０１６）に向けられる結晶窒化物層主面（３０５２，４０５２）を有し、
    前記阻害部分（３０４４，４０４４）は、前記放熱層（３０１６，４０１６）に向けられる阻害層主面（３３０２，４３０２）を有し前記結晶窒化物層主面（３０５２，４０５２）を覆う阻害層（３０４４，４０４４）であり、
    前記阻害層主面（３３０２，４３０２）は、前記第２の領域（３３１２，４３１２）および前記非阻害部分（３０４２，４０４２）に覆われる被覆領域（３３１４，４３１４）を有し、
    前記非阻害部分（３０４２，４０４２）は、前記放熱層（３０１６，４０１６）に向けられる非阻害層主面（３３２２，４３２２）を有する非阻害層（３０４２，４０４２）であり、
    非阻害層主面（３３２２，４３２２）は、前記第１の領域（３３３２，４３３２）を有する
    請求項１から８までいずれかの半導体装置（３０００，４０００）。
  11. a) 結晶窒化物層主面（１０５２，２０５２，３０５２，４０５２）を有する結晶窒化物層（１０２２，２０２２，３０２２，４０２２）を準備する工程（Ｓ１０１，Ｓ４０１）と、
    b) 表面におけるダイヤモンド成長を阻害しない非阻害部分（１０４２，２０４２，３０４２，４０４２）および表面におけるダイヤモンド成長を阻害する阻害部分（１０４４，２０４４，３０４４，４０４４）を備える複合層（１０２４，２０２４，３０２４，４０２４）により前記結晶窒化物層主面（１０５２，２０５２，３０５２，４０５２）を覆い、前記結晶窒化物層（１０２２，２０２２，３０２２，４０２２）および前記複合層（１０２４，２０２４，３０２４，４０２４）を備え前記非阻害部分（１０４２，２０４２，３０４２，４０４２）が露出する第１の領域（１１２２，２１２２，３３３２，４３３２）および前記阻害部分（１０４４，２０４４，３０４４，４０４４）が露出する第２の領域（１１２４，２１２４，３３１２，４３１２）を有する積層体主面（１１０２，２１０２，３１０２，４１０２）を有する積層体（１０１４，２０１４，３０１４，４０１４）を得る工程（Ｓ１０２，Ｓ４０２）と、
    c) 化学気相成長法により前記第１の領域（１１２２，２１２２，３３３２，４３３２）の上に多結晶ダイヤモンドを堆積し、多結晶ダイヤモンドからなり前記積層体主面（１１０２，２１０２，３１０２，４１０２）に対向し前記第１の領域（１１２２，２１２２，３３３２，４３３２）に密着し前記第２の領域（１１２４，２１２４，３３１２，４３１２）から空隙（１０７２，２０７２，３０７２，４０７２）により分離された放熱層（１０１６，２０１６，３０１６，４０１６）を形成する工程（Ｓ１０３，Ｓ４０３）と、
    を備える半導体装置（１０００，２０００，３０００，４０００）を生産する方法。
  12. 前記非阻害部分（１０４２）は、非晶質シリコンからなり、
    前記阻害部分（１０４４）は、結晶質シリコンからなり、
    前記空隙（１０７２）は、第１の空隙（１０７２）であり、
    工程b)は、
    第１の部分（１２４４）、第２の部分（１２４６）および第３の部分（１２４８）を備える非晶質シリコン層（１２４２）により前記結晶窒化物層主面（１０５２）を覆い、
    前記第２の部分（１２４６）に第１の強度を有するレーザービーム（１２５２）を照射し前記第３の部分（１２４８）に前記第１の強度より強い第２の強度を有するレーザービーム（１２５４）を照射することにより、前記第１の部分（１２４４）を前記非阻害部分（１０４２）とし、前記第２の部分（１２４６）を前記阻害部分（１０４４）に変化させ、前記第３の部分（１２４８）を除去し、前記結晶窒化物層（１０２２）が露出する第３の領域（１０９２）を前記積層体主面（１１０２）が有するようにし、
    工程c)は、前記放熱層（１０１６）が前記第３の領域（１０９２）から第２の空隙（１０７４）により分離されるように前記放熱層（１０１６）を形成する
    請求項１１の半導体装置（１０００）を生産する方法。
  13. 前記非阻害部分（２０４２）は、非晶質シリコンからなり、
    前記阻害部分（２０４４）は、結晶質シリコンからなり、
    工程b)は、
    第１の部分および第２の部分を備える非晶質シリコン層により前記結晶窒化物層主面（２０５２）の全体を覆い、
    前記第２の部分にレーザービームを照射することにより、前記第１の部分を前記非阻害部分（２０４２）とし、前記第２の部分を前記阻害部分（２０４４）に変化させる
    請求項１１の半導体装置（２０００）を生産する方法。
  14. 前記阻害部分（３０４４，４０４４）は、阻害層主面（３３０２，４３０２）を有する阻害層（３０４４，４０４４）であり、
    阻害層主面（３３０２，４３０２）は、被覆領域（３３１４，４３１４）および非被覆領域（３３１２，４３１２）を有し、
    前記非阻害部分（３０４２，４０４２）は、非阻害層主面（３３２２，４３２２）を有する非阻害層（３０４２，４０４２）であり、
    工程b)は、
    前記阻害部分（３０４４，４０４４）により前記結晶窒化物層主面（３０５２，４０５２）を覆い、
    前記非阻害部分（３０４２，４０４２）により前記被覆領域（３３１４，４３１４）を覆い、前記非阻害層主面（３３２２，４３２２）を前記第１の領域（３３３２，４３３２）にし、前記非被覆領域（３３１２，４３１２）を前記第２の領域（３３１２，４３１２）にする
    請求項１１の半導体装置（３０００，４０００）を生産する方法。
JP2018505951A 2016-03-18 2017-03-14 半導体装置および半導体装置を生産する方法 Active JP6407475B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016054669 2016-03-18
JP2016054669 2016-03-18
PCT/JP2017/010202 WO2017159682A1 (ja) 2016-03-18 2017-03-14 半導体装置および半導体装置を生産する方法

Publications (2)

Publication Number Publication Date
JPWO2017159682A1 JPWO2017159682A1 (ja) 2018-08-02
JP6407475B2 true JP6407475B2 (ja) 2018-10-17

Family

ID=59852160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018505951A Active JP6407475B2 (ja) 2016-03-18 2017-03-14 半導体装置および半導体装置を生産する方法

Country Status (4)

Country Link
US (1) US10916447B2 (ja)
JP (1) JP6407475B2 (ja)
GB (1) GB2562918B (ja)
WO (1) WO2017159682A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861849B2 (ja) * 2017-12-28 2021-04-21 三菱電機株式会社 窒化物半導体装置およびその製造方法
CN112074622B (zh) 2018-05-16 2021-07-27 日本碍子株式会社 压电性材料基板与支撑基板的接合体
JP6599595B1 (ja) * 2018-05-16 2019-10-30 日本碍子株式会社 圧電性材料基板と支持基板との接合体
US11127848B2 (en) * 2019-11-29 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
WO2024201629A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
JP4082769B2 (ja) 1998-01-16 2008-04-30 株式会社神戸製鋼所 ダイヤモンド膜の形成方法
US7501330B2 (en) * 2002-12-05 2009-03-10 Intel Corporation Methods of forming a high conductivity diamond film and structures formed thereby
US7943485B2 (en) * 2007-01-22 2011-05-17 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP5227594B2 (ja) * 2008-01-11 2013-07-03 国立大学法人大阪大学 非晶質シリコン半導体膜のレーザー結晶化方法及び装置並びに当該方法又は装置で製造されたフラットパネルディスプレイ
EP2820173B1 (en) * 2012-02-29 2022-08-24 RFHIC Corporation Template for gallium-nitride-on-diamond wafer deposition
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
JP6679022B2 (ja) * 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法

Also Published As

Publication number Publication date
GB201810879D0 (en) 2018-08-15
GB2562918A (en) 2018-11-28
US10916447B2 (en) 2021-02-09
US20190051538A1 (en) 2019-02-14
WO2017159682A1 (ja) 2017-09-21
JPWO2017159682A1 (ja) 2018-08-02
GB2562918B (en) 2021-01-27

Similar Documents

Publication Publication Date Title
JP6407475B2 (ja) 半導体装置および半導体装置を生産する方法
US9359693B2 (en) Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
CN106504988A (zh) 一种金刚石热沉衬底GaN HEMTs制备方法
JP2018514498A (ja) ダイヤモンド−半導体複合基板を製造する方法
JP7217808B2 (ja) 半導体装置の製造方法
JP4457564B2 (ja) 半導体装置の製造方法
CN110223918A (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
KR102230458B1 (ko) 다이아몬드 기판 제조 방법
JP2020508276A (ja) Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ
CN113571409A (zh) 一种高导热金刚石增强碳化硅衬底的制备方法
WO2019130546A1 (ja) 窒化物半導体装置およびその製造方法
US20140159055A1 (en) Substrates for semiconductor devices
CN109461656A (zh) 半导体器件制造方法
JP6566918B2 (ja) ダイヤモンド基板の製造方法及び半導体装置の製造方法
CN113889411A (zh) 一种带金刚石微柱阵列的金刚石基GaN材料制备方法
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
JP6942253B2 (ja) 半導体装置、および、半導体装置の製造方法
JP6735588B2 (ja) 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
CN103996706A (zh) 氮化镓基晶体管及其制备方法
Okamoto et al. Backside processing of RF GaN-on-GaN HEMTs considering thermal management
US10651278B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230137750A1 (en) Method for producing power semiconductor device with heat dissipating capability
CN113053748B (zh) GaN器件及制备方法
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250