JP6343627B2 - 電気絶縁体実装構造 - Google Patents

電気絶縁体実装構造 Download PDF

Info

Publication number
JP6343627B2
JP6343627B2 JP2016075579A JP2016075579A JP6343627B2 JP 6343627 B2 JP6343627 B2 JP 6343627B2 JP 2016075579 A JP2016075579 A JP 2016075579A JP 2016075579 A JP2016075579 A JP 2016075579A JP 6343627 B2 JP6343627 B2 JP 6343627B2
Authority
JP
Japan
Prior art keywords
substrate
electrical insulator
coil
mounting structure
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016075579A
Other languages
English (en)
Other versions
JP2017092932A (ja
Inventor
元泰 張
元泰 張
凱翔 莊
凱翔 莊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2017092932A publication Critical patent/JP2017092932A/ja
Application granted granted Critical
Publication of JP6343627B2 publication Critical patent/JP6343627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Measuring Magnetic Variables (AREA)
  • Near-Field Transmission Systems (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、信号伝送技術に関するものであり、特に、電気絶縁体実装構造および電気絶縁体の製造方法に関するものである。
信号伝送の分野において、1つの電圧ドメインの回路から別の電圧ドメインの回路へ、または1つの媒体から別の媒体へ、信号やエネルギーを伝送しなければならないことがある。電圧ドメインや媒体が異なることによって、信号は、寄生路(parasitic path)により伝送中に周辺回路との干渉や周辺回路内での故障を起こし、損傷する可能性がある。回路の信頼性を考慮して、通常、電気絶縁体、結合器、または隔離バリア(isolation barrier)を用いて異なる電圧ドメインの回路間で信号を伝送し、回路を保護する。
電気絶縁体は、電源システム(例えば、電源、モータ制御システム、サーバー電源システム、家電機器)、照明制御システム(例えば、LEDコントローラ)、工業モータシステム(例えば、ロボットアーム、自動車モータ)等の電源供給回路の分野に幅広く応用可能である。上述した電源回路システムは、通常、制御回路により信号を生成するか、命令することにより、出力段回路を制御して、負荷にエネルギーを伝送する。
現在、電気絶縁体は、通常、光結合器、キャパシタ、または変圧器により実現される。光結合器を電気絶縁体として使用する場合、LEDの製造プロセスは、トランジスタの製造プロセス(例えば、CMOS製造プロセス)と互換性がないため、LEDは、光減衰や熱損失が生じる。そのため、LEDをチップに統合することができず、追加の実装が必要となる。しかし、チップに統合することのできる変圧器やキャパシタを電気絶縁体として使用する場合は、高周波信号を伝送して、効率の良い伝送を行う必要がある。その結果、このような電気絶縁体を設置した回路は、信号を伝送するために、追加の変調および復調機能が必要となる。したがって、電力消費量を削減し、且つ信号歪みを低減することのできる電気絶縁体をいかにして実現するかが、解決すべき課題となっている。
本発明は、コイルと磁界センサを電磁結合(magnetic coupling)することにより電気絶縁体の機能を実現する電気絶縁体実装構造および電気絶縁体の製造方法を提供する。
本発明の1つの実施形態において、電気絶縁体実装構造は、第1基板と、第2基板と、コイルと、磁界センサとを含む。コイルは、第1基板の上に配置される。磁界センサは、第2基板の上に配置される。コイルの位置を磁界センサの位置に応じて配置することにより、コイルが磁界センサに信号を伝送できるようにする。
本発明の1つの実施形態において、電気絶縁体の製造方法は、以下のステップを含む。第1基板の上にコイルを配置する。さらに、第2基板の上に磁界センサを配置する。コイルの位置を磁界センサの位置に応じて配置することにより、コイルが磁界センサに信号を送信できるようにする。
以上のように、本発明の実施形態において説明する電気絶縁体実装構造は、コイルと磁界センサを利用して、電磁結合により電気絶縁体の機能を実現する。本発明の実施形態の電気絶縁体は、チップ製造プロセスと組み合わせることができ、伝送される信号は、高周波信号または低周波信号であってもよいため、変調または復調する必要がない。したがって、本発明の実施形態のコイルおよび磁界センサにより実現される電気絶縁体は、電力消費量を削減し、信号歪みを低減する。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
本発明の1つの実施形態に係る電気絶縁体を有する回路を示す図である。 本発明の1つの実施形態に係る電気絶縁体の回路図である。 本発明の第1実施形態に係る電気絶縁体実装構造を示す図である。 本発明の第2実施形態に係る電気絶縁体実装構造を示す図である。 図5(a)および図5(b)は、本発明の第3実施形態に係る電気絶縁体実装構造を示す図である。 図6(a)および図6(b)は、本発明の第4実施形態に係る電気絶縁体実装構造を示す図である。 本発明の第1実施形態に係る電気絶縁体の製造方法を示すフローチャートである。
図1は、本発明の1つの実施形態に係る電気絶縁体110を有する回路100を示す図である。回路100は、電気絶縁体110と、第1回路120と、第2回路130と、負荷140とを含む。第1回路120の電源は、第1電圧ドメインVD1に接続され、第2回路130の電源は、第2電圧ドメインVD2に接続される。第1回路120は、入力段回路または制御回路であってもよく、第2回路130は、出力段回路であってもよい。負荷140は、第2回路130の出力端に接続される。
本実施形態において、第1電圧ドメインVD1と第2電圧ドメインVD2は、異なっていてもよい。回路100は、電源回路システムに適用可能である。そのため、第2電圧ドメインVD2は、使用する電源回路システムに応じて、20V〜35kVであってもよい。第1電圧ドメインVD1は、制御回路に通常使用される電圧範囲(例えば、1.25V、3.3V、5V等)である。また、電源回路システムの異なる応用に応じて、負荷140は、電源、照明機器、モータ、家電機器、ロボットアーム、自動車モータ等であってもよい。しかしながら、本発明の実施形態は、これらに限定されない。
図2は、本発明の1つの実施形態に係る電気絶縁体110の回路図である。図2を参照すると、電気絶縁体110は、コイル210と、磁界センサ220とを含む。本実施形態において、磁界センサ220は、例えば、ホールセンサ(またはホールデバイスと称す)により実現される。コイル210の両端は、制御回路により制御される電流発生器に接続され、電流発生器が生成した電流は、コイル210を流れて磁界信号を生成する。したがって、電気絶縁体110がコイル210により磁界信号を出射し、磁界センサ220が磁界信号を受信して電圧信号に変換し、後方の回路に伝送することによって、電気絶縁体または電気結合の機能を達成する。実験からわかるように、磁界センサ220により生成される磁界信号および電圧信号は、動作周波数範囲が広いため(例えば、磁界信号および電圧信号は、100kHz〜2MHzの周波数で動作する)、必要に応じて、低周波数または高周波数信号伝送に適応する。
コイル210および磁界センサ220は、いずれも半導体製造プロセスで実現できるため、電気絶縁体110を追加で実装しなくてもチップに統合しやすい。そのため、製造コストおよび実装コストが下がる。現在利用可能な変圧器またはコンデンサを使用して電気絶縁体を実現する場合、通常、変調器または復調器を使用して信号を信号伝送中に変調または復調し、伝送を適切に行う必要がある。しかしながら、変調および復調は、信号波形をわずかにひずませる恐れがある。逆に、本発明の実施形態の電気絶縁体110は、第1回路120により図1の電気絶縁体に入力された制御信号(例えば、PMW信号)を直接使用して、図2のコイル210は、変調器または復調器を使用しなくても、電流符号器または電流発生器により磁界信号を生成することができる。その結果、磁界センサ220は、信号を変調または復調する操作を行わなくても、磁界信号を介して制御信号の内容を直接取得することができるため、信号歪みを防ぐことができる。つまり、本発明の本実施形態の電気絶縁体110は、信号の変調および復調を行う必要がないため、電力消費量を削減し、信号歪みを低減する。さらに、本発明の本実施形態において説明した電気絶縁体実装構造は、ノイズフィルタ用モジュールを備える必要がなく、ループ遅延が生じないため、回路の動作速度および回路ループの安定性が向上する。
図3は、本発明の第1実施形態に係る電気絶縁体実装構造300を示す図である。図3は、電気絶縁体実装構造300を単一のチップで実現する場合の例を示したものである。電気絶縁体実装構造300は、主に、第1基板310と、第2基板320と、コイル330と、磁界センサ340とを含む。第1基板310および第2基板320は、P型シリコン構造であってもよい。本実施形態において、第2基板320は、チップ基板として用いられ、第1基板310は、電位分離層350を介して第2基板320の中に配置される。第1基板310は、第1表面S1、および第1表面S1に向かい合う第2表面S2を有する。第2基板320は、第3表面S3、および第2表面に向かい合う第4表面S4を有する。コイル330の位置を磁界センサ340の位置に応じて配置することにより、コイル330が磁界センサ340に信号を伝送できるようにする。電気絶縁体実装構造300を単一のチップ上で実現するため、電位分離層350を第1基板310と第2基板320の間に配置して、第1基板310および第2基板320の電位を分離する。
以下、第1基板310およびコイル330について、詳しく説明する。第1基板310の第1表面S1は、コイル330の他に、さらに、複数の第1パッド360、およびその上にある入力アンプ370を有する。しかしながら、言及すべきこととして、本発明はこれに限定されない。コイル330の位置は、磁界センサ340の位置に応じて配置される。入力アンプ370の入力端は、複数の第1パッド360およびワイヤを介して入力段回路に結合される。つまり、ワイヤおよび第1パッド360を介して入力段回路を入力アンプ370の入力端に結合し、入力アンプ370に入力信号を伝送する。入力アンプ370の出力端をコイル330の両端に接続することにより、コイル330が入力アンプ370により伝送された入力信号を用いて磁界結合により第2基板320の第2表面S3の磁界センサ340に磁界信号を送信できるようにする。本実施形態において、コイル330の位置は、磁界センサ340の上方であり、コイル330と磁界センサ340の間に磁界信号と干渉しない絶縁層が配置される。別の実施形態において、コイル330の位置を磁界センサ340の下方または両側にして、コイル330の磁界信号を磁界センサ340に送信してもよい。
以下、第2基板320および磁界センサ340について、詳しく説明する。第2基板320の第3表面S3は、磁界センサ340の他に、さらに、複数の第2パッド380、およびその上にある出力アンプ390を有する。出力アンプ390の受信端は、磁界センサ340の出力端に結合され、出力アンプ390の出力端は、第2パッド380に結合される。つまり、磁界センサ340は、出力アンプ390を介して第2パッド380に電気接続される。出力段回路は、ワイヤを介して第2パッド380に結合される。したがって、磁界センサ340が磁界信号を受信した時、磁界センサ340は、磁界信号を出力信号に変換して、出力信号を出力アンプ390に提供する。本実施形態において、ここでの出力信号は、電圧信号である。出力アンプ390が出力信号を増幅した後、出力アンプ390の出力信号は、ワイヤおよび第2パッド380を介して出力段回路に伝送される。したがって、出力段回路は、出力信号により出力段回路の出力端に結合された負荷にエネルギーまたは信号を提供する。
図4は、本発明の第2実施形態に係る電気絶縁体実装構造400を示す図である。図4と図3の相違点は、図4の実施形態において、第1基板410がチップ基板として用いられ、第2基板420が電位分離層450を介して第1基板410の中に配置されることである。図4のコイル430、磁界センサ440、第1パッド460、入力アンプ470、第2パッド480、および出力アンプ490は、図3のコイル330、磁界センサ340、第1パッド360、入力アンプ370、第2パッド380、および出力アンプ390に類似する。
図5(a)および図5(b)は、本発明の第3実施形態に係る電気絶縁体実装構造500を示す図である。図5(a)および図5(b)は、電気絶縁体実装構造500が2つのチップにより実現される場合の例を示したものである。電気絶縁体実装構造500は、主に、第1基板510と、第2基板520と、コイル530と、磁界センサ540とを含む。第1基板510は、第1表面S1と、対応する第2表面S2とを含み、第2基板520は、第3表面S3と、対応する第4表面S4とを含む。第1基板510および第2基板520は、異なるチップに属する。本実施形態において、第1基板510の第1表面S1は、コイル530、複数の第1パッド560、およびその上に配置された入力アンプ570を有する。第2基板520の第3表面S3は、磁界センサ540、複数の第2パッド580、およびその上に配置された出力アンプ590を有する。2つの基板510および520を配置した後(図5(a)に示す)、本実施形態は、第1基板510の第2表面S2を第2基板520の第3表面S3の上方に配置し(図5(b)に示す)、コイル530を磁界センサ540のすぐ上方に配置することにより、コイル530と磁界センサ540の間の距離を最小化する。したがって、コイル530は、磁界センサ540に磁界信号を伝送することができる。図5(a)および図5(b)のコイル530、磁界センサ540、第1パッド560、入力アンプ570、第2パッド580、および出力アンプ590は、図3および図4において同じ名称を有する構成要素に類似するため、ここでは繰り返し説明しない。いくつかの実施形態において、コイル530の位置は、磁界センサ540の下方または両側であってもよい。例えば、第1基板510は、第2基板520の下方に配置されてもよい。言及すべきこととして、上述した構成要素の配置/位置は、図5(a)および図5(b)の開示に限定されず、適切に調整することができる。
図6(a)および図6(b)は、本発明の第4実施形態に係る電気絶縁体実装構造600を示す図である。図6(a)および図6(b)は、電気絶縁体実装構造600が3つ以上のチップにより実現される場合の例を示したものである。図6(a)および図6(b)と図5(a)および図5(b)の間の相違点は、図6の電気絶縁体実装構造600が、第1基板610および第2基板620の他に、さらに、第3基板615を含むことである。つまり、第1基板610、第2基板620、および第3基板615は、異なるチップに属してもよい。本実施形態において、第1基板610の第1表面S1は、コイル630、およびその上にある複数の第1パッド660のみを含む。第1パッド660とコイル630の両端は、互いに電気接続される。入力アンプ670は、第1基板610の上に配置されず、第3基板615の上に配置される。
言及すべきこととして、第3基板615の上に制御回路675を配置して、第3基板615を有するチップを制御チップとして使用してもよい。詳しく説明すると、本発明の本実施形態において、入力アンプ670は、制御回路675に統合され、制御回路675は、第3基板615内の複数の第3パッド665に電気接続されて、コイル630に結合される。コイル630は、第1基板610の第1表面S1の第1パッド660に接続される。制御回路675は、第3基板615内の第3パッド665、第1基板610内の第1パッド660、およびその中のワイヤを介してコイル630に電気接続される。制御回路675は、第3パッド665を介して他のチップ上の回路に接続して、対応する機能を達成してもよい。本実施形態において、制御回路675は、さらに、入力アンプ670と、電流符号器と、電流発生器とを含む。電流符号器は、制御信号を受信して、電流発生器で制御信号を電流に変換することにより、磁界信号を生成する。図6(a)および図6(b)のコイル630、磁界センサ640、第1パッド660、入力アンプ670、第2パッド680、および出力アンプ690は、図3、図4、図5(a)および図5(b)において同じ名称を有する構成要素/機能に類似するため、ここでは繰り返し説明しない。
図7は、本発明の第1実施形態に係る電気絶縁体の製造方法を示すフローチャートである。図7を参照すると、ステップS710において、第1基板の上にコイルを配置する。第1基板は、第1表面、および対応する第2表面を有する。ステップS720において、第2基板の上に磁界センサを配置する。第2基板は、第3表面、および対応する第4表面を有する。コイルの位置を磁界センサの位置に応じて配置することにより、コイルが磁界センサに信号を送信できるようにする。電気絶縁体の製造方法に関する詳細については、上述した実施形態において開示してある。しかしながら、言及すべきこととして、図3〜図6(b)の電気絶縁体実装構造は、いずれも必要に応じて適切なステップを行うことにより実現することができる。
以上のように、本発明の実施形態において説明する電気絶縁体実装構造は、コイルと磁界センサ(例えば、ホールセンサ)を利用して、電磁結合により電気絶縁体の機能を実現する。本発明の実施形態の電気絶縁体は、チップ製造プロセスと組み合わせることができ、伝送される信号は、高周波信号または低周波信号であってもよいため、変調または復調する必要がない。したがって、本発明の実施形態のコイルおよび磁界センサを用いて実現される電気絶縁体は、電力消費量を削減し、信号歪みを低減する。さらに、本発明の実施形態において説明する電気絶縁体実装構造は、変調/復調/ノイズフィルタ用モジュールを備える必要がないため、動作速度および回路ループの安定性を向上させる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、電気絶縁体、結合器、隔離バリア等の回路内に使用される電気絶縁体の実装構造および電気絶縁体の製造方法を提供する。
100 回路
110 電気絶縁体
120 第1回路
130 第2回路
140 負荷
VD1 第1電圧ドメイン
VD2 第2電圧ドメイン
210 コイル
220 磁界センサ
300、400、500、600 電気絶縁体実装構造
310、410、510、610 第1基板
320、420、520、620 第2基板
330、430、530、630 コイル
340、440、540、640 磁界センサ
350、450 電位分離層
360、460、560、760 第1パッド
370、470、570、670 入力アンプ
380、480、580、680 第2パッド
390、490、590、690 出力アンプ
S1 第1表面
S2 第2表面
S3 第3表面
S4 第4表面
615 第3基板
665 第3パッド

Claims (12)

  1. チップ基板としての第1基板と、
    前記第1基板内に設置され、電位分離層によって前記第1基板と分離される第2基板と、
    前記第1基板の上に配置されたコイルと、
    前記第2基板の上に配置された磁界センサと、
    を含み、
    前記電位分離層が前記第1基板と前記第2基板との間に配置され、
    前記コイルの位置を前記磁界センサの位置に応じて配置することにより、前記コイルが前記磁界センサに信号を伝送できるようにした電気絶縁体実装構造。
  2. 前記磁界センサが、ホールセンサである請求項1に記載の電気絶縁体実装構造。
  3. 前記第1基板の上に配置された入力アンプ
    をさらに含み、前記入力アンプが、前記コイルの両端に接続された請求項1に記載の電気絶縁体実装構造。
  4. 前記第1基板が、複数の第1パッドを含み、前記コイルが、前記入力アンプを介して前記第1パッドに電気接続された請求項3に記載の電気絶縁体実装構造。
  5. 複数のワイヤおよび前記第1パッドを介して前記入力アンプの入力端に結合され、前記入力アンプに入力信号を伝送する入力段回路
    をさらに含む請求項4に記載の電気絶縁体実装構造。
  6. 前記第2基板の上に配置された出力アンプ
    をさらに含み、前記出力アンプが、前記磁界センサの出力端に接続された請求項1に記載の電気絶縁体実装構造。
  7. 前記第2基板が、複数の第2パッドを含み、前記磁界センサが、前記出力アンプを介して前記第2パッドに電気接続された請求項6に記載の電気絶縁体実装構造。
  8. 複数のワイヤおよび前記第2パッドを介して前記出力アンプの出力端に結合され、前記出力アンプの出力信号を受信する出力段回路
    をさらに含む請求項7に記載の電気絶縁体実装構造。
  9. 前記出力段回路の前記出力端に結合された負荷
    をさらに含む請求項8に記載の電気絶縁体実装構造。
  10. 第3基板と、
    前記第3基板の上に配置され、前記第3基板内の複数の第3パッドに電気接続された制御回路と、
    をさらに含み、前記コイルが、前記第1基板の第1パッドに接続され、前記制御回路が、前記第3基板内の前記第3パッドおよび前記第1基板内の前記第1パッドを介して、前記コイルに電気接続された請求項1に記載の電気絶縁体実装構造。
  11. 前記第1基板を前記第2基板の上方に配置することにより、前記コイルの前記位置が前記磁界センサのすぐ上方になるようにした請求項1に記載の電気絶縁体実装構造。
  12. 第3基板と、
    前記第3基板の上に配置され、前記第3基板内の複数の第3パッドに電気接続された制御回路と、
    をさらに含み、前記コイルが、前記第1基板の第1パッドに接続され、前記制御回路が、前記第3基板内の前記第3パッドおよび前記第1基板内の前記第1パッドを介して、前記コイルに電気接続された請求項11に記載の電気絶縁体実装構造。
JP2016075579A 2015-11-04 2016-04-05 電気絶縁体実装構造 Active JP6343627B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104136245A TWI595518B (zh) 2015-11-04 2015-11-04 電隔離器構裝結構及電隔離器的製造方法
TW104136245 2015-11-04

Publications (2)

Publication Number Publication Date
JP2017092932A JP2017092932A (ja) 2017-05-25
JP6343627B2 true JP6343627B2 (ja) 2018-06-13

Family

ID=58637390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016075579A Active JP6343627B2 (ja) 2015-11-04 2016-04-05 電気絶縁体実装構造

Country Status (4)

Country Link
US (1) US9847292B2 (ja)
JP (1) JP6343627B2 (ja)
CN (1) CN106656151A (ja)
TW (1) TWI595518B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595518B (zh) 2015-11-04 2017-08-11 財團法人工業技術研究院 電隔離器構裝結構及電隔離器的製造方法
TWI573315B (zh) * 2016-01-19 2017-03-01 財團法人工業技術研究院 電隔離器電路
TWI649540B (zh) 2017-10-26 2019-02-01 財團法人工業技術研究院 無電池旋轉編碼器
US11372061B2 (en) 2020-03-13 2022-06-28 Globalfoundries Singapore Pte. Ltd. Hall effect sensor devices and methods of forming hall effect sensor devices

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148243A (en) 1985-06-25 1992-09-15 Hewlett-Packard Company Optical isolator with encapsulation
US4863806A (en) 1985-06-25 1989-09-05 Hewlett-Packard Company Optical isolator
US4801883A (en) * 1986-06-02 1989-01-31 The Regents Of The University Of California Integrated-circuit one-way isolation coupler incorporating one or several carrier-domain magnetometers
US4980568A (en) 1989-05-22 1990-12-25 Hewlett-Packard Company Optical isolator having high voltage isolation and high light flux light guide
US5500912A (en) 1995-05-02 1996-03-19 Motorola, Inc. Holographic optical isolator utilizing opto-electronic transmitter and receiver disposed in a package
US5751009A (en) 1996-04-25 1998-05-12 Motorola, Inc. Optical isolator having leadframe with non-planar mounting portions
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6087882A (en) 1998-12-04 2000-07-11 Analog Devices, Inc. Ultra-low power magnetically coupled digital isolator using spin valve resistors
US6376933B1 (en) * 1999-12-31 2002-04-23 Honeywell International Inc. Magneto-resistive signal isolator
US6736978B1 (en) * 2000-12-13 2004-05-18 Iowa State University Research Foundation, Inc. Method and apparatus for magnetoresistive monitoring of analytes in flow streams
US6750751B2 (en) * 2002-08-01 2004-06-15 Honeywell International, Inc. Integrated magnetic signal isolator with feedback
EP1618712A2 (en) 2003-04-30 2006-01-25 Analog Devices, Inc. Signal isolators using micro-transformers
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7557562B2 (en) 2004-09-17 2009-07-07 Nve Corporation Inverted magnetic isolator
JP4784773B2 (ja) 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
CN200979983Y (zh) 2006-09-29 2007-11-21 蒋闯 电弧漏电保护装置
WO2008065574A2 (en) 2006-11-27 2008-06-05 Nxp B.V. A magnetic field sensor circuit
EP2111705B1 (en) 2007-02-13 2017-12-20 Linear Technology Corporation Measuring cable resistance in system for providing power over communication cable
JP4194110B2 (ja) 2007-03-12 2008-12-10 オムロン株式会社 磁気カプラ素子および磁気結合型アイソレータ
US8064972B2 (en) 2007-06-29 2011-11-22 Microsoft Corporation User interface for wireless headset on a gaming console
WO2010101222A1 (ja) 2009-03-05 2010-09-10 日本電気株式会社 受信器、半導体装置、および信号伝送方法
WO2010137090A1 (ja) 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
TW201122753A (en) 2009-12-29 2011-07-01 Ind Tech Res Inst Voltage scaling systems
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
IT1404038B1 (it) 2010-12-29 2013-11-08 St Microelectronics Srl Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
US8576005B2 (en) 2011-07-05 2013-11-05 Mediatek Inc. Transceiver and integrated circuit
US8390093B1 (en) 2011-09-12 2013-03-05 National Semiconductor Corporation System and method of galvanic isolation in digital signal transfer integrated circuits utilizing conductivity modulation of semiconductor substrate
CN102620031B (zh) 2012-03-28 2013-07-31 北京工业大学 一种双相对置超磁致伸缩自传感驱动器
US8988128B2 (en) 2012-07-26 2015-03-24 International Rectifier Corporation Level shifter having feedback signal from high voltage circuit
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
US9664494B2 (en) * 2013-05-10 2017-05-30 Allegro Microsystems, Llc Magnetic field sensor with immunity to external magnetic influences
US10495699B2 (en) * 2013-07-19 2019-12-03 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target
US9006584B2 (en) 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
US20150340872A1 (en) 2014-05-23 2015-11-26 North Carolina State University Electrical connector parts for combining power delivery and signaling in inductively coupled connectors
JP5968372B2 (ja) * 2014-07-17 2016-08-10 学校法人 龍谷大学 磁場センサー
TWI595518B (zh) 2015-11-04 2017-08-11 財團法人工業技術研究院 電隔離器構裝結構及電隔離器的製造方法

Also Published As

Publication number Publication date
TWI595518B (zh) 2017-08-11
JP2017092932A (ja) 2017-05-25
US20170125343A1 (en) 2017-05-04
CN106656151A (zh) 2017-05-10
US9847292B2 (en) 2017-12-19
TW201717227A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6343627B2 (ja) 電気絶縁体実装構造
JP5375952B2 (ja) 半導体装置
US7622887B2 (en) Power electronics equipments
CN104253104B (zh) 管芯-管芯感应通信装置及方法
US7948067B2 (en) Coil transducer isolator packages
WO2010095368A1 (ja) 受信回路及び信号受信方法
WO2013153502A2 (en) Control circuitry module group, electric device, and modem device
JP2009232637A (ja) スイッチ制御装置及びこれを用いたモータ駆動装置
CN106797232B (zh) 电力线载波和通信的电路及其方法
US10044223B2 (en) Galvanic isolator circuit
JP7155371B2 (ja) 半導体装置及び通信システム
JP2021515518A (ja) 電子電源スイッチ駆動モジュール
JP5843299B1 (ja) インバータ駆動装置
JP5499716B2 (ja) 半導体装置
US20240105684A1 (en) Systems and methods for power module for inverter for electric vehicle
US8148845B2 (en) Circuit assembly including a power semiconductor module and a controller
JP7106671B2 (ja) デジタル信号を電気絶縁して伝送するための検出器回路およびシステム
US20200075225A1 (en) Magnetic coupler and communication system
JP2011041066A (ja) 磁気結合方式を用いた信号伝達装置
TWI511260B (zh) 電氣訊號傳輸裝置及其積體電路
US20240170476A1 (en) Integrated circuit providing galvanic isolation and device including the same
KR100643653B1 (ko) 전력제어 스위칭 신호 제어 장치에서 포토커플러를 사용한2중 절연 구조
KR20180082911A (ko) 전력용 트랜스포머를 포함하는 인쇄회로기판 및 그 제조방법
CN117790478A (zh) 半导体装置
JP2018164352A (ja) スイッチ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6343627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250