JP4194110B2 - 磁気カプラ素子および磁気結合型アイソレータ - Google Patents

Description

本発明は、磁気カプラ素子（絶縁型インターフェース素子やアイソレーション素子）および磁気結合型アイソレータに関する。

磁気カプラ素子は、ディジタルまたはアナログ信号の伝送を行うためのアイソレータなどに用いられ、例えば、コンピュータとその周辺機器を接続するためのインターフェース、電位の異なる回路間の接続のためのインターフェース、および、通信ネットワーク上の中継伝達装置におけるインターフェースなどに適用される。

電位の異なる回路間において、信号伝送を行う場合、入出力間において電気的絶縁を行うと同時に、入力信号を何らかの手段により、絶縁体を通過させ、出力側へ供給するためのインターフェースが必要となる。絶縁体を通過させる方法としては、一般に大きく３種類に分類される。すなわち、光、磁界または電界を用いる方法である。光を用いる光結合型アイソレータとしては、フォトカプラ、磁界を用いる磁気結合型アイソレータとしては、パルストランスまたは巨大磁気抵抗（ＧＭＲ）素子を利用したＧＭＲアイソレータ、電界を用いる電解結合型アイソレータとしては、入出力間の絶縁体における僅かな静電容量を利用した容量結合アイソレータがある。

これらの種類のアイソレータは、いずれにおいても、入出力間において電気的絶縁と信号カップリングの両方の機能を兼ね備えた絶縁型インターフェースである。光によるカップリングは、外部からの電界磁界の影響において免疫性を持っているのに対して、磁界または電界を用いたカップリングは、光に比べて大幅に伝送速度の向上が実現されている。

フォトカプラは、主に発光ダイオード（ＬＥＤ）と光検出器により構成され、入出力間は樹脂により電気的に絶縁されている。ＬＥＤに電流を流すとＬＥＤが発光し、光は樹脂を介して光検出器へ到達する。周波数特性は、ＤＣから決まった周波数までフラットであり、伝送速度は、内部の光学素子等の諸特性により決まり、ディジタル伝送において数１０Ｍｂｐｓが限界となっている。

パルストランスは、１次コイルと２次コイルとの間における電磁誘導により信号伝送を行うものであり、伝送効率が高く双方向通信も可能である。周波数特性においては、ＤＣの伝送ができず、その理由としては、１次コイルの電流変化によって発生する磁界変化を２次コイルにおいて電流変化として検出するため、電流変化を伴わないＤＣ信号は伝送できない。パルストランスにおける高速化の限界は、コアの磁性材料により決まるといわれている。また、現在普及しているギガビットＬＡＮでは、規格の上で伝送周波数帯域が１００ＭＨｚまでと決まっているため、１Ｇｂｐｓの実現には、２５０Ｍｂｐｓの伝送速度を持つ回線を４つ用いており、さらに１回線毎に多値化（５値）を行っている。つまり、ネットワークで用いられているパルストランスの動作速度を、ギガビットＬＡＮの伝送周波数帯域に当てはめた場合には、２値のディジタル伝送において、１２５Ｍｂｐｓ程度となる。

ＧＭＲアイソレータは、パルストランスの２次コイルを、ＧＭＲ素子を用いた磁界センサに置き換えたものと捉えることができる。入力電流の変化により発生する磁界強度の変化を、ＧＭＲ素子により抵抗値の変化として検出するため、ＤＣ信号の伝送が可能である。伝送速度は、基本的にパルストランスを越えることは困難であるが、ディジタル伝送において１００Ｍｂｐｓが実現されている。パルストランスに対してＧＭＲアイソレータは、ＤＣから決まった周波数までフラットな周波数特性を持つことから、フォトカプラに代わる高速のアイソレーション・デバイスと位置づけられ、狭義においては「磁気カプラ」と表現できる。

容量結合アイソレータは、入出力間の絶縁体における僅かな静電容量を通して、信号伝送を行うものである。信号とノイズが同じ経路を共有するので、信号はノイズに比べて周波数帯域を高く設定する必要がある。つまり、絶縁体の僅かな静電容量において、信号は通りやすく、ノイズは通りにくくするということである。そのため、周波数特性は、高域の周波数帯域に限定されてしまい、ＤＣは伝送できない。伝送速度は、ディジタル伝送において１５０Ｍｂｐｓが実現されている。

これらの絶縁型インターフェースにおいて高速化が必要となっている背景の１つとしては、機器制御の高精度化や高速化が、半導体技術の進歩による高速なマイコン、ＤＳＰ、ＦＰＧＡの登場により、盛んになっている一方で、高速なマイコン類はノイズ源となり、周辺回路（アナログ回路など）に大きな影響を与える存在となってきている。そのため、今後の機器の高精度化や高速化には、インターフェース素子の高速化と高絶縁化の両立が求められている。

ディジタル伝送における高速化の実現には、Ｓ／Ｎ比を低減し多値化を行うことや、伝送周波数帯域を広げることが必要となるが、その一方でＤＣ信号の伝送も課題となっている。ネットワークにおけるパルストランスの用途では、ＤＣ伝送は必要としないが、他の用途としては、一定時間同レベルのディジタル信号が続いた場合に、符号化を行わずにそのままの信号として伝送させることや、アナログ信号波形をそのままの波形で伝送させる要求もあり、これらの実現にはＤＣ信号の伝送が必要となる。容量結合アイソレータにおいてＤＣ信号を伝送させる場合には、ＤＣ信号をパルス幅変調（ＰＷＭ）信号に変換することにより、伝送させる方法もあるが、この場合には、そのための回路システムを別に構築する必要がある。このような用途において、ＧＭＲアイソレータは、ＤＣ伝送が可能で周波数帯域が広いため、他の方式に比べて有利となる。

従来のＧＭＲアイソレータとしては、渦巻状の入力コイルと、ＧＭＲ素子を用いた磁界センサとの間に静電シールドを設け、さらに静電シールドをグラウンドに接地させることにより、入出力間の浮遊容量を低減したものがある（特許文献１および特許文献２参照）。これは、入出力間の浮遊容量を低減すると、入出力間に急激な電圧変化が生じた場合における、出力側で発生するノイズを抑えることができる。つまり、入出力間の同相モード信号除去能力を向上できることを利用するものである。

ＧＭＲアイソレータは、１００Ｍｂｐｓ以上の高速化が課題となっている。伝送速度を上げると、入力コイルを流れる高周波信号により、出力側の磁界センサにおいて誘導電圧によるノイズが発生してしまう。入力コイルと磁界センサとの間の静電シールドにより、誘導電圧によるノイズを抑えることもできるが、静電シールドは導体であるため、入力コイルからの磁界により、磁界の変化を打ち消す方向に渦電流が発生し、これにより磁界が弱められてしまう問題が起こってしまう。磁界が減衰すると、信号レベルの減少に伴うＳ／Ｎ比の低下により、信号波形の品質が劣化し、回路の誤動作の原因となる。

さらに、従来のＧＭＲアイソレータは、入力コイルと磁界センサとの配置・構造等において高周波化を行う上での次のような問題がある。従来のＧＭＲアイソレータは、図２０に示すように、入力コイル１０１および検出回路１０２となるＧＭＲ素子を含むホイートストンブリッジにより構成される磁気カプラ素子１０３と磁気カプラ素子の２つの出力を差分して増幅する差動レシーバ（差動アンプ）１０４とを有する。磁気カプラ素子１０３は、入力側１ポート、出力側２ポートの素子と捉えることができ、検出回路の１０２ホイートストンブリッジにおける２つの出力ポートからの互いに位相が逆相となる２つの差動信号を差動レシーバ１０４で差分することで同相のコモンモードノイズを低減できる。しかし、入力ポートと各出力ポートとは、磁気的に結合しているだけでなく、容量的および誘導的にも結合している。このため、周波数が高くなると、入力ポートと２つの出力ポートとの間のインピーダンスの差が大きくなり、２つの出力ポートに差動レシーバ１０４で除去できない非対称なノーマルモードノイズ信号を出力するようになる。

ディジタル伝送における伝送速度Ｃ（ｂｉｔ／ｓｅｃ．）は、次の「数１」に示されるシャノンの定理によると、周波数帯域幅Ｂと信号対雑音比（Ｓ／Ｎ比）によって決定される。

この式によると、Ｓ／Ｎ比が大きければ多値化による伝送を行うことで伝送速度を稼ぐことができる。伝送速度の決まった素子において周波数帯域をどれだけ確保すれば良いか考える場合、この式では伝送速度Ｃを一定とすると、Ｓ／Ｎ比が大きければ多値化を行うことで、周波数帯域Ｂを抑えることができる。しかし、一般に素子の高速化を図ろうとする場合には、２値によるディジタル伝送を基本とし、且つ信頼性の高いディジタル伝送を実現するために、伝送速度に対する帯域幅を多めに設定し開発を進めることが多い。例えば、２値によるディジタル伝送をパルス波形により行う場合、伝送速度に対して伝送周波数帯域を３倍程度確保することで、高い信頼性を得ることができる。つまり１００Ｍｂｐｓを実現する場合、ＤＣから３００ＭＨｚ程度までの周波数帯域幅を設けることが１つの目安となる。

一方、素子の伝送周波数特性に着目すると、数１０ＭＨｚ付近から周波数が高くなるにつれて、２つの出力端子における伝送回路的な対称性は徐々に保たれなくなり、誘導電圧によるノイズは大きくなるため、それに伴いＳ／Ｎ比は低下してしまう。そこで、周波数帯域を制限し、Ｓ／Ｎ比を確保しつつ多値化により伝送速度を向上させる方法もあるが、信頼性の高いディジタル伝送を実現する必要もあるため、多値化による高速化には限界が生じる。したがって高速化を進めるには周波数帯域の拡張が必要となる。

つまり、１００Ｍｂｐｓ以下であれば、伝送周波数帯域を抑えつつ、場合によっては多値化を利用することも可能であるが、それにより伝送回路的な非対称を無視し且つ誘導電圧によるノイズの影響を受けずに、素子の設計が容易に行える。１００Ｍｂｐｓ以上になると、伝送周波数帯域を抑えて多値化を行うにも限界が生じるため、伝送周波数帯域を必然的に高周波側へ拡張せざるを得なくなる。しかし、伝送周波数帯域を高周波側へ拡張するとそれに伴い、伝送回路的な非対称から生じる、２つの異なる誘導電圧によるノイズの影響は、次第に大きくなり、高速化への弊害となってしまう。また、従来のＧＭＲアイソレータでは、静電シールドの挿入により、誘導電圧によるノイズを低減できるが、伝送回路的な非対称は、静電シールドを挿入しても変わらないため、高速化を進めるために、伝送周波数帯域を高域側へ拡張していくと、やがては静電シールドの挿入の限界に達してしまう。

出力端子における誘導電圧の発生要因としては、静電容量的なカップリングと、相互インダクタンス的なカップリングの２つに大別できる。前者は、入出力間の浮遊容量の経路によるものであり、後者は、入力側の導体と出力側のセンサの導体との間における電磁誘導的な結合である。実際には、入出力間の浮遊容量は、静電シールドを設けたとしても、残ってしまう。また、入出力間の相互インダクタンス的なカップリングについては、入力側の交流磁界の印加により、出力側のセンサの導体において、渦電流が生じるわけであるが、出力側の回路配置によっては、出力端子に誘導電圧が生じると想定される。これらの発生要因は周波数が高くなればなるほど、影響が大きくなる。

特表２００１−５２１１６０号公報 特表２００３−５２６０８３号公報 特表２０００−５１６７１４号公報 特表２００５−５１５６６７号公報

前記問題点に鑑みて、本発明は、高周波においても高いＳ／Ｎ比が得られる磁気カプラ素子および磁気結合型アイソレータを提供することを課題とする。

前記課題を解決するために、本発明による磁気カプラ素子は入力電流に応じて磁界を発生させる磁界発生回路と、前記磁界発生回路で発生した磁界を印加することで抵抗値が変化する１対の磁気抵抗効果素子を含み、前記磁界発生回路が発生した磁界の強度に応じた電圧差を生じる２つの出力を備える検出ブリッジ回路とを有し、前記磁界発生回路および前記検出ブリッジ回路は、幾何学形状が線対称または点対称にそれぞれ形成され、前記磁界発生回路は、電気的に並列に接続された幾何学形状が対称な２つの励磁コイルを含むものとする。

この構成によれば、磁界発生回路パターンの入力と、検出ブリッジ回路の２つの出力との間の容量結合および誘導結合が同じになるので、高周波の入力に対しても、発生するノイズが同相で波形になる。このため、検出ブリッジ回路の２つの出力の差分をとることで、周波数によらず、ノイズのない出力を得ることができる。

また、本発明の磁気カプラ素は、前記磁界発生回路は、電気的に並列に接続された幾何学形状が対称な２つの励磁コイルを含んでいる。

この構成によれば、コイルを２つに分けることで、１次側の回路を幾何学的に対称にすることが容易になる。

また、本発明の磁気カプラ素子において、前記２つの励磁コイルは、一端が同じ電極に接続され、前記電極を通る直線について線対称に形成されてもよい。

この構成によれば、入力側の電極端子を基準に、磁界発生回路および検出ブリッジ回路を鏡写しに配置することで、２次側の出力に同相のノイズが発生するような幾何学的に対称な形状とすることができる。

また、本発明の磁気カプラ素子において、前記磁気抵抗効果素子は、前記磁界発生回路が発生する磁界中に配置された磁気抵抗効果膜と、前記磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、軟磁性材料で形成された導電接続アームの対とからなってもよい。

この構成によれば、磁気発生回路が発生した磁界に応じて抵抗値が大きく変化する磁気抵抗効果素子を形成でき、検出ブリッジ回路の感度が高くなる。

また、本発明の磁気カプラ素子において、前記検出ブリッジ回路は、１対の固定抵抗を有し、前記磁気抵抗効果素子と前記固定抵抗とが幾何学的に対称に配置されており、前記固定抵抗は、１対の磁気抵抗効果膜と、該磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、非磁性材料で形成された導電接続アームの対とからなってもよい。

この構成によれば、幾何学形状が同じ磁気抵抗効果素子と固定抵抗とを対称に配置することで、検出ブリッジ回路の２つの出力それぞれの前記磁界発生回路の入力に対する容量性および誘導性の結合状態を同じにすることができ、出力電圧のノイズ成分が同相で同波形になり、差動アンプによって相殺することができる。また、非磁性材料の導電接続アームを使用することで、磁気抵抗効果素子を固定抵抗として使用できる。

また、本発明の磁気カプラ素子において、前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された１対の固定抵抗とを有し、前記１対の前記磁気抵抗効果膜の中点について点対称に形成されていてもよい。

この構成によっても、２つの出力の入力に対する容量性および誘導性の結合状態を同じにすることができ、検出ブリッジ回路を点対称にすることで、ブリッジ回路において磁気抵抗効果膜を対角位置に配置することが容易であり、２つの出力に磁界の強度に比例する電位差を生じさせることができる。

また、本発明の磁気カプラ素子において、前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された１対の固定抵抗とを有し、前記１対の前記磁気抵抗効果膜を結ぶ直線について線対称に形成されていてもよい。

この構成によっても、２つの出力の入力に対する容量性および誘導性の結合状態を同じにしながら、２つの出力に磁界の強度に比例する電位差を生じさせることができる。

また、本発明の磁気カプラ素子において、前記磁気抵抗効果膜は、金属および絶縁体を含むナノグラニュラー材料で形成されていることが望ましい。

また、本発明による磁気結合型アイソレータは上記いずれかの磁気カプラ素子と、前記検出ブリッジ回路の２つの出力の差分を出力する差動アンプとを備えるものとし、前記検出ブリッジ回路の２つの出力をそれぞれ増幅するバッファアンプをさらに備えてもよい。なお、差動アンプは、増幅利得（ゲイン）のあるもののみならず、ゲインのないもの（差分器）も含む概念である。

本発明によれば、磁界発生回路および検出ブリッジ回路を、幾何学的に線対称または点対称に形成したことで、磁界発生コイルが発生した磁界の強度に比例する電位差を生じる検出ブリッジ回路の２つの出力の入力に対する容量性および誘導性の結合によるノイズ成分を同相で同波形にすることができ、差動アンプによってノイズを相殺することができる。

これより、本発明の実施形態について、図面を参照しながら説明する。
図１に、本発明の第１実施形態の磁気結合型アイソレータ１の回路図を示す。磁気結合型アイソレータ１は、磁気カプラ素子２と、差動アンプ３とからなる。

磁気カプラ素子２は、互いの接地（基準電位）が分離された磁界発生回路４および検出ブリッジ回路５とを有している。

磁界発生回路４は、１次側電流ｉが入力される入力端子６と、入力端子６から分岐して、電気的に並列に設けられた励磁コイル７ａ，７ｂと、励磁コイル７ａ，７ｂを通過した電流をそれぞれ接地するグランド端子８ａ，８ｂとを有する。

検出ブリッジ回路５は、２つの磁気抵抗効果素子９ａ，９ｂおよび２つの固定抵抗１０ａ，１０ｂからなるホイートストンブリッジであり、電源電圧Ｖ_０が印加される電源端子１１と、２つの検出出力端子１２ａ，１２ｂとを有している。

差動アンプ３は、検出ブリッジ回路５の２つ出力をそれぞれ増幅するバッファアンプ１３ａ，１３ｂと、バッファアンプ１３ａ，１３ｂの出力の差分を増幅出力するメインアンプ１４とを有している。

図２に、本実施形態の磁気結合型アイソレータ１の磁気カプラ素子２の具体的な形状を示す。磁気カプラ素子２は、基板１５の上に、フォトリソグラフィ技術により、磁界発生回路４の電位の基準となるグランドパターン１６と、検出ブリッジ回路５の電位の基準となるグランドパターン１７とが並んで形成され、さらにその上に、各層を不図示の絶縁膜で分離した導電パターンを形成することで、磁界発生回路４および検出ブリッジ回路５を形成している。

図示するように、磁気カプラ素子２の磁界発生回路４および検出ブリッジ回路５は、入力端子６と電源端子１１とを結ぶ直線を中心に線対称（鏡写し）に形成されている。

グランドパターン１６，１７の上には、先ず、絶縁膜を形成してから、磁界発生回路４の入力端子６および励磁コイル７ａ，７ｂの下層の導電パターンが形成されている。その上に、さらに絶縁膜で分離して、磁気抵抗効果素子検出ブリッジ回路５が形成され、さらに、絶縁膜で分離して、磁界発生回路４のグランド端子８ａ，８ｂおよび励磁コイル７ａ，７ｂの上層の導電パターンが形成されている。励磁コイル７ａ，７ｂの上層の導電パターンと下層の導電パターンとは、絶縁膜を貫通する複数のコイル接続層１８によって互いに接続され、検出ブリッジ回路５の一部を内包する立体的な励磁コイル７ａ，７ｂを形成している。上層の導電パターン中に形成されたグランド端子８ａ，８ｂは、それぞれ、絶縁膜を貫通する接地接続層１９によってグランドパターン１６に接続されている。

磁界発生回路４は入力端子６とグランドパターン１６との間に電流が印加されることで、励磁コイル７ａ，７ｂを貫通する磁界を発生させる。励磁コイル７ａ，７ｂは、左右対称に形成されているが、電流の周回方向は同じ向きになるので、両者が発生する磁界の向きは同じである。

検出ブリッジ回路５は、励磁コイル７ａ，７ｂにそれぞれ内包される対称位置に対をなすように配置され、金属および絶縁体を含むナノグラニュラー材料で形成された磁気抵抗効果膜１９ａ，１９ｂおよび磁気抵抗効果膜２０ａ，２０ｂを有している。そして、検出ブリッジ回路５は、磁気抵抗効果膜１９ａ，１９ｂ，２０ａ，２０ｂから、それぞれ、互いに対をなすように、励磁コイル７ａ，７ｂが形成する磁界に沿って互いに反対方向に、励磁コイル７ａ，７ｂの外側まで延伸する導電接続アーム２１ａ，２１ｂ、導電接続アーム２２ａ，２２ｂ、導電接続アーム２３ａ，２３ｂおよび導電接続アーム２４ａ，２４ｂを有する。導電接続アーム２１ａと導電接続アーム２３ａとは、励磁コイル７ａから突出した端部同士が出力端子１２ａを構成する導電パターンによって互いに接続され、導電接続アーム２２ａと導電接続アーム２４ａとは、励磁コイル７ｂから突出した端部同士が出力端子１２ｂを構成する導電パターンによって互いに接続されている。導電接続アーム２１ｂと導電接続アーム２２ｂとは、励磁コイル７ａ，７ｂから突出した端部同士が、絶縁層を貫通する接地接続層２５によってグランドパターン１７に接続された接地パターン２６によって互いに接続されている。導電接続アーム２３ｂと導電接続アーム２４ｂとは、励磁コイル７ａ，７ｂから突出した端部同士が、電源端子１１を有する導電パターン２７によって互いに接続されている。

導電接続アーム２１ａ，２１ｂおよび導電接続アーム２４ａ，２４ｂは軟磁性材料からなり、導電接続アーム２２ａ，２２ｂおよび導電接続アーム２３ａ，２３ｂは、非磁性材料からなっている。つまり、互いに対象位置にある導電接続アームの対２１ａ，２１ｂと導電接続アームの対２２ａ，２２ｂとは、或いは、導電接続アームの対２３ａ，２３ｂと導電接続アームの対２４ａ，２４ｂとは、互いに線対称な幾何学形状を有しているが、その材質が互いに異なっている。

軟磁性材料からなる導電接続アームの対２１ａ，２１ｂおよび２４ａ，２４ｂは、励磁コイル７ａおよび７ｂが発生する磁束を案内して、磁気抵抗効果膜２０ａおよび２１ｂに印加する。このため、磁気抵抗効果膜２０ａおよび２１ｂは、入力端子に入力される電流の値に応じて同じ割合で抵抗値が増減する。つまり、導電接続アーム２１ａ，２１ｂと磁気抵抗効果膜１９ａとが一体となって、励磁コイル７ａが発生した磁界の強度に応じて抵抗値が変化する磁気抵抗効果素子９ａを構成し、導電接続アーム２４ａ，２４ｂと磁気抵抗効果膜２０ｂとが一体となって、励磁コイル７ｂが発生した磁界の強度に応じて抵抗値が変化する磁気抵抗効果素子９ｂを構成している。

一方、非磁性材料からなる導電接続アームの対２２ａ，２２ｂおよび２３ａ，２３ｂは、励磁コイル７ａおよび７ｂが発生する磁束を排斥して、磁気抵抗効果膜２０ａおよび２１ｂに印加されないようにする。このため、磁気抵抗効果膜２０ｂおよび２１ａは、入力端子に入力される電流によって抵抗値が殆ど増減しない。つまり、導電接続アーム２３ａ，２３ｂと磁気抵抗効果膜２０ａとが一体となって、励磁コイル７ａが発生した磁界に影響されない固定抵抗１０ａを構成し、導電接続アーム２２ａ，２２ｂと磁気抵抗効果膜２０ａとが一体となって、励磁コイル７ｂが発生した磁界に影響されない固定抵抗１０ｂを構成している。

よって、磁気抵抗効果素子９ａ，９ｂおよび固定抵抗１０ａ，１０ｂで形成されたホイートストンブリッジの出力端子１２ａ，１２ｂには、磁界発生回路４と磁気抵抗効果素子９ａ，９ｂとの磁気的結合によって、入力端子に印加される電流値に比例する電圧が出力される。

また、出力端子１２ａおよび１２ｂから見た磁界発生回路４に対する容量結合および誘導結合の度合いは、磁界発生回路４および検出ブリッジ回路５が線対称に構成されていることから、出力端子１２ａと出力端子１２ｂとで違いがない。このため、出力端子１２ａおよび１２ｂには、入力側との容量結合および誘導結合によって同相で同波形のノイズが誘起される。つまり、差動アンプ３で、両出力端子１２ａ，１２ｂ電圧の差分をとれば、容量結合および誘導結合によるノイズが除去される。

軟磁性材料からなる導電接続アーム２１ａ，２１ｂ，２４ａ，２４ｂと、非磁性材料からなる導電接続アーム２２ａ，２２ｂ，２３ａ，２３ｂとは、できるだけ等しい抵抗値を有することが、検出ブリッジ回路４の対称性を高め、出力感度を高めるために好ましい。

本実施形態において、非磁性体材料からなる導電接続アーム２２ａ，２２ｂおよび２３ａ，２３ｂに挟まれた磁気抵抗効果膜１９ｂおよび２０ａは、磁気抵抗効果を示さない抵抗体に置き換えてもよい。その場合、導電接続アーム２１ａ，２１ｂおよび２４ａ，２４ｂを、導電接続アーム２２ａ，２２ｂおよび２３ａ，２３ｂと同様に軟磁性材体材料で形成すれば、幾何学形状だけでなく磁気特性も対称になるのでより好ましい。

また、本実施形態では、導電接続アーム２１ａ，２１ｂ、２２ａ，２２ｂ、２３ａ，２３ｂおよび２４ａ，２４ｂは、励磁コイル７ａ，７ｂの外側にまで延伸しているが、接地パターン２６、導電パターン２７および出力端子１２ａ，１２ｂが、対称に、励磁コイル７ａ，７ｂの内部まで延伸し、磁気抵抗効果膜１９ａ，１９ｂ，２０ａ，２０ｂの両側に短い導電接続アーム２１ａ，２１ｂ、２２ａ，２２ｂ、２３ａ，２３ｂおよび２４ａ，２４ｂを配置してもよい。

図３に、本実施形態の磁気カプラ素子２の構造を簡略化して示す。図３においては、入力端子６は、２つの対象位置にある入力端子６ａ，６ｂに分割されている。この入力端子６ａ，６ｂには、同じ入力に接続され、等しい入力電流が入力される。

この図が示すように、本実施形態の磁気カプラ素子２は、検出ブリッジ回路４の電源端子１１と、接地位置（接地接続層２５）とを結ぶ直線Ｌについて線対称（鏡写し）に形成される必要がある。

図４に、本発明の第２実施形態の磁気カプラ素子２を示す。以降の説明において、先に述べた構成要素と同じ目的で設けられた構成要素には同じ符号を付して説明を省略する。

本実施形態では、励磁コイル７ａ，７ｂは、平面的に形成された渦巻き状の導電パターンからなるが、磁界発生回路３の入力端子６、検出ブリッジ回路５の電源端子１１および接地接続層２５に対して線対称に形成されている点は第１実施形態と同様である。また、本実施形態の、出力端子１２ａ，１２ｂは、励磁コイル７ａ，７ｂを横断して磁気カプラ素子２の端部にまで延伸している。

本実施形態においても、励磁コイル７ａ，７ｂが発生する磁界によって、磁気抵抗効果膜１９ａおよび２０ｂの抵抗値が変化するので、出力端子１２ａ、１２ｂ間に入力電流に比例する電圧が出力される。また、出力端子１２ａ、１２ｂから見た入力側との容量結合および誘導結合が同じになるので、出力端子１２ａおよび１２ｂに誘起されるノイズは、同相で同波形になり、差動アンプで除去される。

図５に、本発明の第３実施形態の磁気カプラ素子２の概略を示す。本実施形態において、検出ブリッジ回路５は、軟磁性材料からなる導電接続アーム２１ａ，２１ｂおよび２２ａ，２２ｂにそれぞれ挟まれた１対の磁気抵抗効果膜１９ａおよび１９ｂからなる磁気抵抗効果素子９ａ，９ｂと、固定抵抗１０ａ，１０ｂを構成する励磁コイル７ａおよび７ｂの外部に配置された１対の抵抗体２８ａおよび２８ｂとで構成されたホイートストンブリッジである。

本実施形態では、励磁コイル７ａと７ｂとは、一体となって、磁気抵抗効果膜１９ａ，１９ｂに磁界を印加するようになっている。

本実施形態では、すべての構成要素が、磁気抵抗効果膜１９ａ，１９ｂの中点Ｐを中心に３次元空間において点対称になるように配置される。これによっても、出力端子１２ａおよび１２ｂから見た磁界発生回路４および検出ブリッジ回路の幾何学形状が相対的に等しくなり、誘起される容量性および誘導性のノイズが差動アンプで除去可能なものになる。

図６に、本実施形態の具体的形状を示す。本実施形態では、２つの励磁コイル１ａ，１ｂの入力端子６ａと６ｂおよびグランド端子８ａと８ｂが点対称となるように配置されているが、励磁コイル７ａ，７ｂが発生する磁界の向きは同じである。また、検出ブリッジ回路５は、磁気抵抗効果膜１９ａ、１９ｂから両側に励磁コイル７ａ，７ｂの中を並列して延伸する軟磁性材料からなる導電接続アーム２１ａ，２１ｂ，２２ａ，２２ｂの端部に、出力端子１２ａ、電源端子１１、出力端子１２および接地パターン２６が設けられ、並列する導電接続アーム２１ａと２２ａおよび２１ｂと２２ｂは、それぞれ励磁コイル７ａ，７ｂの外部で抵抗体２８ａ，２８ｂによって互いに接続されている。

図７に、本発明の第４実施形態を示す。本実施形態は、第３実施形態の磁界発生回路３４のグランド端子８ａ，８ｂを対称中心に配置したスルーホール８によって構成したものである。

本実施形態においても、第３実施形態と同様に、出力端子１２ａおよび１２ｂに誘起される容量性および誘導性のノイズが差動アンプで除去可能なものになる。

図８に、本発明の第５実施形態の磁気カプラ素子２の概略を示す。本実施形態は、第３実施形態と異なり、すべての構成要素を対称軸Ｚについて回転対称に、つまり、２次元的に点対称に形成している。また、本実施形態では、励磁コイル７ａ，７ｂが、それぞれ独立して、磁気抵抗効果膜１９ａまたは１９ｂに磁界を印加するようになっている。

図９に、本実施形態の具体的な形状を示す。本実施形態では、励磁コイル７ａと７ｂとが並列して配置され、軟磁性材料からなる導電接続アーム２１ａ，２１ｂおよび２２ａ，２２ｂに挟まれた磁気抵抗効果膜１９ａ，１９ｂに磁界を印加するようになっている。また、抵抗体２８ａ，２８ｂは、出力端子１２ａと接地パターン２６との間、および、電源端子１１と出力端子１２との間に配置されている。

図から明らかなように、本実施形態でも、出力端子１２ａおよび１２ｂのそれぞれから見た磁界発生回路４および検出ブリッジ回路５の幾何学形状が等しい。

図１０に本発明の第６実施形態の磁気カプラ素子２の概略を示す。本実施形態は、対称軸Ｌについて線対称（鏡写し）な幾何学形状を有しているが、磁気カプラ素子２の内部で軟磁性材料からなる導電接続アーム２１ａ，２１ｂおよび２２ａ，２２ｂにそれぞれ挟まれた磁気抵抗効果膜１９ａ，１９ｂおよび抵抗体２８ａ，２８ｂを閉回路を構成するに至るまで接続しておらず、磁気カプラ素子２の外部の配線によってホイートストンブリッジを完成させるように企図されている。

つまり、検出ブリッジ回路５の入力端子および接地される導体パターン２６が、それぞれ、入力端子１１ａ，１１ｂおよび導体パターン２６ａ，２６ｂに分割されて設けられている。検出ブリッジ回路５の幾何学的対称性を損なうような電路を磁気カプラ素子２の外部配線によって構成するようにすることで、力端子１２ａおよび１２ｂのそれぞれから見た磁界発生回路４および検出ブリッジ回路５の幾何学形状を等しくすることが容易になる。

図１１に本実施形態の具体的な形状を示す。図示するように、磁気カプラ素子２の構成要素はすべて左右対象に配置されているが、入力端子１１ａ，１１ｂおよび接地パターン２６ａ，２６ｂとして使用するパターンが左右で異なっている。入力端子１１ａと１１ｂとを、および、接地パターン２６ａと２６ｂとを互いに接続する配線は交差する必要があり、磁気カプラ素子２上に設けると、その対称性を損なうこととなるが、磁気カプラ素子２の外部において配線することで、容量結合や誘導結合のない接続を可能としている。

また、図１２に示す本発明の第７実施形態のように、第６実施形態の励磁コイル７ａ，７ｂを平面的な渦巻き状のコイルとすることもできる。

図１３に、本発明の第１参考例の磁気カプラ素子２を示す。本参考例は、図１２の磁気カプラ素子２を、対称軸Ｌで折り曲げて励磁コイル７ａと７ｂとを重ね合わせて一体としたものである。

つまり、本参考例の磁気カプラ素子２は、平面的に形成された１つの励磁コイル７を有し、検出ブリッジ回路５を、つまり、磁気抵抗効果膜１９ａと１９ｂとを、導電接続アーム２１ａと２１ｂ等を、励磁コイル７の両面に対称になるようにそれぞれ配置したものである。

また、図１４に示す本発明の第２参考例のように、図４の第２実施形態の磁気カプラ素子２を対称軸Ｌで折り曲げてもよい。

第１参考例および第２参考例においても、出力端子１２ａおよび１２ｂのそれぞれから見た磁界発生回路４および検出ブリッジ回路５の幾何学形状が等しいことは一目瞭然である。

以上のような、本発明の磁気カプラ素子２の２つの出力には、同相のノイズ成分が含まれる。しかし、実際の差動アンプ３は、周波数が高くなると、同相のノイズを十分に除去できなくなる。そこで、差動アンプ３を含めた本発明の磁気結合型アイソレータ１の性能をシミュレーションした結果を以下に示す。

（シミュレーション例）
図１５および図１６に、本シミュレーションに用いた磁気カプラ素子のモデルを示す。図１５は、本発明の第１実施形態に基づくモデルであり、図１６は、比較のために用いた従来の磁気カプラのモデルである。また、図１７および図１８、シミュレーションに用いた２種類の差動アンプの特性を示す。図１７に示す差動アンプは、８００ＭＨｚまでに対応する低周波タイプの差動アンプであり、位相オフセットが０．０５°、遅れ時間が０．０２ｎｓｅｃ、総合ゲインが１１ｄＢである。また、図１８に示す差動アンプは、１０ＧＨｚまでに対応する高周波タイプの差動アンプであり、位相オフセットが０．００６°、遅れ時間が０．００１ｎｓｅｃ、総合ゲインが２０ｄＢである。

図１９に、以上の各磁気カプラ素子と差動アンプとの組み合わせにおいて、電磁界解析シミュレータによって解析した結果得られたＳ／Ｎ比の周波数特性を示す。

図示するように、本発明の磁気カプラを用いることで、従来の磁気カプラを用いる場合に比べて、ノイズレベルを低減し、Ｓ／Ｎ比を大きくすることができる。特に、ノイズレベルを低減する効果は、周波数が低いほど顕著になる。しかしながら、高周波域におけるノイズレベルも各差動アンプの使用領域においては十分に実用に耐えうるものである。

以上の実施形態は、フォトリソグラフィ技術により薄膜コイルを基板上に作成することを前提に説明したが、導線を手巻きまたは機械巻き等により基板に巻きつけたものを入力コイルとして用いても構わない。

本発明の第１実施形態の磁気結合型アイソレータの回路図。 図１の磁気結合型アイソレータの磁気カプラ素子の平面図。 図２の磁気カプラ素子の概略図。 本発明の第２実施形態の磁気カプラ素子の平面図。 本発明の第３実施形態の磁気カプラ素子の概略図。 図５の磁気カプラ素子の平面図。 本発明の第４実施形態の磁気カプラ素子の平面図。 本発明の第５実施形態の磁気カプラ素子の概略図。 図８の磁気カプラ素子の平面図。 本発明の第６実施形態の磁気カプラ素子の概略図。 図１０の磁気カプラ素子の平面図。 本発明の第７実施形態の磁気カプラ素子の平面図。 本発明の第１参考例の磁気カプラ素子の斜視図。 本発明の第２参考例の磁気カプラ素子の斜視図。 シミュレーションに用いた本発明の磁気カプラのモデル。 シミュレーションに用いた従来の磁気カプラのモデル。 シミュレーションに用いた低周波タイプの差動アンプの特性図。 シミュレーションに用いた高周波タイプの差動アンプの特性図。 磁気結合型アイソレータのシミュレーション結果を示すグラフ。 従来の磁気結合型アイソレータの回路図。

符号の説明

１ 磁気結合型アイソレータ
２ 磁気カプラ素子
３ 差動アンプ
４ 磁界発生回路
５ 検出ブリッジ回路
６，６ａ，６ｂ 入力端子
７,７ａ，７ｂ 励磁コイル
８，８ａ，８ｂ グランド端子
９ａ，９ｂ 磁気抵抗効果素子
１０ 固定抵抗
１１，１１ａ，１１ｂ 電源端子
１２ａ，１２ｂ 出力端子
１９ａ，１９ｂ 磁気抵抗効果膜
２０ａ，２０ｂ 磁気抵抗効果膜
２１ａ，２１ｂ 導電接続アーム
２２ａ，２２ｂ 導電接続アーム
２３ａ，２３ｂ 導電接続アーム
２４ａ，２４ｂ 導電接続アーム
２７ 導電パターン

Claims (10)

1. 入力電流に応じて磁界を発生させる磁界発生回路と、
   前記磁界発生回路で発生した磁界を印加することで抵抗値が変化する１対の磁気抵抗効果素子を含み、前記磁界発生回路が発生した磁界の強度に応じた電圧差を生じる２つの出力を備える検出ブリッジ回路とを有し、
   前記磁界発生回路および前記検出ブリッジ回路は、幾何学形状が線対称または点対称にそれぞれ形成され、
   前記磁界発生回路は、電気的に並列に接続された幾何学形状が対称な２つの励磁コイルを含むことを特徴とする磁気カプラ素子。
2. 前記２つの励磁コイルは、一端が同じ電極に接続され、前記電極を通る直線について線対称に形成されていることを特徴とする請求項１に記載の磁気カプラ素子。
3. 前記磁気抵抗効果素子は、前記磁界発生回路が発生する磁界中に配置された磁気抵抗効果膜と、
   前記磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、軟磁性材料で形成された導電接続アームの対とからなることを特徴とする請求項１または２に記載の磁気カプラ素子。
4. 前記検出ブリッジ回路は、１対の固定抵抗を有し、
   前記磁気抵抗効果素子と前記固定抵抗とが幾何学的に対称に配置されていることを特徴とする請求項３に記載の磁気カプラ素子。
5. 前記固定抵抗は、１対の磁気抵抗効果膜と、該磁気抵抗効果膜からそれぞれ互いに反対方向に延伸し、前記磁界発生回路が発生する磁界中に配置され、非磁性材料で形成された導電接続アームの対とからなることを特徴とする請求項４に記載の磁気カプラ素子。
6. 前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された１対の固定抵抗とを有し、
   前記１対の前記磁気抵抗効果膜の中点について点対称に形成されていることを特徴とする請求項３に記載の磁気カプラ素子。
7. 前記検出ブリッジ回路は、前記導電接続アームと前記磁界発生回路の外部で接続された１対の固定抵抗とを有し、
   前記１対の前記磁気抵抗効果膜を結ぶ直線について線対称に形成されていることを特徴とする請求項３に記載の磁気カプラ素子。
8. 前記磁気抵抗効果膜は、金属および絶縁体を含むナノグラニュラー材料で形成されていることを特徴とする請求項３から７のいずれかに記載の磁気カプラ素子。
9. 請求項１から８のいずれかに記載の磁気カプラ素子と、
   前記検出ブリッジ回路の２つの出力の差分を出力する差動アンプとを備えることを特徴とする磁気結合型アイソレータ。
10. 前記検出ブリッジ回路の２つの出力をそれぞれ増幅するバッファアンプを備えることを特徴とする請求項９に記載の磁気結合型アイソレータ。

Images