JP6322518B2 - 半導体基板の切削方法 - Google Patents

半導体基板の切削方法 Download PDF

Info

Publication number
JP6322518B2
JP6322518B2 JP2014166493A JP2014166493A JP6322518B2 JP 6322518 B2 JP6322518 B2 JP 6322518B2 JP 2014166493 A JP2014166493 A JP 2014166493A JP 2014166493 A JP2014166493 A JP 2014166493A JP 6322518 B2 JP6322518 B2 JP 6322518B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
cutting
adhesive tape
metal layer
cutting tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014166493A
Other languages
English (en)
Other versions
JP2016041459A (ja
Inventor
和裕 小池
和裕 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014166493A priority Critical patent/JP6322518B2/ja
Publication of JP2016041459A publication Critical patent/JP2016041459A/ja
Application granted granted Critical
Publication of JP6322518B2 publication Critical patent/JP6322518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Milling, Broaching, Filing, Reaming, And Others (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体基板に対してバイトによる切削を施す切削方法に関する。
近年、半導体デバイスの小型化の要求に応えるため、貫通電極(TSV:Through Silicon Via)と呼ばれる電極を用いて、積層された半導体デバイスチップ同士を接続する3次元実装技術が注目されている。この技術においては、例えば、シリコン基板からなる半導体基板の裏面側を研削した後、半導体基板を裏面側からRIE(Reactive Ion Etching)によりエッチングすることにより、半導体基板を貫通するビアホールを形成する。そして、このビアホールに絶縁膜を形成し、金属などの導電性部材を該ビアホールに注入することにより貫通電極を形成する(例えば下記の特許文献1を参照)。
また、貫通電極の形成に先立って回路を形成するため、ビアホールに仮の埋め込み材を埋め込み、素子回路形成後にビアホールに導電性部材を埋め込むことで貫通電極を形成する方法も提案されている(例えば下記の特許文献2を参照)。
ここで、例えば、半導体基板の表面側に開口したビアホールから導電性部材を注入し貫通電極を形成するときに、半導体基板の表面側から貫通電極が突出して該表面において金属層として残存することがある。そのため、この金属層をバイトで切削することにより貫通電極の高さを揃えている。
特開2012−256639号公報 特開2012−195514号公報
上記のように、ビアホールに貫通電極を形成する際には、半導体基板と導電性部材との熱膨張率の違いから半導体基板が反ることがあり、バイトによる切削加工時に、チャックテーブルにおいて反った半導体基板をうまく吸引保持することができず、切削加工ができないという問題がある。また、ビアホールに仮の埋め込み材を埋め込んでおき、素子回路形成後にビアホールに導電性部材を埋め込んで貫通電極を形成する場合においても、仮埋め込み材と導電性部材との熱膨張係数が異なるため、半導体基板に反りが発生することがある。
そこで、粘着テープを介してリング状のリングフレームで反りのある半導体基板を支持すれば半導体基板の反りを矯正して所望の加工を行えると考えられるが、その場合に使用する粘着テープには厚み精度の高さが要求される。また、チャックテーブルにおいて反りのある半導体基板を保持する際には、リングフレームをチャックテーブルより下側に位置づけるために、伸びやすいテープを使用する必要もあるが、このような要求を満たす粘着テープは高価となるため非経済的であるという問題もある。
本発明は、上記の事情にかんがみてなされたものであり、貫通電極の形成により反りが発生した半導体基板であっても、しっかりと保持して精度良く加工できるようにすることに発明の解決すべき課題を有している。
本発明は、表面に金属層を有する半導体基板の該金属層をバイトで切削する半導体基板の切削方法であって、中央に開口部を有するリングフレームに粘着テープを貼着して該開口部を塞ぐとともに該粘着テープに半導体基板の裏面を貼着してワークセットを形成するワークセット形成工程と、該ワークセットの該粘着テープをチャックテーブルの上面で吸引保持するとともに該リングフレームの上面を該半導体基板の表面より下に位置づけて該リングフレームを保持し、該金属層の全面に切削痕が形成されるまで該金属層を該バイトで切削して内部応力を緩和する第1の切削工程と、該第1の切削工程の後、該ワークセットから該粘着テープを剥離する剥離工程と、該剥離工程で該粘着テープが剥離された半導体基板の裏面を該チャックテーブルで吸引保持し、該金属層の表面の高さを測定し、該バイトで該金属層を所定の高さに切削する第2の切削工程と、を備える。
本発明にかかる切削方法では、第1の切削工程において、半導体基板の表面全面に切削痕が形成されるまでバイトで切削して内部応力を緩和するため、半導体基板の反りを矯正することができる。したがって、第2の切削工程では、反りが矯正された半導体基板をチャックテーブルで直接吸引保持できるため、バイトによって半導体基板を高精度に所望の厚みに加工することができる。また、厚み精度の高い粘着テープも使用する必要がない。
ワークセット形成工程を示す断面図である。 チャックテーブルでワークセットを保持する状態を示す断面図である。 第1の切削工程を示す断面図である。 剥離工程を示す断面図である。 半導体基板の表面の高さを測定する状態を示す断面図である。 第2の切削工程を示す断面図である。
図1(a)に示す半導体基板1は、貫通電極(Through Silicon Via)が形成された被加工物の一例であって、例えばシリコン基板に、その表面1aから裏面1bに貫通するビアホール2が形成されており、ビアホール2の内周面には図示しない絶縁層が形成されている。絶縁層は、例えば二酸化シリコン(SiO2),窒化シリコン(SiN),炭化シリコン(SiC)などの無機絶縁材料で構成されている。
ビアホール2には、導電性部材が注入されて固化した貫通電極4が形成されている。導電性部材としては、例えば銅(Cu)や銅合金などの金属を用いる。図1(a)に示すように、半導体基板1の表面1a上には、ビアホール2に充填した導電性部材の残余部分として金属層3が残存している。このように構成される半導体基板1は、貫通電極4と半導体基板1との熱膨張率の違いにより反りが発生している。以下では、半導体基板1の表面1a上の金属層3に対してバイトによる切削(以下では「バイト切削」とする)を施して金属層3を除去する切削方法について説明する。
(1)ワークセット形成工程
図1(a)に示すように、中央に開口部6を有する環状のリングフレーム5の下部に粘着テープ7を貼着して開口部6を塞ぐとともに、粘着テープ7の表面を上向きに露出させる。次いで、半導体基板1の裏面1b側を粘着テープ7の表面に貼着する。このようにして図1(b)に示すように、粘着テープ7を介してリングフレーム5と半導体基板1とが一体となったワークセット8を形成する。粘着テープ7は、伸縮性及び粘着性を有していればよい。
(2)第1の切削工程
ワークセット形成工程を実施した後、図2に示すように、チャックテーブル10においてワークセット8を保持する。チャックテーブル10は、枠体11と、半導体基板1を保持する保持面12aを有する保持部12と、リングフレーム5を保持するフレーム保持機構13とにより構成されている。保持部12は吸引源17に連通している。チャックテーブル10の下部には、チャックテーブル10を水平方向(Y軸方向)に移動させるテーブル送り手段18が接続されている。フレーム保持機構13は、リングフレーム5が載置されるフレーム載置部14と、フレーム載置部14の一端に取り付けられた軸部15と、軸部15を中心に回転しフレーム載置部14に載置されたリングフレーム5を固定するクランプ部16とを備えている。
まず、ワークセット8の粘着テープ7側を保持部12の保持面12aに載置するとともに、粘着テープ7を介してリングフレーム5をフレーム載置部14に載置する。その後、吸引源17の吸引力が保持面12aで作用し、粘着テープ7を介して半導体基板1を吸引保持する。また、軸部15を中心にしてクランプ部16が回転し、クランプ部16によってリングフレーム5の上面を押さえてリングフレーム5の上面を半導体基板1の表面1aよりも下側に位置づけてリングフレーム5を固定する。このとき、リングフレーム5に貼着されている粘着テープ7が径方向外側に向けて放射状に伸びるため、該粘着テープ7に貼着されている半導体基板1の反りが若干低減される。
次に、チャックテーブル10の上方に配設されたバイト切削手段20によって半導体基板1の表面1aの金属層3にバイト切削を行う。図2に示すように、バイト切削手段20は、回転可能なアーム21と、アーム21に着脱可能に装着されたバイト22と、アーム21を回転させる回転手段23と、アーム21を昇降させる昇降手段24とを備えている。昇降手段24には、昇降手段24を制御する制御手段25が接続されている。この制御手段25は、少なくともCPU及びメモリを備えており、昇降手段24のZ軸方向の送り量を調整してバイト22を所望の高さ位置に移動させることができる。
金属層3にバイト切削を施す際には、制御手段25の制御によって昇降手段24がバイト22を−Z方向に下降させ、バイト22の下端を、金属層3の表面よりも低い所定位置に位置づける。そして、回転手段23が例えば矢印A方向に回転し、アーム21とともにバイト22を所定の回転速度で回転させる。
次いで、テーブル送り手段18によってチャックテーブル10を例えば−Y方向に移動させながら、保持部12の保持面12aと平行な方向に円運動するバイト22を金属層3の全面に接触させて切削痕が形成されるまでバイト切削を行う。その結果、金属層3の内部に残留している内部応力が緩和され、半導体基板1の反りが矯正される。
(3)剥離工程
第1の切削工程の後、図4に示すように、剥離テーブル30においてワークセット8を保持し、ワークセット8から粘着テープ7を剥離する。剥離テーブル30は、枠体31と、半導体基板1を保持する保持面32aを有する保持部32と、枠体31の外周側に形成されリングフレーム5を下方から支持するフレーム支持部33とにより構成されている。フレーム支持部33は、リングフレーム5を吸着保持する吸着部34を備えている。保持部32の保持面32a及び吸着部34は、吸引源35に連通している。また、枠体31の下部には、剥離テーブル30を水平方向(Y軸方向)に移動させるテーブル送り手段36が接続されている。
ワークセット8から粘着テープ7を剥離する際には、ワークセット8を反転させて粘着テープ7を上向きにして半導体基板1の表面1a側を保持部32の保持面32aに載置するとともに、リングフレーム5をフレーム支持部33の吸着部34に載置する。そして、吸引源35が作動し、保持部32の保持面32aで半導体基板1を吸引保持するとともに、吸着部34でリングフレーム5を吸引保持する。
剥離テーブル30でワークセット8を保持したら、例えば粘着性を有する剥離テープ38を粘着テープ7の一端に貼り付ける。続いて、例えば把持部37で剥離テープ38の把持して持ち上げつつ、テーブル送り手段36によって、剥離テーブル30を例えば−Y方向に移動させて粘着テープ7をリングフレーム5側から剥がしていく。そして半導体基板1の裏面1bの全面から粘着テープ7を剥離する。
(4)第2の切削工程
剥離工程を実施した後、金属層3の表面の高さを測定し、金属層3を所定の高さに至るまでバイト切削する。まず、図5に示すように、半導体基板1の裏面1b側を保持部12の保持面12aに載置し、半導体基板1の表面1aを上向きにさせる。そして、吸引源17の吸引力が保持面12aで作用し、保持部12で半導体基板1を吸引保持する。
その後、例えば測定子41を備える高さ測定手段40を用いて金属層3の表面の高さを測定する。具体的には、高さ測定手段40は、測定子41を金属層3の上面3aに接触させて第1の切削工程によって薄化された金属層3の上面3aを測定し、その測定結果を図6に示す制御手段25に送る。
次に、図6に示すように、バイト切削手段20によって金属層3をバイト切削する。具体的には、制御手段25は、昇降手段24により所定の送り量だけバイト22を−Z方向に下降させて、所定高さにバイト22の下端を位置づける。そして、回転手段23が例えば矢印A方向に回転し、アーム21とともにバイト22を所定の回転速度で回転させる。テーブル送り手段18によってチャックテーブル10を例えば−Y方向に移動させながら、円運動するバイト22で金属層3をバイト切削する。そして、所望量切削されると、昇降手段24によってバイト22を+Z方向に上昇させてバイト切削を終了する。
以上のとおり、本発明の切削方法では、第1の切削工程を実施してリングフレーム5を半導体基板1の表面1aよりも下側に位置づけてチャックテーブル10にワークセット8を保持させ、バイト22によって半導体基板1の表面1aの全面における金属層3に切削痕が形成されるまで切削し内部応力を緩和するため、半導体基板1の反りを矯正することができる。そして、剥離工程の後、第2の切削工程を実施するため、チャックテーブル10において反りが低減した半導体基板1を直接吸引保持することが可能となり、半導体基板1を高精度に所望の厚みに仕上げることができる。また、厚み精度の高い粘着テープも使用する必要がない。
1:半導体基板 1a:表面 1b:裏面 2:ビアホール 3:金属層
4:貫通電極 5:リングフレーム 6:開口部 7:粘着テープ
8:ワークセット
10:チャックテーブル 11:枠体 12:保持部 12a:保持面
13:フレーム保持機構 14:フレーム載置部 15:軸部
16:クランプ部 17:吸引源 18:テーブル送り手段
20:バイト切削手段 21 アーム 22:バイト 23:回転手段
24:昇降手段 25:制御手段
30:剥離テーブル 31:枠体 32:保持部 32a:保持面
33:フレーム支持部 34:吸着部 35:吸引源 36:テーブル送り手段
37:把持部 38:剥離テープ
40:高さ測定手段 41:測定子

Claims (1)

  1. 表面に金属層を有する半導体基板の該金属層をバイトで切削する半導体基板の切削方法であって、
    中央に開口部を有するリングフレームに粘着テープを貼着して該開口部を塞ぐとともに該粘着テープに半導体基板の裏面を貼着してワークセットを形成するワークセット形成工程と、
    該ワークセットの該粘着テープをチャックテーブルの上面で吸引保持するとともに該リングフレームの上面を該半導体基板の表面より下に位置づけて該リングフレームを保持し、該金属層の全面に切削痕が形成されるまで該金属層を該バイトで切削して内部応力を緩和する第1の切削工程と、
    該第1の切削工程の後、該ワークセットから該粘着テープを剥離する剥離工程と、
    該剥離工程で該粘着テープが剥離された半導体基板の裏面を該チャックテーブルで吸引保持し、該金属層の表面の高さを測定し、該バイトで該金属層を所定の高さに切削する第2の切削工程と、を備える半導体基板の切削方法。
JP2014166493A 2014-08-19 2014-08-19 半導体基板の切削方法 Active JP6322518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014166493A JP6322518B2 (ja) 2014-08-19 2014-08-19 半導体基板の切削方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014166493A JP6322518B2 (ja) 2014-08-19 2014-08-19 半導体基板の切削方法

Publications (2)

Publication Number Publication Date
JP2016041459A JP2016041459A (ja) 2016-03-31
JP6322518B2 true JP6322518B2 (ja) 2018-05-09

Family

ID=55591548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014166493A Active JP6322518B2 (ja) 2014-08-19 2014-08-19 半導体基板の切削方法

Country Status (1)

Country Link
JP (1) JP6322518B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6629664B2 (ja) * 2016-05-02 2020-01-15 株式会社ディスコ 金属層の除去方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3658851B2 (ja) * 1996-03-08 2005-06-08 信越半導体株式会社 薄板ワーク平面研削方法
JP3602943B2 (ja) * 1997-07-25 2004-12-15 シャープ株式会社 半導体ウエハの研削装置
TWI280618B (en) * 2005-06-08 2007-05-01 Advanced Semiconductor Eng Method for machining a wafer
JP2011040631A (ja) * 2009-08-13 2011-02-24 Disco Abrasive Syst Ltd 硬質ウエーハの研削方法
JP2013093383A (ja) * 2011-10-24 2013-05-16 Disco Abrasive Syst Ltd 板状物の保持方法及び板状物の加工方法

Also Published As

Publication number Publication date
JP2016041459A (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6512454B2 (ja) 素子チップの製造方法
JP5877663B2 (ja) ウエーハの研削方法
CN105047612B (zh) 晶片的加工方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2009021462A (ja) ウェーハの加工方法
TW201314757A (zh) 於塗佈後研磨前之切塊
JP6824583B2 (ja) ウェーハの加工方法
TW201820436A (zh) 晶圓的加工方法
JP2014192184A (ja) 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
JP2010182723A (ja) 半導体装置の製造方法
JP2012209480A (ja) 電極が埋設されたウエーハの加工方法
JP2010016146A (ja) 加工装置のチャックテーブル
US20220181192A1 (en) Solder bump formation using wafer with ring
TW201820447A (zh) 晶圓的加工方法
JP6322518B2 (ja) 半導体基板の切削方法
TWI685556B (zh) 被加工物的切割加工方法
US20170103919A1 (en) Fabrication method for semiconductor device
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
CN107316833B (zh) 晶片的加工方法
TW201905996A (zh) 晶圓加工方法
JP5508108B2 (ja) 半導体装置の製造方法
TW201604978A (zh) 中介基板之製法
JP5312970B2 (ja) 半導体ウエーハの分割方法
JP2013219245A (ja) 半導体装置の製造方法
TWI773838B (zh) 被加工物的研削方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6322518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250