JP6307008B2 - 帯域通過フィルタ及び合分波器 - Google Patents

Description

本発明は、所望の周波数帯域の信号成分を通過させる帯域通過フィルタ及び合分波器に関する。

近年、携帯電話や無線ＬＡＮ(Local Area Network)といったマイクロ波帯を用いた様々な無線通信システムが普及している。このような無線通信システムの無線装置や端末おいては不要な信号や雑音成分を抑圧するための帯域通過フィルタが必須となっている。

マイクロ波帯における帯域通過フィルタとしては、ＳＡＷ(Surface Acoustic Wave)フィルタ（表面弾性波フィルタ）が携帯電話などに用いられている。ＳＡＷフィルタは比較的狭帯域な周波数帯域幅の無線システムに適したフィルタである。ＳＡＷフィルタによれば、圧電体の薄膜もしくは基板上に形成されたくし型電極により、特定の周波数帯域の電気信号が取り出される。ＳＡＷフィルタを用いた場合、その構造上、５ＧＨｚ以上の高い周波数を取り出すことは困難であるなどの問題がある。

ＳＡＷフィルタより高い周波数を取り出す場合、ＦＢＡＲフィルタ（Film Bulk Acoustic Resonator filter）というバルク弾性波を利用したフィルタが用いられている。しかしながら、ＦＢＡＲフィルタに用いることができる圧電材料の選択肢が少なく、現状では適用可能な周波数帯域が限られていること、ＳＡＷフィルタに比べて製造プロセスが複雑なため、市場規模が大きな用途に限られるなどの問題がある（非特許文献１）。

一方、広帯域な帯域幅が求められる無線システム、例えば５ＧＨｚ帯の無線ＬＡＮや３ＧＨｚから１０.６ＧＨｚの周波数帯域を用いるＵＷＢ(Ultra Wide Band)においては、誘電体基板上の伝送線路によって形成される分布定数線路を利用したフィルタなどが用いられている。この種のフィルタとしては、分布定数線路の線路長に応じて、１／４波長型、又は、１／２波長型の一様線路共振器を用いたものが主流である。しかしながら、分布定数線路を利用したフィルタによれば、一般的に伝送線路の線路長が長くなるため、フィルタの小型化が困難であるなどの問題がある（非特許文献２）。

また、近年においては、ＬＴＣＣ(Low Temperature Co-fired Ceramics；低温同時焼成セラミクス)プロセス技術が確立し、これを用いた多層配線により小型な帯域通過フィルタが用いられるようになった。ＬＴＣＣプロセス技術を用いた帯域通過フィルタによれば、特にマイクロ波帯域以上の周波数において多層配線間の寄生容量の影響が大きくなる。このような寄生容量の影響を低減するため、配線数を減らすことや、線路間の距離を確保することなどの設計手法が用いられている（非特許文献３）。

橋本研也，「機能性高周波弾性波デバイス：現状と将来」，電子情報通信学会 Fundamentals Review Vol.4, No.3, pp.192-197、January. 2011. 和田光司，「最近のマイクロ波フィルター技術 広帯域フィルターとその分波回路への応用」，島田理化技報，No.22, p2-8, 2012. S. Oshima, K. Wada, R. Murata, and Y. Shimakata,"A study on a multilayer diplexer using LTCC technology for ultra-wideband wireless modules," IEICE Electronics Express vol.8, no.11, pp. 848-853, June 2011.

しかしながら、上述の従来技術によれば、ＬＴＣＣなどの多層基板を用いた広帯域なマイクロ波帯域の帯域通過フィルタを実現する際、寄生容量の影響を低減するために、分布定数線路で設計することや、各誘電体層の厚みを増やし、配線の間隔を確保する必要がある。このため、小型化が困難であるという問題がある。

本発明は、このような事情を考慮してなされたものであり、その目的は、小型かつ広帯域な通過周波数帯域幅を有する帯域通過フィルタ及び合分波器を提供することにある。

上述した課題を解決するために、本発明の一態様は、第１端子と第２端子との間の信号伝送経路上に配置された第１並列共振器と、前記第１並列共振器と前記第２端子との間の前記信号伝送経路上に配置された第２並列共振器と、前記第２並列共振器と前記第２端子との間の前記信号伝送経路上に配置された第３並列共振器と、前記第１並列共振器と前記第２並列共振器との間に第１電極が接続され、所定の基準電位ノードに第２電極が接続された第１キャパシタと、前記第２並列共振器と前記第２端子との間の前記信号伝送経路上に配置され、前記第３並列共振器と直列接続された第２キャパシタと、前記第２並列共振器と前記第３並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された直列共振器と、前記第２並列共振器と前記第３並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された第４並列共振器と、を備え、前記第１並列共振器の共振周波数をＦ１１とし、前記第２並列共振器の共振周波数をＦ１２とし、前記第３並列共振器の共振周波数をＦ１５とし、前記直列共振器の共振周波数をＦ１３とし、前記第４並列共振器の共振周波数をＦ１４とした場合、前記Ｆ１１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１５は、Ｆ１３，Ｆ１１＞Ｆ１４＞Ｆ１５＞Ｆ１２なる条件を満足する、帯域通過フィルタの構成を有する。

本発明の一態様は、上記帯域通過フィルタであって、当該帯域通過フィルタが、多層配線を有する誘電体基板上に形成され、前記第１並列共振器、前記第２並列共振器、前記第３並列共振器、前記第４並列共振器のうちの一部または全てが、前記誘電体基板の積層インダクタの自己共振を利用して実現されたことを特徴とする帯域通過フィルタの構成を有する。

本発明の一態様は、上記帯域通過フィルタであって、当該帯域通過フィルタが、多層配線を有する誘電体基板上に形成され、前記直列共振器が、前記誘電体基板の多層配線間を接続するビアによって形成される寄生インダクタを利用して実現されたことを特徴とする帯域通過フィルタの構成を有する。

本発明の一態様は、上記帯域通過フィルタであって、前記第２キャパシタが、前記第３並列共振器と前記第２端子との間、または、前記第２並列共振器と前記第３並列共振器との間に配置されたことを特徴とする帯域通過フィルタの構成を有する。

本発明の一態様は、入出力に関して上記帯域通過フィルタと同一のトポロジを有する低域側帯域通過フィルタと、入出力に関して上記帯域通過フィルタと逆のトポロジを有する高域側帯域通過フィルタと、を備えた合分波器の構成を有する。

また、上述した課題を解決するために、本発明は、多層配線を有する誘電体基板上に形成する帯域通過フィルタにおいて、並列共振器１１と並列共振器１２が直列に接続され、前記並列共振器１１と並列共振器１２との間の接続端子にシャントキャパシタＣ１が接続され、並列共振器１２の他方の端子に直列共振器１３および並列共振器１４および並列共振器１５が接続され、前記直列共振器１３および前記並列共振器１４の他方の端子は接地され、前記並列共振器１５の他方の端子はキャパシタＣ２の一方の端子が接続されることを特徴とする。かつ、並列共振器１１、１２、１５および直列共振器１３の減衰極を生成する共振周波数をそれぞれＦ１１、Ｆ１２、Ｆ１５、Ｆ１３とする場合において、Ｆ１３，Ｆ１１＞Ｆ１４＞Ｆ１５＞Ｆ１２であることを特徴とする帯域通過フィルタ回路である。Ｆ１３とＦ１１の周波数のどちらが高くとも構わない。

また、本発明は、多層配線を有する誘電体基板上に形成する２つの帯域通過フィルタから構成される分波回路において、低域側帯域通過フィルタが、並列共振器１１Ｌと並列共振器１２Ｌが直列に接続され、前記並列共振器１１Ｌと並列共振器１２Ｌとの間の接続端子にシャントキャパシタＣＬ１が接続され、前記並列共振器１２Ｌの他方の端子に直列共振器１３Ｌおよび並列共振器１４Ｌおよび並列共振器１５Ｌが接続され、前記直列共振器１３Ｌおよび前記並列共振器１４Ｌの他方の端子は接地され、前記並列共振器１５Ｌの他方の端子はキャパシタＣＬ２の一方の端子が接続され、前記キャパシタＣＬ２の他方の端子が端子ＴＢに接続され、前記並列共振器１１Ｌの他方の端子が端子ＴＡに接続され、高域側帯域通過フィルタが、並列共振器２１Ｈと並列共振器２２Ｈが直列に接続され、前記並列共振器２１Ｈと並列共振器２２Ｈとの間の接続端子にシャントキャパシタＣＨ３が接続され、前記並列共振器２２Ｈの他方の端子に直列共振器２３Ｈおよび並列共振器２４Ｈおよび並列共振器２５Ｈが接続され、前記直列共振器２３Ｈおよび前記並列共振器２４Ｈの他方の端子は接地され、前記並列共振器２５Ｈの他方の端子はキャパシタＣＨ４の一方の端子が接続され、前記キャパシタＣＨ４の他方の端子が端子ＴＡに接続され、前記並列共振器２１Ｈの他方の端子が端子ＴＣに接続されることを特徴とする。かつ、低域側帯域通過フィルタ内部の並列共振器１１Ｌ、１２Ｌ、１５Ｌおよび直列共振器１３Ｌの減衰極を生成する共振周波数をそれぞれＦ１１、Ｆ１２、Ｆ１５、Ｆ１３とし、高域側帯域通過フィルタ内部の並列共振器２１Ｈ、２２Ｈ、２５Ｈおよび直列共振器２３Ｈの共振周波数をそれぞれＦ２１、Ｆ２２、Ｆ２５、Ｆ２３とする場合、Ｆ１１，Ｆ１３＞Ｆ１４＞Ｆ１５＞Ｆ１２、および、Ｆ２３，Ｆ２１＞Ｆ２４＞Ｆ２５＞Ｆ２２、および、Ｆ２４＞Ｆ１４なる周波数関係が満足されることを特徴とする分波回路である。Ｆ１３とＦ１１の周波数のどちらが高くとも構わない。また、Ｆ２３とＦ２１の周波数についてもどちらが高くとも構わない。

また、本発明は、上述した帯域通過フィルタ回路および分波回路であって、並列共振器の一部ないし全てを、積層インダクタの自己共振で実現することを特徴とする。

また、本発明は、上述した帯域通過フィルタ回路および分波回路であって、直列共振器を構成するインダクタを、多層配線間を接続するビア（ＶＩＡ）によって実現することを特徴とする。

本発明によれば、小型かつ広帯域な帯域通過フィルタおよび合分波器を実現することができる。また、ＬＴＣＣなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。

本発明の第１の実施形態による帯域通過フィルタのブロック図である。 本発明の第１の実施形態による帯域通過フィルタの回路図である。 本発明の第１の実施形態による帯域通過フィルタの特性図であり、回路シミュレータでの計算結果として得られた特性の一例を示す図である。 本発明の第２の実施形態による合分波器のブロック図である。 本発明の第２の実施形態による合分波器の回路図である。 本発明の第２の実施形態による合分波器の特性図であり、回路シミュレータによる計算結果の一例を示す図である。 本発明の第２の実施形態による合分波器の特性図であり、回路シミュレータによる入力インピーダンス計算結果（０．９〜１．８ＧＨｚ）の一例を示す図である。 本発明の第２の実施形態による合分波器の特性図であり、回路シミュレータによる入力インピーダンス計算結果（２．４〜４．５ＧＨｚ）の一例を示す図である。 本発明の第２の実施形態による合分波器のＬＴＣＣへの実装例を示す図である。 本発明の第２の実施形態による合分波器の特性図であり、電磁界シミュレータによる計算結果の一例を示す図である。

以下、図面を参照して、本発明の実施形態について説明する。
[第１の実施形態]
まず、本発明の第１の実施形態について説明する。
図１は、第１の実施形態による帯域通過フィルタ１００の構成例を示すブロック図である。同図において、帯域通過フィルタ１００は、第１端子ＴＡ、第２端子ＴＢ、並列共振器１１（第１並列共振器）、並列共振器１２（第２並列共振器）、直列共振器１３、並列共振器１４（第４並列共振器）、並列共振器１５（第３並列共振器）、シャントキャパシタＣ１（第１キャパシタ）、直列キャパシタＣ２（第２キャパシタ）から構成される。
第１の実施形態では、第１端子ＴＡを帯域通過フィルタ１００の入力端子とし、第２端子ＴＢを帯域通過フィルタ１００の出力端子とする。ただし、この例に限定されず、第１端子ＴＡを出力端子とし、第２端子ＴＢを入力端子としてもよい。
なお、第１の実施形態では、本発明を帯域通過フィルタとして表現するが、帯域通過フィルタ回路、帯域通過フィルタ装置、フィルタなどとして表現することもできる。

帯域通過フィルタ１００は、入力端子として１つの第１端子ＴＡを有すると共に、出力端子として１つの第２端子ＴＢを有し、第１端子ＴＡから入力された信号のうち、所望の周波数帯域の信号のみを低損失で通過させて第２端子から出力する。並列共振器１１は、第１端子ＴＡと第２端子ＴＢとの間の信号伝送経路上に配置されており、並列共振器１１の第１端部（この例では、並列共振器１１の入力部）は、第１端子ＴＡに接続されている。並列共振器１２は、並列共振器１１と第２端子ＴＢとの間の上記信号伝送経路上に配置され、並列共振器１２の第１端部（この例では、並列共振器１２の入力部）は並列共振器１１の第２端部（この例では、並列共振器１１の出力部）に接続されている。並列共振器１５は、並列共振器１２と第２端子ＴＢとの間の上記信号伝送経路上に配置され、並列共振器１５の第１端部（この例では、並列共振器１５の入力部）は、並列共振器１２の第２端部（この例では、並列共振器１２の出力部）に接続されている。

並列共振器１１と並列共振器１２との間にはシャントキャパシタＣ１の第１電極が接続され、シャントキャパシタＣ１の第２電極は所定の基準電位ノードであるグランドに接続されている。また、直列キャパシタＣ２は、並列共振器１２と第２端子ＴＢとの間の上記信号伝送経路上に配置され、並列共振器１５と直列接続されている。具体的には、直列キャパシタＣ２の第１電極は並列共振器１５の第２端部（この例では、並列共振器１５の出力部）に接続され、直列キャパシタＣ２の第２電極は第２端子ＴＢに接続されている。ただし、並列共振器１５と直列キャパシタＣ２の配置位置は逆であってもよい。この場合、直列キャパシタＣ２の第１電極は並列共振器１２の第２端部（この例では、並列共振器１２の出力部）に接続され、直列キャパシタＣ２の第２電極は並列共振器１５の第１端部（この例では、並列共振器１５の入力部）に接続され、並列共振器１５の第２端部（この例では、並列共振器１５の出力部）は第２端子ＴＢに接続される。

直列共振器１３は、前記第２並列共振器と前記第３並列共振器との間の接続ノードＭＡと、所定の基準電位ノードであるグランドとの間に接続されている。また、並列共振器１４も、前記第２並列共振器と前記第３並列共振器との間の接続ノードＭＡと、所定の基準電位ノードであるグランドとの間に接続されている。即ち、直列共振器１３と並列共振器１４は、接続ノードＭＡとグランドとの間に並列接続されている。

並列共振器１１，１２，１５および直列共振器１３は、通過特性において減衰させたい周波数において共振し、減衰極を生じさせる役割を持つ。直列キャパシタＣ２は、主に低い周波数成分を除去する役割と、並列共振器１５の内部インダクタと直列共振を起こすことにより、インピーダンス整合を取る通過帯域の帯域幅を広げる役割を持つ。並列共振器１４は、主に通過帯域の周波数帯に共振周波数を有するように設定される。シャントキャパシタＣ１は通過帯域のインピーダンス整合としての調整の役割を持ち、通過帯域のフラットネスを調整する役割を持つ。

第１の実施形態では、並列共振器１１の共振周波数をＦ１１とし、並列共振器１２の共振周波数をＦ１２とし、並列共振器１５の共振周波数をＦ１５とし、直列共振器１３の共振周波数をＦ１３とし、並列共振器１４の共振周波数をＦ１４とした場合、前記Ｆ１１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１５は、Ｆ１１，Ｆ１３＞Ｆ１４＞Ｆ１５＞Ｆ１２なる条件を満足する。即ち、共振周波数Ｆ１１，Ｆ１３は、共振周波数Ｆ１４よりも高く、共振周波数Ｆ１４は、共振周波数Ｆ１５よりも高く、共振周波数Ｆ１５は、共振周波数Ｆ１２よりも高い。なお、共振周波数Ｆ１１と共振周波数Ｆ１３の間の大小関係は任意である。即ち、共振周波数Ｆ１１が共振周波数Ｆ１３より高くてもよく、逆に、共振周波数Ｆ１３が共振周波数Ｆ１１より高くてもよい。従って、前記Ｆ１１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１５は、Ｆ１１＞Ｆ１４＞Ｆ１５＞Ｆ１２なる条件と、Ｆ１３＞Ｆ１４＞Ｆ１５＞Ｆ１２なる条件を満足すればよい。

減衰させたい高い周波数帯域の周波数は、並列共振器１１の共振周波数Ｆ１１と直列共振器１３の共振周波数Ｆ１３とにより設定される。また、減衰させたい低い周波数帯域は、並列共振器１５の共振周波数Ｆ１５と、並列共振器１２の共振周波数Ｆ１２により設定される。

図２は、本発明の第１の実施形態による帯域通過フィルタ１００の回路図である。図２の回路例は、各共振器を１つのインダクタおよび１つのキャパシタの等価回路で表現した場合の帯域通過フィルタの設計例を示す。並列共振器１１は、並列接続されたキャパシタＣ１１とインダクタＬ１１とから構成されている。並列共振器１２は、並列接続されたキャパシタＣ１２とインダクタＬ１２とから構成されている。直列共振器１３は、直列接続されたキャパシタＣ１３とインダクタＬ１３とから構成されている。並列共振器１４は、並列接続されたキャパシタＣ１４とインダクタＬ１４とから構成されている。並列共振器１５は、並列接続されたキャパシタＣ１５とインダクタＬ１５とから構成されている。

図２に示す各素子のパラメータは、Ｃ１１=０．１ｐＦ、Ｃ１＝０．７ｐＦ、Ｃ１２＝７ｐＦ、Ｃ１３＝２ｐＦ、Ｃ１４＝０．４ｐＦ、Ｃ１５＝０．６ｐＦ、Ｃ２＝１．８ｐＦ、Ｌ１１＝４．５ｎＨ、Ｌ１２＝７．５ｎＨ、Ｌ１３＝０．６ｎＨ、Ｌ１４＝５．５ｎＨ、Ｌ１５＝５．７ｎＨである。ただし、この例に限定されず、上述の条件を満足することを限度に、各素子のパラメータは任意に設定し得る。

図３は、本発明の第１の実施形態による帯域通過フィルタ１００の特性図であり、回路シミュレータでの計算結果として得られた特性の一例を示す図である。図４から理解されるように、帯域通過フィルタ１００の通過帯域は、０．９ＧＨｚから１．８ＧＨｚの区間において、帯域幅９００ＭＨｚが得られており、比帯域で６６％と広帯域な通過特性を有する帯域通過フィルタが実現されている。
従って、第１の実施形態による帯域通過フィルタ１００によれば、小型かつ広帯域な帯域通過フィルタを実現することができる。また、ＬＴＣＣなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。

[第２の実施形態]
次に、本発明の第２の実施形態について説明する。
第２の実施形態では、上述の第１の実施形態の帯域通過フィルタ１００のトポロジを利用した高域側帯域通過フィルタと低域側帯域通過フィルタを備えた合分波器を実現する。
第２の実施形態では、第１実施形態の帯域通過フィルタ１００を合分波器の高域側帯域通過フィルタとして利用する場合、次に詳細に説明するように、第１端子ＴＡと、帯域通過フィルタ１００の直列キャパシタＣ２の端子とを接続する。本発明の第２の実施形態による合分波器では、組み合わせる低域側および高域側帯域通過フィルタの帯域外特性を利用して各通過帯域における共通ポートの入力インピーダンスの虚部を打消し合うように設計することにより、整合回路を排除しつつ、広帯域での整合を可能にしている。
なお、第２の実施形態では、本発明を合分波器として表現するが、合分波回路、合分波装置、分波器、分波回路、分波装置、合波器、合波回路、合波装置、フィルタ、フィルタ回路、フィルタ装置等として表現することもできる。

図４は、本発明の第２の実施形態による合分波器３００の構成を示すブロック図である。合分波器３００は、第１端子ＴＡ、第２端子ＴＢ、第３端子ＴＣ、低域側帯域通過フィルタ３００Ｌ、高域側帯域通過フィルタ３００Ｈから構成されている。
第２の実施形態では、第１端子ＴＡを合分波器３００の入力端子とし、第２端子ＴＢおよび第３端子ＴＣを合分波器３００の出力端子とする。この場合、合分波器３００は、分波器として機能する。合分波器３００を合波器として機能させる場合は、第１端子ＴＡを出力端子とし、第２端子ＴＢおよび第３端子ＴＣを入力端子とすればよい。

低域側帯域通過フィルタ３００Ｌは、図１に示した第１の実施形態による帯域通過フィルタ１００と、入出力に関して同じ回路トポロジを有している。即ち、低域側帯域通過フィルタ３００Ｌは、入力端子ＴＡと出力端子ＴＢとの間の回路構成要素の接続関係が第１の実施形態による帯域通過フィルタ１００と同じであり、低域側帯域通過フィルタ３００Ｌの構成要素である並列共振器１１Ｌ、並列共振器１２Ｌ、並列共振器１４Ｌ、並列共振器１５Ｌ、直列共振器１３Ｌは、それぞれ、図１に示す帯域通過フィルタ１００の並列共振器１１、並列共振器１２、並列共振器１４、並列共振器１５、直列共振器１３に対応した要素である。ただし、回路定数は異なる。低域側帯域通過フィルタ３００Ｌは、第１端子ＴＡから入力された信号のうち、所望の低域側の周波数帯域の信号のみを低損失で通過させ、第２端子ＴＢから出力する。

これに対し、高域側帯域通過フィルタ３００Ｈは、図１に示した第１の実施形態による帯域通過フィルタ１００のトポロジを入出力に関して左右反転させた逆の回路トポロジを有している。具体的には、高域側帯域通過フィルタ３００Ｈは、並列共振器２１Ｈ、並列共振器２２Ｈ、直列共振器２３Ｈ、並列共振器２４Ｈ、並列共振器２５Ｈ、シャントキャパシタＣＨ３、直列キャパシタＣＨ４から構成される。

並列共振器２１Ｈは、第１端子ＴＡと第３端子ＴＣとの間の信号伝送経路上に配置されており、並列共振器２１Ｈの第２端部（この例では、並列共振器２１Ｈの出力部）は、第３端子ＴＣに接続されている。並列共振器２２Ｈは、並列共振器２１Ｈと第１端子ＴＡとの間の上記信号伝送経路上に配置され、並列共振器２２Ｈの第２端部（この例では、並列共振器２２Ｈの出力部）は並列共振器２１Ｈの第１端部（この例では、並列共振器２１Ｈの入力部）に接続されている。並列共振器２５Ｈは、並列共振器２２Ｈと第１端子ＴＡとの間の上記信号伝送経路上に配置され、並列共振器２５Ｈの第２端部（この例では、並列共振器２５Ｈの出力部）は、並列共振器２２Ｈの第１端部（この例では、並列共振器２２Ｈの入力部）に接続されている。

並列共振器２１Ｈと並列共振器２２Ｈとの間には、シャントキャパシタＣＨ３の第１電極が接続され、シャントキャパシタＣＨ３の第２電極は所定の基準電位ノードであるグランドに接続されている。また、直列キャパシタＣＨ４は、並列共振器２２Ｈと第１端子ＴＡとの間の上記信号伝送経路上に配置され、並列共振器２５Ｈと直列接続されている。具体的には、直列キャパシタＣＨ４の第１電極は並列共振器２５Ｈの第１端部（この例では、並列共振器２５Ｈの入力部）に接続され、直列キャパシタＣＨ４の第２電極は第１端子ＴＡに接続されている。ただし、並列共振器２５Ｈと直列キャパシタＣＨ４の配置位置は逆であってもよい。この場合、並列共振器２５Ｈの第１端部（この例では、並列共振器２５Ｈの入力部）は第１端子ＴＡに接続され、並列共振器２５Ｈの第２端部（この例では、並列共振器２５Ｈの出力部）には直列キャパシタＣＨ４の第２電極が接続され、直列キャパシタＣＨ４の第１電極は並列共振器２２Ｈの第１端部（この例では、並列共振器２２Ｈの入力部）に接続される。

直列共振器２３Ｈは、並列共振器２２Ｈと並列共振器２５Ｈとの間の接続ノードＭＢと、所定の基準電位ノードであるグランドとの間に接続されている。また、並列共振器２４Ｈも、並列共振器２２Ｈと並列共振器２５Ｈとの間の接続ノードＭＢと、所定の基準電位ノードであるグランドとの間に接続されている。即ち、直列共振器２３Ｈと並列共振器２４Ｈは、接続ノードＭＢとグランドとの間に並列接続されている。

並列共振器２１Ｈ，２２Ｈ，２５Ｈおよび直列共振器２３Ｈは、通過特性において減衰させたい周波数において共振し、減衰極を生じさせる役割を持つ。直列キャパシタＣＨ４は、主に低い周波数成分を除去する役割と、並列共振器２５Ｈの内部インダクタと直列共振を起こすことにより、インピーダンス整合を取る通過帯域の帯域幅を広げる役割を持つ。並列共振器２４Ｈは、主に通過帯域の周波数帯に共振周波数を有するように設定される。シャントキャパシタＣＨ３は通過帯域のインピーダンス整合としての調整の役割を持ち、通過帯域のフラットネスを調整する役割を持つ。

第２の実施形態では、低域側帯域通過フィルタ３００Ｌの各共振器の共振周波数の条件は、第１の実施形態と同様である。即ち、並列共振器１１Ｌの共振周波数をＦ１１Ｌとし、並列共振器１２Ｌの共振周波数をＦ１２Ｌとし、並列共振器１５Ｌの共振周波数をＦ１５Ｌとし、直列共振器１３Ｌの共振周波数をＦ１３Ｌとし、並列共振器１４Ｌの共振周波数をＦ１４Ｌとした場合、前記Ｆ１１Ｌ，Ｆ１２Ｌ，Ｆ１３Ｌ，Ｆ１４Ｌ，Ｆ１５Ｌは、Ｆ１１Ｌ，Ｆ１３Ｌ＞Ｆ１４Ｌ＞Ｆ１５Ｌ＞Ｆ１２Ｌなる条件を満足する。即ち、共振周波数Ｆ１１Ｌ，Ｆ１３Ｌは、共振周波数Ｆ１４Ｌよりも高く、共振周波数Ｆ１４Ｌは、共振周波数Ｆ１５Ｌよりも高く、共振周波数Ｆ１５Ｌは、共振周波数Ｆ１２Ｌよりも高い。なお、共振周波数Ｆ１１Ｌと共振周波数Ｆ１３Ｌとの間の大小関係は任意である。即ち、共振周波数Ｆ１１Ｌが共振周波数Ｆ１３Ｌより高くてもよく、逆に、共振周波数Ｆ１３Ｌが共振周波数Ｆ１１Ｌより高くてもよい。

また、第２の実施形態では、並列共振器２１Ｈの共振周波数をＦ２１Ｈとし、並列共振器２２Ｈの共振周波数をＦ２２Ｈとし、並列共振器２５Ｈの共振周波数をＦ２５Ｈとし、直列共振器２３Ｈの共振周波数をＦ２３Ｈとし、並列共振器２４Ｈの共振周波数をＦ２４Ｈとした場合、前記Ｆ２１Ｈ，Ｆ２２Ｈ，Ｆ２３Ｈ，Ｆ２４Ｈ，Ｆ２５Ｈは、Ｆ２３Ｈ，Ｆ２１Ｈ＞Ｆ２４Ｈ＞Ｆ２５Ｈ＞Ｆ２２Ｈなる条件を満足する。即ち、共振周波数Ｆ２１Ｈ，Ｆ２３Ｈは、共振周波数Ｆ２４Ｈよりも高く、共振周波数Ｆ２４Ｈは、共振周波数Ｆ２５Ｈよりも高く、共振周波数Ｆ２５Ｈは、共振周波数Ｆ２２Ｈよりも高い。また、低域側帯域通過フィルタ３００Ｌの通過帯域の周波数は、ほぼ共振周波数Ｆ１４Ｈと等しく、高域側帯域通過フィルタ３００Ｈの通過帯域の周波数は、ほぼ共振周波数Ｆ２４Ｈに等しい。また、共振周波数Ｆ２４Ｈは共振周波数Ｆ１４Ｈよりも高い（即ち、Ｆ２４Ｈ＞Ｆ１４Ｈ）。なお、共振周波数Ｆ２１Ｈと共振周波数Ｆ２３Ｈとの間の大小関係は任意である。即ち、共振周波数Ｆ２１Ｈが共振周波数Ｆ２３Ｈより高くてもよく、逆に、共振周波数Ｆ２３Ｈが共振周波数Ｆ２１Ｈより高くてもよい。

減衰させたい高い周波数帯域の周波数は、並列共振器２１Ｈの共振周波数Ｆ２１Ｈと直列共振器２３Ｈの共振周波数Ｆ２３Ｈとにより設定される。また、減衰させたい低い周波数帯域は、並列共振器２５Ｈの共振周波数Ｆ２５Ｈと、並列共振器２２Ｈの共振周波数Ｆ２２Ｈにより設定される。

図５は、本発明の第２の実施形態による合分波器３００の回路図である。図５の回路例は、各共振器を１つのインダクタおよび１つのキャパシタの等価回路で表現した場合の合分波器の設計例を示す。並列共振器１１Ｌは、並列接続されたキャパシタＣＬ１１とインダクタＬＬ１１とから構成されている。並列共振器１２Ｌは、並列接続されたキャパシタＣＬ１２とインダクタＬＬ１２とから構成されている。直列共振器１３Ｌは、直列接続されたキャパシタＣＬ１３とインダクタＬＬ１３とから構成されている。並列共振器１４Ｌは、並列接続されたキャパシタＣＬ１４とインダクタＬＬ１４とから構成されている。並列共振器１５Ｌは、並列接続されたキャパシタＣＬ１５とインダクタＬＬ１５とから構成されている。また、並列共振器２１Ｈは、並列接続されたキャパシタＣＨ２１とインダクタＬＨ２１とから構成されている。並列共振器２２Ｈは、並列接続されたキャパシタＣＨ２２とインダクタＬＨ２２とから構成されている。直列共振器２３Ｈは、直列接続されたキャパシタＣＨ２３とインダクタＬＨ２３とから構成されている。並列共振器２４Ｈは、並列接続されたキャパシタＣＨ２４とインダクタＬＨ２４とから構成されている。並列共振器２５Ｈは、並列接続されたキャパシタＣＨ２５とインダクタＬＨ２５とから構成されている。

図５に示す低域側帯域通過フィルタ３００Ｌの各素子のパラメータは、ＣＬ１１=０．１５ｐＦ、ＣＬ１＝０．７ｐＦ、ＣＬ１２＝７ｐＦ、ＣＬ１３＝２ｐＦ、ＣＬ１４＝０．４ｐＦ、ＣＬ１５＝０．６ｐＦ、ＣＬ２＝１．８ｐＦ、ＬＬ１１＝６ｎＨ、ＬＬ１２＝７．５ｎＨ、ＬＬ１３＝０．６ｎＨ、ＬＬ１４＝５．５ｎＨ、ＬＬ１５＝５．７ｎＨである。また、高域側帯域通過フィルタ３００Ｈの各素子のパラメータは、例えば、ＣＨ４=０．７５ｐＦ、ＣＨ２５＝０．３ｐＦ、ＣＨ２３＝０．４ｐＦ、ＣＨ２４＝０．７ｐＦ、ＣＨ２２＝３ｐＦ、ＣＨ３＝０．１ｐＦ、ＣＨ２１＝０．０５ｐＦ、ＬＨ２５＝１．７ｎＨ、ＬＨ２３＝１．８ｎＨ、ＬＨ２４＝０．３ｎＨ、ＬＨ２２＝３ｎＨ、ＬＨ２１＝１．５ｎＨである。ただし、この例に限定されず、上述の条件を満足することを限度に、各素子のパラメータは任意に設定し得る。

図６は、本発明の第２の実施形態による合分波器３００の特性図であり、回路シミュレータでの計算結果として得られた特性の一例を示す図である。図６から理解されるように、第１端子ＴＡから第２端子ＴＢへの通過帯域は０．９ＧＨｚから１．８ＧＨｚまでの区間において、帯域幅９００ＭＨｚ、比帯域で６６．６％と広帯域な特性を実現できている。また、第１端子ＴＡから第３端子ＴＣへの通過帯域は、２．４ＧＨｚから４．５ＧＨｚまでの区間において、帯域幅２．１ＧＨｚ、比帯域約６０．８％を実現している。
従って、第２の実施形態による合分波器３００によれば、小型かつ広帯域な合分波器を実現することができる。また、ＬＴＣＣなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。

図７、図８に、図５に示す合分波器（３００）を構成する高域側帯域通過フィルタ（３００Ｈ）、低域側帯域通過フィルタ（３００Ｌ）、分波回路の入力側インピーダンスを示す。図７は、本発明の第２の実施形態による合分波器３００の特性図であり、回路シミュレータによる入力インピーダンス計算結果（０．９〜１．８ＧＨｚ）の一例を示す図である。また、図８は、本発明の第２の実施形態による合分波器３００の特性図であり、回路シミュレータによる入力インピーダンス計算結果（２．４〜４．５ＧＨｚ）の一例を示す図である。

低域側および高域側帯域通過フィルタ３００Ｈの帯域外特性の虚部を考慮して、各通過帯域における共通ポートの入力インピーダンスの虚部を打消し合うように設計することで，整合回路を排除しつつ，広帯域での整合を実現した。
例えば、図７において、高域側帯域通過フィルタ３００Ｈの０．９〜１．８ＧＨｚ帯域の入力インピーダンスは、スミスチャートにおいて下半円右側の領域に位置している。一方、低域側帯域通過フィルタ３００Ｌの０．９〜１．８ＧＨｚ帯域の入力インピーダンスは、スミスチャートにおいて上半円中心から左側の領域に位置している。これら高域および低域側帯域通過フィルタを接続して合分波器３００を構成した場合の入力インピーダンスは、図７（ｃ）に示すものとなる。この場合、虚数部は、お互いに打ち消しあい、スミスチャート上で中心部分に位置している。図８に示す２．４〜４．５ＧＨｚ帯域の入力インピーダンスの計算結果も同様である。

上述した第１の実施形態による帯域通過フィルタ１００および第２の実施形態による合分波器３００は、ＬＴＣＣの多層配線を用いた積層インダクタや積層キャパシタを用いることに適している。積層インダクタや積層キャパシタは、それぞれ寄生容量や寄生インダクタンスを持つため、ある周波数において自己共振を行う。上述の実施形態では、この自己共振を共振器に積極的に活用することにより、帯域通過フィルタおよび合分波器の回路の更なる小型化を実現する。

図９は、本発明の第２の実施形態による合分波器３００のＬＴＣＣへの実装例を示す図である。図９では、上下にグランド用導体を設け、かつ、基板内部に配線数８層メタル層を持つＬＴＣＣにおいて本発明の分波回路の例（回路は図５）を電磁界シミュレータにより設計した例を示している。この例に示す回路構成の中で、４個のコンデンサ（例えば、ＣＨ２５，ＣＨ２２，ＣＬ１，ＣＬ１４）と２個のインダクタ（例えば、ＬＨ２３，ＬＬ１３）は、３次元構造により発生する寄生成分を利用して形成することで小型化を達成している。

また、この例では、例えば、４個のコンデンサ（例えば、ＣＨ２５，ＣＨ２２，ＣＬ１，ＣＬ１４）は、ＭＩＭキャパシタを用いるのではなく、図９（ｃ）に示すように、多層インダクタの多層配線間の寄生容量を用いている。また、２個のインダクタ（例えば、ＬＨ２３，ＬＬ１３）も図９（ｃ）に示すように、下部グラウンド面に向かって多層配線を接続したビア（ＶＩＡ）を用いている。このビアは小さなインダクタンス値を有しており、このビアを用いることにより、非常に小さな面積でインダクタンスを実現できる。図９の例に示す分波回路の寸法は５．０×３．０×０．５５２ｍｍ^３と小型である。

図１０は、本発明の第２の実施形態による合分波器３００の特性図であり、電磁界シミュレータによる計算結果の一例を示す図である。図１０に示すように、電磁界設計の結果もほぼ回路シミュレータでの予測値と一致している。

また、本発明の帯域通過フィルタ１００においては、並列共振器１５とキャパシタＣ２の配置を入れ替えた構成でも上述の例と同等の特性を得ることが出来る。本発明の合分波器３００についても同様である。即ち、合分波器３００においては、並列共振器１５ＬとキャパシタＣＬ２の配置を入れ替えた構成、または、並列共振器２５ＨとキャパシタＣＨ４の配置を入れ替えた構成でも同等の特性を得ることが出来る。この場合、直列容量であるキャパシタＣ２，ＣＬ２，ＣＨ４と並列共振器１５，１５Ｌ，２５Ｈの内部のインダクタが直列共振回路として作用するが、これは、そのキャパシタとインダクタの配置順番を入れ替えたとしても等価なインピーダンスとなるためである。

上述のように、帯域通過フィルタ１００は、多層配線を有する誘電体基板上に形成され、並列共振器１１，１１Ｌ，２１Ｈ、並列共振器１２，１２Ｌ，２２Ｈ、並列共振器１４，１４Ｌ，２４Ｈ、並列共振器１５，１５Ｌ，２５Ｈのうちの一部または全ては、前記誘電体基板の積層インダクタの自己共振を利用して実現される。
また、上記帯域通過フィルタ１００において、直列共振器１３，１３Ｌ，２３Ｈは、例えば、上記誘電体基板の多層配線間を接続するビア（ＶＩＡ）によって形成される寄生インダクタを利用して実現される。

以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で任意の変形や修正等が可能である。

１００…帯域通過フィルタ、１１，１２，１４，１５，１１Ｌ，１２Ｌ，１４Ｌ，１５Ｌ，２１Ｈ，２２Ｈ，２４Ｈ，２５Ｈ…並列共振器、１３，１３Ｌ，２３Ｈ…直列共振器、Ｃ１，ＣＬ１，ＣＨ３…シャントキャパシタ、Ｃ２，ＣＬ２，ＣＨ４…直列キャパシタ、３００…合分波器、３００Ｌ…低域側帯域通過フィルタ、３００Ｈ…高域側帯域通過フィルタ。

Claims (5)

1. 第１端子と第２端子との間の信号伝送経路上に配置された第１並列共振器と、
   前記第１並列共振器と前記第２端子との間の前記信号伝送経路上に配置された第２並列共振器と、
   前記第２並列共振器と前記第２端子との間の前記信号伝送経路上に配置された第３並列共振器と、
   前記第１並列共振器と前記第２並列共振器との間に第１電極が接続され、所定の基準電位ノードに第２電極が接続された第１キャパシタと、
   前記第２並列共振器と前記第２端子との間の前記信号伝送経路上に配置され、前記第３並列共振器と直列接続された第２キャパシタと、
   前記第２並列共振器と前記第３並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された直列共振器と、
   前記第２並列共振器と前記第３並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された第４並列共振器と、
   を備え、
   前記第１並列共振器の共振周波数をＦ１１とし、前記第２並列共振器の共振周波数をＦ１２とし、前記第３並列共振器の共振周波数をＦ１５とし、前記直列共振器の共振周波数をＦ１３とし、前記第４並列共振器の共振周波数をＦ１４とした場合、
   前記Ｆ１１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１５は、
   Ｆ１１，Ｆ１３＞Ｆ１４＞Ｆ１５＞Ｆ１２なる条件を満足する、帯域通過フィルタ。
2. 請求項１に記載の帯域通過フィルタであって、
   当該帯域通過フィルタは、多層配線を有する誘電体基板上に形成され、
   前記第１並列共振器、前記第２並列共振器、前記第３並列共振器、前記第４並列共振器のうちの一部または全ては、前記誘電体基板の積層インダクタの自己共振を利用して実現されたことを特徴とする帯域通過フィルタ。
3. 請求項１または２に記載の帯域通過フィルタであって、
   当該帯域通過フィルタは、多層配線を有する誘電体基板上に形成され、
   前記直列共振器は、前記誘電体基板の多層配線間を接続するビアによって形成される寄生インダクタを利用して実現されたことを特徴とする帯域通過フィルタ。
4. 請求項１から３の何れか１項に記載の帯域通過フィルタであって、
   前記第２キャパシタは、前記第３並列共振器と前記第２端子との間、または、前記第２並列共振器と前記第３並列共振器との間に配置されたことを特徴とする帯域通過フィルタ。
5. 入出力に関して前記請求項１から４の何れか１項に記載の帯域通過フィルタと同一のトポロジを有する低域側帯域通過フィルタと、
   入出力に関して前記請求項１から４の何れか１項に記載の帯域通過フィルタと逆のトポロジを有する高域側帯域通過フィルタと、
   を備えた合分波器。

Images