JP2003115736A

JP2003115736A - ３分波・合波器

Info

Publication number: JP2003115736A
Application number: JP2001310387A
Authority: JP
Inventors: Koji Nosaka; 浩司野阪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-10-05
Filing date: 2001-10-05
Publication date: 2003-04-18

Abstract

(57)【要約】【課題】第１の周波数とそれより高い第２の周波数と
それより高い第３の周波数との３つの周波数信号を分波
または合波するための一体化された３分波・合波器を提
供する。【解決手段】第１の周波数を通過域としかつ第２およ
び第３の周波数を減衰域とする第１のＬＣフィルタ２２
と、第２の周波数を通過域としかつ第１および第３の周
波数を減衰域とする第２のＬＣフィルタ２３と、第３の
周波数を通過域としかつ第１および第２の周波数を減衰
域とする第３のＬＣフィルタ２４とが一体化された部品
として構成される。第１ないし第３のＬＣフィルタ２２
〜２４の各々の入出力ポートのいずれか一方が共通入出
力ポート２５として束ねられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、３つの周波数信
号を分波または合波するための３分波・合波器に関する
もので、特に、一体化された部品としての形態をなす３
分波・合波器に関するものである。

【０００２】

【従来の技術】携帯電話などの移動体通信機器の分野に
おいて、たとえば、ＡＭＰＳ（ＡｄｖａｎｃｅｄＭｏ
ｂｉｌｅＰｈｏｎｅＳｅｒｖｉｃｅ／８５９±３５
ＭＨｚ）信号、ＧＰＳ（ＧｌｏｂａｌＰｏｓｉｔｉｏ
ｎｉｎｇＳｙｓｔｅｍ／１５７５．５±３．０ＭＨ
ｚ）信号、ＰＣＳ（ＰｅｒｓｏｎａｌＣｏｍｍｕｎｉ
ｃａｔｉｏｎＳｅｒｖｉｃｅ／１９２０±７０ＭＨ
ｚ）信号等の周波数信号が取り扱われている。

【０００３】たとえば、上述のＡＭＰＳ信号、ＧＰＳ信
号およびＰＣＳ信号というような３つの周波数信号を１
つの通信機器において取り扱う場合、これら３つの周波
数信号を分波または合波するための分波・合波器を用い
るようにすれば、この分波・合波器以降または以前の回
路を共通にすることが可能となり、これによって、通信
機器の小型化およびコストダウンを図ることができる。

【０００４】従来、上述のような分波・合波器として
は、２つの周波数信号を分波または合波し得るもの、す
なわち２分波・合波器が提案されている。このような２
分波・合波器を用いて、３つの周波数信号を分波または
合波するには、図１３または図１４に示すような構成が
採用されることになる。

【０００５】第１、第２および第３の周波数信号におい
て、第１の周波数が最も低く、第２の周波数が第１の周
波数より高く、第３の周波数が第２の周波数より高いと
して、以下の説明を行なう。

【０００６】図１３に示した構成では、２つの２分波・
合波器、すなわち、第１の２分波・合波器１および第２
の２分波・合波器２が用いられる。

【０００７】第１の２分波・合波器１は、第１の周波数
を通過域としかつ第２および第３の周波数を減衰域とす
るローパスフィルタ３と、第２および第３の周波数を通
過域としかつ第１の周波数を減衰域とするハイパスフィ
ルタ４とによって構成されている。

【０００８】第２の２分波・合波器２は、第２の周波数
を通過域としかつ第３の周波数を減衰域とするローパス
フィルタ５と、第３の周波数を通過域としかつ第２の周
波数を減衰域とするハイパスフィルタ６とによって構成
されている。

【０００９】第１の２分波・合波器１に備えるローパス
フィルタ３およびハイパスフィルタ４の各々の入出力ポ
ートのいずれか一方が共通入出力ポート７として束ねら
れる。

【００１０】第１の２分波・合波器１に備えるローパス
フィルタ３の他方の入出力ポート８は、分波または合波
されるべき第１の周波数信号を入出力するために用いら
れる。

【００１１】第１の２分波・合波器１に備えるハイパス
フィルタ４の他方の入出力ポートは、第２の２分波・合
波器２に備えるローパスフィルタ５およびハイパスフィ
ルタ６の各々の入出力ポートのいずれか一方が束ねられ
た共通入出力ポートと接続される。

【００１２】第２の２分波・合波器２に備えるローパス
フィルタ５の他方の入出力ポート９は、分波または合波
されるべき第２の周波数信号を入出力するために用いら
れる。

【００１３】また、第２の２分波・合波器２に備えるハ
イパスフィルタ６の他方の入出力ポート１０は、分波ま
たは合波されるべき第３の周波数信号を入出力するため
に用いられる。

【００１４】他方、図１４に示した構成では、２つの２
分波・合波器、すなわち第１の２分波・合波器１１およ
び第２の２分波・合波器１２が用いられる。

【００１５】第１の２分波・合波器１１は、第１および
第２の周波数を通過域としかつ第３の周波数を減衰域と
するローパスフィルタ１３と、第３の周波数を通過域と
しかつ第１および第２の周波数を減衰域とするハイパス
フィルタ１４とによって構成される。

【００１６】第２の２分波・合波器１２は、第１の周波
数を通過域としかつ第２の周波数を減衰域とするローパ
スフィルタ１５と、第２の周波数を通過域としかつ第１
の周波数を減衰域とするハイパスフィルタ１６とによっ
て構成される。

【００１７】第１の２分波・合波器１１に備えるローパ
スフィルタ１３およびハイパスフィルタ１４の各々の入
出力ポートのいずれか一方は、共通入出力ポート１７と
して束ねられる。

【００１８】第１の２分波・合波器１１に備えるローパ
スフィルタ１３の他方の入出力ポートは、第２の２分波
・合波器１２に備えるローパスフィルタ１５およびハイ
パスフィルタ１６の各々の入出力ポートのいずれか一方
が束ねられた共通入出力ポートに接続される。

【００１９】第１の２分波・合波器１１に備えるハイパ
スフィルタ１４の他方の入出力ポート１８は、分波また
は合波されるべき第３の周波数信号を入出力するために
用いられる。

【００２０】第２の２分波・合波器１２に備えるローパ
スフィルタ１５の他方の入出力ポート１９は、分波また
は合波されるべき第１の周波数信号を入出力するために
用いられる。

【００２１】第２の２分波・合波器１２に備えるハイパ
スフィルタ１６の他方の入出力ポート２０は、分波また
は合波されるべき第２の周波数信号を入出力するために
用いられる。

【００２２】

【発明が解決しようとする課題】上述のような図１３お
よび図１４に示した各構成のいずれによっても、３つの
周波数信号を分波または合波することができる。

【００２３】しかしながら、いずれの構成においても、
２つの２分波・合波器１および２または１１および１２
を用い、かつ、これらを接続する必要がある。

【００２４】そのため、特定の周波数信号については、
２つのフィルタを通過させる必要があり、その結果、挿
入損失の増大を招いてしまう。また、部品点数が比較的
多くなり、さらなる小型化に対して支障を来たし、その
ため、より一層の部品点数の削減およびより一層の小型
化が望まれるところである。

【００２５】そこで、この発明の目的は、上述したよう
な問題を解決し、あるいは上述したような要望を満たし
得る、３分波・合波器を提供しようとすることである。

【００２６】

【課題を解決するための手段】この発明によれば、上述
したような技術的課題を解決するため、第１の周波数と
第１の周波数より高い第２の周波数と第２の周波数より
高い第３の周波数との３つの周波数信号を分波または合
波するための３分波・合波器が提供される。

【００２７】この３分波・合波器においては、第１の周
波数を通過域としかつ第２および第３の周波数を減衰域
とする第１のＬＣフィルタと、第２の周波数を通過域と
しかつ第１および第３の周波数を減衰域とする第２のＬ
Ｃフィルタと、第３の周波数を通過域としかつ第１およ
び第２の周波数を減衰域とする第３のＬＣフィルタとが
一体化された部品として構成される。

【００２８】そして、第１、第２および第３のＬＣフィ
ルタの各々の入出力ポートのいずれか一方が共通入出力
ポートとして束ねられている。

【００２９】この発明において、好ましくは、第１のＬ
Ｃフィルタはローパスフィルタによって構成され、第２
のＬＣフィルタはバンドパスフィルタによって構成さ
れ、第３のＬＣフィルタはハイパスフィルタによって構
成される。

【００３０】また、この発明に係る３分波・合波器は、
積層型のチップ部品の形態とされることが好ましい。こ
の場合、この発明に係る３分波・合波器は、積層された
複数の誘電体層をもって構成され、かつ誘電体層の延び
る方向に延びる２つの相対向する主面および誘電体層の
積層方向に延びる４つの端面を有する、チップ状の積層
体を備え、第１、第２および第３のＬＣフィルタの各々
に備えるインダクタおよびコンデンサは、それぞれ、積
層体の内部に形成されるインダクタ導体パターンおよび
コンデンサ導体パターンによって与えられる。

【００３１】上述の好ましい実施態様において、共通入
出力ポートならびに第１、第２および第３のＬＣフィル
タの各々の共通入出力ポートではない非共通入出力ポー
トの４つの入出力ポートが、積層体の４つの端面に分け
て配置されることがより好ましい。

【００３２】さらに好ましくは、４つの入出力ポートの
隣り合うものの各間に、グラウンド端子がそれぞれ配置
される。

【００３３】

【発明の実施の形態】図１は、この発明の一実施形態に
よる３分波・合波器２１のブロック図である。図２は、
図１に示した３分波・合波器２１の回路図である。

【００３４】３分波・合波器２１は、第１の周波数と第
１の周波数より高い第２の周波数と第２の周波数より高
い第３の周波数との３つの周波数信号を分波または合波
するためのものである。

【００３５】３分波・合波器２１は、図１に示すよう
に、第１のＬＣフィルタ２２と第２のＬＣフィルタ２３
と第３のＬＣフィルタ２４とを備えている。これら第１
ないし第３のＬＣフィルタ２２ないし２４は、図３ない
し図６を参照して後述する説明から明らかになるよう
に、一体化された部品として構成される。

【００３６】第１ないし第３のＬＣフィルタ２２ないし
２４の各々の入出力ポートのいずれか一方は、共通入出
力ポート２５として束ねられている。また、第１ないし
第３のＬＣフィルタ２２の各々の共通入出力ポート２５
ではない他方の非共通入出力ポート２６、２７および２
８は、それぞれ、分波または合波されるべき第１、第２
および第３の周波数を入出力するために用いられる。

【００３７】図２において、図１に示した要素に相当す
る要素には同様の参照符号が付されている。

【００３８】図２に示すように、第１のＬＣフィルタ２
２は、インダクタＬＬ１およびＬＬ２ならびにコンデン
サＣＬ１、ＣＬ２およびＣＬ３を備えるローパスフィル
タによって構成される。これによって、第１のＬＣフィ
ルタ２２は、第１の周波数を通過域としかつ第２および
第３の周波数を減衰域とするように設定される。

【００３９】第２のＬＣフィルタ２３は、インダクタＬ
Ｂ１およびＬＢ２ならびにコンデンサＣＢ１、ＣＢ２お
よびＣＢ３を備えるバンドパスフィルタによって構成さ
れる。これによって、第２のＬＣフィルタ２３は、第２
の周波数を通過域としかつ第１および第３の周波数を減
衰域とするように設定される。

【００４０】第３のＬＣフィルタ２４は、インダクタＬ
Ｈ１ならびにコンデンサＣＨ１、ＣＨ２およびＣＨ３を
備えるハイパスフィルタによって構成される。これによ
って、第３のＬＣフィルタは、第３の周波数を通過域と
しかつ第１および第２の周波数を減衰域とするように設
定される。

【００４１】このような３分波・合波器２１は、積層さ
れた複数の誘電体層をもって構成されるチップ状の積層
体を備えている。図３ないし図６には、積層体２９を構
成する誘電体層３０のうちの典型的なものが平面図で図
示されている。図３ないし図６において、通し番号をも
って、（１）〜（１９）が表示されているが、これら
（１）〜（１９）の数字は積層順序を示している。

【００４２】積層体２９は、誘電体層３０の延びる方向
に延びる２つの相対向する主面３１および３２（図３
（１）および図６（１９）参照）ならびに誘電体層３０
の積層方向に延びる４つの端面３３、３４、３５および
３６を有している。

【００４３】積層体２９の外表面上に形成される端子電
極として、前述した共通入出力ポート２５が端面３３上
に形成され、非共通入出力ポート２６が端面３４上に形
成され、非共通入出力ポート２７が端面３５上に形成さ
れ、非共通入出力ポート２８が端面３６上に形成されて
いる。

【００４４】また、これら４つの入出力ポート２５〜２
８の隣り合うものの各間に、グラウンド端子３７がそれ
ぞれ配置されている。この実施形態では、入出力ポート
２５を挟むように、端面３３上に２つのグラウンド端子
３７が形成され、また、入出力ポート２６を挟むよう
に、端面３４上に、２つのグラウンド端子３７が形成さ
れている。

【００４５】積層体２９の主面３１上には、図３（１）
に示すように、方向マーク３８が形成される。この方向
マーク３８は、３分波・合波器２１の外観からの方向決
めを可能とするためのものである。

【００４６】図３（２）に示した誘電体層３０上には、
インダクタ導体パターン３９およびコンデンサ導体パタ
ーン４０が形成される。

【００４７】インダクタ導体パターン３９は、２つのグ
ラウンド端子３７間を連結するように電気的に接続され
る。インダクタ導体パターン３９は、図３（２）〜
（５）、図４（６）〜（１０）ならびに図５（１１）〜
（１３）にそれぞれ示された誘電体層３０を貫通するよ
うに延びるビアホール導体４１とともに、図２に示した
インダクタＬＢ２を構成する。

【００４８】コンデンサ導体パターン４０は、図２に示
したコンデンサＣＨ１の一方電極を与えるもので、共通
入出力ポート２５に電気的に接続される。

【００４９】図３（３）に示した誘電体層３０上には、
コンデンサ導体パターン４２が形成され、図３（４）に
示した誘電体層３０上には、コンデンサ導体パターン４
３が形成され、図３（５）に示した誘電体層３０上に
は、コンデンサ導体パターン４４が形成され、図４
（６）に示した誘電体層３０上には、コンデンサ導体パ
ターン４５が形成される。これらのうち、コンデンサ導
体パターン４３は、非共通入出力ポート２８に電気的に
接続される。

【００５０】また、図３（３）および（４）に示した各
誘電体層３０を貫通するようにビアホール導体４６が設
けられる。ビアホール導体４６は、コンデンサ導体パタ
ーン４２および４４を互いに電気的に接続する。

【００５１】図２に示したコンデンサＣＨ３は、コンデ
ンサ導体パターン４３とコンデンサ導体パターン４２お
よび４４の各々との対向によって与えられる。

【００５２】また、図２に示したコンデンサＣＨ２は、
コンデンサ導体パターン４４とコンデンサ導体パターン
４５との対向によって与えられる。

【００５３】図４（６）〜（８）に示した各誘電体層３
０を貫通するようにビアホール導体４７が設けられる。
ビアホール導体４７は、図４（６）に示したコンデンサ
導体パターン４５に電気的に接続される。

【００５４】図４（７）に示した誘電体層３０上には、
インダクタ間のシールドを与えるためのシールド導体パ
ターン４８が形成される。シールド導体パターン４８
は、グラウンド端子３７に電気的に接続される。

【００５５】同様の機能を果たすシールド導体パターン
４９、５０、５１および５２が、それぞれ、図４
（８）、同（９）、同（１０）および図５（１１）に示
した誘電体層３０上に形成される。

【００５６】また、図４（８）上には、渦巻状に延びる
インダクタ導体パターン５３、５４および５５が形成さ
れる。インダクタ導体パターン５３の一方端は、共通入
出力ポート２５に電気的に接続され、インダクタ導体パ
ターン５４の一方端は、非共通入出力ポート２６に電気
的に接続され、インダクタ導体パターン５５の一方端
は、非共通入出力ポート２７に電気的に接続される。

【００５７】図４（９）に示した誘電体層３０上には、
渦巻状に延びるインダクタ導体パターン５６が形成され
る。インダクタ導体パターン５６の一方端は、グラウン
ド端子３７に電気的に接続される。

【００５８】図４（１０）に示した誘電体層３０上に
は、渦巻状に延びるインダクタ導体パターン５７が形成
される。

【００５９】前述した図４（６）に示したコンデンサ導
体パターン４５に電気的に接続されるビアホール導体４
７は、図４（９）に示したインダクタ導体パターン５６
の他方端に電気的に接続される。このインダクタ導体パ
ターン５６は、図２に示したインダクタＬＨ１を与える
ものである。

【００６０】図４（８）に示したインダクタ導体パター
ン５３の他方端は、図４（８）および（９）に示した各
誘電体層３０を貫通するビアホール導体５８を介して、
図４（１０）に示したインダクタ導体パターン５７の一
方端に電気的に接続される。このようにして、インダク
タ導体パターン５３、ビアホール導体５８およびインダ
クタ導体パターン５７は、図２に示したインダクタＬＬ
１を与える。

【００６１】図４（８）に示したインダクタ導体パター
ン５４は、図２に示したインダクタＬＬ２を与えるもの
である。

【００６２】図４（８）に示したインダクタ導体パター
ン５５は、図２に示したインダクタＬＢ１を与えるもの
である。

【００６３】上述したインダクタ導体パターン５５の他
方端には、図４（８）、同（９）、同（１０）、図５
（１１）および同（１２）に示された各誘電体層３０を
貫通するように設けられたビアホール導体６０に電気的
に接続される。

【００６４】また、図４（１０）に示したインダクタ導
体パターン５７は、その端部近傍において、図４（１
０）、図５（１１）〜（１５）ならびに図６（１６）〜
（１８）に示された各誘電体層３０を貫通するビアホー
ル導体６１に電気的に接続される。

【００６５】図５（１２）に示された誘電体層３０上に
は、コンデンサ導体パターン６２が形成される。コンデ
ンサ導体パターン６２は、共通入出力ポート２５に電気
的に接続される。

【００６６】図５（１３）に示した誘電体層３０上に
は、コンデンサ導体パターン６３が形成される。コンデ
ンサ導体パターン６３は、図４（８）に示したインダク
タ導体パターン５５から延びるビアホール導体６０に電
気的に接続される。

【００６７】図５（１４）に示した誘電体層３０上に
は、コンデンサ導体パターン６４および６５が形成され
る。コンデンサ導体パターン６４は、共通入出力ポート
２５に電気的に接続され、コンデンサ導体パターン６５
は、非共通入出力ポート２７に電気的に接続される。ま
た、コンデンサ導体パターン６５は、図３（２）に示し
たインダクタ導体パターン３９から延びるビアホール導
体４１に電気的に接続される。

【００６８】図５（１５）に示した誘電体層３０上に
は、コンデンサ導体パターン６６および６７が形成され
る。コンデンサ導体パターン６６は、図４（１０）に示
したインダクタ導体パターン５７から延びるビアホール
導体６１に電気的に接続される。また、コンデンサ導体
パターン６７は、２つのグラウンド端子３７間を電気的
に接続するように延びる。

【００６９】図６（１６）に示した誘電体層３０上に
は、コンデンサ導体パターン６８および６９が形成され
る。コンデンサ導体パターン６８は、非共通入出力ポー
ト２６に電気的に接続される。コンデンサ導体パターン
６９は、非共通入出力ポート２７に電気的に接続され
る。

【００７０】図６（１７）に示した誘電体層３０上に
は、コンデンサ導体パターン７０および７１が形成され
る。コンデンサ導体パターン７０は、図４（１０）に示
したインダクタ導体パターン５７および図５（１５）に
示したコンデンサ導体パターン６６とともに、ビアホー
ル導体６１に電気的に接続される。コンデンサ導体パタ
ーン７１は、２つのグラウンド端子３７間を電気的に接
続するように延びる。

【００７１】図６（１８）に示した誘電体層３０上に
は、コンデンサ導体パターン７２および７３が形成され
る。コンデンサ導体パターン７２は、グラウンド端子３
７に電気的に接続される。コンデンサ導体パターン７３
は、非共通入出力ポート２７に電気的に接続される。

【００７２】図６（１９）に示した誘電体層３０上に
は、コンデンサ導体パターン７４が形成される。コンデ
ンサ導体パターン７４は、図４（１０）に示したインダ
クタ導体パターン５７、図５（１５）に示したコンデン
サ導体パターン６６および図６（１７）に示したコンデ
ンサ導体パターン７０とともに、ビアホール導体６１に
電気的に接続される。

【００７３】図２に示したコンデンサＣＢ１は、図５
（１２）および同（１４）に示したコンデンサ導体パタ
ーン６２および６４の各々と図５（１３）に示したコン
デンサ導体パターン６３との対向によって与えられる。

【００７４】図２に示したコンデンサＣＢ２は、図５
（１３）に示したコンデンサ導体パターン６３と図５
（１４）に示したコンデンサ導体パターン６５との対向
によって与えられる。

【００７５】図２に示したコンデンサＣＢ３は、図５
（１５）に示したコンデンサ導体パターン６７および図
６（１７）に示したコンデンサ導体パターン７１の各々
と、図５（１４）に示したコンデンサ導体パターン６
５、図６（１６）に示したコンデンサ導体パターン６９
および図６（１８）に示したコンデンサ導体パターン７
３の各々との対向によって与えられる。

【００７６】図２に示したコンデンサＣＬ３は、図６
（１６）に示したコンデンサ導体パターン６８と、図５
（１５）に示したコンデンサ導体パターン６６および図
６（１７）に示したコンデンサ導体パターン７０の各々
との対向によって与えられる。

【００７７】図２に示したコンデンサＣＬ２は、図６
（１８）に示したコンデンサ導体パターン７２と、図６
（１７）および同（１９）にそれぞれ示したコンデンサ
導体パターン７０および７４の各々との対向によって与
えられる。

【００７８】以上のようにして、図３ないし図６にその
内部構造を示した積層体２９によって、図２に示すよう
な回路が与えられる。

【００７９】なお、積層体２９を製造するにあたって
は、積層セラミック電子部品を製造するための周知の方
法を適用することができる。すなわち、誘電体セラミッ
クの原料粉末を含む複数のセラミックグリーンシートが
用意され、セラミックグリーンシートの特定のものに、
導体パターン３９等のための導電性ペースト膜を印刷等
により形成するとともに、ビアホール導体４１等のため
の貫通孔を設け、そこに導電性ペーストを充填した後、
複数のセラミックグリーンシートを積層し、圧着し、次
いで、焼成することによって、積層体２９を得ることが
できる。また、積層体２９の端面３３〜３６上に、導電
性ペーストを付与し焼き付けることによって、入出力ポ
ート２５等となる端子を形成することができる。

【００８０】図７および図８は、それぞれ、この発明の
他の実施形態を説明するための図３（１）に相当する図
である。

【００８１】図７および図８において、図３（１）に示
した要素に相当する要素には同様の参照符号を付し、重
複する説明は省略する。

【００８２】図７に示した実施形態では、積層体２９の
４つの端面３３〜３６の各々において、入出力ポート２
５〜２８の各々を挟むように、グラウンド端子３７が配
置されている。

【００８３】図８に示した実施形態では、グラウンド端
子３７が、端面３３〜３６の隣り合うものの間にわたっ
て延びるように形成されている。

【００８４】これら図３（１）、図７および図８に示し
た実施形態のいずれにおいても、入出力ポート２５〜２
８の隣り合うものの間にグラウンド端子３７が配置され
るので、入出力ポート２５〜２８の間でのアイソレーシ
ョン性を高めることができる。

【００８５】なお、上述した実施形態では、３分波・合
波器２１に備えるインダクタやコンデンサのような回路
要素が、すべて、積層体２９の内部に構成されたが、こ
れら回路要素のうちの一部を、別のチップ部品として、
積層体の上面に搭載してもよい。

【００８６】図９ないし図１２には、この発明に従って
構成された一具体例としての３分波・合波器の周波数特
性図が示されている。

【００８７】これらの周波数特性図を求めるにあたっ
て、第１の周波数信号として、ＡＭＰＳ信号を扱い、第
２の周波数信号として、ＧＰＳ信号を扱い、第３の周波
数信号として、ＰＣＳ信号を扱った。

【００８８】図９には、図１に示したローパスフィルタ
を構成する第１のＬＣフィルタ２２の伝送特性および入
出力ポート２６からの反射特性が示されている。第１の
ＬＣフィルタ２２は、ＡＭＰＳ信号のみを通過させる。

【００８９】図１０には、図１に示したバンドパスフィ
ルタを構成する第２のＬＣフィルタ２３の伝送特性およ
び入出力ポート２７からの反射特性が示されている。第
２のＬＣフィルタ２３は、ＧＰＳ信号のみを通過させ
る。

【００９０】図１１には、図１に示したハイパスフィル
タを構成する第３のＬＣフィルタ２４の伝送特性および
入出力ポート２８からの反射特性が示されている。第３
のＬＣフィルタ２４は、ＰＣＳ信号のみを通過させる。

【００９１】図１２には、図１に示した共通入出力ポー
ト２５からの反射特性が示されている。

【００９２】これら図９ないし図１２からわかるよう
に、この発明に係る３分波・合波器によれば、互いに異
なる３つの周波数信号を良好に分波または合波すること
ができる。

【００９３】

【発明の効果】以上のように、この発明によれば、第１
ないし第３のＬＣフィルタが一体化された部品として構
成されるので、部品点数が少なく、それゆえ小型化が容
易であるとともに、共通入出力ポートから見て、３つの
周波数信号がそれぞれ通るフィルタは単に１つに過ぎな
いので、挿入損失を低く抑えることができる。

【００９４】この発明において、チップ状の積層体を備
え、第１ないし第３のＬＣフィルタの各々に備えるイン
ダクタおよびコンデンサが、それぞれ、積層体の内部に
形成されるインダクタ導体パターンおよびコンデンサ導
体パターンによって与えられるようにすれば、一層の小
型化が可能となるとともに、たとえば耐湿性といった耐
環境性に優れた電子部品とすることができる。

【００９５】また、この発明に係る３分波・合波器に備
える４つの入出力ポートを、積層体の４つの端面に分け
て配置すれば、入出力ポート間のアイソレーション性を
高めることができ、さらに、入出力ポートの隣り合うも
のの各間に、グラウンド端子をそれぞれ配置するように
すれば、アイソレーション性をより高めることができ
る。したがって、入出力ポート間の不要な結合を抑える
ことができ、それによる特性の劣化を防止することが可
能である。

【図面の簡単な説明】

【図１】この発明の一実施形態による３分波・合波器２
１のブロック図である。

【図２】図１に示した３分波・合波器２１の回路図であ
る。

【図３】図１に示した３分波・合波器２１に備える積層
体２９を構成するいくつかの誘電体層３０を示す平面図
であり、積層体２９の内部構造を示している。

【図４】積層体２９を構成する、図３に続くいくつかの
誘電体層３０を示す平面図である。

【図５】積層体２９を構成する、図４に続くいくつかの
誘電体層３０を示す平面図である。

【図６】積層体２９を構成する、図５に続くいくつかの
誘電体層３０を示す平面図である。

【図７】この発明の他の実施形態を説明するための図３
（１）に相当する図である。

【図８】この発明のさらに他の実施形態を説明するため
の図３（１）に相当する図である。

【図９】この発明に従って構成された一具体例としての
３分波・合波器の、図１に示した第１のＬＣフィルタ２
２に関連する周波数特性図である。

【図１０】図９に周波数特性を示した３分波・合波器
の、図１に示した第２のＬＣフィルタ２３に関連する周
波数特性図である。

【図１１】図９に周波数特性を示した３分波・合波器
の、図１に示した第３のＬＣフィルタ２４に関連する周
波数特性図である。

【図１２】図９に周波数特性を示した３分波・合波器
の、図１に示した共通入出力ポート２５から見た反射特
性を示す周波数特性図である。

【図１３】この発明にとって興味ある第１の従来技術を
説明するためのブロック図である。

【図１４】この発明にとって興味ある第２の従来技術を
説明するためのブロック図である。

【符号の説明】

２１３分波・合波器２２第１のＬＣフィルタ２３第２のＬＣフィルタ２４第３のＬＣフィルタ２５共通入出力ポート２６，２７，２８非共通入出力ポート２９積層体３０誘電体層３１，３２主面３３〜３６端面３７グラウンド端子３９，５３〜５７インダクタ導体パターン４０，４２〜４５，６２〜７４コンデンサ導体パター
ン４１，４６，４７，５８〜６１ビアホール導体ＬＬ１，ＬＬ２，ＬＢ１，ＬＢ２，ＬＨ１インダクタＣＬ１，ＣＬ２，ＣＬ３，ＣＢ１，ＣＢ２，ＣＢ３，Ｃ
Ｈ１，ＣＨ２，ＣＨ３コンデンサ

Claims

【特許請求の範囲】

【請求項１】第１の周波数と第１の周波数より高い第
２の周波数と第２の周波数より高い第３の周波数との３
つの周波数信号を分波または合波するための３分波・合
波器であって、第１の周波数を通過域としかつ第２および第３の周波数
を減衰域とする第１のＬＣフィルタと、第２の周波数を通過域としかつ第１および第３の周波数
を減衰域とする第２のＬＣフィルタと、第３の周波数を通過域としかつ第１および第２の周波数
を減衰域とする第３のＬＣフィルタとが一体化された部
品として構成され、前記第１、第２および第３のＬＣフィルタの各々の入出
力ポートのいずれか一方が共通入出力ポートとして束ね
られていることを特徴とする、３分波・合波器。
【請求項２】前記第１のＬＣフィルタをローパスフィ
ルタによって構成し、前記第２のＬＣフィルタをバンド
パスフィルタによって構成し、前記第３のＬＣフィルタ
をハイパスフィルタによって構成したことを特徴とす
る、請求項１に記載の３分波・合波器。
【請求項３】積層された複数の誘電体層をもって構成
され、かつ前記誘電体層の延びる方向に延びる２つの相
対向する主面および前記誘電体層の積層方向に延びる４
つの端面を有する、チップ状の積層体を備え、前記第
１、第２および第３のＬＣフィルタの各々に備えるイン
ダクタおよびコンデンサは、それぞれ、前記積層体の内
部に形成されるインダクタ導体パターンおよびコンデン
サ導体パターンによって与えられることを特徴とする、
請求項１または２に記載の３分波・合波器。
【請求項４】前記共通入出力ポートならびに前記第
１、第２および第３のＬＣフィルタの各々の前記共通ポ
ートではない非共通入出力ポートの４つの入出力ポート
が、前記積層体の４つの端面に分けて配置されているこ
とを特徴とする、請求項３に記載の３分波・合波器。
【請求項５】前記４つの入出力ポートの隣り合うもの
の各間に、グラウンド端子がそれぞれ配置されているこ
とを特徴とする、請求項４に記載の３分波・合波器。