JP6284774B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP6284774B2
JP6284774B2 JP2014017624A JP2014017624A JP6284774B2 JP 6284774 B2 JP6284774 B2 JP 6284774B2 JP 2014017624 A JP2014017624 A JP 2014017624A JP 2014017624 A JP2014017624 A JP 2014017624A JP 6284774 B2 JP6284774 B2 JP 6284774B2
Authority
JP
Japan
Prior art keywords
filter
recess
metal plate
insulating substrate
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014017624A
Other languages
English (en)
Other versions
JP2015146333A (ja
Inventor
均 月舘
均 月舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014017624A priority Critical patent/JP6284774B2/ja
Publication of JP2015146333A publication Critical patent/JP2015146333A/ja
Application granted granted Critical
Publication of JP6284774B2 publication Critical patent/JP6284774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、モジュールに関し、例えばフィルタと能動素子を有するモジュールに関する。
例えば、移動体通信端末には、フィルタと、増幅器等を含む能動素子とを搭載したモジュールが用いられる。フィルタには、例えば弾性表面波共振器や圧電薄膜共振器を用いた弾性波デバイスが用いられる。能動素子としては、フィルタが濾過する信号を増幅する増幅器がある。
特許文献1には、回路基板に設けられた凹部にフィルタおよび増幅素子を搭載する技術が記載されている。
特開2002−359327号公報
特許文献1においては、増幅素子が伝熱性蓋体上に搭載されているため、増幅素子において発生した熱を効率よく放出できる。しかしながら、フィルタと増幅素子とが回路基板の面方向に搭載されている。このため、モジュールを小型化することができない。
本発明は、上記課題に鑑みなされたものであり、能動素子において発生した熱を効率よく放出し、かつモジュールを小型化することを目的とする。
本発明は、上面に凹部を有する絶縁基板と、前記凹部内に搭載され、フィルタが形成されたチップと、前記凹部を覆うように前記絶縁基板上に設けられた金属板と、前記金属板上に搭載され、前記フィルタと電気的に接続された能動素子と、前記金属板と接続され、前記絶縁基板を貫通する金属配線と、を具備することを特徴とするモジュールである。
上記構成において、前記能動素子は前記フィルタが濾過した信号を増幅する、または、前記フィルタは前記能動素子が増幅した信号を濾過する構成とすることができる。
上記構成において、前記チップは、共通端子と送信端子との間に接続された送信フィルタと、前記共通端子と受信端子との間に接続された受信フィルタと、の少なくとも一方を備え、前記能動素子は、前記送信フィルタに増幅した信号を出力する増幅器と、前記受信フィルタが濾過した信号を増幅する増幅器と、の少なくとも一方を含む構成とすることができる。
本発明は、上面に第1凹部および第2凹部を有する絶縁基板と、前記第1凹部内に搭載され、共通端子と送信端子との間に電気的に接続された送信フィルタが形成された第1チップと、前記第2凹部内に搭載され、前記共通端子と受信端子との間に電気的に接続された受信フィルタが形成された第2チップと、前記第1凹部を覆うように、前記絶縁基板上に設けられた第1金属板上と、前記第2凹部を覆うように、前記絶縁基板上に設けられた第2金属板上と、前記第1金属板上に搭載され、前記送信フィルタに増幅した信号を出力する増幅器を含む第1能動素子と、前記第2金属板上に搭載され、前記受信フィルタが濾過した信号を増幅する増幅器を含む第2能動素子と、前記第1金属板と接続され、前記絶縁基板を貫通する第1金属配線と、前記第2金属板と接続され、前記絶縁基板を貫通する第2金属配線と、を具備することを特徴とするモジュールである。
本発明は、上面に第1凹部および第2凹部を有する絶縁基板と、前記第1凹部内に搭載され、第1共通端子と第1送信端子との間に電気的に接続された第1送信フィルタと、前記第1共通端子と第1受信端子との間に電気的に接続された第1受信フィルタと、の少なくとも一方のフィルタが形成された第1チップと、前記第2凹部内に搭載され、第2共通端子と第2送信端子との間に電気的に接続された第2送信フィルタと、前記第2共通端子と第2受信端子との間に電気的に接続された第2受信フィルタと、の少なくとも一方のフィルタが形成された第2チップと、前記第1凹部を覆うように、前記絶縁基板上に設けられた第1金属板上と、前記第2凹部を覆うように、前記絶縁基板上に設けられた第2金属板上と、前記第1金属板上に搭載され、前記第1送信フィルタに増幅した信号を出力する増幅器と前記第1受信フィルタが濾過した信号を増幅する増幅器との少なくとも一方を含む第1能動素子と、前記第2金属板上に搭載され、前記第2送信フィルタに増幅した信号を出力する増幅器と前記第2受信フィルタが濾過した信号を増幅する増幅器との少なくとも一方を含む第2能動素子と、前記第1金属板と接続され、前記絶縁基板を貫通する第1金属配線と、前記第2金属板と接続され、前記絶縁基板を貫通する第2金属配線と、を具備することを特徴とするモジュールである。
上記構成において、前記絶縁基板はセラミック基板である構成とすることができる。
本発明によれば、能動素子において発生した熱を効率よく放出し、かつモジュールを小型化することができる。
図1は、実施例1に係るモジュール付近の回路のブロック図である。 図2は、実施例1に係るモジュールの断面図である。 図3は、実施例2に係るモジュールの断面図である。 図4は、実施例3に係るモジュールの断面図である。 図5は、実施例4に係るモジュールの断面図である。 図6は、実施例5に係るモジュールの断面図である。 図7は、実施例6に係るモジュール付近の回路のブロック図である。 図8は、実施例6に係るモジュールの断面図である。 図9は、実施例7に係るモジュールの断面図である。
以下、図面を参照し本発明の実施例について説明する。
実施例1は、移動体端末用のデュプレクサと、パワーアンプとを搭載したモジュールの例である。図1は、実施例1に係るモジュール付近の回路のブロック図である。図1に示すように、デュプレクサ54は、送信フィルタ50および受信フィルタ52を備えている。共通端子Antはアンテナ58に電気的に接続されている。送信フィルタ50は、共通端子Antと送信ノードNTxとの間に電気的に接続されている。受信フィルタ52は、共通端子Antと受信ノードNRxとの間に接続されている。パワーアンプ(PA)60(増幅器)は、送信ノードNTxと送信端子Txとの間に接続されている。ローノイズアンプ(LNA)62(増幅器)は、受信ノードNRxと受信端子Rxとの間に接続されている。
PA60は、送信端子Txに入力された送信信号を増幅し送信ノードNTxに出力する。送信フィルタ50は、PA60が増幅した送信信号を濾過する。送信フィルタ50により濾過された送信信号は、共通端子Antから出力される。受信フィルタ52は、共通端子Antから入力された受信信号を濾過し、受信ノードNRxに出力する。LNA62は、受信フィルタ52が濾過した受信信号を増幅し、受信端子Rxに出力する。
送信フィルタ50の通過帯域は、送信信号の送信帯域を含む。受信フィルタ52の通過帯域は、受信信号の受信帯域を含む。送信フィルタ50の通過帯域と受信フィルタ52の通過帯域とは重なっていない。
以上により、送信端子から入力された送信信号は、PA60により増幅され、送信フィルタ50により濾過され、共通端子Antから出力される。送信信号は、受信フィルタ52を通過できないため、受信端子Rxにはほとんど出力されない。共通端子Antから入力した受信信号は、受信フィルタ52により濾過され、LNA62により濾過され受信端子Rxに出力される。受信信号は、送信フィルタ50を通過できないため、送信端子Txにはほとんど出力されない。共通端子Antと、送信フィルタ50および/または受信フィルタ52と、の間に整合回路を設けてもよい。
図2は、実施例1に係るモジュールの断面図である。実施例1に係るモジュール100は、図1のうちデュプレクサ54およびPA60を搭載している。図2に示すように、モジュール100において、絶縁基板10は、絶縁層10aから10cを備えている。絶縁層10aから10cは、例えばHTCC(High Temperature Fired Ceramics)、LTCC(Low Temperature Fired Ceramics)、アルミナ、窒化アルミニウム、ムライト、またはガラスセラミックス等を主に含む絶縁体である。絶縁層10aから10c上にそれぞれ配線層12aから12cが形成されている。絶縁層10aから10cを貫通するビア14aから14cが形成されている。絶縁基板10の下面には、例えばパッド16が形成されている。絶縁基板10の上面には配線層12cによりパッド17が形成されている。配線層12aから12c、ビア14aから14c、およびパッド16は、例えばCu(銅)またはAu(金)を主に含む金属層である。
絶縁基板10は上面に凹部28を有する。例えば絶縁層10cの開口が凹部28となる。凹部28内にチップ20および22がバンプ24を介しフリップチップ搭載されている。チップ20および22にはそれぞれ送信フィルタ50および受信フィルタ52が形成されている。送信フィルタ50および受信フィルタ52は、例えば弾性表面波共振器、弾性境界波共振器、ラブ波共振器または圧電薄膜共振器等の弾性波共振器により形成されている。チップ20および22は、例えばベアチップであり、パッケージ等に実装されていない。送信フィルタ50および受信フィルタ52が弾性表面波フィルタ、弾性境界波フィルタ、またはラブ波フィルタの場合、チップ20および22は、圧電基板であり、例えばタンタル酸リチウム基板またはニオブ酸リチウムである。送信フィルタ50および受信フィルタ52が圧電薄膜共振器フィルタの場合、チップ20および22は、絶縁基板である。バンプ24は、例えば半田または金等の金属を主に含む。
凹部28を覆うように、絶縁基板10上に金属板26が設けられている。金属板26は、例えばコバール、42アロイ、鉄、ニッケル、またはインバー等を主に含む。金属板26により、凹部28内が気密封止される。これにより、チップ20および22がベアチップであっても、弾性波共振器の振動領域は凹部28内の空隙に露出するため弾性波の振動は規制されない。
金属板26上に能動素子30がフェースアップ搭載されている。能動素子30は、PA60を含む。能動素子30は、パッド17とボンディングワイヤ36を介し電気的に接続されている。絶縁基板10上にチップ部品34が搭載されている。チップ部品34は、例えばチップ抵抗、チップインダクタおよび/またはチップコンデンサである。チップ部品34により、例えば整合回路が形成される。絶縁基板10上に、能動素子30およびチップ部品34を覆うように樹脂層18が形成されている。樹脂層18は、能動素子30およびチップ部品34を保護する。樹脂層18は、例えば熱硬化性樹脂または熱可塑性樹脂であり、モールド成形されている。
送信端子Txに相当するパッド16は、絶縁基板10内の配線層12aから12c、ビア14aから14c、パッド17およびボンディングワイヤ36を介し能動素子30の入力端子に電気的に接続されている。能動素子30の出力端子は、ボンディングワイヤ36、送信ノードNTxに相当するパッド17、絶縁基板10内の配線層12b、ビア14cおよびバンプ24を介し送信フィルタ50の入力端子に接続されている。送信フィルタ50の出力端子は、バンプ24、絶縁基板10内の配線層12a、12b、ビア14aおよび14bを介し共通端子Antに相当するパッド16に電気的に接続されている。共通端子Antに相当するパッド16は、絶縁基板10内の配線層12a、12b、ビア14a、14bおよびバンプ24を介し受信フィルタ52の入力端子に電気的に接続されている。受信フィルタ52の出力端子は、バンプ24、絶縁基板10内の配線層12a、12b、ビア14aおよび14bを介し受信ノードNRxに相当するパッド16に電気的に接続されている。
金属板26は、配線層12a、12b、およびビア14aから14cにより形成される放熱用の金属配線19を介しグランドパッドGndに相当するパッド16に電気的に接続される。金属配線19は、金属板26を接地するとともに、能動素子30からの発熱をグランドパッドGndに放出できる。金属配線19は、金属板26に対し複数設けることが好ましい。
図3は、実施例2に係るモジュールの断面図である。実施例2に係るモジュール102は、図1のブロックのうちデュプレクサ54およびLNA62を搭載している。図3に示すように、LNA62を含む能動素子32が金属板26上に搭載されている。受信端子Rx、送信ノードNTx、共通端子AntおよびグランドパッドGndに相当するパッド16、受信ノードNRxに相当するパッド17が設けられている。送信端子Txおよび受信ノードNRxに対するパッド16および送信ノードNTxに対応するパッド17は設けられていない。その他の構成は実施例1と同じであり、説明を省略する。
実施例3は、能動素子30をフリップチップ実装する例である。図4は、実施例3に係るモジュールの断面図である。図4に示すように、モジュール104において、能動素子30が、バンプ38を用い、金属板26およびパッド17にフリップチップ実装されている。バンプ38は、例えば半田または金等の金属を主に含む。その他の構成は、実施例1と同じであり、説明を省略する。
実施例4は、能動素子32をフリップチップ実装する例である。図5は、実施例4に係るモジュールの断面図である。図5に示すように、モジュール106において、能動素子32が、バンプ38を用い、金属板26およびパッド17にフリップチップ実装されている。バンプ38は、例えば半田または金等の金属を主に含む。その他の構成は、実施例2と同じであり、説明を省略する。
実施例1から4によれば、チップ20および22が搭載された凹部28を覆う金属板26上に能動素子30または32を搭載する。このように、発熱しやすい能動素子30または32を金属板26上に搭載し、発熱しにくいフィルタが形成されたチップ20および22を凹部28内に搭載する。これにより、能動素子30または32からの発熱を金属板26を介し放出できる。さらに、チップ20および22と能動素子30とを上から見て重ならせることができる。よって、能動素子30において発生した熱を効率よく放出し、かつモジュールを小型化することができる。
金属板26と接続され、絶縁基板10を貫通する金属配線19を設ける。これにより、能動素子30において発生した熱を金属配線19を介しより効率よく放出できる。
1つの凹部28内に搭載されるチップ20および22は、1個でもよいし、複数個でもよい。例えば、送信フィルタ50が形成されたチップ20と受信フィルタ52が形成されたチップ22は1つのチップでもよい。チップ20および22の一方のみが凹部28内に搭載されていてもよい。
チップ20および22が、ベアチップの場合、モジュールの小型化が可能である。また、チップ20および22の振動領域が空隙に露出するため、振動領域の振動が規制されない。送信フィルタ50およびと受信フィルタ52が弾性波フィルタである場合、振動領域は弾性波を励振する電極を含む領域である。
凹部28を金属板26で完全に覆うことにより、凹部28内を気密封止することができる。絶縁基板10をセラミック基板とすることにより、凹部28内の気密性をさらに高めることができる。絶縁基板10は、例えば樹脂基板でもよい。絶縁基板10は多層基板でもよいし、単層基板でもよい。
能動素子30または32は、絶縁基板10上にフェースアップ搭載されていてもよいし、フリップチップ搭載されていてもよい。能動素子30および32からの熱を効率よく放出するため、金属板26上に能動素子30または32の面が接着剤または半田を用い固定されていることが好ましい。
実施例1から4において、フィルタとして送信フィルタ50および受信フィルタ52を例に説明したが、チップ20または22に形成されたフィルタは、例えば高周波信号(例えば周波数が800MHzから5GHzの信号)を濾過するフィルタであればよい。フィルタは、弾性波フィルタでもよいが、他のフィルタでもよい。
能動素子30または32としてPA60またはLNA62を例に説明したが、電圧の異なる複数の電源(例えばグランドと電源)が供給される素子であればよい。能動素子30または32は、トランジスタおよび/またはダイオード等を含んでいればよく、例えばスイッチ等を含んでもよい。能動素子30および32は、ベアチップでもよいし、パッケージに実装されていてもよい。
実施例1から4のように、能動素子はフィルタが濾過した信号を増幅する。または、フィルタは能動素子が増幅した信号を濾過する。このような回路において、能動素子とフィルタとを備えるモジュールにおいて、能動素子の熱を効率よく放出し、かつモジュールを小型化できる。
また、デュプレクサ54を含むモジュールにおいて、チップは、送信フィルタ50および受信フィルタ52の少なくとも一方を備えればよい。能動素子は、PA60およびLNA62の少なくとも一方を含めばよい。このようなデュプレクサを備えるモジュールにおいて、PA60およびLAN62の少なくとも一方の熱を効率よく放出し、かつモジュールを小型化できる。発熱量の大きいPA60を含む能動素子30を金属板26上に搭載することが好ましい。
実施例5は、デュプレクサ、PAおよびLNAを備えるモジュールの例である。図6は、実施例5に係るモジュールの断面図である。図6に示すように、モジュール108において、絶縁基板10の上面に複数の凹部28a(第1凹部)および凹部28b(第2凹部)が形成されている。凹部28aおよび28b内にそれぞれチップ20(第1チップ)およびチップ22(第2チップ)が搭載されている。凹部28aおよび28bを覆うように、絶縁基板10上にそれぞれ金属板26a(第1金属板)および金属板26b(第2金属板)が設けられている。金属板26aおよび26b上にそれぞれ能動素子30(第1能動素子)および能動素子32(第2能動素子)が搭載されている。絶縁基板10の下面に、共通端子Ant、送信端子Tx、受信端子RxおよびグランドパッドGndに相当するパッド16が形成されている。絶縁基板10の上面に送信ノードNTxおよび受信ノードNRxに相当するパッド17が形成されている。点線円70において、面方向に延伸する配線層12bと、垂直方向に延伸するビア14bおよび14cと、は接触していない。すなわち、面方向に延伸する配線層12bと、垂直方向に延伸するビア14bおよび14cと、は、奥行き方向に交差している。その他の構成は、実施例1および2と同じであり説明を省略する。
実施例5によれば、凹部28aおよび28b内にそれぞれチップ20および22が搭載されている。これにより、送信フィルタ50と受信フィルタ52との干渉を抑制できる。よって、送信端子Txと受信端子Rx間のアイソレーション特性を向上できる。
また、金属板26aおよび26b上にそれぞれPA60およびLNA62が搭載されている。これにより、PA60とLNA62との干渉を抑制できる。よって、送信端子Txと受信端子Rx間のアイソレーション特性を向上できる。
実施例3および4のように、能動素子30および32を絶縁基板10上にフリップチップ搭載してもよい。
実施例6は、複数のデュプレクサを備えるモジュールの例である。図7は、実施例6に係るモジュール付近の回路のブロック図である。図7に示すように、回路56aは、デュプレクサ54a、PA60aおよびLNA62aを備えている。デュプレクサ54aは、送信フィルタ50a(第1送信フィルタ)および受信フィルタ52a(第1受信フィルタ)を備えている。送信フィルタ50aは、共通端子Ant1(第1共通端子)と送信ノードNTx1との間に電気的に接続されている。受信フィルタ52aは、共通端子Ant1と受信ノードNRx1との間に電気的に接続されている。PA60aは送信端子Tx1(第1送信端子)と送信ノードNTx1との間に電気的に接続されている。LNA62aは、受信端子Rx1(第1受信端子)と受信ノードNRx1との間に電気的に接続されている。
回路56bは、デュプレクサ54b、PA60bおよびLNA62bを備えている。デュプレクサ54bは、送信フィルタ50b(第2送信フィルタ)および受信フィルタ52b(第2受信フィルタ)を備えている。送信フィルタ50bは、共通端子Ant2(第2共通端子)と送信ノードNTx2との間に電気的に接続されている。受信フィルタ52bは、共通端子Ant2と受信ノードNRx2との間に電気的に接続されている。PA60bは送信端子Tx2(第2送信端子)と送信ノードNTx2との間に電気的に接続されている。LNA62bは、受信端子Rx2(第2受信端子)と受信ノードNRx2との間に電気的に接続されている。
共通端子Ant1およびAnt2は、スイッチSWに電気的に接続されている。アンテナ58がスイッチSWに電気的に接続されている。スイッチSWは、共通端子Ant1およびAnt2のいずれか一方をアンテナ58に電気的に接続する。回路56aと56bとは異なるバンドを扱う回路である。
図8は、実施例6に係るモジュールの断面図である。図8に示すように、モジュール110において、絶縁基板10の上面に凹部28a(第1凹部)および凹部28b(第2凹部)が形成されている。凹部28a内に、送信フィルタ50aが形成されたチップ20a(第1チップ)と、受信フィルタ52aが形成されたチップ22a(第1チップ)と、が搭載されている。凹部28aを覆うように、絶縁基板10上に金属板26aが設けられている。金属板26a上に、PA60aを含む能動素子30a(第1能動素子)がフェースアップ搭載されている。凹部28b内に、送信フィルタ50bが形成されたチップ20b(第2チップ)と、受信フィルタ52bが形成されたチップ22b(第2チップ)と、が搭載されている。凹部28bを覆うように、絶縁基板10上に金属板26bが設けられている。金属板26b上に、PA60bを含む能動素子30b(第2能動素子)がフェースアップ搭載されている。
絶縁基板10の下面に、共通端子Ant1およびAnt2、送信端子Tx1およびTx2、受信ノードNRx1およびNRx2、並びにグランドパッドGnd1およびGnd2に相当するパッド16が形成されている。絶縁基板10の上面に、送信ノードNTx1およびNTx2の相当するパッド17が形成されている。その他の構成は、実施例1と同じであり説明を省略する。
図9は、実施例7に係るモジュールの断面図である。図9に示すように、モジュール112において、金属板26a上に、LNA62aを含む能動素子32aがフェースアップ搭載されている。金属板26b上に、LNA62bを含む能動素子32bがフェースアップ搭載されている。絶縁基板10の下面に、共通端子Ant1およびAnt2、受信端子Rx1およびRx2、送信ノードNTx1およびNTx2、並びにグランドパッドGnd1およびGnd2に相当するパッド16が形成されている。絶縁基板10の上面に、受信ノードNRx1およびNRx2に相当するパッド17が形成されている。その他の構成は、実施例6と同じであり説明を省略する。
実施例6および7においては、凹部28a内に、送信フィルタ50aおよび受信フィルタ52aが形成されたチップ20aおよび22aを搭載する例を説明したが、凹部28a内には、送信フィルタ50aと受信フィルタ52aの少なくとも一方のフィルタが形成された1または複数のチップが搭載されていればよい。凹部28b内には、送信フィルタ50bと受信フィルタ52bの少なくとも一方のフィルタが形成された1または複数のチップが搭載されていればよい。
金属板26aには、PA60aとLNA62aとの少なくとも一方を含む1または複数の能動素子が搭載されていればよい。金属板26bには、PA60bとLNA62bとの少なくとも一方を含む1または複数の能動素子が搭載されていればよい。金属板26aまたは26b上に搭載された能動素子には、スイッチSWは含まれていてもよい。能動素子はフリップチップ搭載されていてもよい。
実施例6および7によれば、バンド間の干渉を抑制し、互いのアイソレーションを向上できる。バンドは、3以上でもよい。すなわち、回路56aおよび56bが3以上設けられていてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 絶縁基板
10a−10c 絶縁層
12a−12c 配線層
14a−14c ビア
16、17 パッド
18 樹脂層
20、22 チップ
24 パンプ
26 金属板
28 凹部
30、32 能動素子
50 送信フィルタ
52 受信フィルタ
60 PA
62 LNA

Claims (6)

  1. 上面に凹部を有する絶縁基板と、
    前記凹部内に搭載され、フィルタが形成されたチップと、
    前記凹部を覆うように前記絶縁基板上に設けられた金属板と、
    前記金属板上に搭載され、前記フィルタと電気的に接続された能動素子と、
    前記金属板と接続され、前記絶縁基板を貫通する金属配線と、
    を具備することを特徴とするモジュール。
  2. 前記能動素子は前記フィルタが濾過した信号を増幅する、または、前記フィルタは前記能動素子が増幅した信号を濾過することを特徴とする請求項記載のモジュール。
  3. 前記チップは、共通端子と送信端子との間に接続された送信フィルタと、前記共通端子と受信端子との間に接続された受信フィルタと、の少なくとも一方を備え、
    前記能動素子は、前記送信フィルタに増幅した信号を出力する増幅器と、前記受信フィルタが濾過した信号を増幅する増幅器と、の少なくとも一方を含むことを特徴とする請求項記載のモジュール。
  4. 上面に第1凹部および第2凹部を有する絶縁基板と、
    前記第1凹部内に搭載され、共通端子と送信端子との間に電気的に接続された送信フィルタが形成された第1チップと、
    前記第2凹部内に搭載され、前記共通端子と受信端子との間に電気的に接続された受信フィルタが形成された第2チップと、
    前記第1凹部を覆うように、前記絶縁基板上に設けられた第1金属板上と、
    前記第2凹部を覆うように、前記絶縁基板上に設けられた第2金属板上と、
    前記第1金属板上に搭載され、前記送信フィルタに増幅した信号を出力する増幅器を含む第1能動素子と、
    前記第2金属板上に搭載され、前記受信フィルタが濾過した信号を増幅する増幅器を含む第2能動素子と、
    前記第1金属板と接続され、前記絶縁基板を貫通する第1金属配線と、
    前記第2金属板と接続され、前記絶縁基板を貫通する第2金属配線と、
    を具備することを特徴とするモジュール。
  5. 上面に第1凹部および第2凹部を有する絶縁基板と、
    前記第1凹部内に搭載され、第1共通端子と第1送信端子との間に電気的に接続された第1送信フィルタと、前記第1共通端子と第1受信端子との間に電気的に接続された第1受信フィルタと、の少なくとも一方のフィルタが形成された第1チップと、
    前記第2凹部内に搭載され、第2共通端子と第2送信端子との間に電気的に接続された第2送信フィルタと、前記第2共通端子と第2受信端子との間に電気的に接続された第2受信フィルタと、の少なくとも一方のフィルタが形成された第2チップと、
    前記第1凹部を覆うように、前記絶縁基板上に設けられた第1金属板上と、
    前記第2凹部を覆うように、前記絶縁基板上に設けられた第2金属板上と、
    前記第1金属板上に搭載され、前記第1送信フィルタに増幅した信号を出力する増幅器と前記第1受信フィルタが濾過した信号を増幅する増幅器との少なくとも一方を含む第1能動素子と、
    前記第2金属板上に搭載され、前記第2送信フィルタに増幅した信号を出力する増幅器と前記第2受信フィルタが濾過した信号を増幅する増幅器との少なくとも一方を含む第2能動素子と、
    前記第1金属板と接続され、前記絶縁基板を貫通する第1金属配線と、
    前記第2金属板と接続され、前記絶縁基板を貫通する第2金属配線と、
    を具備することを特徴とするモジュール。
  6. 前記絶縁基板はセラミック基板であることを特徴とする請求項1からのいずれか一項記載のモジュール。
JP2014017624A 2014-01-31 2014-01-31 モジュール Active JP6284774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014017624A JP6284774B2 (ja) 2014-01-31 2014-01-31 モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014017624A JP6284774B2 (ja) 2014-01-31 2014-01-31 モジュール

Publications (2)

Publication Number Publication Date
JP2015146333A JP2015146333A (ja) 2015-08-13
JP6284774B2 true JP6284774B2 (ja) 2018-02-28

Family

ID=53890460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014017624A Active JP6284774B2 (ja) 2014-01-31 2014-01-31 モジュール

Country Status (1)

Country Link
JP (1) JP6284774B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110223A1 (ja) * 2015-12-24 2017-06-29 株式会社村田製作所 フィルタ装置
JP7130916B2 (ja) * 2017-01-13 2022-09-06 ブラザー工業株式会社 電子装置
US10873311B2 (en) * 2017-02-15 2020-12-22 Skyworks Solutions, Inc. Acoustic resonators with reduced loss characteristics and methods of manufacturing same
JP2020161508A (ja) * 2017-06-23 2020-10-01 株式会社村田製作所 モジュール
CN213366570U (zh) 2018-03-23 2021-06-04 株式会社村田制作所 高频模块和通信装置
DE102019204755A1 (de) 2018-04-18 2019-10-24 Skyworks Solutions, Inc. Akustikwellenvorrichtung mit mehrschichtigem piezoelektrischem substrat
CN109103173B (zh) * 2018-08-10 2024-04-16 浙江熔城半导体有限公司 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN108766956A (zh) * 2018-08-10 2018-11-06 付伟 具有多腔室的多芯片封装结构及其制作方法
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN108831875B (zh) * 2018-08-10 2024-03-05 浙江熔城半导体有限公司 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法
CN108831876B (zh) * 2018-08-10 2024-03-08 浙江熔城半导体有限公司 滤波器芯片内嵌且具有孔洞的封装结构及其制作方法
CN108831881A (zh) * 2018-08-10 2018-11-16 付伟 带有腔室的上下堆叠式多芯片封装结构及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571029B2 (ja) * 1994-11-30 1997-01-16 日本電気株式会社 マイクロ波集積回路
JPH1075120A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 水晶発振器
JPH10189869A (ja) * 1996-12-27 1998-07-21 Kyocera Corp 高周波モジュール基板およびその製造方法
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP2004064604A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 送受信制御装置
JP2004165501A (ja) * 2002-11-14 2004-06-10 Alps Electric Co Ltd 回路モジュール
JP3734807B2 (ja) * 2003-05-19 2006-01-11 Tdk株式会社 電子部品モジュール
JP4582352B2 (ja) * 2007-10-26 2010-11-17 Tdk株式会社 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP5340756B2 (ja) * 2009-01-30 2013-11-13 太陽誘電株式会社 電子部品、およびその製造方法
JP5598420B2 (ja) * 2011-05-24 2014-10-01 株式会社デンソー 電子デバイスの製造方法
JP5505915B1 (ja) * 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール

Also Published As

Publication number Publication date
JP2015146333A (ja) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6284774B2 (ja) モジュール
US10999932B2 (en) Electronic package including cavity defined by resin and method of forming same
JP6725059B2 (ja) 高周波モジュール及び通信装置
US10873352B2 (en) Radio-frequency module and communication apparatus
WO2021044691A1 (ja) 高周波モジュール及び通信装置
WO2021006021A1 (ja) 高周波モジュール及び通信装置
JP2016096439A (ja) 弾性波デバイス、送受信デバイスおよび移動体通信機
JP7117828B2 (ja) 弾性波デバイス
WO2021002296A1 (ja) 高周波モジュール及び通信装置
US11451251B2 (en) Radio frequency module and communication device
CN114051695A (zh) 高频模块和通信装置
JP2022018955A (ja) 高周波モジュール及び通信装置
US20180159499A1 (en) Electronic component
JP6934322B2 (ja) 電子部品
CN114731170A (zh) 高频模块以及通信装置
WO2022260015A1 (ja) 高周波モジュール及び通信装置
WO2022118891A1 (ja) 高周波モジュール及び通信装置
US11621739B2 (en) Radio-frequency module and communications device
CN117882186A (zh) 高频模块、通信装置以及高频模块的制造方法
JP6253306B2 (ja) 電子デバイス
JP2022113172A (ja) 弾性波デバイス
WO2022230682A1 (ja) 高周波モジュール及び通信装置
JP2014154942A (ja) 高周波モジュール
JP7465515B1 (ja) 弾性波デバイス
WO2022259763A1 (ja) 高周波モジュール、通信装置及び高周波モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180131

R150 Certificate of patent or registration of utility model

Ref document number: 6284774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250