JP6268298B2 - ４ｈ−ＳｉＣ絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents
４ｈ−ＳｉＣ絶縁ゲートバイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP6268298B2 JP6268298B2 JP2016545120A JP2016545120A JP6268298B2 JP 6268298 B2 JP6268298 B2 JP 6268298B2 JP 2016545120 A JP2016545120 A JP 2016545120A JP 2016545120 A JP2016545120 A JP 2016545120A JP 6268298 B2 JP6268298 B2 JP 6268298B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- silicide
- electrically connected
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 144
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 144
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- 210000000746 body region Anatomy 0.000 claims description 21
- 238000005224 laser annealing Methods 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 63
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 49
- 239000000758 substrate Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000025174 PANDAS Diseases 0.000 description 1
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Inverter Devices (AREA)
Description
本発明は4h-SiC半導体素子を用いた電力変換装置ならびにその製造方法に関し，特に素子の半導体に4h-SiCを用いた絶縁ゲートバイポーラトランジスタの製造方法、構造およびそれを用いた電力変換装置に関する。
炭化けい素 (SiC)はバンドギャップがシリコンよりも大きく，絶縁破壊電界強度がシリコンより10倍程度高いために，パワー半導体を中心とした半導体素子への様々な応用がなされている。このSiCには3C-SiC，4h-SiC，6h-SiCなど数々の種類が知られているが，4h-SiCはバンドギャップが約3.2eVと大きくまた基板の作製が他の構造より相対的に作りやすいために，広く用いられている。
4h-SiCの半導体素子への応用先は，ユニポーラデバイスのショットキーバリアダイオードやパワーMOSFET (Metal Oxide Field Effect Transistor)，またバイポーラデバイスのPNダイオードや絶縁ゲートバイポーラトランジスタ(IGBT: Insulated Gate Bipolar Transistor)などがある。
これらSiCデバイスはSi素子を，異なる耐圧ごとにユニポーラ素子のSiC-MOSFETやバイポーラ素子のSiC-IGBTで置き換えることで，パワーデバイスの低損失化を図ることができる。4.5 kV耐圧未満程度まではSi素子をSiC-MOSFETで置き換えることによりパワーデバイスの低損失化が見込める。一方SiCバイポーラデバイスは2.7 V程度とSiの約3倍のビルトイン電圧をもつために，4.5 kV耐圧程度未満までは他の素子よりも導通損失は高くなる。しかし耐圧が6.5 kV程度を超えると耐圧が上がってもドリフト層抵抗の増大が少ないために，SiC-IGBTの導通損失はSi-IGBT，SiC-MOSFETと比較しても小さくなることが見込める。このような6.5 kVを超える超高耐圧でのパワーデバイスは，高速鉄道における変圧器や送電網あるいはSST（Solid State Transformer）などでの利用が期待できる。
このようなSiCを用いたバイポーラ素子については、特許文献１、特許文献２等に記載がある。
通常Si-IGBTはコレクタ領域がp層のn型が用いられているが，SiC-IGBTではn型IGBTとは不純物の極性が逆のp型IGBTも可能である。ただしSiCでは電子の移動度が約1000 cm2/Vs程度に対して正孔が100 cm2/Vsと低いために，p型はn型と比較するとラッチアップがおき易いことや，ターンオフ時の損失が悪いといった欠点がある。
n型のSiC-IGBTにはp型のような欠点は生じない。しかしn型のSiC-IGBTは裏面コレクタ領域がp層であることによる課題が存在する。SiCのコレクタp層はオーミックなコンタクトを形成するためにn型とは異なる技術が必要となる点である。
p型SiC-IGBTはn型バルク基板上に形成するため，裏面の電極形成はSiC-MOSFETと同様の電極形成方法を適用できる。一方，n型SiC-IGBTは高品質なp型バルク基板の作製は困難である。特許文献１には，n型基板上にp層をエピタキシャル成長で形成し，後にn型バルク基板を研削することでp領域を露出させてから，熱処理を行ってオーミック電極を形成すること等が記載される。特許文献２には、n型SiC基板上にp型SiCエピタキシャル層を形成し、基板を除去した後で、露出したp型SiC上にレーザアニールによりオーミック接触部を形成すること等が記載される。
n型のSiC-IGBTでは、いずれの製造方法によるとしても，研削時に残したp+層の厚さや濃度，さらにはp+層中の少数キャリアライフタイムによって，完成後のIGBTの正孔注入効率がコントロールされる。
本発明の課題は、完成後のIGBTの正孔注入効率等の性能を適切にコントロールできる半導体装置の製造方法、構造およびそれを用いた電力変換装置を提供することにある。
本発明の一つの側面では，SiC-IGBTの裏面コレクタ電極に接するAlを含む裏面シリサイド領域の膜厚を，表面シリサイド領域よりも薄く構成することにより、裏面シリサイド形成時のSiC 半導体，特にp+層への影響を低減する半導体装置の製造方法と構造、およびそれを用いた電力変換装置を提供する。
また、本発明の好ましい態様としては、シリサイド層形成時にレーザアニリングを使用し、レーザの照射条件を選択する。
上記した以外の本発明のさらなる課題、構成、及び効果は、以下の実施形態の説明により明らかにされる。
信頼性悪化を招かずにp+コレクタ領域の厚さによりIGBT正孔注入効率をコントロールすることが容易になる。
実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
本明細書で引用した刊行物、特許および特許出願は、そのまま本明細書の説明の一部を構成する。
本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。
図1に本発明の一例であるn型SiC-IGBTの断面模式図を示す。IGBTはコレクタ電極1，エミッタ電極12，ゲート絶縁膜9ならびにゲート電極10を持つ3端子のスイッチングデバイスである。デバイス裏面のコレクタ電極1にはシリサイド領域2をはさんでp+コレクタ領域3が存在する点がMOSFETの構造とは異なる。このp+コレクタ領域3，n+バッファ領域4，ならびにn-ドリフト領域5は全て通常エピタキシャル成長によって形成する。またデバイス表面のp+ボディ領域6やエミッタ領域のp+層8, n+層7は多くの場合不純物注入によって形成する。またデバイス表面のエミッタ領域7，8はSiC-MOSFETのソース電極と同じように，SiCとエミッタ電極12が接する部分をシリサイド化し，シリサイド層11を形成することでコンタクト抵抗を下げている。13は電極間絶縁膜である。
このSiC-IGBTのゲート電極10に電圧が印加されたオン状態の下でコレクタ-エミッタ電極間にビルトイン電圧よりも高い電圧を印加すると，デバイス表面のエミッタ領域7，8からゲート絶縁膜9下のチャネルを通って電子が流入し，かつコレクタ領域3からは正孔が流入する。この結果，ドリフト領域5には少数キャリア蓄積効果，または伝導度変調効果と呼ばれる，基板の不純物濃度で決まるキャリア密度よりも高い密度の電子と正孔の蓄積がおき，導通時にはドリフト領域5が低抵抗化する。IGBTは，この伝導度変調効果を利用するためドリフト領域5の濃度を低くすることでMOSFETよりも高耐圧化を図ることができる。
なお，エミッタ領域7，8から流入した電子はコレクタ領域3から流出し，コレクタ領域3から流入した正孔はエミッタ領域7，8から流出する。IGBTは一般にこの電子と正孔の流出入設計で電子，正孔のドリフト領域5中の蓄積量をコントロールして導通時およびスイッチング時における損失が適切になるように設計を行っている。例えばドリフト領域5への電子と正孔の蓄積割合が高すぎると，ドリフト抵抗は下がり導通損失も下がるが，スイッチング時に蓄積した電荷を排出する必要が生じるためスイッチング損失は悪化する。逆に蓄積の割合が低すぎると導通時の損失が悪化する。従って、デバイス作成時に，これらの特性をコントロールすることが重要である。
図2にスイッチング損失とオン電圧のトレードオフの関係を示す。図1に示すIGBTでは，裏面コレクタからの正孔注入が，低抵抗動作に影響する。図2の特性は、裏面からの正孔注入量に依存し、正孔注入量のコントロールはデバイスの表面，裏面両面の設計で調整することができる。デバイス裏面では図1のp+コレクタ領域3，n+バッファ領域4の濃度，厚さならびに各層における少数キャリアライフタイムを変えることで調整できる。
図1に示したIGBTでは，p+層の厚さや濃度，さらにはp+層中の少数キャリアライフタイムによって，完成後のIGBTの正孔注入効率がコントロールされる。このとき，裏面のコレクタ電極1とコレクタp+領域3の間に形成するシリサイド層2形成時の熱負荷が大きく，シリサイド層2形成時に侵食されるSiC膜厚が厚くなると，p+層中の結晶欠陥に起因する少数キャリアライフタイムの劣化ならびに特性ばらつきを引き起こす懸念がある。また熱負荷による，欠陥生成での通電劣化や耐性低下の懸念もある。
一方でシリサイド層2形成時の熱負荷がn+バッファ4領域やドリフト領域5付近に影響を与えないほどにコレクタp+領域3を充分に厚くすると，基板が厚くなることによるコストの増大を招きかつコレクタp+領域3の厚さによる正孔注入コントロールもできなくなる。
一方で，デバイス裏面のコレクタ電極1の面積は表面のエミッタ電極12よりも大きいため表面エミッタ領域との電極面積比程度の，コンタクト抵抗の増大は許容される。また表面エミッタ領域から注入されるキャリアは電子のためにデバイス表面のシリサイド層には正孔注入による通電劣化のような課題は発生しない。
本発明は，このような検討により，裏面コレクタ電極のシリサイド層2をできるだけ薄くする思想を採用する。具体的には、表面エミッタ電極のシリサイド層11より裏面コレクタ電極のシリサイド層2を薄くする構成を採用する。
このような構造によれば、裏面コレクタ電極と裏面コレクタ電極に接するAlを含む裏面シリサイド領域の膜厚が表面シリサイド層よりも薄いので，シリサイド化により侵食されるSiCが少なくなる。またシリサイド形成時の熱負荷も少ないために，シリサイド形成によるコレクタp+コレクタ領域中の少数キャリアライフタイムの変化が少なく通電劣化などの信頼性悪化のないデバイスを提供できる。さらには上述のように信頼性悪化を招かずにp+コレクタ領域の厚さによりIGBT正孔注入効率をコントロールすることが可能となる。
また、裏面シリサイド形成時に，デバイスの他の部分に影響を与えない製造プロセスとして，局所的に熱処理が可能なレーザアニリングを用いることが望ましい。実施例中では，当該製造プロセスに好適な条件，材料等についての具体構成を提案するものである。
以下，本発明の実施の形態について，図面を参照して詳細に説明する。
図1は本発明の第1実施形態による4h-SiC n型IGBTの断面構造を示す概念図である。図1において，本実施形態による4h-SiCトレンチ型パワーMOSFETは，コレクタ電極1と裏面シリサイド領域2とp+コレクタ領域3とn+バッファ領域4とn-ドリフト領域5とp+ボディ領域6と第1エミッタ領域7と第2エミッタ領域8とゲート絶縁膜9とゲート電極10と表面側シリサイド領域11とエミッタ電極12からなる。
コレクタ電極1はAl, Ti, Ni, Au, Agなどの金属のスパッタされた電極領域である。裏面シリサイド領域2はSiとAlを含む金属が結合したシリサイド層の領域である。p+コレクタ領域3は例えばAl:アルミニウムやB:ホウ素などp型不純物を含むp型SiCの領域である。
n+バッファ領域4は例えばN:窒素やP:リンなどn型不純物を含むn型SiCの領域である。n-ドリフト領域5は例えばNやPなどn型不純物を含むn型SiCの領域である。なおn-ドリフト領域5のn型不純物濃度はn+バッファ領域よりも常に低く，たとえばn+バッファ領域4の濃度は1×1019cm-3未満n-ドリフト領域5の濃度は2×1015cm-3未満である。
p+コレクタ領域3，n+バッファ領域4，n-ドリフト領域5は，例えばnまたはp層のバルク基板上にp+コレクタ領域3，n+バッファ領域4，n-ドリフト領域5の順番でエピタキシャル成長した後にバルク基板を研削するあるいは，nまたはp層のバルク基板上にn-ドリフト領域5，n+バッファ領域4，p+コレクタ領域3の順番でエピタキシャル成長した後にバルク基板を研削することで形成する。
p+ボディ領域6は例えばAlやBなどp型不純物を不純物注入またはエピタキシャル成長などでドリフト層上に形成したp型SiCの領域である。第1エミッタ領域7は例えばNやPなどのn型不純物を例えば1×1019cm-3以上など高濃度に注入するなどして形成したn型SiCの領域である。第2エミッタ領域8は例えばAlやBなどのp型不純物を例えば1×1019cm-3以上など高濃度に注入するなどして形成したp型SiCの領域である。
ゲート絶縁膜9はn-ドリフト領域5，p+ボディ領域6，第1エミッタ領域7の上にまたがるように形成された絶縁膜の層である。このゲート絶縁膜9は例えばウェット酸化，ドライ酸化あるいはSiO2酸化膜のCVD(Chemical Vapor Deposition)などによって形成される。ゲート電極10はゲート絶縁膜9の形成後，その直上にポリシリコンのCVD またはアモルファスシリコンのCVD後，熱処理でポリシリコンに変性させるなどで形成した電極領域である。
表面側シリサイド領域11は第1エミッタ領域と第2エミッタ領域上にまたがるように形成したSiと例えばNiなどの金属が結合してできたシリサイド領域である。エミッタ電極12は表面側シリサイド領域11ならびにデバイス前面を覆うようにAl, Ti, Niなどの金属がスパッタされた電極領域である。裏面シリサイド領域2は例えばAlを含む金属をp型コレクタ領域3にスパッタ後にレーザーアニールで形成する。これによりスパッタした金属のうちp型コレクタ領域3に接する最表面のみをシリサイド化して，シリサイド層を表面側シリサイド領域11よりも薄く形成する。これによりp+コレクタ領域3における少数キャリアライフタイムの劣化ならびに特性ばらつき耐性ならびに通電劣化耐性を向上させる。レーザーアニールは，所望の領域のみをアニールできるので，例えばRTA (Rapid Thermal Annealing )のように、デバイス全体を加熱する方法に比べてデバイスの信頼性維持に利点がある。裏面シリサイド領域2形成後，コレクタ電極1を形成する。なお、裏面シリサイド領域2，コレクタ電極1の形成は、デバイス（回路）部分の作成前でも後でもよいが、作成前のほうが素子に影響を与えるおそれが少ない。
図3で本発明による第2実施形態を説明する。図3は，図1の裏面コレクタ電極1側を示し、シリサイド領域2の作成過程を説明するものである。作成された素子構造は、図3Cに示すようにAlを含む裏面金属層13が裏面コレクタ電極1と裏面シリサイド領域2の間に存在し，それ以外の構造は図1の構成と同一である。これを作成するには，たとえばAlを含む金属300をp+コレクタ領域3上にスパッタ後，レーザ310照射によりアニール処理をする（図3A）。このとき、Siと結合した裏面シリサイド領域2と未反応で残された裏面金属層13が同時に形成される（図3B）。この場合には、Alを含む裏面金属層13と裏面シリサイド領域2の接触面におけるSi, C, Alなどの組成は互いに同一となる。その後Al, Ti, Ni, Au, Ag等によりコレクタ電極層1を形成する（図3C）。この構造により裏面シリサイド層2とコレクタ電極層1の密着性を向上し，膜はがれによる信頼性劣化を防ぐことが可能となる。
なお、p+コレクタ領域3を形成するまでの工程は、特許文献１、特許文献２等に記載されている手法を適用すればよく、n型SiC基板上にp型SiC層を形成し、その後n型SiC基板を機械的または化学的研磨により除去してp+コレクタ領域3を露出した。
後に図6，図7で説明するように、Alを含む金属300の表面には、反射率を調整するためにAl以外の物質，例えばTi, Ni, TiN等を被覆することが望ましい。この場合には、レーザアニールの結果，裏面金属層13と裏面シリサイド領域2には、Ti, Ni, TiNも存在することになる。
本発明による第3実施形態は，第1、第2の実施形態の4h-SiC 絶縁ゲートバイポーラトランジスタにおいて，裏面シリサイド領域2がAlを含み， 深さ（厚さ）が20nm未満であることを特徴とする。
N型SiC-IGBTは裏面コレクタp+領域3の膜厚や濃度，少数キャリアライフタイムを変えることで正孔の注入効率を調整できる。しかし，濃度は下げすぎると電極形成時のコンタクト抵抗を増大させる懸念があり，また結晶に欠陥を加えるなどの方法によるライフタイムのコントロールは信頼性を損ねる懸念がある。一方コレクタp+領域3の膜厚はこのような課題なくコントロール可能である。
図2の概念図に示すように一般にスイッチング損失と，導通時の損失はトレードオフ関係にあり，コレクタp+領域3の膜厚を薄くすると正孔注入効率が下がりスイッチング損失が下がる一方で，導通損失は増大する。このバランスは実際のデバイスのスイッチング周波数など，使用用途によって決まる。この正孔注入効率を下げるための膜厚調整による効果は，コレクタp+領域3の膜厚を例えば2μm未満程度に薄くすると，顕著に現れる。
しかしコレクタp+領域3が薄いとシリサイド化に伴う熱処理による膜厚変動による特性変動，さらには上述した信頼性劣化の影響をより強く受ける。本実施例による薄い裏面シリサイド領域2の形成によりこのような懸念がなく，コレクタp+領域3の膜厚で正孔注入効率を調整することが可能になる。コレクタp+領域3の膜厚は，SiC-IGBTに先行して製品化されているSi-IGBTで100nm程度の厚さで使用されていることを考慮すると，SiC-IGBTにおいても同様の膜厚まで膜厚調整が可能であることが望ましい。この目的のためには裏面シリサイド領域2の深さは20nm未満であることが望ましい。この裏面シリサイド領域2の形成は例えば第1, 第2の実施形態と同じくレーザーアニールで形成する。また、裏面シリサイド領域2の深さは，コレクタ電極1の動作のためには5nm以上が望ましい。
なお，この裏面シリサイド領域2とコレクタ電極1の間に第2の実施形態と同様のAlを含む裏面金属層13が存在すると，第2の実施形態と同様の信頼性劣化を防ぐ効果がある。第2の実施形態のように、レーザでシリサイド層と金属層を同時に形成すると，両方の層はともにその少なくとも一部に，AlとAl以外の同種の物質（例えばTi, Ni, TiNなど）を含有することになる。
図4で本発明の第4実施例を説明する。本発明による第4実施形態は，第1-第3の実施形態の4h-SiC 絶縁ゲートバイポーラトランジスタと基本的に同様の構成である。さらなる特徴として，表面シリサイド領域が，図4のように表面第1シリサイド領域19と表面第2シリサイド領域20に分かれている。表面第1シリサイド領域19は，n型SiCの領域である第1エミッタ領域側にある。表面第2シリサイド領域20は，p型SiCの領域である第2エミッタ領域8側にある。表面第1シリサイド領域19がNiシリサイドで形成され，表面第2シリサイド領域20がAlを含むシリサイドで形成される。ここで，裏面シリサイド領域2の膜厚が表面第1シリサイド領域19と表面第2シリサイド領域20よりも薄いことを特徴とする。裏面コレクタ領域側についての本実施例の効果は第1-第3の実施形態と同一である。本実施例にあるように，表面第2シリサイド領域20をAlを含むシリサイドで形成することにより，エミッタ電極12から第2エミッタ領域8に流出する際の正孔のコンタクト抵抗を下げることが可能になる。
本発明による第5実施形態は，本発明の第1-第4の実施形態でAlを含むシリサイド層をレーザーアニールで形成する際の構成に関する。具体例として、図1の構成において、p+コレクタ領域3（p型SiC基板21）にシリサイド領域2を形成する場合を例に説明する。
図5に示すように，まずp型SiC基板21にAl 22をスパッタし，その後スパッタしたAl 22の表面を覆うようにTi, Ni, TiNなどの金属膜23をスパッタする（図1と上下逆に描かれている）。材料はこれらの金属単独でもよいし、合金としてもよい。その後，レーザを金属膜23に照射すると，金属膜23とアルミ22と基板21のSiCがアニリングされて，アルミを含むシリサイド金属層24と未反応金属層25が形成される。
図6に別の例を示す。Al 22と金属膜23の位置関係は，図6のようにアルミ22と他の金属23の積層構造になっていてもよい。
図7はさらに他の例を示す。図7のように一番下の層が金属膜23になっていてもよい。
図6あるいは図7の多層構造であっても、レーザアニリング後は、図5のように金属とSiCが反応し、シリサイド層24と未反応金属層25が形成される。
多層構造では最表面は金属膜23であることが望ましい。これは，Alが広域の波長にわたってレーザ光に対する反射率が高くレーザ照射の効果がなくなるため，最表面はレーザ光を吸収または透過する金属にすることが望ましいからである。またAlはシリサイド化反応させる必要があるため合計膜厚は10nm以上あることが望ましく，また厚すぎるとSiCと近接するAlの反応を妨げるので1um未満であることが望ましい。また金属膜23は図7のようにp型SiC基板21と接する最下層の面はAlとSiCの反応が妨げられることを防ぐために100nm未満の膜厚であることが望ましい。
またレーザの照射条件はSiCのバンドギャップ相当以上のエネルギーにするために400nm未満であることが望ましい。またレーザの照射強度ならびにスキャン速度は，アニールの条件が弱すぎると，AlがSiCと反応せずまた強すぎるとSiCからシリサイド面表面に析出したCによりコンタクト抵抗が下がるために波長が400nm未満100nm以上のとき照射強度は1.8J以上3.5J未満，スキャン速度が5mm/s以上100mm/s未満のレーザーアニールでの形成が望ましい。
本発明による第6実施形態は，本発明の図4の構成で，表面第2シリサイド領域20におけるAlを含むシリサイド層をレーザーアニールで形成する際の形成プロセスに関する。
図8に示すようにまず， p+ SiC層8とn+ SiC層7にNi層80をスパッタ等で形成する。このときのNi層80の膜厚は例えば，直接レーザ照射してもSiCとの界面に影響が出ない程度に厚くしておく。
次に，ウェットエッチまたはドライエッチなどの方法によりNi層80をp+ SiC層8上のみ選択的に除去する。
次に、Ni層80に選択的にレーザ照射してアニリングを行い、Ni シリサイド層19を形成する。
図9で引き続き説明する。Ni シリサイド層19とAlシリサイド層を形成するp+ SiC層8の上にAl 90をスパッタする。
次に、ウェットエッチまたはドライエッチなどの方法により，Al 90 をp+ SiC層8上のみ選択的に除去する。
その後、Al 90を全体にスパッタし、Al膜厚を調整する。Ni シリサイド層19上ではNi シリサイド層を保護できる膜厚とし、p+ SiC層8上では、Alシリサイド層を形成するために必要な膜厚とする。
このときのAlの膜厚は例えば，直接レーザ照射してもSiCとの界面に影響が出ない程度に厚くしておく。なお図9においてAlシリサイド層を形成しない領域をn+ SiC層7で代表させたが，これは例えば図1におけるゲート電極10のように他の構造であってもよい。その後，アルミ以外の金属膜91を反射防止のために，p+ SiC層8上のAl 90の上のみ形成する。
なお，Alは p+ SiC層8でいったん全てエッチングしてから再度スパッタする方法は適用せずに，例えば始めの1回で所望の膜厚を残してエッチングするなどの方法で形成してもよい。この後本発明の第5実施形態によるレーザーアニールをすると，表面がAl層である部分ではレーザーは反射されて熱負荷がかかることなく，p+ SiC層8の上のみがシリサイド化され，Alシリサイド層20と未反応金属層92が形成される。第2の実施形態で説明したのと同様に，未反応金属層92はAlシリサイド層20とエミッタ電極層12の密着性を向上し，膜はがれによる信頼性劣化を防ぐことが可能となる。
本発明の-第4の実施形態における，表面第1シリサイド領域19，表面第2シリサイド領域20の形成後にゲート絶縁膜9，ゲート電極10などを形成すると，絶縁膜中にシリサイド形成時の金属が混入しデバイスの不具合の原因となることが懸念される。このために，表面第1シリサイド領域19，表面第2シリサイド領域20はゲート絶縁膜9，ゲート電極10などの形成後に形成することが好ましい。本実施形態を適用することにより他の領域に熱負荷がかかることなく表面第2シリサイド領域20のみをシリサイド化することが可能となる。
図10は本発明の第7実施形態による4h-SiC n型IGBTの断面構造を示す概念図である。図1で示した構造と同様の構成は同じ符号を付している。図10の構成では，ゲート絶縁膜9b，ゲート電極10b，エミッタ電極12bの形状が図1の例とは異なるが、図1の構成と同様の原理で動作する。
図10の構成においても、表面シリサイド領域11と裏面シリサイド領域2の構造および製法については，第1〜６の実施形態で説明した構成が適用でき，同様の効果をえることができる。
本発明による第8実施形態は，先に述べた実施形態によるn型SiC-IGBTを適用した電力変換機に関する。
本発明による電力変換装置を備える電力変換装置は例えば，鉄道車両に用いることができる。この鉄道車両に適用される三相モータシステムを図11を用いて説明する。
図11は，鉄道車両に適用される三相モータシステムの一例を示すブロック図である。鉄道車両には架線RTからパンダグラフPGを介して電力が供給される。架線ＲＴの高圧交流電圧は，例えば25kVまたは15kVである。この高圧交流電圧は，絶縁型の主変圧器MTRによって，例えば3.3kVの交流電圧に降圧される。降圧された交流電圧は，コンバータAC/DCによって直流電圧3.3kVに順変換される。その後，この直流電圧はキャパシタCLを介してインバータDC/ACによって交流電圧に変換され，三相モータMO3に所望の三相交流電圧が出力されて，三相モータMO3が駆動する。なお図11中，符号WHLは車輪を示す。
このように，鉄道車両の三相モータシステムを構成するコンバータAC/DCおよびインバータDC/ACに，本発明のn型SiC-IGBTを適用することができる。本発明のn型SiC-IGBTを適用すると， SiC-IGBTは同じ耐圧のSiC-MOSFETと比較すると駆動電流量が大きくかつSi-IGBTと比較すると1デバイスあたりの耐圧が高いので部品点数を少なくすることができ，かつ本発明の効果によりコンバータ回路部およびインバータ回路部の高信頼化を図ることができる。また本発明の効果により損失の小さなSiC-IGBTの設計が可能となるために放熱フィン等の削減が可能となり三相モータシステムの体積を小さくすることができる。これにより，例えば三相モータシステムを含む床下部品の小型化による鉄道車両の低床化を図ることができる。また，例えば床下部品の小型化によって鉄道車両の一部に蓄電池SBを新たに設置できるスペースを確保することができるので，車両が走行していない場合，車輪WHLを経由して電力を架線RTに戻さずに，蓄電池SBに電力を蓄積することができる。その結果，鉄道車両の回生効率を向上させることができる。言い換えれば，鉄道システムのライフサイクルコストを低減することができる。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
絶縁ゲートバイポーラトランジスタおよびこれを適用した電力変換装置に利用可能である。
1, コレクタ電極
2, 裏面シリサイド領域
3. p+コレクタ領域
4. n+バッファ領域
5. n-ドリフト領域
6. p+ボディ領域
7 第1エミッタ領域
8 第2エミッタ領域
9 ゲート絶縁膜
10 ゲート電極
11. 表面側シリサイド領域
12. エミッタ電極
13. Alを含む裏面金属領域
19.表面第1シリサイド領域
20.表面第2シリサイド領域
21. p+ SiC基板
22. Al
23. 表面金属膜
2, 裏面シリサイド領域
3. p+コレクタ領域
4. n+バッファ領域
5. n-ドリフト領域
6. p+ボディ領域
7 第1エミッタ領域
8 第2エミッタ領域
9 ゲート絶縁膜
10 ゲート電極
11. 表面側シリサイド領域
12. エミッタ電極
13. Alを含む裏面金属領域
19.表面第1シリサイド領域
20.表面第2シリサイド領域
21. p+ SiC基板
22. Al
23. 表面金属膜
Claims (10)
- 裏面コレクタ電極と，
前記裏面コレクタ電極に電気的に接続されるAlを含む裏面シリサイド領域と，
前記裏面シリサイド領域に電気的に接続される第2導電型のコレクタ領域と，
前記第2導電型のコレクタ領域に電気的に接続される第1導電型のバッファ領域と，
前記バッファ領域に電気的に接続される第1導電型のドリフト領域と，
前記第1導電型のドリフト領域に電気的に接続される第2導電型のボディ領域と，
前記第2導電型のボディ領域に電気的に接続される第1導電型の第1エミッタ領域と，
前記第1導電型の第1エミッタ領域に隣接し、前記第2導電型のボディ領域に電気的に接続される第2導電型の第2エミッタ領域と，
前記第1導電型の第1エミッタ領域，前記ドリフト領域，および前記ボディ領域に跨り、これらの少なくとも一部を覆うゲート絶縁膜と，
前記ゲート絶縁膜上に配置されたゲート電極と，
前記第1導電型の第1エミッタ領域と第2導電型の第2エミッタ領域に電気的に接続される表面シリサイド領域と，
前記表面シリサイド領域に電気的に接続されるエミッタ電極からなり，
前記裏面シリサイド領域の厚さが前記表面シリサイド領域の厚さよりも薄く、
Alを含む金属層が前記裏面コレクタ電極と前記コレクタ領域の間に存在することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタ。 - 裏面コレクタ電極と，
前記裏面コレクタ電極に電気的に接続されるAlを含む裏面シリサイド領域と，
前記裏面シリサイド領域に電気的に接続される第2導電型のコレクタ領域と，
前記第2導電型のコレクタ領域に電気的に接続される第1導電型のバッファ領域と，
前記バッファ領域に電気的に接続される第1導電型のドリフト領域と，
前記第1導電型のドリフト領域に電気的に接続される第2導電型のボディ領域と，
前記第2導電型のボディ領域に電気的に接続される第1導電型の第1エミッタ領域と，
前記第1導電型の第1エミッタ領域に隣接し、前記第2導電型のボディ領域に電気的に接続される第2導電型の第2エミッタ領域と，
前記第1導電型の第1エミッタ領域，前記ドリフト領域，および前記ボディ領域に跨り、これらの少なくとも一部を覆うゲート絶縁膜と，
前記ゲート絶縁膜上に配置されたゲート電極と，
前記第1導電型の第1エミッタ領域と第2導電型の第2エミッタ領域に電気的に接続される表面シリサイド領域と，
前記表面シリサイド領域に電気的に接続されるエミッタ電極からなり，
前記裏面シリサイド領域の厚さが前記表面シリサイド領域の厚さよりも薄く、
前記裏面コレクタ電極と前記コレクタ領域の間には，
前記裏面シリサイド領域を構成する厚さ20nm未満5nm以上のシリサイド層と、金属層が存在し，
前記シリサイド層と金属層は，ともにその少なくとも一部にAlとAl以外の同種の物質を含有することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタ。 - 前記，請求項2の4h-SiC絶縁ゲートバイポーラトランジスタにおいて，
前記Al以外の同種の物質は，Ti, Ni, TiNから選ばれる少なくとも一つであることを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタ。 - 裏面コレクタ電極と，
前記裏面コレクタ電極に電気的に接続されるAlを含む裏面シリサイド領域と，
前記裏面シリサイド領域に電気的に接続される第2導電型のコレクタ領域と，
前記第2導電型のコレクタ領域に電気的に接続される第1導電型のバッファ領域と，
前記バッファ領域に電気的に接続される第1導電型のドリフト領域と，
前記第1導電型のドリフト領域に電気的に接続される第2導電型のボディ領域と，
前記第2導電型のボディ領域に電気的に接続される第1導電型の第1エミッタ領域と，
前記第1導電型の第1エミッタ領域に隣接し、前記第2導電型のボディ領域に電気的に接続される第2導電型の第2エミッタ領域と，
前記第1導電型の第1エミッタ領域，前記ドリフト領域，および前記ボディ領域に跨り、これらの少なくとも一部を覆うゲート絶縁膜と，
前記ゲート絶縁膜上に配置されたゲート電極と，
前記第1導電型の第1エミッタ領域と第2導電型の第2エミッタ領域に電気的に接続される表面シリサイド領域と，
前記表面シリサイド領域に電気的に接続されるエミッタ電極からなり，
前記裏面シリサイド領域の厚さが前記表面シリサイド領域の厚さよりも薄く、
前記裏面コレクタ電極から前記コレクタ領域に至る部分の構造は，
Al, Ti, Ni, Au, Agから選択された少なくとも一つを含む前記裏面コレクタ電極と，
前記裏面コレクタ電極に接するAlを含有する金属層と，
前記金属層に接する前記裏面シリサイド領域と，
前記裏面シリサイド領域に接する前記コレクタ領域からなる，
4h-SiC絶縁ゲートバイポーラトランジスタ。 - 裏面コレクタ電極と，
前記裏面コレクタ電極に電気的に接続されるAlを含む裏面シリサイド領域と，
前記裏面シリサイド領域に電気的に接続される第2導電型のコレクタ領域と，
前記第2導電型のコレクタ領域に電気的に接続される第1導電型のバッファ領域と，
前記バッファ領域に電気的に接続される第1導電型のドリフト領域と，
前記第1導電型のドリフト領域に電気的に接続される第2導電型のボディ領域と，
前記第2導電型のボディ領域に電気的に接続される第1導電型の第1エミッタ領域と，
前記第1導電型の第1エミッタ領域に隣接し、前記第2導電型のボディ領域に電気的に接続される第2導電型の第2エミッタ領域と，
前記第1導電型の第1エミッタ領域，前記ドリフト領域，および前記ボディ領域に跨り、これらの少なくとも一部を覆うゲート絶縁膜と，
前記ゲート絶縁膜上に配置されたゲート電極と，
前記第1導電型の第1エミッタ領域と第2導電型の第2エミッタ領域に電気的に接続される表面シリサイド領域と，
前記表面シリサイド領域に電気的に接続されるエミッタ電極からなり，
前記裏面シリサイド領域の厚さが前記表面シリサイド領域の厚さよりも薄く、
前記表面シリサイド領域が，前記第1導電型の第1エミッタ領域に電気的に接続されるNiシリサイドで形成された表面第1シリサイド領域と，前記第2導電型の第2エミッタ領域に電気的に接続されるAlを含むシリサイドで形成された表面第2シリサイド領域からなり，
前記裏面シリサイド領域の膜厚が前記表面第1シリサイド領域と表面第2シリサイド領域よりも薄いことを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタ。 - 第2導電型のコレクタ領域と，
前記コレクタ領域と電気的に接続される第1導電型のドリフト領域と，
前記ドリフト領域と電気的に接続される第2導電型のエミッタ領域と，
前記コレクタ領域と第1のシリサイド領域を介して電気的に接続されるコレクタ電極と，
前記エミッタ領域と第2のシリサイド領域を介して電気的に接続されるエミッタ電極と，
を備える4h-SiC絶縁ゲートバイポーラトランジスタの製造方法であって、
前記第1のシリサイド領域の厚さを前記第2のシリサイド領域の厚さよりも薄く形成し、
前記第1のシリサイド領域を波長400nm未満のレーザーアニールで形成することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタの製造方法。 - 前記，請求項6の4h-SiC絶縁ゲートバイポーラトランジスタの製造方法において，
前記第1のシリサイド領域を照射強度が1.8J以上3.5J未満のレーザーアニールで形成することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタの製造方法。 - 前記，請求項6の4h-SiC絶縁ゲートバイポーラトランジスタの製造方法において，
前記第1のシリサイド領域をスキャン速度が5mm/s以上100mm/s未満のレーザーアニールで形成することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタの製造方法。 - 第2導電型のコレクタ領域と，
前記コレクタ領域と電気的に接続される第1導電型のドリフト領域と，
前記ドリフト領域と電気的に接続される第2導電型のエミッタ領域と，
前記コレクタ領域と第1のシリサイド領域を介して電気的に接続されるコレクタ電極と，
前記エミッタ領域と第2のシリサイド領域を介して電気的に接続されるエミッタ電極と，
を備える4h-SiC絶縁ゲートバイポーラトランジスタの製造方法であって、
前記第1のシリサイド領域の厚さを前記第2のシリサイド領域の厚さよりも薄く形成し、
前記第1のシリサイド領域は，アルミニウムを含む第1の金属層にアルミニウム以外の金属を含む第2の金属層を積層し、前記第2の金属層側からレーザを照射し、前記第1および第2の金属層およびSiCを反応させて前記第1のシリサイド領域を形成することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタの製造方法。 - 前記，請求項9の4h-SiC絶縁ゲートバイポーラトランジスタの製造方法において，
前記第1および第2の金属層およびSiCを反応させて前記第1のシリサイド領域を形成する際に、シリサイド化されない金属層を同時に形成することを特徴とする，4h-SiC絶縁ゲートバイポーラトランジスタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/072288 WO2016030963A1 (ja) | 2014-08-26 | 2014-08-26 | ４ｈ－ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016030963A1 JPWO2016030963A1 (ja) | 2017-04-27 |
| JP6268298B2 true JP6268298B2 (ja) | 2018-01-24 |
Family
ID=55398907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016545120A Active JP6268298B2 (ja) | 2014-08-26 | 2014-08-26 | ４ｈ−ＳｉＣ絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6268298B2 (ja) |
| WO (1) | WO2016030963A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017158747A1 (ja) * | 2016-03-16 | 2017-09-21 | 株式会社日立製作所 | エピタキシャル基板の製造方法および半導体装置の製造方法 |
| JP7369601B2 (ja) * | 2019-11-21 | 2023-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP7478604B2 (ja) * | 2020-06-26 | 2024-05-07 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256529A (ja) * | 1997-03-14 | 1998-09-25 | Fuji Electric Co Ltd | 絶縁ゲート型炭化ケイ素サイリスタ |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| CN101663741B (zh) * | 2008-02-22 | 2012-11-07 | 住友电气工业株式会社 | 半导体器件和制造半导体器件的方法 |
| JP5444758B2 (ja) * | 2009-02-27 | 2014-03-19 | 日産自動車株式会社 | 半導体装置 |
| JP2012099630A (ja) * | 2010-11-02 | 2012-05-24 | Panasonic Corp | 半導体装置および電力変換器 |
| JP5613640B2 (ja) * | 2011-09-08 | 2014-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5728339B2 (ja) * | 2011-09-08 | 2015-06-03 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-08-26 JP JP2016545120A patent/JP6268298B2/ja active Active
- 2014-08-26 WO PCT/JP2014/072288 patent/WO2016030963A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2016030963A1 (ja) | 2017-04-27 |
| WO2016030963A1 (ja) | 2016-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522672B2 (en) | Semiconductor device | |
| JP5858934B2 (ja) | 半導体パワーデバイスおよびその製造方法 | |
| JP5202308B2 (ja) | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 | |
| US8933466B2 (en) | Semiconductor element | |
| JP6611960B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| JP6923457B2 (ja) | 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両 | |
| WO2021014570A1 (ja) | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 | |
| JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2018037701A1 (ja) | 半導体装置 | |
| JPWO2020026401A1 (ja) | ワイドバンドギャップ半導体装置、および、電力変換装置 | |
| JPWO2019123717A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| JP2012099630A (ja) | 半導体装置および電力変換器 | |
| JP6268298B2 (ja) | ４ｈ−ＳｉＣ絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| JP7275407B1 (ja) | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6873273B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| US20180151709A1 (en) | Semiconductor device, substrate and electrical power conversion device | |
| JP7258239B2 (ja) | 炭化珪素半導体装置、および、電力変換装置 | |
| JP6584940B2 (ja) | 半導体装置の製造方法 | |
| JP7043750B2 (ja) | ＳｉＣ－ＭＯＳＦＥＴ | |
| JP6271078B2 (ja) | 半導体装置および電力変換装置 | |
| US8878194B2 (en) | Semiconductor element, semiconductor device, and semiconductor element manufacturing method | |
| JP2020047782A (ja) | 半導体装置、インバータ回路、駆動装置、車両、および昇降機 | |
| JP6511125B2 (ja) | 半導体装置の製造方法 | |
| WO2023281669A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6268298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |