JP6264568B2 - 発光デバイスおよび表示装置 - Google Patents

発光デバイスおよび表示装置 Download PDF

Info

Publication number
JP6264568B2
JP6264568B2 JP2014141764A JP2014141764A JP6264568B2 JP 6264568 B2 JP6264568 B2 JP 6264568B2 JP 2014141764 A JP2014141764 A JP 2014141764A JP 2014141764 A JP2014141764 A JP 2014141764A JP 6264568 B2 JP6264568 B2 JP 6264568B2
Authority
JP
Japan
Prior art keywords
electrode
hole
wiring
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014141764A
Other languages
English (en)
Other versions
JP2015053472A (ja
Inventor
大前　秀樹
秀樹 大前
日比野　純一
純一 日比野
山田　篤志
篤志 山田
上田　大助
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014141764A priority Critical patent/JP6264568B2/ja
Priority to PCT/JP2014/003897 priority patent/WO2015019565A1/ja
Publication of JP2015053472A publication Critical patent/JP2015053472A/ja
Priority to US14/675,748 priority patent/US20150214197A1/en
Application granted granted Critical
Publication of JP6264568B2 publication Critical patent/JP6264568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/001—Arrangement of electric circuit elements in or on lighting devices the elements being electrical wires or cables
    • F21V23/002—Arrangements of cables or conductors inside a lighting device, e.g. means for guiding along parts of the housing or in a pivoting arm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本開示は、発光デバイスに関し、特に、フレキシブルまたはストレッチャブルな発光デバイスに関する。
多数の発光素子を規則的に並べて装着し、この発光素子を適宜点滅させて所定の文字、図形または記号等を表示するディスプレイ装置が知られている。
このディスプレイ装置では、薄板状の導体を格子状に配置し、導体の縦列および横列の一方を、アノード、他方をカソードとして、縦列と横列の交点位置に発光素子が装着されている。
特開平８−０５４８４０号公報
しかしながら、従来のディスプレイ装置では、配線基板を曲面状に撓ませて使用する際には、発光デバイスにおいて配線と接続される電極と、配線との接続点に負荷がかかりやすい。また、配線と電極との接続点に負荷がかかる結果、発光デバイスに設けられた電極が剥がれるという問題も生じていた。
本開示は、配線と発光デバイスの接続点にかかる負荷を低減して、発光デバイスの破損を抑制する。
本開示の一態様に係る発光デバイスは、発光領域と、前記発光領域に電気的に接続された第１の電極及び第２の電極とを有する複数のＬＥＤチップと、前記複数のＬＥＤチップに対応して設けられた複数の基板と、少なくとも前記複数の基板をそれぞれ貫通するスルーホールと、糸状の導電性線材で構成された配線と、を備え、前記配線は、一つの前記ＬＥＤチップが有する前記第１の電極または前記第２の電極と前記一つのＬＥＤチップと隣り合う他のＬＥＤチップが有する前記第１の電極または前記第２の電極とを、前記スルーホール内を通過した上で導通する発光デバイスを提供する。
本開示の一態様に係る発光デバイスによれば、配線と発光デバイスとの接続点にかかる負荷を低減することができる。
図１は、実施の形態１に係る発光デバイスを備えたＬＥＤアレイの構成を示す概念図である。 図２は、実施の形態１に係る発光デバイスの電気回路図である。 図３は、実施の形態１に係るＬＥＤチップの構成を示す上面図である。 図４は、実施の形態１に係るＬＥＤチップの構成を示す上面図である。 図５は、実施の形態１に係る発光デバイスの製造工程を示す概略図である。 図６は、実施の形態１に係る発光デバイスの製造工程を示す概略図である。 図７は、実施の形態１に係る発光デバイスの製造工程を示す概略図である。 図８は、実施の形態１に係るＬＥＤチップの製造工程を示す上面図である。 図９は、実施の形態１に係るＬＥＤチップの製造工程を示す上面図である。 図１０は、実施の形態１に係るＬＥＤチップの製造工程を示す上面図である。 図１１は、実施の形態１に係るＬＥＤチップの製造工程を示す上面図である。 図１２は、実施の形態１に係るＬＥＤチップの製造工程を示す上面図である。 図１３は、実施の形態１に係るＬＥＤチップの構成を示す上面図である。 図１４は、孔径の大きさの異なる複数のスルーホールを有するＬＥＤチップの構成を示す上面図である。 図１５は、実施の形態１に係る発光デバイスの製造工程を示す概略図である。 図１６は、実施の形態１に係る発光デバイスの製造工程を示す概略図であり、（ａ）は図１５に対応する概略図、（ｂ）は（ａ）の一部を拡大した図である。 図１７は、実施の形態１に係る発光デバイスの構成を示す断面図である。 図１８は、実施の形態１に係る発光デバイスの構成を示す断面図である。 図１９は、実施の形態１の変形例に係る発光デバイスの構成を示す断面図である。 図２０は、実施の形態２に係る発光デバイスの構成を示す断面図である。 図２１は、実施の形態３に係る発光デバイスの構成を示す断面図である。 図２２は、実施の形態３に係る発光デバイスの構成を示す断面図である。 図２３は、実施の形態４に係る発光デバイスの構成を示す断面図である。 図２４は、実施の形態４に係る発光デバイスの構成を示す断面図である。 図２５は、実施の形態４の変形例に係る発光デバイスの構成を示す断面図である。 図２６は、実施の形態４の変形例に係る発光デバイスの構成を示す断面図である。 図２７は、実施の形態４の変形例に係る発光デバイスの構成を示す上面図である。 図２８は、実施の形態５に係る発光デバイスの構成を示す断面図である。 図２９は、実施の形態５に係る発光デバイスの構成を示す断面図である。 図３０は、実施の形態５に係る発光デバイスの構成を示す断面図である。 図３１は、実施の形態５の変形例に係る発光デバイスの構成を示す断面図である。 図３２は、実施の形態５の変形例に係る発光デバイスの構成を示す断面図である。 図３３は、実施の形態５の変形例に係る発光デバイスの構成を示す断面図である。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
本開示の一態様に係る発光デバイスは、発光領域と、前記発光領域に電気的に接続された第１の電極及び第２の電極とを有する複数のＬＥＤチップと、前記複数のＬＥＤチップに対応して設けられた複数の基板と、少なくとも前記複数の基板をそれぞれ貫通するスルーホールと、糸状の導電性線材で構成された配線と、を備え、前記配線は、一つの前記ＬＥＤチップが有する前記第１の電極または前記第２の電極と前記一つのＬＥＤチップと隣り合う他のＬＥＤチップが有する前記第１の電極または前記第２の電極とを、前記スルーホール内を通過した上で導通する。
この構成によれば、配線がスルーホールを貫通した上で電極と接続されることにより、配線の可動領域が制限される。したがって、配線と電極との接続点にかかる機械的負荷を抑制し、機械的強度の高い発光デバイスを提供することができる。
また、上記した一態様において、前記スルーホール内において、前記配線の側面の少なくとも一部が、前記スルーホールの内壁と離間していてもよい。
この構成によれば、配線の側面の少なくとも一部がスルーホールの内壁と離間しており、スルーホール内で動かすことができるので、配線と電極との接続点にかかる機械的負荷を抑制することができる。
また、上記した一態様において、前記第１の電極及び前記第２の電極は、前記複数の基板において各々の同一の面に形成され、前記スルーホールが貫通する前記基板の両面のうち、前記第１の電極及び前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極および前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも小さくてもよい。
この構成によれば、配線の可動範囲が制限されることにより、配線と電極との接続点にかかる機械的負荷をより効果的に抑制できる。
また、上記した一態様において、前記第１の電極及び前記第２の電極は、前記複数の基板において各々の同一の面に形成され、前記スルーホールが貫通する前記基板の両面のうち、前記第１の電極および前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極及び前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも大きくてもよい。
この構成によれば、配線とスルーホールが接触しやすい領域（孔径が小さい側）を、配線が接続する電極に対して離れて位置させることで、配線がスルーホールと接触することによりダメージを受けるのを抑制することができる。
また、上記した一態様において、前記スルーホールが貫通する前記基板の両面のうち、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極が位置する一方の面における前記スルーホールの内面位置が、前記一方の面と対向する他方の面における内面位置よりも、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極側に近接していてもよい。
この構成によれば、配線がその撓みに沿って機械的負荷の少ない状態でスルーホール内に配置される。したがって、スルーホール内を通過する配線を、電極と容易に接続することができる。
また、上記した一態様において、前記第１の電極および前記第２の電極は、各々、導電性材料によって前記配線と接続されていていてもよい。
この構成によれば、配線を第１の電極および第２の電極に固定することができると共に、配線と第１の電極および第２の電極とを電気的に精度よく接続することができる。
また、上記した一態様において、前記基板は、絶縁体であってもよい。
この構成によれば、絶縁体基板に形成されたスルーホールに配線を通過させた後、基板上にＬＥＤチップを搭載することができる。
また、上記した一態様において、前記発光デバイスは、さらに、絶縁性配線を備え、前記絶縁性配線は、一つの前記ＬＥＤチップにおける前記スルーホールを通った上で、前記一つのＬＥＤチップと隣り合う他の前記ＬＥＤチップの前記スルーホールを通り、前記絶縁性配線は、前記配線よりも剛性が高くてもよい。
この構成によれば、絶縁性配線の剛性を配線の剛性よりも高くすることで、発光デバイスが撓み等により変形された際に配線にかかる機械的負荷を低減することができる。
また、本開示の一態様に係る発光デバイスは、複数のＬＥＤチップが配列された発光デバイスであって、前記複数のＬＥＤチップのそれぞれは、基板内または前記基板上に形成された発光領域と、を備え、前記発光デバイスは、前記発光領域に電気的に接続された第１の電極及び第２の電極と、少なくとも前記基板を貫通するスルーホールと、糸状の導電性線材で構成された配線と、を備え、前記配線は、一つの前記ＬＥＤチップが有する前記第１の電極または前記第２の電極と、前記一つのＬＥＤチップと隣り合う他のＬＥＤチップが有する前記第１の電極または前記第２の電極とを、前記一つのＬＥＤチップおよび前記他のＬＥＤチップが有する前記スルーホール内を通過した上で導通してもよい。
この構成によれば、基板の上に発光領域が形成されたＬＥＤデバイスであっても、基板に形成されたスルーホールを配線が貫通することで、配線の可動領域を制限し、配線と電極との接続点にかかる機械的負荷を抑制することができる。
また、上記した一態様において、前記第１の電極及び前記第２の電極は、前記基板上に直接形成されていてもよい。
この構成によれば、ＬＥＤチップの基板が発光領域そのものである場合であっても、スルーホールを配線が貫通することで、配線の可動領域を制限し、配線と電極との接続点にかかる機械的負荷を抑制することができる。
また、上記した一態様において、前記ＬＥＤチップは、前記発光領域を挟むようにｎ型半導体層及びｐ型半導体層を積層した積層体であり、前記第１の電極は、前記ｐ型半導体層と導通するアノード電極であり、前記第２の電極は、前記ｎ型半導体層と導通するカソード電極であり、前記スルーホールは、前記スルーホールが形成される位置において、前記基板の両面を貫通してもよい。
また、上記した一態様において、前記基板はｎ型半導体層であり、前記基板の上方にはｐ型半導体層が積層され、前記第１の電極は、前記ｐ型半導体層と導通するアノード電極であり、前記第２の電極は、前記ｎ型半導体層と導通するカソード電極であり、前記スルーホールは、前記スルーホールが形成される位置において、前記基板の両面を貫通してもよい。
この構成によれば、配線がスルーホールを貫通した上で電極と接続されることにより、配線の可動領域が制限される。したがって、配線と電極との接続点にかかる機械的負荷を抑制できる。
また、上記した一態様において、前記スルーホール内において、前記配線の側面の少なくとも一部が、前記スルーホールの内壁と離間していてもよい。
この構成によれば、配線の側面の少なくとも一部がスルーホールの内壁と離間しており、スルーホール内で動かすことができるので、配線と電極との接続点にかかる機械的負荷を抑制することができる。
また、上記した一態様において、前記第１の電極及び前記第２の電極は、前記複数のＬＥＤチップにおけるそれぞれの基板において各々の同一の面に形成され、前記スルーホールが貫通する前記それぞれの基板の両面のうち、前記第１の電極及び前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極および前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも小さくてもよい。
この構成によれば、配線の可動範囲が制限されることにより、配線と電極との接続点にかかる機械的負荷をより効果的に抑制できる。
また、上記した一態様において、前記第１の電極及び前記第２の電極は、前記複数のＬＥＤチップにおけるそれぞれの基板において各々の同一の面に形成され、前記スルーホールが貫通する前記それぞれの基板の両面のうち、前記第１の電極および前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極及び前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも大きくてもよい。
この構成によれば、配線とスルーホールが接触しやすい領域（孔径が小さい側）を、配線が接続する電極に対して離れて位置させることで、配線がスルーホールと接触することによりダメージを受けるのを抑制することができる。
また、上記した一態様において、前記スルーホールが貫通する前記基板の両面のうち、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極が位置する一方の面における前記スルーホールの内面位置が、前記一方の面と対向する他方の面における内面位置よりも、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極側に近接していてもよい。
この構成によれば、配線がその撓みに沿って機械的負荷の少ない状態でスルーホール内に配置される。したがって、スルーホール内を通過する配線を、電極と容易に接続することができる。
また、上記した一態様において、前記第１の電極および前記第２の電極は、各々、導電性材料によって前記配線と接続されていてもよい。
この構成によれば、配線を第１の電極および第２の電極に固定することができると共に、配線と第１の電極および第２の電極とを電気的に精度よく接続することができる。
また、上記した一態様において、前記発光デバイスは、絶縁性配線を備え、前記絶縁性配線は、一つの前記ＬＥＤチップにおける前記スルーホールを通った上で、前記一つのＬＥＤチップと隣り合う他の前記ＬＥＤチップの前記スルーホールを通り、前記絶縁性配線は、前記配線よりも剛性が高くてもよい。
この構成によれば、絶縁性配線の剛性を配線の剛性よりも高くすることで、発光デバイスが撓み等により変形された際に配線にかかる機械的負荷を低減することができる。
また、本開示の一態様に係る表示装置は、（上記した一態様に係る発光デバイスを備える。
この構成によれば、配線がスルーホールを貫通した上で電極と接続されることにより、配線の可動領域が制限される。したがって、配線基板を曲面状に撓ませて使用するような表示装置であっても、配線と電極との接続点にかかる機械的負荷を抑制した表示装置を提供することができる。
（実施の形態１）
次に、実施の形態１について説明する。図１は、本実施の形態に係る発光デバイスを備えたＬＥＤアレイの構成を示す概念図である。
図１に示すように、発光デバイス１は、マトリクス状に配置された複数のＬＥＤチップ１０と、複数のデータ線２０で構成されるデータ線群２０ａと、複数のアドレス線３０で構成されるアドレス線群３０ａとを備えている。
ＬＥＤチップ１０は、基板上に発光領域１２と、スルーホール１４ａおよび１４ｂとを有している。
図１に示すように、データ線２０およびアドレス線３０は、スルーホール１４ａおよび１４ｂにそれぞれ貫通されている。データ線２０は、ＬＥＤチップ１０のスルーホール１４ｂを貫通し、アドレス線３０は、スルーホール１４ａを貫通している。
また、データ線２０は、複数のＬＥＤチップ１０におけるそれぞれ一つのスルーホール１４ｂを順に貫通し、後述する電極パッド（図１０参照）を介して複数のＬＥＤチップ１０を列方向に接続している。アドレス線３０は、複数のＬＥＤチップ１０におけるそれぞれの他のスルーホール１４ａを順に貫通し、後述する電極パッド（図１０参照）を介して複数のＬＥＤチップ１０を行方向に接続している。これにより、図１に示したように、データ線２０とアドレス線３０とにより、複数のＬＥＤチップ１０は、行列方向に布を織るように接続されている。スルーホール１４ａおよび１４ｂ内において、アドレス線３０およびデータ線２０は、それぞれアドレス線３０およびデータ線２０の側面の少なくとも一部が、スルーホール１４ａおよび１４ｂの内壁と離間している。
図２は、発光デバイス１の電気回路図である。図２に示すように、発光デバイス１は、複数のデータ線２０のそれぞれと複数のアドレス線３０のそれぞれとの間にＬＥＤチップ１０が接続された構成をしている。発光デバイス１では、アドレス線３０に信号が印加されるタイミングで、データ線２０から供給された信号に応じて、ＬＥＤチップ１０が発光する。
図３および図４は、ＬＥＤチップ１０の構成を示す概略図である。なお、図３および図４に示すＬＥＤチップ１０は、図１に示したＬＥＤチップ１０の１個に対応している。また、図４に示すＬＥＤチップ１０は、図３の構成に電極パッドを設けたものである。
ＬＥＤチップ１０には、積層体構造として、導電性または絶縁性の基板上にｎ型半導体層と、活性層と、ｐ型半導体層とが積層されている。例えば、絶縁性基板であるサファイア基板１１の上に、活性層１２ｂ（図１７参照）を含む発光領域１２を有している。また、ＬＥＤチップ１０には、発光領域１２を挟むように、ｎ型電極１６と、ｐ型電極１７とが形成されている。
さらに、図４に示すように、ｎ型パッド電極１８ａと接続されたｎ型電極１６と、ｐ型パッド電極１８ｂと接続されたｐ型電極１７が形成されている。詳細には、ｎ型パッド電極１８ａはｎ型電極１６に電気的に接続され、ｎ型パッド電極１８ａと発光領域１２とは絶縁膜１９（図１８を参照）を介して絶縁されている。また、ｐ型パッド電極１８ｂはｐ型電極１７に電気的に接続され、ｐ型パッド電極１８ｂと発光領域１２とは、絶縁膜１９（図１７を参照）を介して絶縁されている。
発光領域１２は、ｎ型半導体層１２ａ、活性層（発光層）１２ｂおよびｐ型半導体層１２ｃによって構成される。発光領域１２では、サファイア基板１１の主面（図示せず）に下から上に順次、ｎ型半導体層１２ａ、活性層１２ｂおよびｐ型半導体層１２ｃが形成されている。各半導体層の材料としては、活性層１２ｂで発光させる光の波長に応じて適宜選択することができる。例えば、半導体層の材料として、ＧａＡｓ系やＧａＮ系の化合物半導体が用いられる。
発光領域１２は、ｎ型電極（カソード電極）１６とｐ型電極（アノード電極）１７との間に電圧が印加されることにより、発光領域１２に電流が流れて発光する。
なお、ｐ型電極１７とｐ型パッド電極１８ｂとは、本開示に係る第１の電極に相当する。ｎ型電極１６とｎ型パッド電極１８ａとは、本開示に係る第２の電極に相当する。
スルーホール１４ａおよび１４ｂは、ＬＥＤチップ１０のうち少なくともサファイア基板１１を貫通するように配置されている。すなわち、ＬＥＤチップ１０において、スルーホール１４ａおよび１４ｂは、スルーホールが形成される位置に配置された、少なくともサファイア基板１１を貫通するように形成されている。
データ線２０およびアドレス線３０は、糸状の導電性線材（ワイヤ）であり、例えば、金（Ａｕ）、銀（Ａｇ）、Ｃｕ（銅）等の金属で構成される金属配線である。本実施の形態において、アドレス線３０およびデータ線２０は、銅電線である。データ線２０およびアドレス線３０の直径は、例えば０．１ｍｍである。
なお、アドレス線３０およびデータ線２０は、導電性を有するだけではなく可撓性や伸縮性を有することが望ましい。この場合、アドレス線３０およびデータ線２０の材料としては、グラファイトやカーボンナノチューブ等のグラフェンを用いることができる。これにより、発光デバイス１を撓ませたときに生じるアドレス線３０およびデータ線２０の負荷を緩和させることができる。また、データ線２０およびアドレス線３０は、樹脂によりコーティングされている構成であってもよい。
データ線２０およびアドレス線３０の各々は、隣り合う２つのＬＥＤチップ１０ごとに複数設けられている。つまり、行方向においてアドレス線３０とＬＥＤチップ１０とが交互に設けられているとともに、列方向においてデータ線２０とＬＥＤチップ１０とが交互に設けられている。
そして、ＬＥＤチップ１０を介して１つの行方向に接続される複数のアドレス線３０は、１つの走査線（カソード配線）として構成される。また、ＬＥＤチップ１０を介して１つの列方向に接続される複数のデータ線２０は、１つのデータ線（アノード配線）として構成される。アドレス線およびデータ線は、それぞれ、アドレス線群３０ａおよびデータ線群２０ａとして複数設けられている。
図２に示したように、本実施の形態において、行方向に配列される複数のＬＥＤチップ１０については、隣り合うＬＥＤチップ１０のカソード同士がアドレス線３０によって順次接続される。また、列方向に配列されるＬＥＤチップ１０については、隣り合うＬＥＤチップ１０のアノード同士がデータ線２０によって順次接続される。
また、データ線群２０ａはデータドライバ５０（図１６の（ａ）参照）に接続されている。また、アドレス線群３０ａは、走査データドライバ（ソースドライバ）６０に接続されている。
データドライバ５０および走査データドライバ６０は、それぞれデータ線２０およびアドレス線３０に印加される電圧または電流を制御する。これにより、ＬＥＤチップ１０の発光動作が制御される。
なお、データ線２０は、本開示にかかる第２の配線に相当する。また、アドレス線３０は、本開示にかかる第１の配線に相当する。
次に、発光デバイス１の製造方法について説明する。
図５〜図７は、発光デバイス１の製造工程を示す概略図である。
図５に示すように、まず、発光デバイス１を構成するサファイア基板１１の上に複数のＬＥＤデバイスが形成される。ここで、ＬＥＤデバイスとは、ＬＥＤチップがチップ毎に分割される前の状態のことをいう。ＬＥＤデバイス（ＬＥＤチップ）１０の形成方法については後に詳述する。
次に、図６に示すように、サファイア基板１１にスルーホール１４ａおよび１４ｂが形成される。レーザーを用いて、サファイア基板１１の両面を貫通する複数のスルーホール１４ａおよび１４ｂが形成される。スルーホール１４ａおよび１４ｂは、ＬＥＤデバイス（ＬＥＤチップ）１０における発光領域１２の周辺に複数形成される。詳細については後に説明するが、スルーホール１４ａおよび１４ｂは、例えば、ＬＥＤデバイス（ＬＥＤチップ）１０の発光領域１２の近傍に設けられてもよい。また、スルーホール１４ａおよび１４ｂは、ＬＥＤデバイス（ＬＥＤチップ）１０の電極（例えば、ｎ型パッド電極１８ａまたはｐ型パッド電極１８ｂ）が形成された領域内に設けられてもよい。
その後、図７に示すように、サファイア基板１１をダイシングし、ＬＥＤデバイスをそれぞれ分割し、ＬＥＤチップ１０とする。
ここで、ＬＥＤチップ（ＬＥＤデバイス）１０の製造方法について説明する。
図８〜図１４は、ＬＥＤチップ１０の製造工程を示す上面図である。
はじめに、サファイア基板１１上に半導体層が積層された基板（積層体構造）を用意する。ここで、半導体層とは、発光領域１２を構成する層であり、発光領域１２は、ｎ型半導体層１２ａ、活性層１２ｂおよびｐ型半導体層１２ｃがこの順に積層されている。そして、レジストまたはＳｉＯ２等をマスクにして、図８に示すように活性層１２ｂおよび１２ｃを残し、図１２に示すようにｎ型半導体層１２ａが露出されるように、当該積層体構造がエッチングされる。これにより、ＬＥＤチップ１０において、ｎ型半導体層１２ａが露出される。
次に、図９に示すように、ｎ型半導体層１２ａを残してサファイア基板１１が露出されるように、ｎ型半導体層１２ａを除く領域の半導体層がエッチングされる。
さらに、ｐ型半導体層１２ｃ（または、ｐ型電極１７）とｎ型半導体層１２ａ（または、ｎ型電極１６）とが短絡しないように、ｐｎ接合の絶縁のための絶縁膜（図示せず）が形成される。
続いて、図１０に示すように、ｎ型半導体層１２ａにｎ型電極１６が形成される。ｎ型電極は、例えば、ｎ型半導体層１２ａにおいて、ｎ型半導体層１２ａの２辺に並行するようにＬ字状に形成されている。
次に、図１１に示すように、ｐ型半導体層１２ｃの上にｐ型電極１７が形成される。ｐ型電極１７は、ｐ型半導体層１２ｃの上に、ｐ型半導体層１２ｃの形状とほぼ同様の形状に形成される。
また、図１２に示すように、ＬＥＤチップ１０にスルーホール１４ａおよび１４ｂが形成される。スルーホール１４ａおよび１４ｂは、上記したようにレーザー加工により形成される。
さらに、ｎ型電極１６とｐ型電極１７に対して、それぞれｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂが形成される。ｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂは、例えば銅により構成され、所定の形状にパターニング形成されている。これにより、ｎ型電極１６とｎ型パッド電極１８ａとが電気的に接続され、ｐ型電極１７とｐ型パッド電極１８ｂとが電気的に接続される。
以上により、図１３に示すＬＥＤチップ１０が完成する。この構成によれば、配線（アドレス線３０およびデータ線２０）がスルーホール１４ａおよび１４ｂを貫通した上で電極（ｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂ）と接続される。これにより、配線の可動領域が制限され、配線と電極との接続点にかかる機械的負荷を抑制できる。
なお、上記したＬＥＤチップ１０の各構成を形成する場合、パターニングに使用するマスクパターンは、上記した実施の形態に示したパターンに限らず他のパターンであってもよい。また、発光デバイス１の製造工程は、上記した工程に限らず、工程の順を入れ替えたり他の工程を追加したりしてもよい。また、スルーホール１４ａおよび１４ｂの形成は、ＬＥＤチップ１０のｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂの形成後に行ってもよいし、ＬＥＤチップ１０のｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂの形成の前に行ってもよい。この構成によれば、スルーホール１４ａおよび１４ｂと、ｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂとを容易に形成することができる。
また、スルーホール１４ａおよび１４ｂは、サファイア基板１１だけでなく、サファイア基板１１、ｐ型半導体層１２ｃおよびｎ型半導体層１２ａを有する積層体を貫通するように形成されていてもよい。また、積層体のうち、ｎ型半導体層１２ａおよびｐ型半導体層１２ｃの少なくとも一層を貫通するように形成されていてもよい。
この構成によれば、データ線２０およびアドレス線３０で構成される配線がスルーホール１４ａおよび１４ｂを貫通した上で電極（ｎ型電極１６またはｐ型電極１７）と接続されるので、配線の可動領域が制限される。これにより、配線と電極との接続点にかかる機械的負荷を抑制できる。
また、ＬＥＤチップ１０に設けられるスルーホール１４ａおよび１４ｂは、上記した発光デバイス１のように２つに限らず、より多くのスルーホールが設けられてもよい。この場合、各スルーホールの孔径は統一する必要は無く、異なる大きさの孔径を有する複数のスルーホールを形成してもよい。以下にその一例を示す。
図１４は、孔径の大きさの異なる複数のスルーホールを有するＬＥＤチップ１０の構成を示す上面図である。
図１４に示すように、ＬＥＤチップ１０は、上記した発光デバイス１のＬＥＤチップ１０のスルーホール１４ａおよび１４ｂに加えて、スルーホール１４ｃ、１４ｄ、１４ｅおよび１４ｆを備えていてもよい。ここで、スルーホール１４ａ、１４ｃおよび１４ｅは、ｎ型パッド電極１８ａの内部に形成されている。また、スルーホール１４ｂ、１４ｄおよび１４ｆは、ｐ型パッド電極１８ｂの内部に形成されている。
ｎ型パッド電極１８ａに形成されたスルーホール１４ａ、１４ｃ、１４ｅの孔径は、スルーホール１４ａの孔径が最も大きく、続いてスルーホール１４ｃ、１４ｅの順に小さく形成されており、スルーホール１４ｅの孔径が最も小さく形成されている。同様に、ｐ型パッド電極１８ｂに形成されたスルーホール１４ｂ、１４ｄ、１４ｆの孔径は、スルーホール１４ｂの孔径が最も大きく、続いてスルーホール１４ｄ、１４ｆの順に小さく形成されており、スルーホール１４ｆの孔径が最も小さく形成されている。
このように、孔径の異なる複数のスルーホールを形成することにより、配線の径に応じて孔径の異なるスルーホールを使用することができ、簡便かつ効率よく配線の受ける機械的負荷を低減することができる。
完成したＬＥＤチップ１０は、スルーホール１４ａおよび１４ｂにそれぞれアドレス線３０およびデータ線２０が貫通される。データ線２０は、複数のＬＥＤチップ１０のスルーホール１４ｂを順に貫通し、列方向に複数のＬＥＤチップ１０を接続する。アドレス線３０は、複数のＬＥＤチップ１０のスルーホール１４ａを順に貫通し、行方向に複数のＬＥＤチップ１０を接続する。このように、発光デバイス１では、複数のＬＥＤチップ１０がデータ線２０とアドレス線３０によって行列方向に布を織るように接続される。複数のＬＥＤチップ１０の接続方法については、後に詳述する。
さらに、図１５に示すように、複数のＬＥＤチップ１０が行列方向に布を織るように接続された発光デバイス１は、可撓性樹脂材等で構成されるフィルム４０に固定される。これにより、例えば、パネルのフレキシブル基板等に発光デバイス１を設けることができる。
さらに、図１６の（ａ）に示すように、フィルム４０に固定された発光デバイス１において、データ線２０およびアドレス線３０は、それぞれデータドライバ５０および走査データドライバ６０に接続される。これにより、データドライバ５０および走査データドライバ６０により、ＬＥＤチップ１０の発光動作を制御することができる。
ここで、データ線２０およびアドレス線３０による複数のＬＥＤチップ１０の接続方法の一例を示す。
図１７は、図１６の（ｂ）に示した発光デバイス１のＡ−Ａ’線における断面図である。図１８は、図１６の（ｂ）に示した発光デバイス１のＢ−Ｂ’線における断面図である。なお、図１７および図１８におけるＬＥＤチップ１０ａ〜１０ｃは、図１６の（ｂ）に示したＬＥＤチップ１０ａ〜１０ｃに対応している。
図１７に示すように、配線であるデータ線２０は、一つのＬＥＤチップ１０ａの表面に形成されたｐ型パッド電極１８ｂに、導電性材料（例えば導電性樹脂）１８ｃによって接続され、ＬＥＤチップ１０ａに形成されたスルーホール１４ｂを表面から裏面へと貫通する。さらに、データ線２０は、他のＬＥＤチップ１０ｂに形成されたスルーホール１４ｂを裏面から表面に貫通し、当該他のＬＥＤチップ１０ｂの表面に形成されたｐ型パッド電極１８ｂに、導電性樹脂１８ｃによって接続される。
これにより、ＬＥＤチップ１０ａのスルーホール１４ｂを貫通したデータ線２０は、隣り合うＬＥＤチップ１０ｂと電気的に接続され、かつ、データ線２０の可動領域が制限される構成となる。これにより、データ線２０と各ｐ型パッド電極１８ｂとの接続点にかかる機械的負荷を抑制することができる。
また、図１８に示すように、配線であるアドレス線３０は、一つのＬＥＤチップ１０ａの表面に形成されたｎ型パッド電極１８ａに、導電性材料（例えば導電性樹脂）１８ｄによって接続され、ＬＥＤチップ１０ａに形成されたスルーホール１４ａを表面から裏面へと貫通する。さらに、アドレス線３０は、他のＬＥＤチップ１０ｃに形成されたスルーホール１４ａを裏面から表面に貫通し、当該ＬＥＤチップ１０ｃの表面に形成されたｎ型パッド電極１８ａに、導電性樹脂１８ｃによって接続される。
これにより、ＬＥＤチップ１０ａのスルーホール１４ａを貫通したアドレス線３０は、隣り合うＬＥＤチップ１０ｃと電気的に接続され、かつ、アドレス線３０の可動領域が制限される構成となる。これにより、アドレス線３０と各ｎ型パッド電極１８ａとの接続点にかかる機械的負荷を抑制することができる。
以上により、本実施の形態に係る発光デバイス１が完成する。
以上の構成によれば、配線（データ線２０とアドレス線３０）がスルーホールを貫通した上で電極と接続されることにより、配線の可動領域が制限される。したがって、配線と電極との接続点にかかる機械的負荷を抑制できる。
なお、上記したＬＥＤチップ１０の各構成を形成する場合、パターニングに使用するマスクパターンは、上記した実施の形態に示したパターンに限らず他のパターンであってもよい。また、発光デバイス１の製造工程は、上記した工程に限らず、工程の順を入れ替えたり他の工程を追加したりしてもよい。また、スルーホール１４ａおよび１４ｂの形成は、ＬＥＤチップ１０のｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂの形成後に行ってもよいし、ＬＥＤチップ１０のｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂの形成の前に行ってもよい。以上の構成によれば、スルーホールと、ｎ型パッド電極およびｐ型パッド電極とを容易に形成することができる。
また、スルーホール１４ａおよび１４ｂは、基板だけでなく、サファイア基板１１、ｐ型半導体層１２ｃおよびｎ型半導体層１２ａを有する積層体を貫通するように形成されていてもよい。また、積層体のうち、ｎ型半導体層１２ａおよびｐ型半導体層１２ｃの少なくとも一層を貫通するように形成されていても良い。この構成によれば、データ線２０およびアドレス線３０で構成される配線がスルーホール１４ａおよび１４ｂを貫通した上で電極（ｎ型電極１６またはｐ型電極１７）と接続されるので、配線の可動領域が制限される。これにより、配線と電極との接続点にかかる機械的負荷を抑制できる。
また、基板は、上記したサファイア基板１１に限らず、導電性の基板であってもよいし、ｎ型半導体層で構成されていてもよい。導電性の基板としては、例えば酸化物半導体であってもよい。また、ｎ型半導体層としては、例えばＧａＮであってもよい。これにより、発光デバイス１を容易に形成することができる。この場合、スルーホール１４ａおよび１４ｂは、積層体構造の両面、すなわち、積層体構造の表面から裏面を貫通するように形成されていればよい。すなわち、例えばスルーホール１４ａおよび１４ｂを形成する位置における積層体構造がｎ型半導体層のみで構成されている場合は、当該ｎ型半導体層に対し、積層体構造の両面を貫通するようにスルーホール１４ａおよび１４ｂを形成すればよい。
以上、本実施の形態に係る発光デバイス１によると、一つのＬＥＤチップ１０ａのｐ型パッド電極１８ｂおよびｎ型パッド電極１８ａに接続された配線、すなわち、データ線２０およびアドレス線３０が当該一つのＬＥＤチップ１０ａに形成されたスルーホール１４ｂおよび１４ａをそれぞれ貫通した上で他のＬＥＤチップ１０ｂおよび１０ｃの電極と接続されることにより、配線の可動領域が制限される。これにより、配線と電極との接続点にかかる機械的負荷を抑制することができる。
（実施の形態１の変形例）
次に、実施の形態１の変形例について説明する。本変形例に係る発光デバイスは、ＬＥＤチップを構成する基板が半導体基板であり、この半導体基板にスルーホールが設けられているものである。
図１９は、ＬＥＤチップ１００ａおよび１００ｂの構成を示す断面図である。なお、図１９において、データ線２０およびアドレス線３０を合わせて配線１７０と示している。
図１９に示すように、ＬＥＤチップ１００ａおよび１００ｂは、基板１１１上に、第１の電極であるｐ型パッド電極１１８ｂと第２の電極であるｎ型パッド電極１１８ａとを備えている。ここで、基板１１１には、半導体基板が用いられている。基板１１１は、例えば、ｎ型の半導体層からなる基板である。ここで、基板１１１は、その内部に、上述した実施の形態１で述べたように、ｎ型半導体層、活性層（発光層）、ｐ型半導体層からなる積層構造を備えていてもよい。
ｎ型パッド電極１１８ａおよびｐ型パッド電極１１８ｂと、スルーホール１１４を貫通する配線１７０との間には、絶縁膜（図示せず）が形成されている。例えば、絶縁膜は、スルーホール１１４の内面に形成されている。絶縁膜をスルーホール１１４の内面に形成することにより、ｎ型パッド電極１１８ａおよびｐ型パッド電極１１８ｂと配線との間の絶縁性を確保することができる。なお、絶縁膜は、スルーホール１１４だけでなく配線に形成されていてもよい。例えば、配線は樹脂によりコーティングされている構成であってもよい。
配線１７０は、ＬＥＤチップ１００ａの表面に形成されたｐ型パッド電極１１８ｂに接続され、ＬＥＤチップ１００ａに形成されたスルーホール１１４を表面から裏面へと貫通する。さらに、配線１７０は、ＬＥＤチップ１００ｂに形成されたスルーホール１１４を裏面から表面に貫通し、他のＬＥＤチップ１００ｂの表面に形成されたｐ型パッド電極１１８ｂに接続される。
これにより、配線１７０は、隣り合うＬＥＤチップ１００ａおよび１００ｂとの間で電気的に接続され、かつ、配線１７０の可動領域が制限される構成となる。したがって、配線１７０と各ｐ型パッド電極１１８ｂとの接続点にかかる機械的負荷を抑制することができる。
なお、図１９では、配線１７０がｐ型パッド電極１１８ｂ同士を接続した発光デバイスについて説明したが、この例に限られない。配線１７０は、隣り合うＬＥＤチップ１００ａおよび１００ｂとの間で接続される際に、スルーホール１１４を通過していればよく、ｎ型パッド電極１１８ａ同士を接続するものであってもよい。また、ＬＥＤチップ１００ａのｎ型パッド電極１１８ａと、これに隣り合うＬＥＤチップ１００ｂのｐ型パッド電極１１８ｂとを接続するものであってもよい。
なお、スルーホール１１４を貫通する配線１７０は、データ線２０およびアドレス線３０に限らず、導電性を有しない絶縁性配線であってもよい。この場合、絶縁性配線はｎ型パッド電極１１８ａおよびｐ型パッド電極１１８ｂには接続されず、他の複数のＬＥＤチップのスルーホール１１４を順に貫通して、複数のＬＥＤチップを機械的に接続するために用いる。
以上、本変形例に係る発光デバイスによると、ＬＥＤチップ１００ａおよび１００ｂを構成する基板が半導体基板である場合にも、ＬＥＤチップ１００ａおよび１００ｂのスルーホール１１４を順に貫通して複数のＬＥＤチップを接続することにより、配線と電極との接続点にかかる機械的負荷を抑制することができる。
（実施の形態２）
次に、実施の形態２について説明する。
図２０は、本実施の形態に係る発光デバイスの構成を示す断面図である。
本実施の形態に係る発光デバイスが実施の形態１に係る発光デバイスと異なる点は、複数のスルーホールが設けられた基板の上に、ＬＥＤチップが実装されている点である。スルーホールを有する基板は、ＬＥＤの発光領域を形成する基板とは異なっていてもよい。すなわち、スルーホールを有する基板は、導電性の基板でなくてもよい。
図２０に示すように、ＬＥＤチップ１０ｄは、サファイア基板１１と、カソード電極であるｎ型パッド電極１８ａと、アノード電極であるｐ型パッド電極１８ｂとを備えている。発光領域１２は、サファイア基板１１上にｎ型半導体層１２ａと、活性層１２ｂと、ｐ型半導体層１２ｃとが積層された構成をしている。ｎ型パッド電極１８ａとｐ型パッド電極１８ｂとは、サファイア基板１１の側面を介してサファイア基板１１の裏面にまで伸びている。
一方、サファイア基板１１は、スルーホール１２４ａおよび１２４ｂが形成された別の基板１２０の上に実装されている。基板１２０には、スルーホール１２４ａの開口の周囲の基板表面上にｎ型接続電極１２８ａが形成されている。また、基板１２０には、スルーホール１２４ｂの開口の周囲の基板表面上にｐ型接続電極１２８ｂが形成されている。ｎ型接続電極１２８ａとｐ型接続電極１２８ｂは、それぞれｎ型パッド電極１８ａおよびｐ型パッド電極１８ｂと電気的に接続されている。なお、基板１２０は、一例としてプリント基板やガラス基板でもよい。
ＬＥＤチップ１０ｄのｐ型接続電極１２８ｂにはデータ線２０が接続されている。データ線２０は、ＬＥＤチップ１０ｄのスルーホール１２４ｂを貫通し、隣り合うＬＥＤチップ１０ｅのスルーホール１２４ｂを貫通して、ＬＥＤチップ１０ｅのｐ型接続電極１２８ｂと接続される。
また、ＬＥＤチップ１０ｄのｎ型接続電極１２８ａにはアドレス線３０が接続されている。アドレス線３０は、ＬＥＤチップ１０ｄのスルーホール１２４ａを貫通し、隣り合うＬＥＤチップ１０ｅのスルーホール１２４ａを貫通して、ＬＥＤチップ１０ｅのｎ型接続電極１２８ａと接続される。
データ線２０とＬＥＤチップ１０ｄのｐ型接続電極１２８ｂ、およびデータ線２０とＬＥＤチップ１０ｅのｐ型接続電極１２８ｂとは、上述した実施の形態１で述べたのと同様に、ｐ型接続電極１２８ｂの上面に導電性樹脂１２８ｃを形成することによって接続してもよい。
同様に、アドレス線３０とＬＥＤチップ１０ｄのｎ型接続電極１２８ａ、およびアドレス線３０とＬＥＤチップ１０ｅのｎ型接続電極１２８ａとも、ｎ型接続電極１２８ａの上面に導電性樹脂１２８ｄを形成することによって接続してもよい。
なお、本実施の形態では、サファイア基板１１と基板１２０とは、表面実装により電極間を接続する構成を示したが、ワイヤボンディングなどで接続をとってもよい。
以上、本実施の形態に係る発光デバイスによると、複数のスルーホールを有する基板と複数のＬＥＤチップ１０とを別々に用意することができる。したがって、発光デバイスの製造が容易である。
（実施の形態３）
次に、実施の形態３について説明する。
図２１および図２２は、本実施の形態に係る発光デバイスの構成を示す断面図である。
本実施の形態に係る発光デバイスが実施の形態１および２に示した発光デバイスと異なる点は、スルーホールの内部が導電性の材料で被覆されている点である。
図２１に示すように、ＬＥＤチップ１０ｆおよび１０ｇのサファイア基板１１に設けられたスルーホール１４ｂの内面は、ｐ型パッド電極１３８ｂで被覆されている。このように、スルーホール１４ｂの内面がｐ型パッド電極１３８ｂで被覆されると、データ線２０との電気的接続が容易に行える。
同様に、図２２に示すように、ＬＥＤチップ１０ｆおよび１０ｈのサファイア基板１１に設けたスルーホール１４ａの内面は、ｎ型パッド電極１３８ａで被覆されている。このように、スルーホール１４ａの内面がｎ型パッド電極１３８ａで被覆されると、配線３０との電気的接続が容易に行える。
なお、スルーホール１４ａおよび１４ｂを貫通する配線は、データ線２０およびアドレス線３０に限らず、導電性を有しない絶縁性配線であってもよい。この場合、絶縁性配線はｎ型パッド電極１３８ａおよびｐ型パッド電極１３８ｂには接続されず、他の複数のＬＥＤチップのスルーホールを順に貫通して、複数のＬＥＤチップを機械的に接続するものであってもよい。導電性を有しない絶縁性配線をスルーホールに貫通する場合については、後に詳述する。
以上、本実施の形態に係る発光デバイスによると、スルーホールの内部が導電性の材料で被覆されているので、ｎ型パッド電極１３８ａまたはｐ型パッド電極１３８ｂと、スルーホールを貫通する配線との電気的接続を容易にすることができる。
（実施の形態４）
次に、実施の形態４について説明する。
上記した発光デバイスは、導電性を有する配線だけでなく、導電性を有しない絶縁性配線を有してもよい。以下、絶縁性配線を有する発光デバイスについて説明する。
図２３および図２４は、本実施の形態に係る発光デバイスの構成を示す断面図である。
図２３に示すように、本実施の形態に係る発光デバイスは、ＬＥＤチップ１０ｉの基板１１の表面にカソード電極であるｎ型パッド電極１８ａを備え、ＬＥＤチップ１０ｉと隣り合うＬＥＤチップ１０ｊの基板１１の表面にアノード電極であるｐ型パッド電極１８ｂを備えている。また、ＬＥＤチップ１０ｉ、１０ｊには、それぞれスルーホール１４ａ、１４ｂおよび１４４が形成されている。また、ＬＥＤチップ１０ｉのｎ型パッド電極１８ａには、導電性を有する配線１７０（例えば、データ線２０またはアドレス線３０）が導電性樹脂１８ｃにより接続されている。
配線１７０は、ＬＥＤチップ１０ｉに形成されたスルーホール１４ａを貫通し、隣り合う他のＬＥＤチップ１０ｊのスルーホール１４ｂを貫通してｐ型パッド電極１８ｂに導電性樹脂１８ｃにより接続されている。すなわち、スルーホール１４ａおよび１４ｂを介して、ＬＥＤチップ１０ｉのｎ型パッド電極１８ａとＬＥＤチップ１０ｊのｐ型パッド電極１８ｂとが接続されている。
また、ＬＥＤチップ１０ｉに形成されたスルーホール１４４には、導電性を有しない絶縁性配線１８０が貫通している。絶縁性配線１８０は、例えば、樹脂材料で構成される。また、絶縁性配線１８０は、金属性配線を樹脂材料等の絶縁性物質で被覆したものであってもよい。絶縁性配線１８０は、隣り合うＬＥＤチップ１０ｊのスルーホール１４４も貫通している。絶縁性配線１８０は、さらに、隣り合う複数のＬＥＤチップ（図示せず）のスルーホールを順に貫通し、複数のＬＥＤチップにより、布状の発光デバイスが形成されている。このように、絶縁性配線１８０を用いることにより、複数のＬＥＤチップは絶縁性配線１８０により互いに固定されるため、機械的強度の高い布状の発光デバイスを得ることができる。
ここで、絶縁性配線１８０は、配線１７０よりも剛性が高い材料により形成されていてもよい。絶縁性配線１８０の剛性を配線１７０の剛性よりも高くすることで、発光デバイスが撓み等により変形された際に配線１７０にかかる機械的負荷をより低減することができる。
なお、配線１７０は、ＬＥＤチップ１０ｉにおけるｎ型パッド電極１８ａとＬＥＤチップ１０ｊにおけるｐ型パッド電極１８ｂとを接続することに限らず、隣り合うＬＥＤチップ１０ｉおよび１０ｊのｐ型パッド電極１８ｂ同士またはｎ型パッド電極１８ａ同士を接続してもよい。
例えば、図２４に示すように、配線１７０は、ＬＥＤチップ１０ｉのｐ型パッド電極１８ｂに接続されている。そして、配線１７０は、ＬＥＤチップ１０ｉに形成されたスルーホール１４ｂを貫通し、隣り合うＬＥＤチップ１０ｋのｐ型パッド電極１８ｂに接続されている。これにより、配線１７０により隣り合うＬＥＤチップ１０ｉおよび１０ｋのｐ型パッド電極１８ｂ同士が接続される。
なお、配線１７０は、ＬＥＤチップ１０ｉのｎ型パッド電極１８ａに接続され、ＬＥＤチップ１０ｉに形成されたスルーホール１４ａを貫通し、隣り合う他のＬＥＤチップ１０ｋのｎ型パッド電極１８ａに接続されてもよい。これにより、配線１７０により隣り合うＬＥＤチップ１０ｉおよび１０ｋのｎ型パッド電極１８ａ同士が接続される。
このように、絶縁性配線１８０を用いることにより、複数のＬＥＤチップが互いに固定されるため、機械的強度の高い布状の発光デバイスを得ることができる。
（実施の形態４の変形例）
次に、実施の形態４の変形例について説明する。
図２５および図２６は、本変形例に係る発光デバイスの構成を示す断面図である。
本実施の形態に係る発光デバイスが実施の形態４にかかる発光デバイスと異なる点は、ＬＥＤチップを構成する基板が半導体基板であり、この半導体基板にスルーホールが設けられている点である。半導体基板とは、半導体層が積層された基板（積層体構造）である。ここで、半導体層とは、上述した各実施の形態のように、発光領域１２を構成する層であり、発光領域１２は、ｎ型半導体層１２ａ、活性層１２ｂおよびｐ型半導体層１２ｃがこの順に積層されている。
図２５に示すように、本変形例に係る発光デバイスにおいて、各ＬＥＤチップ１００ｃおよび１００ｄは、それぞれ、基板（積層体構造）１１１の裏面にカソード電極であるｎ型パッド電極１１８ａを備え、基板（積層体構造）１１１の表面にアノード電極であるｐ型パッド電極１１８ｂを備えている。
また、ＬＥＤチップ１００ｃおよび１００ｄには、それぞれスルーホール１５４ａおよび１５４ｂが形成されている。また、ＬＥＤチップ１００ｃのｐ型パッド電極１１８ｂには、導電性を有する配線１７０（例えば、データ線２０またはアドレス線３０）が接続されている。
配線１７０は、ＬＥＤチップ１００ｃに形成されたスルーホール１５４ａを貫通し、隣り合うＬＥＤチップ１００ｄのｎ型パッド電極１１８ａに接続されている。すなわち、スルーホール１５４ａを介して、ＬＥＤチップ１００ｃのｐ型パッド電極１１８ｂと、隣り合うＬＥＤチップ１００ｄのｎ型パッド電極１１８ａとが接続されている。
また、ＬＥＤチップ１００ｃに形成されたスルーホール１５４ｂには、導電性を有しない絶縁性配線１８０が貫通している。絶縁性配線１８０は、例えば、樹脂材料で構成される。また、絶縁性配線１８０は金属性配線を樹脂材料等の絶縁性物質で被覆したものであってもよい。絶縁性配線１８０は、隣り合うＬＥＤチップ１００ｄのスルーホール１５４ｂを貫通している。絶縁性配線１８０は、さらに、隣り合う複数のＬＥＤチップ（図示せず）のスルーホール１５４ｂを順に貫通し、複数のＬＥＤチップにより、布状の発光デバイスが形成されている。このように、絶縁性配線１８０を用いることにより、複数のＬＥＤチップは絶縁性配線１８０により互いに固定されるため、機械的強度の高い布状の発光デバイスを得ることができる。
ここで、絶縁性配線１８０は、配線１７０よりも剛性が高い材料により形成されていてもよい。絶縁性配線１８０の剛性を配線１７０の剛性よりも高くすることで、発光デバイスが撓み等により変形された際に配線１７０にかかる機械的負荷をより低減することができる。
なお、配線１７０は、図２５においては、ＬＥＤチップ１００ｃにおけるｐ型パッド電極１１８ｂとＬＥＤチップ１００ｄにおけるｎ型パッド電極１１８ａとを接続する例を示したが、これに限らず、隣り合うＬＥＤチップ１００ｃおよび１００ｄのｐ型パッド電極１１８ｂ同士またはｎ型パッド電極１１８ａ同士を接続してもよい。
例えば、図２６に示すように、ＬＥＤチップ１００ｃにおけるｐ型パッド電極１１８ｂとＬＥＤチップ１００ｄにおけるｐ型パッド電極１１８ｂとを接続してもよい。図２６においては、配線１７０は、ＬＥＤチップ１００ｃのｐ型パッド電極１１８ｂに接続されている。そして、配線１７０は、ＬＥＤチップ１００ｃに形成されたスルーホール１５４ａを貫通し、隣り合うＬＥＤチップ１００ｄのｐ型パッド電極１１８ｂに接続されている。これにより、隣り合うＬＥＤチップ１００ｃおよび１００ｄのｐ型パッド電極１１８ｂ同士が配線１７０によって接続される。
なお、配線１７０は、ＬＥＤチップ１００ｃのｎ型パッド電極１１８ａに接続され、ＬＥＤチップ１００ｃに形成されたスルーホール１５４ａを貫通し、さらに、隣り合うＬＥＤチップ１００ｄのスルーホール１５４ａを貫通してｎ型パッド電極１１８ａに接続されてもよい。これにより、隣り合うＬＥＤチップ１００ｃおよび１００ｄのｎ型パッド電極１１８ａ同士が配線１７０によって接続される。
このように、絶縁性配線１８０を用いることにより、複数のＬＥＤチップは絶縁性配線１８０により互いに固定されるため、機械的強度の高い布状の発光デバイスを得ることができる。
図２７は、本変形例に係る発光デバイスの構成を示す上面図である。
図２７に示すように、ＬＥＤチップ１００ｃおよび１００ｄは、配線１７０が通る第１のスルーホール１５４ａと、絶縁性配線１８０が通る第２のスルーホール１５４ｂとを有している。また、隣り合うＬＥＤチップ１００ｃおよび１００ｄとの間で、第２のスルーホール１５４ｂ同士の距離は、第１のスルーホール１５４ａ同士の距離よりも短くなるように配置されている。このように、配線１７０が通る第１のスルーホール１５４ａ同士の距離と、絶縁性配線１８０が通る第２のスルーホール１５４ｂ同士の距離とを変えることにより、発光デバイスの機械的強度を調整することができる。また、絶縁性配線１８０が通る第２のスルーホール１５４ｂ同士の間の距離を第１のスルーホール１５４ａ同士の距離よりも短くすることで、配線にかかる負荷および配線と電極との接続点にかかる負荷をより低減することができる。
（実施の形態５）
次に、実施の形態５について説明する。本実施の形態に係る発光デバイスが実施の形態１〜４に示した発光デバイスと異なる点は、ＬＥＤチップに設けられたスルーホールの孔径が、基板の表面と裏面とで異なる点である。
図２８〜図３０は、本実施の形態に係る発光デバイスのＬＥＤチップの構成を示す断面図である。
図２８に示すように、ＬＥＤチップ１０ｌおよび１０ｍは、基板１１と、カソード電極であるｎ型パッド電極（図示せず）と、アノード電極であるｐ型パッド電極１８ｂとを備えている。発光領域１２は、基板１１上にｎ型半導体層１２ａと、活性層１２ｂと、ｐ型半導体層１２ｃとが積層された構成をしている。また、基板１１には、スルーホール２１４ａおよび２１４ｂが形成されている。データ線２０は、ＬＥＤチップ１０ｌのスルーホール２１４ｂを貫通し、ＬＥＤチップ１０ｌのｐ型パッド電極１８ｂに、導電性樹脂１８ｃにより接続されている。このデータ線２０は、隣り合うＬＥＤチップ１０ｍのスルーホール２１４ｂを貫通し、ＬＥＤチップ１０ｍのｐ型パッド電極１８ｂと導電性樹脂１８ｃにより接続されている。
ここで、スルーホール２１４ｂは、データ線２０が接続されたｐ型パッド電極１８ｂに近い面、すなわち、基板１１の表面の孔径が、基板１１の裏面の孔径よりも大きくなるように形成されている。このように、データ線２０が接続されているｐ型パッド電極１８ｂに近い面側の孔径をｐ型パッド電極１８ｂから遠い面側の孔径よりも大きく形成することで、データ線２０がスルーホール２１４ｂと接触することによりダメージを受けるのを抑制することができる。
また、データ線２０は、ｐ型パッド電極１８ｂに限らず、ｎ型パッド電極１８ａと接続されてもよい。この場合、ｎ型パッド電極１８ａが形成された面の孔径が、ｎ型パッド電極１８ａが形成されていない面（図２８では、基板１１の裏面）の孔径よりも大きくなるように、スルーホール２１４ａを形成するとよい。
また、図２９に示すＬＥＤチップ１０ｎおよび１０ｐは、図２８に示したＬＥＤチップ１０ｌおよび１０ｍと同様の基板１１と、ｎ型パッド電極（図示せず）と、ｐ型パッド電極１８ｂとを備えている。また、基板１１には、スルーホール２１５ａおよび２１５ｂが形成されている。さらに、データ線２０は、ＬＥＤチップ１０ｎのスルーホール２１５ｂを貫通し、ＬＥＤチップ１０ｎのｐ型パッド電極１８ｂに、導電性樹脂１８ｃにより接続されている。このデータ線２０は、隣り合うＬＥＤチップ１０ｐのスルーホール２１５ｂを貫通し、ＬＥＤチップ１０ｐのｐ型パッド電極１８ｂと導電性樹脂１８ｃにより接続される。
ここで、スルーホール２１５ｂは、データ線２０が接続されたｐ型パッド電極１８ｂに近い面、すなわち、基板１１の表面の孔径が、基板１１の裏面の孔径よりも小さくなるように形成されている。このように、データ線２０が接続されているｐ型パッド電極１８ｂに近い面側の孔径がｐ型パッド電極１８ｂから遠い面側の孔径よりも小さく形成されることで、データ線２０の可動範囲が制限される。したがって、データ線２０とｐ型パッド電極１８ｂとの接続点にかかる機械的負荷をより効果的に抑制することができる。
また、データ線２０は、ｐ型パッド電極１８ｂに限らず、ｎ型パッド電極１８ａと接続されてもよい。この場合、ｎ型パッド電極１８ａが形成された面の孔径が、ｎ型パッド電極１８ａが形成されていない面（図２９では、基板１１の裏面）の孔径よりも小さくなるように、スルーホール２１５ｂを形成するとよい。
また、図２８、図２９のさらなる変形例も考えられる。図３０に示すＬＥＤチップ１０ｑおよび１０ｒは、ＬＥＤチップ１０ｑおよび１０ｒに設けられたスルーホールの内面が、スルーホール内を通る配線が接続される電極側（図３０では、基板１１の表面側）に傾斜したものである。スルーホールの傾斜以外の構成については、図２８、図２９の説明で述べた内容と同じであるので、説明を省略する。
図３０に示すように、隣り合うＬＥＤチップ１０ｑおよび１０ｒにおいて、スルーホール２１６ｂの内面は、スルーホール２１６ｂ内を通るデータ線２０が接続されたｐ型パッド電極１８ｂ側（ＬＥＤチップ１０ｑ、１０ｒの各々の中心側）に傾斜している。さらに詳細には、スルーホール２１６ｂが貫通する基板１１の両面のうち、スルーホール２１６ｂ内を通るデータ線２０が接続されるｐ型パッド電極１８ｂが位置する一方の面（上面）におけるスルーホール２１６ｂの内面位置が、上述した一方の面と対向する他方の面（下面）における内面位置よりも、スルーホール２１６ｂ内を通るデータ線２０が接続されるｐ型パッド電極１８ｂ側に近接している。このように、スルーホール２１６ｂの内面を、ｐ型パッド電極１８ｂ側（ＬＥＤチップ１０ｑ、１０ｒの各々の中心側）に傾斜して形成することにより、データ線２０がその撓みに沿って機械的負荷の少ない状態でスルーホール２１６ｂ内に配置される。したがって、スルーホール２１６ｂ内を通過するデータ線２０を、ｐ型パッド電極１８ｂと容易に接続することができる。
なお、スルーホール２１６ｂの内面の傾斜は、ｐ型パッド電極１８ｂに近い内面のみに限らず、スルーホール２１６ｂの内面全面がｐ型パッド電極１８ｂ側に傾斜していてもよい。
また、データ線２０は、ｐ型パッド電極１８ｂに限らず、ｎ型パッド電極（図示せず）と接続されてもよい。この場合、スルーホール２１６ａの内面を、ｎ型パッド電極側に傾斜して形成することにより、スルーホール２１６ａ内を通過する配線３０を、ｎ型パッド電極１８ａと容易に接続することができる。
なお、上記に説明した図２８から図３０に示した接続は、データ線２０に代えて、アドレス線３０についても同様に適用することが可能である。
以上、本実施の形態に係る発光デバイスによると、ＬＥＤチップに設けられたスルーホールの孔径が基板の表面と裏面とで異なるように形成されているので、配線とＬＥＤチップとの接続点にかかる負荷を低減して、発光デバイスの破損を効果的に抑制することができる。また、ＬＥＤチップに形成されたスルーホールの内面を電極側に傾斜して形成することにより、配線がその撓みに沿って機械的負荷の少ない状態でスルーホール内に配置される。したがって、スルーホール内を通過する配線を、電極と容易に接続することができる。
（実施の形態５の変形例）
次に、実施の形態５の変形例について説明する。本実施の形態に係る発光デバイスが実施の形態５に示した発光デバイスと異なる点は、ＬＥＤチップを構成する基板が半導体基板であり、半導体基板内にスルーホールを形成している点である。
図３１〜図３３は、本実施の形態に係る発光デバイスのＬＥＤチップの構成を示す断面図である。
図３１に示すように、ＬＥＤチップ１００ｅは、基板（積層体構造）３１０と、カソード電極であるｎ型パッド電極３１８ａと、アノード電極であるｐ型パッド電極３１８ｂとを備えている。基板（積層体構造）３１０は、導電基板３１０ａ上にｎ型半導体層３１０ｂと、活性層３１０ｃと、ｐ型半導体層３１０ｄとが積層された構成をしている。また、基板（積層体構造）３１０には、スルーホール３１４が形成されている。さらに、ｐ型パッド電極３１８ｂには、配線３７０（例えば、データ線２０、アドレス線３０）が接続されている。配線３７０の表面は、絶縁膜によりコーティングされている。配線３７０は、スルーホール３１４を貫通し、隣り合うＬＥＤチップ（図示せず）の電極と接続される。
ここで、スルーホール３１４は、配線３７０が接続されたｐ型パッド電極３１８ｂに近い面、すなわち、基板（積層体構造）３１０の表面の孔径が、裏面の孔径よりも大きくなるように形成されている。このように、配線３７０が接続されているｐ型パッド電極３１８ｂに近い面側の孔径をｐ型パッド電極３１８ｂから遠い面側の孔径よりも大きく形成することで、配線３７０がスルーホール３１４と接触することによりダメージを受けるのを抑制することができる。
なお、配線３７０は、絶縁膜によりコーティングされていなくてもよい。この場合、スルーホール３１４の内面が絶縁膜によりコーティングされていればよい。また、配線３７０は、ｐ型パッド電極３１８ｂに限らず、ｎ型パッド電極３１８ａと接続されてもよい。この場合、ｎ型パッド電極３１８ａが形成された面の孔径が大きくなるように、スルーホール３１４を形成するとよい。
また、図３２に示すように、ＬＥＤチップ１００ｆのスルーホール３１５は、配線３７０が接続されたｐ型パッド電極３１８ｂに近い面、すなわち、基板（積層体構造）３１０の表面の孔径が、裏面の孔径よりも小さくなるように形成されていてもよい。このように、配線３７０が接続されているｐ型パッド電極３１８ｂに近い面側の孔径が、ｐ型パッド電極３１８ｂから遠い面側の孔径よりも小さく形成されることで、配線３７０の可動範囲が制限される。したがって、配線３７０とｐ型パッド電極３１８ｂとの接続点にかかる機械的負荷をより効果的に抑制することができる。
なお、図３２の構成においても、配線３７０は、絶縁膜によりコーティングされていなくてもよい。この場合、スルーホール３１５の内面が絶縁膜によりコーティングされていればよい。また、配線３７０は、ｐ型パッド電極３１８ｂに限らず、ｎ型パッド電極３１８ａと接続されてもよい。この場合、ｎ型パッド電極３１８ａが形成された面の孔径がｐ型パッド電極３１８ｂから遠い面側の孔径よりも小さくなるように、スルーホール３１５を形成するとよい。
図３１および図３２に示した発光デバイスによると、ＬＥＤチップに設けられたスルーホールの孔径が基板の表面と裏面とで異なるように形成することで、配線とＬＥＤチップとの接続点にかかる負荷を低減して、発光デバイスの破損を効果的に抑制することができる。
また、図３３に示すように、ＬＥＤチップ１００ｇに設けられたスルーホール３１６の内面は、スルーホール３１６内を通る配線３７０が接続されるｐ型パッド電極３１８ｂ側に傾斜していてもよい。
ここで、スルーホール３１６の内面は、スルーホール３１６内を通る配線３７０が接続されたｐ型パッド電極３１８ｂ側に傾斜している。さらに詳細には、スルーホール３１６が貫通する基板３１０の両面のうち、スルーホール３１６内を通る配線３７０が接続されるｐ型パッド電極３１８ｂが位置する一方の面（上面）におけるスルーホール３１６の内面位置が、上述した一方の面と対向する他方の面（下面）における内面位置よりも、スルーホール３１６ｂ内を通る配線３７０が接続されるｐ型パッド電極３１８ｂ側に近接している。このように、スルーホール３１６の内面を、ｐ型パッド電極３１８ｂ側に傾斜して形成することにより、配線３７０がその撓みに沿って機械的負荷の少ない状態でスルーホール３１６内に配置される。したがって、スルーホール３１６内を通過する配線３７０を、ｐ型パッド電極３１８ｂと容易に接続することができる。
なお、スルーホール３１６の内面の傾斜は、ｐ型パッド電極３１８ｂに近い内面のみに限らず、スルーホール３１６の内面全面がｐ型パッド電極３１８ｂ側に傾斜していてもよい。
また、配線３７０は、ｐ型パッド電極３１８ｂに限らず、ｎ型パッド電極３１８ａと接続されてもよい。この場合、スルーホール３１６の内面を、ｎ型パッド電極３１８ａ側に傾斜して形成することにより、スルーホール３１６内を通過する配線３７０を、ｎ型パッド電極３１８ａと容易に接続することができる。
以上、本実施の形態に係る発光デバイスによると、ＬＥＤチップを構成する基板が半導体基板である場合であっても、ＬＥＤチップに設けられたスルーホールの孔径が基板の表面と裏面とで異なるように形成することで、配線とＬＥＤチップとの接続点にかかる負荷を低減して、発光デバイスの破損を効果的に抑制することができる。また、ＬＥＤチップに形成されたスルーホールの内面を電極側傾斜して形成することにより、配線がその撓みに沿って機械的負荷の少ない状態でスルーホール内に配置される。したがって、スルーホール内を通過する配線を、電極と容易に接続することができる。
なお、上記した実施の形態は一例であり、本開示は上記した実施の形態に限定されるものではない。
例えば、ＬＥＤチップを構成する基板は、導電性基板であってもよいし、絶縁性基板（絶縁体）であってもよいし、ｎ型半導体基板であってもよい。
また、絶縁性配線は配線（データ線およびアドレス線）と同一のスルーホール内を通過するものであってもよい。
また、スルーホールの数は上記した実施の形態に示した数に限定されず、他の数であってもよい。また、スルーホールの孔径の大きさは、上記した実施の形態に示したものに限定されず、適宜変更してもよい。また、スルーホールの孔径の形状は、どのような形状であってもよいが、スルーホールを貫通する配線または絶縁性配線に機械的負荷がかからない形状であるのが好ましい。
また、ＬＥＤチップの各構成を形成する際に、パターニングに使用するマスクパターンは、上記した実施の形態に示したパターンに限らず他のパターンであってもよい。
また、発光デバイスの製造工程は、上記した工程に限らず、工程の順を入れ替えたり他の工程を追加したりしてもよい。
また、スルーホールの形成は、ＬＥＤチップのｎ型パッド電極およびｐ型パッド電極の形成後に行ってもよいし、ＬＥＤチップのｎ型パッド電極およびｐ型パッド電極の形成前に行ってもよい。
また、スルーホールを貫通する配線は、導電性を有する配線であってもよいし、導電性を有さない絶縁性配線であってもよい。また、配線または絶縁性配線のスルーホールへの貫通の方法は、適宜変更してもよい。
また、上述した説明では、配線をマトリクス状に接続する回路を中心に説明したので、ＬＥＤチップのアノード（ｐ型半導体層）同士、カソード（ｎ型半導体層）同士を接続する構成を示したが、ＬＥＤチップを直線状に接続する場合は、上述した全ての実施の形態において、図２３や図２５に示すようにアノード（ｐ型半導体層）とカソード（ｎ型半導体層）を接続してもよい。
また、上記した特徴を有する発光デバイスは、表示装置として用いてもよい。これにより、配線基板を曲面状に撓ませて使用するような表示装置であっても、導体と発光デバイスの接続点にかかる負荷を低減して、発光デバイスの破損を抑制することができる。
以上、本実施の形態に係る発光デバイスについて、実施の形態に基づいて説明したが、本開示はこの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も本開示の範囲内に含まれる。
本開示に係る発光デバイスは、曲面状に撓ませて使用するディスプレイ装置等に利用することができる。
１ 発光デバイス
１０ ＬＥＤチップ、ＬＥＤデバイス
１１ サファイア基板（基板）
１２ 発光領域
１２ａ、３１０ｂ ｎ型半導体層
１２ｂ、３１０ｃ 活性層（発光層）
１２ｃ、３１０ｄ ｐ型半導体層
１４、１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１１４、２１４ａ、２１４ｂ、２１５ａ、２１５ｂ、２１６ａ、２１６ｂ、３１４、３１５、３１６ スルーホール
１６ ｎ型電極（第２の電極）
１７ ｐ型電極（第１の電極）
１８ａ、１３８ａ、３１８ａ ｎ型パッド電極（第２の電極）
１８ｂ、１３８ｂ、３１８ｂ ｐ型パッド電極（第１の電極）
１８ｃ、１８ｄ 導電性材料
２０ データ線（配線）
２０ａ データ線群（配線）
３０ アドレス線（配線）
３０ａ アドレス線群（配線）
４０ フィルム
５０ データドライバ
６０ 走査データドライバ
１７０、３７０ 配線
１８０ 絶縁性配線
３１０ 基板（積層体構造）
３１０ａ 導電基板

Claims (19)

  1. 発光領域と、前記発光領域に電気的に接続された第１の電極及び第２の電極とを有する複数のＬＥＤチップと、
    前記複数のＬＥＤチップに対応して設けられた複数の基板と、
    少なくとも前記複数の基板をそれぞれ貫通するスルーホールと、
    糸状の導電性線材で構成された配線と、を備え、
    前記配線は、一つの前記ＬＥＤチップが有する前記第１の電極または前記第２の電極と前記一つのＬＥＤチップと隣り合う他のＬＥＤチップが有する前記第１の電極または前記第２の電極とを、前記スルーホール内を通過した上で導通する
    発光デバイス。
  2. 前記スルーホール内において、前記配線の側面の少なくとも一部が、前記スルーホールの内壁と離間している
    請求項１に記載の発光デバイス。
  3. 前記第１の電極及び前記第２の電極は、前記複数の基板において各々の同一の面に形成され、
    前記スルーホールが貫通する前記基板の両面のうち、前記第１の電極及び前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極および前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも小さい
    請求項１に記載の発光デバイス。
  4. 前記第１の電極及び前記第２の電極は、前記複数の基板において各々の同一の面に形成され、
    前記スルーホールが貫通する前記基板の両面のうち、前記第１の電極および前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極及び前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも大きい
    請求項１に記載の発光デバイス。
  5. 前記スルーホールが貫通する前記基板の両面のうち、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極が位置する一方の面における前記スルーホールの内面位置が、前記一方の面と対向する他方の面における内面位置よりも、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極側に近接している
    請求項１に記載の発光デバイス。
  6. 前記第１の電極および前記第２の電極は、各々、導電性材料によって前記配線と接続されている
    請求項１に記載の発光デバイス。
  7. 前記基板は、絶縁体である
    請求項１に記載の発光デバイス。
  8. 前記発光デバイスは、絶縁性配線を備え、
    前記絶縁性配線は、一つの前記ＬＥＤチップにおける前記スルーホールを通った上で、前記一つのＬＥＤチップと隣り合う他の前記ＬＥＤチップの前記スルーホールを通り、
    前記絶縁性配線は、前記配線よりも剛性が高い
    請求項１〜７のいずれか１項に記載の発光デバイス。
  9. 複数のＬＥＤチップが配列された発光デバイスであって、
    前記複数のＬＥＤチップのそれぞれは、
    基板内または前記基板上に形成された発光領域と、を備え、
    前記発光デバイスは、
    前記発光領域に電気的に接続された第１の電極及び第２の電極と、
    少なくとも前記基板を貫通するスルーホールと、
    糸状の導電性線材で構成された配線と、を備え、
    前記配線は、一つの前記ＬＥＤチップが有する前記第１の電極または前記第２の電極と、前記一つのＬＥＤチップと隣り合う他のＬＥＤチップが有する前記第１の電極または前記第２の電極とを、前記一つのＬＥＤチップおよび前記他のＬＥＤチップが有する前記スルーホール内を通過した上で導通する
    発光デバイス。
  10. 前記第１の電極及び前記第２の電極は、前記基板上に直接形成されている
    請求項９に記載の発光デバイス。
  11. 前記ＬＥＤチップは、前記発光領域を挟むようにｎ型半導体層及びｐ型半導体層を積層した積層体であり、
    前記第１の電極は、前記ｐ型半導体層と導通するアノード電極であり、
    前記第２の電極は、前記ｎ型半導体層と導通するカソード電極であり、
    前記スルーホールは、前記スルーホールが形成される位置において、前記基板の両面を貫通する
    請求項９に記載の発光デバイス。
  12. 前記基板はｎ型半導体層であり、前記基板の上方にはｐ型半導体層が積層され、
    前記第１の電極は、前記ｐ型半導体層と導通するアノード電極であり、
    前記第２の電極は、前記ｎ型半導体層と導通するカソード電極であり、
    前記スルーホールは、前記スルーホールが形成される位置において、前記基板の両面を貫通する
    請求項９に記載の発光デバイス。
  13. 前記スルーホール内において、前記配線の側面の少なくとも一部が、前記スルーホールの内壁と離間している
    請求項９〜１２のいずれか１項に記載の発光デバイス。
  14. 前記第１の電極及び前記第２の電極は、前記複数のＬＥＤチップにおけるそれぞれの基板において各々の同一の面に形成され、
    前記スルーホールが貫通する前記それぞれの基板の両面のうち、前記第１の電極及び前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極および前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも小さい
    請求項９〜１３のいずれか１項に記載の発光デバイス。
  15. 前記第１の電極及び前記第２の電極は、前記複数のＬＥＤチップにおけるそれぞれの基板において各々の同一の面に形成され、
    前記スルーホールが貫通する前記それぞれの基板の両面のうち、前記第１の電極および前記第２の電極が形成された面側の前記スルーホールの孔径が、前記第１の電極及び前記第２の電極が形成されていない面側の前記スルーホールの孔径よりも大きい
    請求項９〜１３のいずれか１項に記載の発光デバイス。
  16. 前記スルーホールが貫通する前記基板の両面のうち、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極が位置する一方の面における前記スルーホールの内面位置が、前記一方の面と対向する他方の面における内面位置よりも、前記スルーホール内を通る前記配線が接続される前記第１の電極または前記第２の電極側に近接している
    請求項９〜１３のいずれか１項に記載の発光デバイス。
  17. 前記第１の電極および前記第２の電極は、各々、導電性材料によって前記配線と接続されている
    請求項９〜１６のいずれか１項に記載の発光デバイス。
  18. 前記発光デバイスは、絶縁性配線を備え、
    前記絶縁性配線は、一つの前記ＬＥＤチップにおける前記スルーホールを通った上で、前記一つのＬＥＤチップと隣り合う他の前記ＬＥＤチップの前記スルーホールを通り、
    前記絶縁性配線は、前記配線よりも剛性が高い
    請求項９〜１７のいずれか１項に記載の発光デバイス。
  19. 請求項１〜１８のいずれか１項に記載の発光デバイスを備える表示装置。
JP2014141764A 2013-08-06 2014-07-09 発光デバイスおよび表示装置 Active JP6264568B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014141764A JP6264568B2 (ja) 2013-08-06 2014-07-09 発光デバイスおよび表示装置
PCT/JP2014/003897 WO2015019565A1 (ja) 2013-08-06 2014-07-24 発光デバイスおよび表示装置
US14/675,748 US20150214197A1 (en) 2013-08-06 2015-04-01 Light-emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013163679 2013-08-06
JP2013163679 2013-08-06
JP2014141764A JP6264568B2 (ja) 2013-08-06 2014-07-09 発光デバイスおよび表示装置

Publications (2)

Publication Number Publication Date
JP2015053472A JP2015053472A (ja) 2015-03-19
JP6264568B2 true JP6264568B2 (ja) 2018-01-24

Family

ID=52460926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141764A Active JP6264568B2 (ja) 2013-08-06 2014-07-09 発光デバイスおよび表示装置

Country Status (3)

Country Link
US (1) US20150214197A1 (ja)
JP (1) JP6264568B2 (ja)
WO (1) WO2015019565A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108580A1 (de) * 2017-04-21 2018-10-25 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauteil und Gewebe
CN112331578A (zh) * 2020-11-06 2021-02-05 业成科技（成都）有限公司 发光元件的检测方法、检测装置及基板
CN114535734B (zh) * 2020-11-25 2024-01-26 东莞市中麒光电技术有限公司 一种led的激光焊接方法
KR102628302B1 (ko) * 2021-08-02 2024-01-23 고려대학교 산학협력단 신축/유연 마이크로 발광다이오드 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280368A (ja) * 1988-05-06 1989-11-10 Sharp Corp 化合物半導体発光素子
JP3246927B2 (ja) * 1991-09-17 2002-01-15 電気化学工業株式会社 フレキシブルマトリックス回路基板及び表示板
JPH0677537A (ja) * 1992-08-24 1994-03-18 Asahi Chem Ind Co Ltd 発光ダイオード
JP2001034195A (ja) * 1999-07-21 2001-02-09 Sony Corp 表示装置
US6566824B2 (en) * 2001-10-16 2003-05-20 Teledyne Lighting And Display Products, Inc. Flexible lighting segment
JP2004079619A (ja) * 2002-08-12 2004-03-11 Koha Co Ltd Ｌｅｄ装置
JP4286083B2 (ja) * 2003-07-09 2009-06-24 エムケー精工株式会社 発光装置
JP2005064104A (ja) * 2003-08-08 2005-03-10 Hitachi Cable Ltd 発光ダイオードアレイ
CN1771608A (zh) * 2003-10-24 2006-05-10 京半导体股份有限公司 受光或发光模块板及其制造方法
TWI244535B (en) * 2004-03-24 2005-12-01 Yuan Lin A full color and flexible illuminating strap device
US7165863B1 (en) * 2004-09-23 2007-01-23 Pricilla G. Thomas Illumination system
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法

Also Published As

Publication number Publication date
WO2015019565A1 (ja) 2015-02-12
US20150214197A1 (en) 2015-07-30
JP2015053472A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6497647B2 (ja) 表示装置及び表示装置の製造方法
JP6264568B2 (ja) 発光デバイスおよび表示装置
US8324722B2 (en) Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity
US7811842B2 (en) LED array
CN112310136B (zh) 亮度均匀的被动式微发光二极管阵列装置
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
US9589940B2 (en) Light emitting device
JP7114854B2 (ja) 発光装置
JP2018535451A (ja) ビデオウォールのためのモジュール
JP2006065011A (ja) 素子接続配線、画像表示装置及び配線切断方法
US12002917B2 (en) Light-emitting device
JP5408583B2 (ja) 発光装置及び発光装置の製造方法
KR20120061655A (ko) 발광 소자 패키지
EP3011612B1 (en) Light-emitting device with alternating arrangement of anode pads and cathode pads
KR102528403B1 (ko) 스트레처블 전자기기 및 그 기기의 제조방법
US11322541B2 (en) Light-emitting device
JP2010177446A (ja) 発光素子
JP2016096322A (ja) 発光装置
WO2017212799A1 (ja) 発光素子およびその製造方法
JP2016100487A (ja) 発光装置
KR100726990B1 (ko) 전계발광소자 및 그 제조방법
TWI441355B (zh) 發光二極體晶粒及其製造方法、發光二極體封裝結構
KR20210129971A (ko) 마이크로 엘이디
KR20140141371A (ko) 인쇄회로기판 및 이를 포함한 발광 소자 패키지의 제조방법
JP2008186892A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171205

R151 Written notification of patent or utility model registration

Ref document number: 6264568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151