JP6254366B2

JP6254366B2 - 半導体装置

Info

Publication number: JP6254366B2
Application number: JP2013113327A
Authority: JP
Inventors: 宗広上妻; 池田　隆之; 隆之池田; 黒川　義元; 義元黒川; 輝田村; 青木　健; 健青木
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-06-01
Filing date: 2013-05-29
Publication date: 2017-12-27
Anticipated expiration: 2033-05-29
Also published as: US9916793B2; KR20130135764A; KR102035130B1; US20130321366A1; JP2014006893A

Description

半導体装置及び半導体装置の駆動方法に関する。特に、自発光素子を有するタッチパネルにおいて被検出物のタッチ位置を検出する半導体装置の駆動方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。

近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパネル」とも呼ぶ）。タッチセンサとしては、抵抗膜方式、静電容量方式、光学方式などがあり、光学方式のタッチセンサを搭載した表示装置が、特許文献１に開示されている。

タッチパネルの性能指標の一つとして、タッチ位置の検出精度が挙げられる。タッチパネルの表示画面において被検出物が実際に接触した位置と、タッチパネルに搭載されたセンシング部において検出された位置との誤差が小さい程、検出精度は高いと言える。

光学方式のタッチセンサを搭載した表示装置では、タッチセンサが外光の有無を判定することで、タッチ位置を検出する。即ち、被検出物が表示画面に接触すると、タッチパネルに入射する外光は遮蔽されて、タッチパネル上に被検出物の影ができ、その影の濃淡をセンシング部で撮像することによりタッチ位置を検出する。なお、影の濃淡は、センシング部で検出される外光に依存する。特許文献２では、検出精度を高めるために、撮像期間において、センシング部で外光のみが検出されるように制御している。即ち、表示素子として液晶素子を用いる場合は撮像期間にバックライトを消灯し、自発光素子を用いる場合は、撮像期間に非発光（黒表示）としている。

特開２００１−２９２２７６号公報特開２００６−３１７６８２号公報

ところで、特許文献２では、撮像期間にバックライト光、又は、自発光素子からの光の影響を削減し、外光のみを利用して、タッチ位置を検出している。従って、例えば撮像期間に外光が全く無い、又はほぼ無い状態の場合、タッチパネル上に被検出物の影ができにくい。つまり、センシング部で外光を検出することができず、タッチ位置の検出精度は低下することになる。

一方、外光が無い状態でもタッチ位置を検出できるようにするため、別途照明用光源を付加することも考えられるが、消費電力が増大するという問題もある。

上述の問題を鑑みて、タッチ位置の検出精度を向上させることを課題の一つとする。

また、消費電力を低減させることを課題の一つとする。

撮像期間において、表示画面が黒表示時（タッチパネル内の全ての自発光素子を非発光状態とする時）、及び表示画面が白表示時（タッチパネル内の全ての自発光素子を発光状態とする時）の、それぞれの時の、タッチパネル上の被検出物を撮像する。タッチパネル内には、複数のセンサ画素が備えられており、各々のセンサ画素は、黒表示時に撮像した被検出物の撮像データと、白表示時に撮像した被検出物の撮像データとを出力する。同一のセンサ画素から出力される２つの撮像データの差が、最も大きいセンサ画素の位置を、被検出物のタッチ位置として検出する。黒表示及び白表示の撮像データを利用することで、外光の影響を低減させることができる。

自発光素子の発光の制御は、タッチパネル内の表示画素に搭載され、自発光素子と電気的に接続される２つのトランジスタのオン、オフ制御により行われる。撮像期間において、一方のトランジスタをオフ状態、且つ他方のトランジスタをオン状態として、表示画面が白表示となるように、タッチパネル内の全ての自発光素子を発光させる。また、一方のトランジスタをオフ状態、且つ他方のトランジスタをオフ状態として、表示画面が黒表示となるように、タッチパネル内の全ての自発光素子を非発光させる。

本明細書で開示する本発明の一態様は、第１のトランジスタ、第２のトランジスタ、自発光素子、第１の表示画素制御信号線、及び第２の表示画素制御信号線を含む表示画素と、第３のトランジスタ、受光素子、及び撮像画素制御信号線を含むセンサ画素と、を有し、第１のトランジスタのゲート端子と第１の表示画素制御信号線とは電気的に接続され、第２のトランジスタのゲート端子と第２の表示画素制御信号線とは電気的に接続され、第３のトランジスタのゲート端子と撮像画素制御信号線とは電気的に接続され、第１のトランジスタのソース端子又はドレイン端子の一方と、自発光素子とは第１のノードで電気的に接続され、第２のトランジスタのソース端子又はドレイン端子の一方と、自発光素子とは第１のノードで電気的に接続され、第３のトランジスタのソース端子又はドレイン端子の一方と、受光素子とは電気的に接続されていることを特徴とする半導体装置である。

上記半導体装置において、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタのそれぞれは、酸化物半導体層を有していてもよい。なお、酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有していてもよく、また、ｃ軸配向した結晶を有していてもよい。

また、上記半導体装置において、第３のトランジスタは、自発光素子と重畳していてもよい。

また、上記半導体装置において、複数の表示画素に対して、一つのセンサ画素を設けてもよい。

本明細書で開示する本発明の一態様は複数の表示画素と、複数のセンサ画素と、を含むタッチパネルを有する半導体装置の駆動方法であって、タッチパネルの表示画面が白表示となる第１の期間内に、センサ画素を用いて、第１の撮像データを取得し、タッチパネルの表示画面が黒表示となる第２の期間内に、センサ画素を用いて、第２の撮像データを取得し、第１の撮像データと第２の撮像データとの差が最大となる、センサ画素を検出する半導体装置の駆動方法である。

上記半導体装置の駆動方法において、複数の表示画素はそれぞれ、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタのゲート端子は、第１の表示画素制御信号線と電気的に接続し、第２のトランジスタのゲート端子は、第２の表示画素制御信号線と電気的に接続し、第１の期間では、第１のロー電位が第１の表示画素制御信号線に印加され、第１のハイ電位が第２の表示画素制御信号線に印加され、第２の期間では、第１のロー電位が第１の表示画素制御信号線に印加され、第２のロー電位が第２の表示画素制御信号線に印加されてもよい。

また、上記半導体装置の駆動方法において、複数のセンサ画素はそれぞれ、第３のトランジスタを有し、第３のトランジスタのゲート端子は、撮像画素制御信号線と電気的に接続し、第１の期間及び第２の期間では、第２のハイ電位が撮像画素制御信号線に印加されてもよい。

また、上記半導体装置の駆動方法において、第１の期間と第２の期間との間に、ビデオ信号電位を複数の表示画素に入力することにより、静止画又は動画を表示してもよい。

なお、本明細書において、データ表示期間とは、表示画面に画像が表示されている期間を指すものとする。また、撮像期間とは、タッチパネル上の被検出物を撮像し、表示画面に対する被検出物の接触位置を検出する期間を指すものとする。

なお、本明細書において、外光とは制御可能な光以外を指すものとする。

撮像期間において、白表示時の撮像データ及び黒表示時の撮像データを各センサ画素から出力し、２つの撮像データの差が最大である箇所のセンサ画素の位置を検出することによって、表示画面に対する被検出物の接触位置を精度良く検出する。黒表示及び白表示の撮像データの差を利用することで外光の影響を低減させることができる。

本発明の一態様を示す外観図である。本発明の一態様を示す回路図である。本発明の一態様を示す回路図のタイミングチャートである。本発明の一態様を説明する模式図である。本発明の一態様を示す画素平面図の一例である。本発明の一態様を示す画素断面図の一例である。本発明の一態様を示す画素平面図の一例である。本発明の一態様を示す駆動回路の概略図の一例である。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、撮像期間において、自発光素子の発光を制御し、表示画面が黒表示時に撮像した被検出物の撮像データと、表示画面が白表示時に撮像した被検出物の撮像データとの差が最大となる箇所のセンサ画素の位置を、タッチ位置として検出するタッチパネルを有する半導体装置の一例を図１（Ａ）及び図１（Ｂ）に示す。

電子機器１０３０のタッチパネル１０３２はフォトセンサを用いるタッチ入力機能を有し、図１（Ａ）に示すようにタッチパネル１０３２の表示画面の領域１０３３にキーボードのボタン１０３１が複数表示される。そして、使用者が所望のキーボードのボタンをタッチ入力し、タッチパネル１０３２の表示画面に入力結果の表示を行う。

タッチパネル１０３２の表示画面では、データ表示期間では、静止画や動画の表示を行い、撮像期間では、全黒表示又は全白表示を行う。

なお、領域１０３３で静止画を表示し、書き込み時以外の期間では表示素子制御回路を非動作とすることで消費電力の節約をすることも可能である。

電子機器１０３０の使用例を示す。例えば、領域１０３３に表示されているキーボードボタンに、指又はスタイラスペン等で接触して文字入力を行い、その結果表示される文章を領域１０３３以外の領域に表示する。一定期間、フォトセンサの出力信号が検出されないと自動的に領域１０３３に表示されていたキーボード表示が消され、領域１０３３にも入力された文章の表示が行われ、画面全体に入力された文章を使用者は確認することができる。再度入力する場合には、指又はスタイラスペン等でタッチパネルの表示画面に接触し、フォトセンサの出力信号を検出させることで再び領域１０３３にキーボードボタンを表示し、文字入力を行うことができる。

なお、本実施の形態における電子機器によれば、タッチパネル１０３２上の指又はスタイラスペン等の接触の検出は、外光による影響を低減させることができる。これは、撮像期間において、外光だけでなく、自発光素子からの光も利用するためである。外光のみを利用して（表示画面が黒表示時）撮像した被検出物の撮像データと、外光及び自発光素子を利用して（表示画面が白表示時）撮像した被検出物の撮像データとをタッチパネル１０３２内の各センサ画素から出力する。同一のセンサ画素から出力される白表示時の撮像データと、黒表示時の撮像データの差が、最も大きいセンサ画素の位置を、指及びスタイラスペン等の接触点として検出するため、高精度な検出が可能となる。

また、自動的ではなく、使用者が切り換えスイッチ１０３４を押すことによって、キーボード表示をなくし、図１（Ｂ）に示すようにタッチパネル１０３２の表示画面の全体を静止画表示、動画表示、全白表示、全黒表示と切り換えることもできる。また、電源スイッチ１０３５を押して電源を切っても、静止画を長時間維持することもできる。また、キーボード表示スイッチ１０３６を押すことによってキーボード表示を示し、タッチ入力可能な状態とすることができる。

また、切り換えスイッチ１０３４、電源スイッチ１０３５、及びキーボード表示スイッチ１０３６は、タッチパネル１０３２の表示画面にそれぞれスイッチボタンとして表示し、表示されたスイッチボタンに触れてタッチ入力することで、各操作を行ってもよい。

また、領域１０３３は静止画を表示することに限定されず、一時的、又は部分的に動画表示してもよい。例えば、キーボードボタンの表示位置を使用者の好みに合わせて一時的に変更する、スタイラスペン等の接触部の検出精度の高低に応じて、キーボードボタンに入力されたかどうかが分かるように入力されたキーボードボタンのみに部分的に表示の変化を与えてもよい。

また、電子機器１０３０は少なくともバッテリーを有し、データ情報を保存するためのメモリ（ＦｌａｓｈＭｅｍｏｒｙ回路、ＳＲＡＭ回路、ＤＲＡＭ回路など）、ＣＰＵ（中央演算処理回路）やＬｏｇｉｃ回路を備えた構成とすることが好ましい。ＣＰＵやメモリを備えることにより、様々なソフトウェアのインストールが行え、パーソナルコンピュータの機能の一部又は全部の機能を持たせることができる。

次にタッチパネル１０３２を構成する表示画素及びセンサ画素の構成の一例について、図２及び図３を参照して説明する。図２では、回路図を示し、図３では、図２で示した表示画素及びセンサ画素のタイミングチャートを示す。

タッチパネル１０３２は、複数の表示画素１０１、複数のセンサ画素１０２を有する。表示画素１０１及びセンサ画素１０２は、行列方向にマトリクス状に配置される。なお、１個のセンサ画素に対して設けられる表示画素の個数は特に限定されない。センサ画素の個数が表示画素の個数と同じになるように配置される構成としても良いし、２個の表示画素に対して、１個のセンサ画素が配置されていても良い。本明細書では、３個の表示画素（ＲＢＧ）に対して、１個のセンサ画素が配置される例について説明する。

図２（Ａ）に示す表示画素１０１は、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７、トランジスタ１０８、トランジスタ１０９、自発光素子１１０、容量素子１１１、第１の表示画素制御信号線２１、第２の表示画素制御信号線２２、第３の表示画素制御信号線２３、第４の表示画素制御信号線２４、第５の表示画素制御信号線２５、電源線２６、電源線２７、グランド線２８、電源線２９、信号線３０、ノード４２、ノード４４、電源線４３を有する。なお、タッチパネル１０３２が有する表示画素は該構成に限定されない。

自発光素子１１０は特に限定されない。ＯＬＥＤやＬＥＤ等を用いることができる。

トランジスタ１０３及びトランジスタ１０４は、自発光素子１１０の発光状態を制御する。例えば、トランジスタ１０３がオフ状態、且つトランジスタ１０４がオン状態であれば、自発光素子１１０は発光状態となり、表示画素１０１の表示画面は白表示となる。また、例えば、トランジスタ１０３がオフ状態、且つトランジスタ１０４がオフ状態であれば、自発光素子１１０は非発光状態となり、表示画素１０１の表示画面は黒表示となる。

図２（Ｂ）に示すセンサ画素１０２は、受光素子１２１、トランジスタ１２２、トランジスタ１２３、トランジスタ１２４、トランジスタ１２５、容量素子１２６、トランジスタ１２７、トランジスタ１２８、撮像画素制御信号線（ＴＸ）３３、撮像画素制御信号線（ＰＲ）３１、撮像画素制御信号線（ＳＥ）３２、ノード（ＦＤ）３４、出力信号線３５、出力リセット信号線（ＢＲ）３６、電源線３７、電源線３８、電源線３９、グランド線４０、信号線（ＲＥＡＤＯＵＴ）４１を有する。

なお、受光素子１２１は、少なくとも、受光することで光電流を生成する光電変換層と、該光電変換層を挟む一対の電極を有していれば良い。受光素子１２１の構成は特に限定されず、フォトダイオード等を用いても良い。

なお、タッチパネル１０３２が有するセンサ画素の構成としては公知の構成が適用できる。

また、表示画素制御回路（図示せず）は、表示画素１０１を制御するための回路であり、タッチパネル１０３２に搭載されている。また、センサ画素制御回路（図示せず）は、センサ画素１０２を制御するための回路であり、タッチパネル１０３２に搭載されている。

なお、センサ画素制御回路は、センサ画素１０２の制御と同時に、表示画素１０１の制御も行う事ができる。これにより、表示画素１０１の表示画面が白表示となる期間に同期させて、センサ画素１０２で撮像を行うことができる。また同様に、表示画素１０１の表示画面が黒表示となる期間に同期させて、センサ画素１０２で撮像を行うことができる。

トランジスタ１０３のソース又はドレインの一方の端子と、自発光素子１１０の一方の電極と、トランジスタ１０４のソース又はドレインの一方の端子とは、電気的に接続されている。自発光素子１１０の他方の電極と、グランド線２８とは、電気的に接続されている。トランジスタ１０４のソース又はドレインの他方の端子と、電源線２７とは、電気的に接続されている。トランジスタ１０４のゲート端子と、第５の表示画素制御信号線２５とは、電気的に接続されている。トランジスタ１０３のゲート端子と、第４の表示画素制御信号線２４とは、電気的に接続されている。トランジスタ１０３のソース又はドレインの他方の端子と、トランジスタ１０５のソース又はドレインの一方の端子と、容量素子１１１の一方の端子と、トランジスタ１０７のソース又はドレインの一方の端子とは、電気的に接続されている。トランジスタ１０７のソース又はドレインの他方の端子と、電源線２６とは、電気的に接続されている。トランジスタ１０７のゲート端子と、トランジスタ１０８のソース又はドレインの一方の端子と、トランジスタ１０９のソース又はドレインの一方の端子とは、電気的に接続されている。トランジスタ１０８のソース又はドレインの他方の端子と、電源線２９とは、電気的に接続されている。トランジスタ１０８のゲート端子と、トランジスタ１０６のゲート端子と、第１の表示画素制御信号線２１とは、電気的に接続されている。トランジスタ１０９のソース又はドレインの他方の端子と、容量素子１１１の他方の端子と、トランジスタ１０６のソース又はドレインの一方の端子とは、電気的に接続されている。トランジスタ１０６のソース又はドレインの他方の端子と、信号線３０とは、電気的に接続されている。トランジスタ１０９のゲート端子と、第２の表示画素制御信号線２２とは、電気的に接続されている。トランジスタ１０５のゲート端子と、第３の表示画素制御信号線２３とは、電気的に接続されている。トランジスタ１０５のソース又はドレインの他方の端子と、電源線４３とは、電気的に接続されている。

トランジスタ１２２のソース又はドレインの一方の端子と、トランジスタ１２５のソース又はドレインの一方の端子と、容量素子１２６の一方の端子と、トランジスタ１２３のゲート端子とは電気的に接続されている（ノード３４）。トランジスタ１２２のゲート端子と撮像画素制御信号線（ＴＸ）３３とは電気的に接続されている。トランジスタ１２２のソース又はドレインの他方の端子と、受光素子１２１の一方の電極とは電気的に接続されている。受光素子１２１の他方の電極と電源線３７とは電気的に接続されている。トランジスタ１２５のゲート端子と、撮像画素制御信号線（ＰＲ）３１とは電気的に接続されている。トランジスタ１２５のソース又はドレインの他方の端子と、容量素子１２６の他方の端子と、トランジスタ１２３のソース又はドレインの一方の端子と、電源線３９とは電気的に接続されている。トランジスタ１２３のソース又はドレインの他方の端子と、トランジスタ１２４のソース又はドレインの一方の端子とは電気的に接続されている。トランジスタ１２４のソース又はドレインの他方の端子と出力信号線３５と、トランジスタ１２８のゲート端子と、トランジスタ１２７のソース又はドレインの一方の端子とは電気的に接続されている。トランジスタ１２４のゲート端子と、撮像画素制御信号線（ＳＥ）３２とは電気的に接続されている。トランジスタ１２７のソース又はドレインの他方の端子と、電源線３８とは電気的に接続されている。トランジスタ１２７のゲート端子と、出力リセット信号線（ＢＲ）３６とは電気的に接続されている。トランジスタ１２８のソース又はドレインの一方の端子と、グランド線４０とは電気的に接続されている。トランジスタ１２８のソース又はドレインの他方の端子と、信号線（ＲＥＡＤＯＵＴ）４１とは電気的に接続されている。

次に、表示画素の動作及びセンサ画素の動作を表すタイミングチャートを図３に示す。なお、図３では、撮像期間（Ａ）とデータ表示期間（Ｂ）と、に分けて、表示画素の動作及びセンサ画素の動作を説明する。撮像期間（Ａ）では、表示画素の動作とセンサ画素の動作を同期させ、表示画面が全白表示時及び表示画面が全黒表示時とすることで、表示画面に対する被検出物の接触位置を検出する。データ表示期間（Ｂ）では、表示画素を動作させ、表示画面にビデオデータ（動画、静止画を含む）を表示する。

なお、図３では、一例としてグローバルシャッタ駆動を用いて、これらの画素を動作させた時の動作について示すが、該駆動方法に限定されない。ローリングシャッタ駆動等を用いても良い。

図３に示す期間（Ａ）は、表示画面が全白表示時、即ちタッチパネル内の全ての自発光素子が発光状態である場合の、表示画素の動作及びセンサ画素の動作を示している。

なお、図３に示すタイミングチャートにおいて、高レベル電源電位（ハイ電位）ＶＤＤを、”Ｈｉｇｈ”（以下、”Ｈ”とも記す）で、低レベル電源電位（ロー電位）ＶＳＳを、”Ｌｏｗ”（以下、”Ｌ”とも記す）で表すものとする。

時刻Ｔ１において、第１の表示画素制御信号線２１が”Ｌ”、第２の表示画素制御信号線２２が”Ｈ”、第３の表示画素制御信号線２３が”Ｌ”、第４の表示画素制御信号線２４が”Ｈ”、第５の表示画素制御信号線２５が”Ｌ”、撮像画素制御信号線（ＰＲ）３１が”Ｌ”、撮像画素制御信号線（ＳＥ）３２が”Ｌ”、撮像画素制御信号線（ＴＸ）３３が”Ｌ”、出力リセット信号線（ＢＲ）３６が”Ｌ”となっている。

なお、時刻Ｔ１では、表示画素には、表示画素に搭載された補正回路によって補正されたビデオ電圧が書き込まれている。該補正ビデオ電圧に依存して、自発光素子は発光する。また、時刻Ｔ１では、センサ画素は撮像動作終了後の、撮像データの読み出しを完了した状態であり、次フレームまでの帰線期間中である。

時刻Ｔ２において、撮像画素制御信号線（ＰＲ）３１が”Ｈ”となると、リセット動作が開始される。撮像画素制御信号線（ＰＲ）３１が”Ｈ”となるため、トランジスタ１２５はオン状態となる。ノード（ＦＤ）３４が、電源線３９の電位Ｖｐｄ０にリセットされる。

時刻Ｔ３において、トランジスタ１０３のゲート端子と電気的に接続されている第４の表示画素制御信号線２４を”Ｌ”、トランジスタ１０４のゲート端子と電気的に接続されている第５の表示画素制御信号線２５を”Ｈ”、撮像画素制御信号線（ＴＸ）３３を”Ｈ”とすると撮像準備動作が開始される。なお、撮像画素制御信号線（ＰＲ）３１は、”Ｈ”を維持している。この時、トランジスタ１０３がオフ状態になるため、トランジスタ１０３から自発光素子１１０への電流の供給が止まる。また、トランジスタ１０４がオン状態になるため、電源線２７と、自発光素子１１０がトランジスタ１０４経由で直結される。従って、電流制御なしで、自発光素子１１０に電流が流れ、自発光素子１１０は発光する。

この時、タッチパネル内の全ての表示画素の自発光素子が発光状態であるため、表示画面は白表示となる。

また、トランジスタ１２２がオン状態になる。受光素子１２１が光を検出することによってノード（ＦＤ）３４から受光素子１２１を通り電源線３７へと、逆方向の電流（以下、逆電流と表記する）が流れる。

ただし、撮像準備動作中（時刻Ｔ３〜時刻Ｔ４）は、撮像画素制御信号線（ＰＲ）３１が”Ｈ”を維持しているため、ノード（ＦＤ）３４の電位は電源線３９の電位Ｖｐｄ０に保持されたままである。

時刻Ｔ４において、撮像画素制御信号線（ＰＲ）３１を”Ｌ”にすると、撮像動作が開始される。撮像画素制御信号線（ＰＲ）３１が”Ｌ”になるため、トランジスタ１２５がオフ状態になる。このとき、ノード（ＦＤ）３４の電位Ｖｐｄ０はリセット状態である。撮像画素制御信号線（ＴＸ）３３は”Ｈ”を維持している。

時刻Ｔ４以降、受光素子１２１が受光することで、受光素子１２１に逆電流が流れる。第４の表示画素制御信号線２４が”Ｌ”を、第５の表示画素制御信号線２５が”Ｈ”を維持しているため、自発光素子１１０は発光状態である。

例えば、自発光素子１１０が発光している白表示時に、人の指がパネル表示画面に接触した場合、受光素子１２１は、人の指による反射光を受光する。従って、タッチパネル上で、指が存在し、指が表示画面に接触している部分と、接触していない部分とでは、受光素子１２１に入射する光が異なる。指が表示画面に接触している部分に配置されているセンサ画素には、自発光素子１１０からの反射光と、指により遮蔽された外光の合計が入射する。指が表示画面に接触していない部分に配置されているセンサ画素には、指により遮蔽された外光のみが入射する。（詳細は後述する。図４（Ａ）及び図４（Ｂ）参照。）

なお、ノード（ＦＤ）３４の電位の変化は受光素子１２１に入射する光の量（光強度）に依存する。この場合、受光素子１２１に流れる逆電流に依存した電荷が、ノード（ＦＤ）３４に蓄積され、該電荷量の変化が、ノード（ＦＤ）３４の電位の変化となる。

時刻Ｔ５において、第４の表示画素制御信号線２４を、”Ｈ”、第５の表示画素制御信号線２５を、”Ｌ”にすると、撮像動作が終了する。撮像画素制御信号線（ＴＸ）３３が”Ｌ”となるため、トランジスタ１２２がオフ状態になる。この時、撮像動作が完了するため、ノード（ＦＤ）３４の電位が、電位Ｖｆｄとして確定する。

また、タッチパネルに搭載される全ての表示画素の自発光素子の発光は終了するため、表示画素の表示画面は白表示ではなくなる。それと同時に時刻Ｔ２（又は時刻Ｔ１）時点の補正ビデオ電圧に依存して、自発光素子１１０は発光し、表示が復帰する。即ち非発光状態の自発光素子１１０が含まれる。

時刻Ｔ６において、出力リセット信号線（ＢＲ）３６を”Ｈ”にすると、出力リセット動作が開始される。この時、トランジスタ１２７がオン状態になる。出力信号線３５の電位は電源線３８の電位Ｖｐｄ１になる。信号線（ＲＥＡＤＯＵＴ）４１の電位はグランド線４０の電位ＳＦＧＮＤになる。

時刻Ｔ７において、出力リセット信号線（ＢＲ）３６を”Ｌ”、撮像画素制御信号線（ＳＥ）３２を”Ｈ”にすると、撮像データ読み出し動作が開始される。出力リセット信号線（ＢＲ）３６が”Ｌ”になるため、トランジスタ１２７がオフ状態になる。この時点で、出力信号線３５の電位は電源線３８の電位Ｖｐｄ１を維持している。また、トランジスタ１２４がオン状態になる。そして、トランジスタ１２３が、ノード（ＦＤ）３４の電位である電位Ｖｆｄに依存したオン電流を流すため、出力信号線３５の電位が一意に決まる。

さらに出力信号線３５の電位がトランジスタ１２８のゲート端子に印加される。外部回路とトランジスタ１２８の抵抗分割動作によって信号線（ＲＥＡＤＯＵＴ）４１の電位が決定する。信号線（ＲＥＡＤＯＵＴ）４１の電位を元に、各センサ画素から撮像データが出力され、各撮像データから生成された画像が撮像結果として得られる。（表示画面上の被検出物、例えば人の指等の撮像結果。）

時刻Ｔ８において、撮像画素制御信号線（ＳＥ）３２を”Ｌ”にすると、撮像データ読み出し動作が終了する。トランジスタ１２４がオフ状態になり、撮像データ読み出し動作が完了する。この時、出力信号線３５は、”Ｌ”、出力リセット信号線（ＢＲ）３６は”Ｈ”となる。

以上、時刻Ｔ１から時刻Ｔ８までの動作によって撮像期間における表示画素及びセンサ画素の一連の動作が完了する。

次に、表示画面が全黒表示時、即ちタッチパネル内の全ての自発光素子が非発光状態である場合の、表示画素の動作及びセンサ画素の動作について説明する。

表示画面が全黒表示時の、表示画素の動作及びセンサ画素の動作は、表示画面が全白表示時の、表示画素の動作及びセンサ画素の動作と、時刻Ｔ３から時刻Ｔ５までにおいてのみ異なり、時刻Ｔ１から時刻Ｔ３まで、時刻Ｔ５から時刻Ｔ８までは全て同じである。従って、詳細は全白表示時の記載を参酌できる。

全黒表示時には、図３（Ａ）に示す時刻Ｔ３から時刻Ｔ５までの第５の表示画素制御信号線２５の電位が”Ｌ”となる。

時刻Ｔ３において、トランジスタ１０３がオフ状態になるため、トランジスタ１０３から自発光素子１１０への電流の供給が止まる。また、トランジスタ１０４がオフ状態になるため、トランジスタ１０４から自発光素子１１０への電流の供給が止まる。従って、自発光素子１１０には電流が流れず、自発光素子１１０は非発光となる。

この時、タッチパネル内の全ての表示画素の自発光素子が非発光状態であるため、表示画面は黒表示となる。

時刻Ｔ４から時刻Ｔ５までの間、第４の表示画素制御信号線２４が”Ｌ”を、第５の表示画素制御信号線２５が”Ｌ”を維持しているため、自発光素子１１０は非発光状態である。

例えば、自発光素子１１０が非発光となっている黒表示時に、人の指がパネル表示画面に接触した場合、受光素子１２１は、指により遮蔽された外光のみを受光する。受光素子１２１に入射する光は、指により遮蔽された外光のみであるが、タッチパネル上で、指が存在し、指が表示画面に接触している部分と、接触していない部分とでは、受光素子１２１に入射する光が異なる。指が表示画面に接触している部分に配置されているセンサ画素は、指が表示画面に接触していない部分に配置されているセンサ画素に比べて、検出する外光が少ない。これは、指が表示画面に接触することで、より多くの外光が遮蔽されるためである。（詳細は後述する。図４（Ｃ）及び図４（Ｄ）参照。）

図３に示す期間（Ｂ）は、データ表示期間における、表示画素の動作及びセンサ画素の動作を示している。図３に示すタイミングチャートを用いて、表示画素の動作及びセンサ画素の動作について説明する。

時刻Ｔ９の前での状態は、時刻Ｔ１での状態と同様に、第１の表示画素制御信号線２１が”Ｌ”、第２の表示画素制御信号線２２が”Ｈ”、第３の表示画素制御信号線２３が”Ｌ”、第４の表示画素制御信号線２４が”Ｈ”、第５の表示画素制御信号線２５が”Ｌ”、撮像画素制御信号線（ＰＲ）３１が”Ｌ”、撮像画素制御信号線（ＳＥ）３２が”Ｌ”、撮像画素制御信号線（ＴＸ）３３が”Ｌ”、出力リセット信号線（ＢＲ）３６が”Ｌ”となっている。

時刻Ｔ９において、第２の表示画素制御信号線２２を”Ｌ”、第３の表示画素制御信号線２３を”Ｈ”、第４の表示画素制御信号線２４を”Ｌ”にすると、初期化動作が開始される。トランジスタ１０３がオフ状態になる。また、トランジスタ１０９がオフ状態になる。さらにトランジスタ１０５がオン状態になり、ノード４２の電位が電源線４３の電位である初期化電位Ｖ１に初期化される。

時刻Ｔ１０において、第１の表示画素制御信号線２１を”Ｈ”にすると、ビデオ電圧書き込み動作が開始される。第１の表示画素制御信号線２１が”Ｈ”になるため、トランジスタ１０６及びトランジスタ１０８がオン状態になる。トランジスタ１０６を通じて信号線３０からビデオ信号電位Ｖｄａｔａがノード４４に入力される。また、トランジスタ１０８を通じてトランジスタ１０７のゲート端子の電位は、電源線２９の電位である電位Ｖ０にリセットされる。

時刻Ｔ１１において、第３の表示画素制御信号線２３を、”Ｌ”にすると、しきい値補正動作が開始される。トランジスタ１０５がオフ状態になり、初期化電位Ｖ１の供給が停止する。なお、第１の表示画素制御信号線２１は”Ｈ”を維持し、第２の表示画素制御信号線２２は”Ｌ”を維持し、第４の表示画素制御信号線２４は、”Ｌ”を維持する。

トランジスタ１０７のゲート端子に電位Ｖ０が印加されているため、トランジスタ１０７を通じて電源線２６から電流がノード４２に流れる。その結果、ノード４２の電位は電源線２９の電位Ｖ０から、トランジスタ１０７の閾値電圧の電位Ｖｔｈを引いた電位となる。このとき、ノード４４は電位Ｖｄａｔａであるため、容量素子１１１に保持される電位Ｖｃｓは、Ｖｄａｔａ＋Ｖｔｈ−Ｖ０となる。

時刻Ｔ１２において、第１の表示画素制御信号線２１を”Ｌ”にすると、しきい値補正動作が終了する。トランジスタ１０６及びトランジスタ１０８がオフ状態になる。このとき、各ノードは、トランジスタ１０７のゲート端子の電位は、電位Ｖ０、ノード４２の電位は、電位（Ｖ０−Ｖｔｈ）、ノード４４の電位は、電位Ｖｄａｔａを保持している。

時刻Ｔ１３において、第２の表示画素制御信号線２２を”Ｈ”、第４の表示画素制御信号線２４を”Ｈ”にすると、発光動作が開始される。第２の表示画素制御信号線２２が”Ｈ”になるため、トランジスタ１０９がオン状態になり、トランジスタ１０７のゲート端子の電位が、ビデオ電位Ｖｄａｔａとなることで、トランジスタ１０７のソース又はドレインの一方の端子とゲート端子との間には、電位（Ｖｄａｔａ＋Ｖｔｈ−Ｖ０）が印加される。この結果、トランジスタ１０７のドレイン電流ＩｄはＩｄ∝（Ｖｇｓ−Ｖｔｈ）^２＝（Ｖｄａｔａ＋Ｖ０）^２となるため、トランジスタ１０７の閾値電圧の電位Ｖｔｈのばらつきの影響を受けない電流が供給可能となり、補正動作が完了する。

また、第４の表示画素制御信号線２４が”Ｈ”になるため、トランジスタ１０３がオン状態になる。トランジスタ１０７で制御された電流Ｉｄが自発光素子１１０に供給されることで、発光を開始する。

時刻Ｔ１３以降、トランジスタ１０７のゲート端子の電位は補正後の電位を保持する間、発光状態を維持する。

以上、時刻Ｔ９から時刻Ｔ１３までの動作によってデータ表示期間における表示画素及びセンサ画素の一連の動作が完了する。

なお、全白表示時の撮像期間と全黒表示時の撮像期間は、データ表示期間の前後で連続して設けられていても良く、データ表示期間の前後で分けて設けられていてもよい。また、撮像期間の時刻Ｔ６から時刻Ｔ８までの動作は、データ表示期間中に行うこともできる。撮像期間の一部をデータ表示期間中に行うことで、タッチ位置の検出時間を短縮することができ、表示装置におけるタッチ操作の応答速度を向上させることができる。

次に、本発明の一態様に係るタッチパネルの表示画面に対して、被検出物が接触する際の、タッチ位置の検出のしくみについて図４を用いて説明する。

図４（Ａ）及び図４（Ｃ）は、タッチパネルの表示画面に、指が接触した場合の模式図である。図４（Ｂ）及び図４（Ｄ）は、本発明の一態様に係るタッチパネルの表示画面に指が接触した場合の、光の様子を横から見た模式図である。

図４では、タッチパネル５０３の表示画面５００、被検出物（指）５０１、光源５０２、フォトセンサ５０４ａ、フォトセンサ５０４ｂ、外光５０６、自発光素子５０５から発光された光５０７、影７０１、影７０２、影７０３、影７０４、を説明のために示している。

まず、表示画面が白表示時（タッチパネル内の全ての自発光素子を発光状態とする時）の場合の、タッチ位置の検出のしくみについて図４（Ａ）及び図４（Ｂ）を用いて説明する。

図４（Ｂ）に示すように、タッチパネル５０３に指が接触する。この時、光源５０２からの外光５０６が、被検出物（指）５０１及びタッチパネル５０３に対して、入射する。更に、自発光素子５０５が、タッチパネル５０３の外側に向かって、光５０７を射出する。

タッチパネル５０３上に指５０１が存在しない部分では、発光された光５０７は、透過する。また、外光５０６がフォトセンサに入射する。したがって、外光５０６がフォトセンサで検出できる。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触している部分では、発光された光５０７は、指５０１の接触によって、反射され、反射光５０７ａが、フォトセンサ５０４ｂへと入射する。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触していない部分では、発光された光５０７は、僅かに指５０１を透過して光５０７ｂとなる。

一方、タッチパネル５０３に指５０１が直接接触している部分では、外光５０６はかなり遮蔽される。しかしながら、完全に遮蔽される事はないため、僅かな量の外光５０６ｂがフォトセンサ５０４ｂで検出できる。また、タッチパネル５０３に指５０１が直接接触していない部分では、外光５０６は、僅かに遮蔽される。外光５０６ｂよりも、量の多い（強度の高い）外光５０６ａがフォトセンサ５０４ａで検出できる。

つまり、接触位置に存在するフォトセンサ５０４ｂで検出される光量は、自発光素子５０５から発光された光５０７の量と外光５０６の量との合計（反射光５０７ａ＋外光５０６ｂ）である。フォトセンサ５０４ｂで検出される光の量（強度）が、指５０１の影の濃淡に依存する。

この時の、タッチパネル５０３の表示画面５００の様子を、図４（Ａ）を用いて説明する。タッチパネル５０３上に指５０１が存在しない部分の表示画面５００は、白表示となっている。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触している部分では、反射光５０７ａ及び外光５０６ｂが、入射するため、明るい影７０１が出来る。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触していない部分では、明るい影７０１と比較すると、暗い影７０２ができる。

次に、表示画面が黒表示時（タッチパネル内の全ての自発光素子を非発光状態とする時）の場合の、タッチ位置の検出のしくみについて図４（Ｃ）及び図４（Ｄ）を用いて説明する。

図４（Ｄ）に示すように、タッチパネル５０３に指が接触する。この時、光源５０２からの外光５０６が、被検出物（指）５０１及びタッチパネル５０３に対して、入射する。

タッチパネル５０３上に指５０１が存在しない部分では、外光５０６がフォトセンサに入射する。したがって、外光５０６はフォトセンサで検出できる。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触している部分では、外光５０６はかなり遮蔽される。しかしながら、完全に遮蔽される事はないため、僅かな量の外光５０６ｂがフォトセンサ５０４ｂで検出できる。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触していない部分では、外光５０６は、僅かに遮蔽される。外光５０６ｂよりも、量の多い（強度の強い）外光５０６ａがフォトセンサ５０４ａで検出できる。

一方、自発光素子５０５は、非発光状態であるため、自発光素子５０５からの発光はない。つまり、非接触位置に存在するフォトセンサ５０４ａ、接触位置に存在するフォトセンサ５０４ｂで検出される光は、外光のみであり、それぞれ、外光５０６ａ、外光５０６ｂとなる。フォトセンサ５０４で検出される外光５０６の量（強度）が、指５０１の影の濃淡に依存する。

この時の、タッチパネル５０３の表示画面５００の様子を、図４（Ｃ）を用いて説明する。タッチパネル５０３上に指５０１が存在しない部分の表示画面５００は、黒表示となっている。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触している部分では、外光５０６ｂが入射するため、暗い影７０３が出来る。タッチパネル５０３上に指５０１が存在し、且つタッチパネル５０３に指５０１が直接接触していない部分では、外光５０６ａが入射するため、暗い影７０３と比較すると、明るい影７０４ができる。

本発明の一態様において、自発光素子５０５から発光された光５０７及び外光５０６の量（強度）のバランスは特に限定されない。なお、自発光素子５０５から発光された光５０７の量（強度）が、外光５０６の量（強度）よりも多い（高い）ことが好ましい。いずれにしても、白表示時と黒表示時での外光５０６の量（強度）に急激な変動が無い限り、黒表示時及び白表示時の撮像データを利用することで、外光の影響を低減させることは可能である。

このように本発明の一態様によれば、撮像期間において、全白表示時の撮像データ及び全黒表示時の撮像データを各センサ画素から出力する。図４に示すように、各センサ画素から出力される全白表示時の撮像データと全黒表示時の撮像データとは異なる。被検出物が表示画面上に存在しない（影を作らない）位置では、同じ外光のみが検出されるため、これらの撮像データの差は非常に小さくなる。一方で、被検出物が表示画面に接触するタッチ位置では、同一のセンサ画素から出力されるこれらの撮像データの差は最大となる。撮像データの差が最大である箇所のセンサ画素の位置を、被検出物の該タッチ位置として検出することでタッチ位置の高精度化を図ることができる。また、黒表示時及び白表示時の撮像データを利用することで、外光の影響を低減させることができる。さらに、外光の他には、新たに光源を付加することなく自発光素子からの光を利用するため、消費電力の増大を防ぐことができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１に示した図２及び図３に対応する画素構造に関して、図５、図６、及び図７を用いて以下に説明する。なお、図２及び図３と同じ箇所には、同じ符号を用いて図５、図６、及び図７を説明する。

図５及び図７は、図２の回路図に対応する画素平面図の一例である。なお、図５及び図７中の鎖線Ａ−Ｂで切断した断面図、及び鎖線Ｃ−Ｄで切断した断面図が図６にそれぞれ対応している。

まず、基板２３０上に導電膜を形成した後、１枚目の露光マスクを用いる第１のフォトリソグラフィ工程により、第５の表示画素制御信号線２５、第４の表示画素制御信号線２４、電源線４３、第３の表示画素制御信号線２３、ノード４２、第２の表示画素制御信号線２２、ゲート信号線５０、第１の表示画素制御信号線２１、電源線２９、撮像画素制御信号線（ＳＥ）３２、撮像画素制御信号線（ＰＲ）３１、ノード（ＦＤ）３４、ゲート信号線５１、出力信号線３５を形成する。本実施の形態では基板２３０として、厚さ０．７ｍｍのガラス基板を用いる。また、導電膜として、膜厚２００ｎｍのタングステン膜を用いる。

下地膜となる絶縁膜を基板２３０と導電膜との間に設けてもよい。下地膜は、基板２３０からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

また、導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

次いで、これらの配線を覆うゲート絶縁層２３１を形成する。ゲート絶縁層２３１は酸化窒化珪素膜等を用いることができる。本実施の形態ではゲート絶縁層２３１として、膜厚５０ｎｍの窒化珪素膜と、膜厚２７０ｎｍの酸化窒化珪素膜とを積層して用いる。

次いで、ゲート絶縁層２３１上に酸化物半導体膜を形成し、２枚目の露光マスクを用いる第２のフォトリソグラフィ工程により、ゲート絶縁層２３１を介して第５の表示画素制御信号線２５と重なる第１の酸化物半導体層２３３、第４の表示画素制御信号線２４と重なる第２の酸化物半導体層２５３、ゲート信号線５０と重なる第３の酸化物半導体層２５５、撮像画素制御信号線（ＳＥ）３２と重なる第４の酸化物半導体層２５６、ノード（ＦＤ）３４と重なる第５の酸化物半導体層２５７を形成する。

なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

本明細書において、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

本実施の形態では、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ系酸化物を用いる。また、第１の酸化物半導体層２３３、第２の酸化物半導体層２５３、第３の酸化物半導体層２５５、第４の酸化物半導体層２５６、及び第５の酸化物半導体層２５７は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される酸化物薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一又は複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどがある。また、上記酸化物薄膜にＳｉＯ_２を含んでもよい。

また、酸化物半導体層をスパッタリング法で作製する場合、そのターゲットとしては、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。

次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、３００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。また、第１の加熱処理は、不活性ガス雰囲気下、酸素雰囲気下、又はドライエア（水分除去が施された空気）雰囲気下で行うことができる。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。なお、窒素雰囲気下で加熱処理を行った後、酸素雰囲気下、又はドライエア雰囲気下で加熱処理を行っても良い。

次いで、３枚目の露光マスクを用いる第３のフォトリソグラフィ工程により、ゲート絶縁層２３１を選択的に除去して、ゲート信号線５１に達する第１のコンタクト開口５２を形成する。

次いで、ゲート絶縁層２３１、及び酸化物半導体層上に、導電膜を形成する。導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、又は上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を用いることができる。そして、４枚目の露光マスクを用いる第４のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、電極層２１０、２１１、２３４、２３５、２５４、２５８、２５９、２６０、２６２、２６３、２６４を形成する。本実施の形態では導電膜として、膜厚５０ｎｍのチタン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜とを積層して用いる。

なお、図２（Ａ）におけるトランジスタ１０４は、第１の酸化物半導体層２３３を有し、電極層２１１、２３４をソース電極層又はドレイン電極層とするトランジスタである。また、図２（Ａ）におけるトランジスタ１０３は、第２の酸化物半導体層２５３を有し、電極層２３５、２５４をソース電極層又はドレイン電極層とするトランジスタである。また、図２（Ａ）におけるトランジスタ１０７は、第３の酸化物半導体層２５５を有し、電極層２５４、２５８をソース電極層又はドレイン電極層とするトランジスタである。図５及び図７に示すように、ノード４２は、ゲート絶縁層２３１を誘電体とし、電極層２５４と容量素子１１１を形成する。

また、図２（Ｂ）におけるトランジスタ１２４は、第４の酸化物半導体層２５６を有し、電極層２５９、２６０をソース電極層又はドレイン電極層とするトランジスタである。また、図２（Ｂ）におけるトランジスタ１２３は、第５の酸化物半導体層２５７を有し、電極層２６０、２６２をソース電極層又はドレイン電極層とするトランジスタである。

次いで、不活性ガス雰囲気下、酸素ガス雰囲気下、又はドライエア雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で３００℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層と接した状態で加熱される。

次いで保護絶縁層となる絶縁層２３７を形成し、５枚目の露光マスクを用いる第５のフォトリソグラフィ工程により、電極層２６４に達するフォトダイオード開口５７を形成する。この段階までの画素平面図が、図７に相当する。

次いで、プラズマＣＶＤ法により、ｐ層２３８、ｉ層２３９、及びｎ層２４０を積層成膜する。本実施の形態では、ｐ層２３８として膜厚６０ｎｍのボロンを含む微結晶シリコン膜を用い、ｉ層２３９として膜厚４００ｎｍのアモルファスシリコン膜を用い、ｎ層２４０として膜厚８０ｎｍのリンを含む微結晶シリコン膜を用いる。

次いで感光性有機樹脂層２８０を形成する。本実施の形態では感光性有機樹脂層として、膜厚１５００ｎｍのアクリル膜を用いる。そして、６枚目の露光マスクを用いる第６のフォトリソグラフィ工程により、ｎ層２４０に達する開口６０、電極層２１０に達する第２のコンタクト開口５３、電極層２１１に達する第２のコンタクト開口５４、電極層２３４に達する第２のコンタクト開口５５、電極層２３５に達する第２のコンタクト開口５６を形成する。

次いで、感光性有機樹脂層２８０上に、導電膜を形成する。導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、又は上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を用いることができる。そして、７枚目の露光マスクを用いる第７のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、電極層３０１ａ〜３０１ｅを形成する。本実施の形態では導電膜として、膜厚１００ｎｍのチタン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜とを積層して用いる。

電極層３０１ａは、第２のコンタクト開口５３を介して、電極層２１０と電気的に接続される。電極層３０１ｂは、第２のコンタクト開口５４を介して、電極層２１１と電気的に接続される。電極層３０１ｃは、第２のコンタクト開口５５を介して、電極層２３４と電気的に接続される。電極層３０１ｄは、第２のコンタクト開口５６を介して、電極層２３５と電気的に接続される。電極層３０１ｅは、開口６０を介して、フォトダイオード（ｎ層２４０）と電気的に接続される。

次いで、電極層３０１上に感光性有機樹脂層２８１を形成する。本実施の形態では感光性有機樹脂層として、膜厚１５００ｎｍのアクリル膜を用いる。そして、８枚目の露光マスクを用いる第８のフォトリソグラフィ工程により、電極層３０１ａに達する第３のコンタクト開口６２、電極層３０１ｂに達する第３のコンタクト開口６３を形成する。

次いで、反射性を有する導電膜を成膜し、９枚目の露光マスクを用いる第９のフォトリソグラフィ工程により反射電極層２４２を形成する。反射性を有する導電膜としてはＡｌ、Ａｇ、又はこれらの合金、例えばＮｄを含むアルミニウム、Ａｇ−Ｐｄ−Ｃｕ合金等を用いる。本実施の形態では反射性を有する導電膜として、膜厚５０ｎｍのチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚８ｎｍのチタン膜とを積層して用いる。

次いで、第１のマイクロキャビティ（多重反射干渉）用のシリコンを含むＩＴＯ層を成膜し、１０枚目の露光マスクを用いる第１０のフォトリソグラフィ工程によりシリコンを含むＩＴＯ層２９１を形成する。シリコンを含むＩＴＯ層２９１は、Ｒ（赤）の表示画素及びＧ（緑）の表示画素上に形成される。本実施の形態では膜厚４０ｎｍで成膜される。

次いで、第２のマイクロキャビティ用のシリコンを含むＩＴＯ層を成膜し、１１枚目の露光マスクを用いる第１１のフォトリソグラフィ工程によりシリコンを含むＩＴＯ層２９２を形成する。シリコンを含むＩＴＯ層２９２は、Ｒ（赤）の表示画素上に形成される。本実施の形態では膜厚４０ｎｍで成膜される。

次いで、反射電極層２４２、シリコンを含むＩＴＯ層２９１、シリコンを含むＩＴＯ層２９２を覆う隔壁２９３ａ、２９３ｂを形成する。隔壁としては、樹脂又は無機絶縁材料を用いる。樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。特に、隔壁の作製が容易となるため、ネガ型の感光性樹脂、あるいはポジ型の感光性樹脂を用いることが好ましい。本実施の形態では膜厚１５００ｎｍで隔壁は形成される。１２枚目の露光マスクを用いる第１２のフォトリソグラフィ工程により更に開口を形成する。開口が形成されていない隔壁２９３ａ、２９３ｂ上に、スペーサ２９４ａ、２９４ｂを形成する。その後、自発光素子層を形成し、更にカラーフィルタ（ＲＧＢ）等の光学フィルムを設ける。

以上の工程により、同一基板上に、センサ画素１０２を構成する受光素子１２１、トランジスタ１２２、トランジスタ１２３、トランジスタ１２４、トランジスタ１２５、容量素子１２６、トランジスタ１２７、及びトランジスタ１２８と、表示画素１０１を構成するトランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７、トランジスタ１０８、トランジスタ１０９、自発光素子１１０、及び容量素子１１１とを、合計１２枚の露光マスクを用い、１２回のフォトリソグラフィ工程によって作製することができる。

（実施の形態３）
本実施の形態では、実施の形態１及び２で示したタッチパネルに搭載されるセンサ画素読み出し回路の構成の一例について、図８を用いて説明する。

図８に示すように、センサ画素の走査線駆動回路は、同時に画素４行分（すなわちセンサ画素２行分）を駆動し、選択行を画素２行分に相当するセンサ画素１行分ずつシフトさせていく駆動方法を行う例を考える。ここで、各行のセンサ画素は、走査線駆動回路が選択行のシフトを２回行う期間、連続して選択されることになる。このような駆動方法を用いることで、センサ画素による撮像のフレーム周波数を向上させることが容易になる。特に、大型の表示装置の場合に有利である。なお、センサ画素出力信号線６１１には、同時に２行分のセンサ画素の出力が重畳されることになる。また、選択行のシフトを５１２回繰り返すことで、全センサ画素を駆動することができる。

センサ画素読み出し回路は、図８に示すように、画素２４列に１個ずつセレクタを有する。セレクタは、タッチパネルにおけるセンサ画素出力信号線６１１について２列分を１組とする１２組から１組を選択して出力を取得する。すなわち、センサ画素読み出し回路全体で、セレクタを３２個有し、同時に３２個の出力を取得する。各々のセレクタによる選択を１２組全てに対して行うことで、センサ画素１行分に相当する合計３８４個の出力を取得することができる。セレクタによる１２組の選択を、センサ画素の走査線駆動回路が選択行をシフトさせる都度行うことで、全センサ画素の出力を得ることができる。

図８に示すように、信号線側のセンサ画素読み出し回路は、アナログ信号であるセンサ画素の出力を表示装置外部に取り出し、表示装置外部に設けたアンプを用いて増幅した後にＡＤ変換器を用いてデジタル信号に変換する構成としてもよい。勿論、表示装置と同一基板上にＡＤ変換器を搭載し、センサ画素の出力をデジタル信号に変換した後、表示装置外部に取り出す構成とすることも可能である。

また、個々のセンサ画素の動作は、リセット動作、累積動作、及び選択動作を繰り返すことで実現される。リセット動作とは、撮像画素制御信号線（ＰＲ）３１の電位を”Ｈ”とする動作である。

また、累積動作とは、リセット動作の後に撮像画素制御信号線（ＰＲ）３１の電位を”Ｌ”にする動作である。また、選択動作とは、累積動作の後に出力信号線３５の電位を”Ｈ”にする動作である。

累積動作時に、受光素子に照射する光の量（強度）に依存してノード３４の電位は変化する。

本実施の形態においては、全センサ画素のリセット動作、累積動作、及び選択動作を実行することで、外光の局所的陰影を検出することができる。また、検出した陰影について適宜画像処理など行うことにより、指やスタイラスペンなどが表示装置に接触した位置を知ることができる。あらかじめ、接触した位置に対応する操作、例えば文字入力であれば文字の種類を規定しておくことで、所望の文字の入力を行うことができる。

上記構成により、タッチパネル１０３２にタッチ入力機能を持たせることができる。

（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、テレビジョン受信機ともいう）、コンピュータ用等のモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体等が挙げられる。

２１表示画素制御信号線
２２表示画素制御信号線
２３表示画素制御信号線
２４表示画素制御信号線
２５表示画素制御信号線
２６電源線
２７電源線
２８グランド線
２９電源線
３０信号線
３４ノード
３５出力信号線
３７電源線
３８電源線
３９電源線
４０グランド線
４２ノード
４３電源線
４４ノード
５０ゲート信号線
５１ゲート信号線
５２コンタクト開口
５３コンタクト開口
５４コンタクト開口
５５コンタクト開口
５６コンタクト開口
５７フォトダイオード開口
６０開口
６２コンタクト開口
６３コンタクト開口
１０１表示画素
１０２センサ画素
１０３トランジスタ
１０４トランジスタ
１０５トランジスタ
１０６トランジスタ
１０７トランジスタ
１０８トランジスタ
１０９トランジスタ
１１０自発光素子
１１１容量素子
１２１受光素子
１２２トランジスタ
１２３トランジスタ
１２４トランジスタ
１２５トランジスタ
１２６容量素子
１２７トランジスタ
１２８トランジスタ
２１０電極層
２１１電極層
２３０基板
２３１ゲート絶縁層
２３３酸化物半導体層
２３４電極層
２３５電極層
２３７絶縁層
２３８ｐ層
２３９ｉ層
２４０ｎ層
２４２反射電極層
２５３酸化物半導体層
２５４電極層
２５５酸化物半導体層
２５６酸化物半導体層
２５７酸化物半導体層
２５８電極層
２５９電極層
２６０電極層
２６２電極層
２６４電極層
２８０感光性有機樹脂層
２８１感光性有機樹脂層
２９１シリコンを含むＩＴＯ層
２９２シリコンを含むＩＴＯ層
２９３ａ隔壁
２９４ａスペーサ
３０１電極層
３０１ａ電極層
３０１ｂ電極層
３０１ｃ電極層
３０１ｄ電極層
３０１ｅ電極層
５００表示画面
５０１指
５０２光源
５０３タッチパネル
５０４フォトセンサ
５０４ａフォトセンサ
５０４ｂフォトセンサ
５０５自発光素子
５０６外光
５０６ａ外光
５０６ｂ外光
５０７光
５０７ａ反射光
５０７ｂ光
６１１センサ画素出力信号線
１０３０電子機器
１０３１ボタン
１０３２タッチパネル
１０３３領域
１０３４スイッチ
１０３５電源スイッチ
１０３６キーボード表示スイッチ

Claims

第１の画素と、第２の画素と、を有し、
前記第１の画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、自発光素子と、を有し、
前記第２の画素は、受光素子を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記自発光素子と電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記自発光素子と電気的に接続されており、
前記第３のトランジスタは、ビデオ信号に従って前記自発光素子に電流を供給する機能を有する半導体装置であって、
第１の期間及び第２の期間を有し、
前記第１の期間において、前記第１のトランジスタがオフ状態であり、かつ前記第２のトランジスタがオン状態であり、
前記第２の期間において、前記第１のトランジスタがオフ状態であり、かつ前記第２のトランジスタがオフ状態であり、
前記第２の期間において、前記第１の画素に前記ビデオ信号が入力されない半導体装置。
第１の画素と、第２の画素と、を有し、
前記第１の画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、自発光素子と、を有し、
前記第２の画素は、受光素子を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記自発光素子と電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記自発光素子と電気的に接続されており、
前記第３のトランジスタは、ビデオ信号に従って前記自発光素子に電流を供給する機能を有する半導体装置であって、
第１の期間及び第２の期間を有し、
前記第１の期間において、前記第１のトランジスタがオフ状態であり、かつ前記第２のトランジスタがオン状態であり、
前記第２の期間において、前記第１のトランジスタがオフ状態であり、かつ前記第２のトランジスタがオフ状態であり、
前記第１の期間において、前記自発光素子が発光状態になり、
前記第２の期間において、前記自発光素子が非発光状態になり、
前記自発光素子が発光状態になることで、前記第２の画素において第１の撮像データが取得され、
前記自発光素子が非発光状態になることで、前記第２の画素において第２の撮像データが取得され、
前記第２の期間において、前記第１の画素に前記ビデオ信号が入力されない半導体装置。
請求項１または請求項２において、
前記第１の期間と前記第２の期間との間に第３の期間を有し、
前記第３の期間において、画像を表示する半導体装置。
請求項１乃至請求項３のいずれか一において、
前記第１のトランジスタ乃至前記第３のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。