JP6224338B2 - 半導体装置、表示装置及び半導体装置の作製方法 - Google Patents

半導体装置、表示装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP6224338B2
JP6224338B2 JP2013083132A JP2013083132A JP6224338B2 JP 6224338 B2 JP6224338 B2 JP 6224338B2 JP 2013083132 A JP2013083132 A JP 2013083132A JP 2013083132 A JP2013083132 A JP 2013083132A JP 6224338 B2 JP6224338 B2 JP 6224338B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
electrode layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013083132A
Other languages
English (en)
Other versions
JP2014207286A (ja
Inventor
純一 肥塚
純一 肥塚
岡崎　健一
健一 岡崎
高橋　正弘
正弘 高橋
拓哉 松尾
拓哉 松尾
森　重恭
重恭 森
庸輔 神崎
庸輔 神崎
広志 松木薗
広志 松木薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013083132A priority Critical patent/JP6224338B2/ja
Priority to US14/246,493 priority patent/US9748399B2/en
Publication of JP2014207286A publication Critical patent/JP2014207286A/ja
Application granted granted Critical
Publication of JP6224338B2 publication Critical patent/JP6224338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

本発明は、半導体装置及び表示装置に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
近年、液晶パネルを用いる表示装置や有機ＥＬパネルを用いる表示装置の開発が盛んである。この表示装置には、大別して画素制御用のトランジスタ（画素トランジスタ）のみを基板上に形成して走査回路（駆動回路）は周辺ＩＣで行うものと、画素トランジスタとともに走査回路を同一基板上に形成するものに分類される。
表示装置の狭額縁化または周辺ＩＣのコスト低減のため、駆動回路一体型の表示装置の方が、有利である。しかしながら、駆動回路に用いるトランジスタとしては、画素トランジスタに用いられる電気特性（例えば、電界効果移動度（μＦＥ）またはしきい値電圧等）よりも、高い電気特性が求められる。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば特許文献１，２）。例えば、トランジスタに用いる半導体薄膜として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが注目されている。
酸化物半導体を半導体層に用いるトランジスタは、シリコン系半導体材料である非晶質シリコンを半導体層に用いるトランジスタよりも電界効果移動度が大きいため、動作速度が速く、駆動回路一体型の表示装置には好適であり、且つ多結晶シリコンを半導体層に用いるトランジスタよりも製造工程が容易である。
酸化物半導体をチャネル形成領域に用いてトランジスタを作製する場合、酸化物半導体中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。酸化物半導体中の酸素欠損は、キャリア供給源として機能する。このため、酸化物半導体中に酸素欠損が多く存在すると、キャリアである電子の発生によってチャネル形成領域がｎ型化し、低抵抗化してしまう。このため、トランジスタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフト等、トランジスタの電気特性についての不良が誘発される。従って、チャネル形成領域においては、酸化物半導体中に酸素欠損が少ない程好ましい。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体をチャネル形成領域に用いてトランジスタを作製する場合、酸化物半導体と、酸化物半導体に接するソース電極層及びドレイン電極層との間に低抵抗化領域（例えばｎ型領域、以下ｎ型領域という。）が形成されうる。該ｎ型領域がチャネル形成領域まで、広がった場合、トランジスタの設計時のチャネル長（Ｌ長ともいう。）と、トランジスタ作製後のチャネル長が異なる現象が生じ、設計時のチャネル長よりもトランジスタ作製後のチャネル長が縮小してしまう問題があった。
上記問題に鑑み、本発明の一態様では、酸化物半導体を用いた半導体装置において、チャネル長の縮小を抑制した新規な半導体装置を提供する。
本発明の一態様は、結晶部を含む酸化物半導体層と、前記酸化物半導体層に接するソース電極層及びドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なることを特徴とする半導体装置である。
なお、本明細書等において、結晶部の結晶方向は、基板面を基準とする。また、酸化物半導体層中において、結晶部の結晶方向が異なる場合、異なる結晶構造を有していてもよい。例えば、チャネル形成領域においては、ホモロガス構造とし、ｎ型領域においては、スピネル型結晶構造またはホモロガス構造とスピネル型結晶構造の混晶構造としてもよい。
本発明の一態様は、第１の被形成面、第２の被形成面、及び第３の被形成面上の結晶部を含む酸化物半導体層と、前記第２の被形成面上の前記酸化物半導体層に接するソース電極層と、前記第３の被形成面上の前記酸化物半導体層に接するドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記第１の被形成面上の前記酸化物半導体層に位置し、前記第１の被形成面は、前記第２の被形成面及び前記第３の被形成面それぞれと交差することを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上のソース電極層及びドレイン電極層と、前記ゲート絶縁層、前記ソース電極層、及び前記ドレイン電極層上の結晶部を含む酸化物半導体層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なることを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上のソース電極層及びドレイン電極層と、前記ゲート絶縁層、前記ソース電極層、及び前記ドレイン電極層上の結晶部を含む酸化物半導体層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記ソース電極層が前記酸化物半導体層に接する面、及び前記ドレイン電極層が前記酸化物半導体層に接する面それぞれと交差することを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の絶縁層と、前記ゲート絶縁層と前記絶縁層によって形成された凹部と、前記凹部に沿って形成された結晶部を含む酸化物半導体層と、前記絶縁層、及び前記酸化物半導体層上のソース電極層、及びドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なることを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の第１の絶縁層及び第２の絶縁層と、前記ゲート絶縁層、前記第１の絶縁層、及び前記第２の絶縁層上の結晶部を含む酸化物半導体層と、前記第１の絶縁層、及び前記酸化物半導体層上のソース電極層と、前記第２の絶縁層、及び前記酸化物半導体層上のドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記第１の絶縁層が前記酸化物半導体層に接する面、及び前記第２の絶縁層が前記酸化物半導体層に接する面それぞれと交差することを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上の凹部を有するゲート絶縁層と、前記凹部に沿って形成された結晶部を含む酸化物半導体層と、前記ゲート絶縁層、及び前記酸化物半導体層上のソース電極層、及びドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なることを特徴とする半導体装置である。
本発明の一態様は、ゲート電極層と、前記ゲート電極層上の第１の被形成面、第２の被形成面、及び第３の被形成面を有するゲート絶縁層と、前記第１の被形成面、前記第２の被形成面、及び前記第３の被形成面上の結晶部を含む酸化物半導体層と、前記第２の被形成面上の前記酸化物半導体層に接するソース電極層と、前記第３の被形成面上の前記酸化物半導体層に接するドレイン電極層と、を有し、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記第１の被形成面上の前記酸化物半導体層に位置し、前記第１の被形成面は、前記第２の被形成面及び前記第３の被形成面それぞれと交差することを特徴とする半導体装置である。
上記の本発明の一態様において、前記酸化物半導体層は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆの金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される酸化物であるとよい。
上記の本発明の一態様において、前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ酸化物で表記される酸化物であるとよい。
上記の本発明の一態様において、前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃うとよい。
上記の本発明の一態様において、前記酸化物半導体層は、ＣＡＡＣ−ＯＳを有するとよい。
本発明の一態様には、上記の本発明の一態様に記載する半導体装置を有する表示装置である。
本発明の一態様は、ゲート電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、前記ゲート絶縁層、前記ソース電極層、及び前記ドレイン電極層上に結晶部を含む酸化物半導体層を形成する半導体装置の作製方法であり、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記ソース電極層が前記酸化物半導体層に接する面、及び前記ドレイン電極層が前記酸化物半導体層に接する面それぞれと交差することを特徴とする半導体装置の作製方法である。
本発明の一態様は、ゲート電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上に第１の絶縁層及び第２の絶縁層を形成し、前記ゲート絶縁層、前記第１の絶縁層、及び前記第２の絶縁層上に結晶部を含む酸化物半導体層を形成し、前記第１の絶縁層、及び前記酸化物半導体層上にソース電極層を形成し、前記第２の絶縁層、及び前記酸化物半導体層上にドレイン電極層を形成する半導体装置の作製方法であり、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記第１の絶縁層が前記酸化物半導体層に接する面、及び前記第２の絶縁層が前記酸化物半導体層に接する面それぞれと交差することを特徴とする半導体装置の作製方法である。
本発明の一態様は、ゲート電極層上に第１の被形成面、第２の被形成面、及び第３の被形成面を有するゲート絶縁層を形成し、前記第１の被形成面、前記第２の被形成面、及び前記第３の被形成面上に結晶部を含む酸化物半導体層を形成し、前記第２の被形成面上の前記酸化物半導体層に接するソース電極層を形成し、前記第３の被形成面上の前記酸化物半導体層に接するドレイン電極層を形成しり半導体装置の作製方法であり、前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、前記チャネル形成領域は、前記第１の被形成面上の前記酸化物半導体層に位置し、前記第１の被形成面は、前記第２の被形成面及び前記第３の被形成面それぞれと交差することを特徴とする半導体装置の作製方法である。
酸化物半導体を用いた半導体装置において、チャネル長の縮小が抑制された、新規な半導体装置を提供することができる。
本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置の変形例を説明する図。 本発明の一態様の半導体装置の変形例を説明する図。 本発明の一態様の半導体装置の変形例を説明する図。 本発明の一態様の半導体装置の変形例を説明する図。 本発明の一態様の半導体装置を用いた表示装置を説明する図。 本発明の一態様の半導体装置と比較するための半導体装置を説明する図。 本発明の一態様の半導体装置と比較するための半導体装置を説明する断面図。
以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の半導体装置の一態様について、図１（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。
図１（Ａ）は、半導体装置の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２の断面図であり、図１（Ｃ）は、図１（Ｂ）に示す半導体装置の一部の拡大図である。なお、図１（Ａ）の上面図においては、図の明瞭化のために一部の要素を透過、または省いて図示している。
図１（Ｂ）に示す半導体装置は、基板１０２上のゲート電極層１０４と、ゲート電極層１０４上のゲート絶縁層１０６と、ゲート絶縁層１０６上のソース電極層１０８及びドレイン電極層１１０と、ゲート絶縁層１０６、ソース電極層１０８、及びドレイン電極層１１０上の結晶部を含む酸化物半導体層１１２と、を有する。
また、図１（Ｂ）に示す半導体装置は、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上の第３の絶縁層１１４と、第３の絶縁層１１４上の第４の絶縁層１１６を含む構成としてもよい。
なお、酸化物半導体層１１２において、酸化物半導体層１１２と、ソース電極層１０８、及びドレイン電極層１１０と、が接する領域にｎ型領域１１２ａが形成されている。ｎ型領域１１２ａは、酸化物半導体層１１２のチャネル形成領域よりも抵抗が低い領域である。
チャネル形成領域は、ゲート絶縁層１０６と接する酸化物半導体層１１２に位置する。ゲート絶縁層１０６が酸化物半導体層１１２に接する面である第１の被形成面１０６ａは、ソース電極層１０８が酸化物半導体層１１２に接する面である第２の被形成面１０８ａと交差部１２２で交差する。また、第１の被形成面１０６ａは、ドレイン電極層１１０が酸化物半導体層１１２に接する面である第３の被形成面１１０ａと交差部１２４で交差する。なお、本明細書において、第１の被形成面、第２の被形成面、及び第３の被形成面それぞれは、酸化物半導体層が形成される面であり、平面だけでなく、曲面も含む。また、本明細書において、「交差する」とは、交差部で交差する面と面が作る角度が３０°〜９０°の範囲を意味する。
酸化物半導体層１１２としては、例えばＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＨｆの金属）を用いることができる。
例えば、酸化物半導体層１１２としてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
また、酸化物半導体層１１２は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体層１１２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下である。
また、酸化物半導体層１１２において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体中の酸素欠損が増加し、ｎ型化してしまう。
また、酸化物半導体層１１２は、結晶部を含む。該結晶部を含む酸化物半導体は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有する。別言すれば、結晶部を含む酸化物半導体層は、ＣＡＡＣを有する酸化物半導体を含む概念である。
ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＣＡＡＣ−ＯＳは、完全な非晶質ではない。
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折像で、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折像を、極微電子線回折像と呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
なお、ＣＡＡＣ−ＯＳに限らず、何らかの結晶性を有する酸化物半導体を用いてもよい。
ここで、酸化物半導体層１１２中に形成されるｎ型領域１１２ａについて、図７及び図８に示す、本発明の一態様の半導体装置と比較するための構成の半導体装置を用いて説明する。
図７（Ａ）に示す半導体装置は、ボトムゲートトップコンタクト構造のトランジスタである。図７（Ａ）は、トランジスタの断面図を示し、図７（Ｂ）、（Ｃ）は、図７（Ａ）に示すトランジスタの一部の拡大図である。なお、図７に示す半導体装置の上面図は、図１（Ａ）に示す半導体装置の上面図と概略同じであるため、ここでの説明は省略する。
図７（Ａ）に示す半導体装置は、基板２０２上のゲート電極層２０４と、ゲート電極層２０４上のゲート絶縁層２０６と、ゲート絶縁層２０６上のソース電極層２０８及びドレイン電極層２１０と、ゲート絶縁層２０６、ソース電極層２０８、及びドレイン電極層２１０上の結晶部を含む酸化物半導体層２１２と、を有する。
また、図７（Ａ）に示す半導体装置は、ゲート絶縁層２０６、ソース電極層２０８、ドレイン電極層２１０、及び酸化物半導体層２１２上の第３の絶縁層２１４と、第３の絶縁層２１４上の第４の絶縁層２１６を含む構成としてもよい。
なお、酸化物半導体層２１２において、酸化物半導体層２１２と、ソース電極層２０８、及びドレイン電極層２１０と、が接する領域にｎ型領域２１２ａが形成されている。ｎ型領域２１２ａは、酸化物半導体層２１２のチャネル形成領域よりも抵抗が低い領域である。
また、図７及び図８に示す酸化物半導体層２１２としては、図１に示す酸化物半導体層１１２と同様の材料、または非晶質の酸化物半導体層を用いることができる。
酸化物半導体層２１２中のｎ型領域２１２ａは、ソース電極層２０８及びドレイン電極層２１０の形成のためのスパッタリングによるダメージや、ソース電極層２０８及びドレイン電極層２１０形成後の熱処理等により形成される（図７（Ｂ）参照）。別言すれば、ｎ型領域２１２ａは、ソース電極層２０８及びドレイン電極層２１０が酸化物半導体層２１２と接触する部分に形成される。
ｎ型領域２１２ａの形状は、トランジスタやその周辺構造の材料や設計、及び作製条件等に依存する。このため、例えばｎ型領域２１２ａが横方向に拡がり過ぎた場合や、チャネル長を短く設計した場合には、ソース電極層２０８下のｎ型領域２１２ａと、ドレイン電極層２１０の下のｎ型領域２１２ａとが近接することとなる。
とくに、酸化物半導体層２１２が非晶質構造の酸化物半導体層の場合、酸化物半導体層２１２中に結晶部を有さないため、ｎ型領域２１２ａが拡がりやすい。また、酸化物半導体層２１２がＣＡＡＣ−ＯＳである場合、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している結晶部を有するため、ａ軸またはｂ軸にｎ型領域２１２ａが拡がる可能性がある。
酸化物半導体層２１２中のｎ型領域２１２ａが拡がった場合、ソース電極層２０８下のｎ型領域２１２ａとドレイン電極層２１０下のｎ型領域２１２ａとが完全に接触することがなくても、設計時のチャネル長（Ｌ長）とトランジスタ作製後のＬ長が異なってしまう。
例えばソース電極層２０８及びドレイン電極層２１０にチタンを用いた場合にチタンがウィスカー状（髭状）に成長する（図７（Ｃ）中の矢印参照）。
また、設計時のＬ長が短い場合、すなわちソース電極層２０８とドレイン電極層２１０との間隔が短い場合、ｎ型領域２１２ａは、ソース電極層２０８とドレイン電極層２１０とを電気的に接続させてしまい、所望のトランジスタ特性を得ることができなくなってしまう。
そこで、図８（Ａ）または図８（Ｂ）に示すように、ｎ型領域２１２ａの一部をエッチングすることによって、酸化物半導体層２１２に凹部を設けることで、ｎ型領域２１２ａが電気的に接続されるおそれを抑制することが可能となる。なお、ｎ型領域２１２ａの一部を除去するエッチングは、ソース電極層２０８及びドレイン電極層２１０を形成する際のエッチング時、またはソース電極層２０８及びドレイン電極層２１０形成後の処理（例えば、プラズマ処理または希フッ酸処理によるウエットエッチング処理等）によって、行うことができる。
しかしながら、酸化物半導体層２１２に凹部を設ける構成においては、基板面内で均一にエッチング量を調整し、酸化物半導体層２１２のチャネル形成領域の膜厚を揃える必要があり、基板面内で酸化物半導体層２１２の膜厚に、ばらつきが生じてしまう。
従って、酸化物半導体層２１２中に形成されるｎ型領域２１２ａは、深さ方向すなわち酸化物半導体層２１２の膜厚方向に形成させ、横方向へ拡がるのを抑制させた構成が望ましい。
ｎ型領域の横方向への拡がりを抑制させた構成としては、図１（Ｂ）に示すように、結晶部を含む酸化物半導体層１１２と、酸化物半導体層１１２に接するソース電極層１０８及びドレイン電極層１１０と、を有し、酸化物半導体層１１２は、チャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０と接するｎ型領域１１２ａと、を有し、チャネル形成領域と、ｎ型領域１１２ａで、結晶部の結晶方向が異なる構成である。
別言すれば、ｎ型領域の横方向への拡がりを抑制させた構成としては、図１（Ｂ）に示すように、結晶部を含む酸化物半導体層１１２と、酸化物半導体層１１２に接するソース電極層１０８及びドレイン電極層１１０と、を有し、酸化物半導体層１１２は、チャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０と接するｎ型領域１１２ａと、を有し、ゲート絶縁層１０６が酸化物半導体層１１２に接する面である第１の被形成面１０６ａは、ソース電極層１０８が酸化物半導体層１１２に接する面である第２の被形成面１０８ａと交差部１２２で交差し、第１の被形成面１０６ａは、ドレイン電極層１１０が酸化物半導体層１１２に接する面である第３の被形成面１１０ａと交差部１２４で交差する構成である。なお、このような構成とすることにより、チャネル形成領域と、ｎ型領域１１２ａで、結晶部の結晶方向が異なることになる。
ここで、図１（Ｃ）を用いて、酸化物半導体層１１２の結晶部の結晶方向について説明を行う。
なお、図１（Ｃ）は、図１（Ｂ）に示す半導体装置の酸化物半導体層１１２周辺の拡大図を表している。酸化物半導体層１１２は、ゲート絶縁層１０６、ソース電極層１０８、及びドレイン電極層１１０で形成された凹部に沿って形成される。別言すれば、凹部は第１の被形成面１０６ａ、第２の被形成面１０８ａ、及び第３の被形成面１１０ａを有し、第１の被形成面１０６ａ、第２の被形成面１０８ａ、及び第３の被形成面１１０ａ上に酸化物半導体層１１２が形成される。酸化物半導体層１１２の結晶部は、図１（Ｃ）の矢印の方向にｃ軸が配向している。図１（Ｃ）の矢印の方向は、ゲート絶縁層１０６の上面の第１の被形成面１０６ａに接する酸化物半導体層１１２では第１の被形成面１０６ａと垂直方向であり、ソース電極層１０８の側面の第２の被形成面１０８ａに接する酸化物半導体層１１２では第２の被形成面１０８ａと垂直方向であり、ドレイン電極層１１０の側面の第３の被形成面１１０ａに接する酸化物半導体層１１２では第３の被形成面１１０ａと垂直方向であり、ソース電極層１０８及びドレイン電極層１１０の上面に接する酸化物半導体層１１２では当該上面と垂直方向である。なお、ここでは結晶部を含む酸化物半導体層１１２は、先に説明したＣＡＡＣ−ＯＳとする。
また、図１（Ｃ）に示すように、酸化物半導体層１１２中に形成されるｎ型領域１１２ａは、ソース電極層１０８及びドレイン電極層１１０が接触した領域に形成される。酸化物半導体層１１２が、ゲート絶縁層１０６、ソース電極層１０８、及びドレイン電極層１１０で形成された凹部に沿って形成されているため、ｎ型領域１１２ａも該凹部に沿った形状に形成される。すなわち、ソース電極層１０８の側面の第２の被形成面１０８ａ、及びドレイン電極層１１０の側面の第３の被形成面１１０ａに形成されるｎ型領域１１２ａの結晶部の結晶方向が、ゲート絶縁層１０６の上面の第１の被形成面１０６ａに形成されるチャネル形成領域の結晶部の結晶方向と異なる。従って、酸化物半導体層１１２のチャネル形成領域と、ｎ型領域１１２ａで、結晶部の結晶方向を異なる構造とすることができる。
ただし、図１（Ｃ）に示す構造においては、ｎ型領域１１２ａの結晶部の結晶方向は、ｎ型領域１１２ａの一部の領域、具体的には、ソース電極層１０８の上面側、及びドレイン電極層１１０上面側の領域がチャネル形成領域と結晶方向が同じである。しかし、隣接した領域にチャネル形成領域と結晶部の結晶方向が異なる領域を有するため、ｎ型領域１１２ａの横方向への拡がりを抑制することができる。
例えば、ｎ型領域１１２ａは、ソース電極層１０８及びドレイン電極層１１０に接する酸化物半導体層１１２に、結晶部のｃ軸が配向した方向に垂直方向に拡がる傾向があるため、ソース電極層１０８及びドレイン電極層１１０に接する酸化物半導体層１１２のｃ軸とチャネル形成領域のｃ軸を異なる方向に配向させることにより、ｎ型領域１１２ａのチャネル形成領域への拡がりを抑制することができる。
このように、本発明の一態様は、チャネル形成領域と結晶方向が異なる領域が、ｎ型領域１１２ａ中に少なくとも一部に形成されていればよい。
なお、本実施の形態において、チャネル形成領域とは、ゲート電極層１０４に重畳して設けられた酸化物半導体層１１２中のソース電極層１０８とドレイン電極層１１０との間の領域をいう。ただし、図１（Ｂ）、（Ｃ）に示すように、酸化物半導体層１１２中にｎ型領域１１２ａを含む場合においては、ゲート電極層１０４に重畳して設けられた酸化物半導体層１１２中のｎ型領域１１２ａに挟まれた領域がチャネル形成領域となる。このように、チャネル形成領域は、酸化物半導体層１１２の半導体特性に依存する。従って、ゲート電極層１０４に重畳して設けられた酸化物半導体層１１２は、その半導体特性がｉ型の場合にはチャネル形成領域となり、ｎ型の場合にはチャネル形成領域とならない。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。例えば、図１（Ｃ）において、チャネルは、ゲート電極層１０４に重畳して形成された酸化物半導体層１１２のｎ型領域１１２ａ間であり、且つゲート絶縁層１０６の近傍の領域をいう。また、チャネル長（Ｌ長）は、図１（Ｃ）に示すＬの長さとなる。
このように、酸化物半導体層１１２中のチャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０が接する酸化物半導体層１１２中のｎ型領域１１２ａとで、結晶部の結晶方向を異ならせることによって、酸化物半導体層１１２に形成されるｎ型領域１１２ａの横方向への拡がりを抑制することができる。従って、チャネル長（Ｌ長）は、設計時におけるチャネル長であるソース電極層１０８とドレイン電極層１１０との間の距離に概略等しくすることができる。
次に、図１に示す本発明の一態様の半導体装置のその他の構成について、以下説明を行う。
基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
ゲート電極層１０４としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層１０４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
ゲート絶縁層１０６としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、窒化酸化シリコン膜などを用いればよく、積層または単層で設ける。
また、ゲート絶縁層１０６を積層構造とし、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に酸化絶縁膜を設けることで、ゲート絶縁層１０６として、欠陥が少なく、且つ水素及びアンモニアの放出量の少ないゲート絶縁層１０６を形成することができる。この結果、ゲート絶縁層１０６に含まれる水素及び窒素が、酸化物半導体層１１２への移動を抑制することが可能である。例えば、ゲート絶縁層１０６として、３２５ｎｍの窒化シリコン膜と、５０ｎｍの酸化シリコン膜との積層構造を用いることができる。
また、ゲート絶縁層１０６に窒化シリコン膜を用いることで、以下の効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
ゲート絶縁層１０６の厚さは、５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上４５０ｎｍ以下、より好ましくは５０ｎｍ以上４００ｎｍ以下とするとよい。
ソース電極層１０８及びドレイン電極層１１０としては、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、アルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、ソース電極層１０８及びドレイン電極層１１０として、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
第３の絶縁層１１４としては、酸化物半導体層１１２として用いる酸化物半導体との界面特性を向上させるため、無機材料の酸化物絶縁膜を用いることが好ましく、例えば酸素または窒素を含むシリコン膜を用いることができる。とくに、第３の絶縁層１１４としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化シリコン膜を用いると好ましい。例えば、第３の絶縁層１１４としては、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
第４の絶縁層１１６は、酸化物半導体層１１２として用いる酸化物半導体への水分浸入を防止するブロック層としての機能を有する。第４の絶縁層１１６としては、例えば窒化シリコン膜、窒化酸化シリコン膜などを用いることができる。また、窒化シリコン膜を用いた場合、緻密性を高めるために、高温で成膜されることが好ましく、例えば基板温度３５０℃での成膜が考えられる。また、第４の絶縁層１１６として、高温で成膜する窒化シリコン膜を用いる場合は、酸化物半導体層１１２として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度が上限とする。
第３の絶縁層１１４及び第４の絶縁層１１６の構成としては、例えば、酸化窒化シリコン膜と、窒化シリコン膜との積層構造とすることができる。より具体的には、酸化窒化シリコン膜３００ｎｍ上に窒化シリコン膜１５０ｎｍを積層する構造などである。このとき、酸化窒化シリコン膜は、例えば、ソース電極層１０８及びドレイン電極層１１０の段差被覆部分の被覆形状が悪く、鬆があっても窒化シリコン膜によって鬆を良好に被覆することができるので好適である。
以上が本発明の一態様における半導体装置である。本発明の一態様の半導体装置は、酸化物半導体を用いた半導体装置において、チャネル形成領域中に酸素欠損が少ない新規な半導体装置を提供することができる。また、本発明の一態様の半導体装置は、酸化物半導体を用いた半導体装置において、チャネル長の縮小を抑制した新規な半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す半導体装置の作製方法について、図１（Ｂ）を用いて以下説明する。また、実施の形態１で説明した機能と同様の機能を有する部分については、同様の符号を付し、その詳細な説明は省略する。
まず、基板１０２を準備する。その後、基板１０２上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ゲート電極層１０４を形成する。その後、基板１０２、及びゲート電極層１０４上にゲート絶縁層１０６を形成する。なお、基板１０２、ゲート電極層１０４、及びゲート絶縁層１０６としては、先に説明した材料を用いることができる。本実施の形態においては、基板１０２としては、ガラス基板を用いる。また、ゲート電極層１０４としては、スパッタリング法を用い、膜厚１００ｎｍのタングステン膜を形成する。また、ゲート絶縁層１０６としては、ＰＥ−ＣＶＤ法を用い、膜厚３５０ｎｍの窒化シリコン膜と、膜厚５０ｎｍの酸化窒化シリコン膜を形成する。
次に、ゲート絶縁層１０６上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ソース電極層１０８及びドレイン電極層１１０を形成する。ソース電極層１０８、及びドレイン電極層１１０としては、先に説明した材料を用いることができる。本実施の形態においては、ソース電極層１０８及びドレイン電極層１１０としては、スパッタリング法を用い、膜厚５０ｎｍのタングステン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜を形成する。
次に、ゲート絶縁層１０６、ソース電極層１０８及びドレイン電極層１１０上に酸化物半導体膜を成膜し、該酸化物半導体膜を所望の領域に加工することで、酸化物半導体層１１２を形成する。これにより、酸化物半導体層１１２は、チャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０と接するｎ型領域１１２ａと、を有し、チャネル形成領域は、ゲート絶縁層１０６と接する酸化物半導体層１１２に位置する。ゲート絶縁層１０６が酸化物半導体層１１２に接する面である第１の被形成面１０６ａは、ソース電極層１０８が酸化物半導体層１１２に接する面である第２の被形成面１０８ａと交差部１２２で交差し、第１の被形成面１０６ａは、ドレイン電極層１１０が酸化物半導体層１１２に接する面である第３の被形成面１１０ａと交差部１２４で交差する。酸化物半導体層１１２としては、先に説明した材料を用いることができる。本実施の形態においては、酸化物半導体層１１２としては、スパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物であるＩＧＺＯ膜を形成する。なお、ＩＧＺＯ膜の組成は、原子数比でＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いる。
また、酸化物半導体層１１２として、ＣＡＡＣ−ＯＳを用いる場合、以下の条件を適用することが好ましい。
成膜時の基板温度を高くすることが好ましい。例えば、基板加熱温度を１００℃以上７４０℃以下、好ましくは１００℃以上５００℃以下、さらに好ましくは１５０℃以上４５０℃以下として酸化物半導体を成膜することによりＣＡＡＣ−ＯＳを形成することができる。
例えば、不純物濃度を低減させてＣＡＡＣ−ＯＳを形成することにより、不純物による酸化物半導体の結晶状態の崩壊を抑制することができる。例えば、スパッタリング装置の成膜室内に存在する不純物（水素、水、二酸化炭素、及び窒素など）を低減することが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、成膜ガスとして露点が−８０℃以下、さらには−１００℃以下である成膜ガスを用いることが好ましい。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
ＣＡＡＣ−ＯＳを成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳの不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳに酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳの結晶性をさらに高めることができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳの不純物濃度をさらに短時間で低減することができる。
以上により作製したＣＡＡＣ−ＯＳ中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ中のシリコン濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳは、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
以上のようにして、ＣＡＡＣ−ＯＳを形成することができる。該ＣＡＡＣ−ＯＳを、酸化物半導体層１１２として好適に用いることができる。
なお、酸化物半導体層１１２を形成した後、膜中の水素や水分を除去するために熱処理を行うことが好ましい。例えば、脱水や脱水素のために、窒素雰囲気で４５０℃１時間の熱処理、または３５０℃１時間の熱処理を行うとよい。
また、酸化物半導体層１１２として酸化物半導体を用いた場合、該酸化物半導体中の酸素欠損を低減させるため、例えば窒素及び酸素雰囲気で４５０℃１時間、または窒素及び酸素雰囲気で３５０℃１時間などの熱処理をさらに行うとよい。
次に、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上に第３の絶縁層１１４及び第４の絶縁層１１６を形成する。なお、第３の絶縁層１１４及び第４の絶縁層１１６としては、先に説明した材料を用いることができる。本実施の形態においては、第３の絶縁層１１４としては、ＰＥ−ＣＶＤ法を用い、膜厚４５０ｎｍの酸化窒化シリコン膜を用いる。また、第４の絶縁層１１６としては、ＰＥ−ＣＶＤ法を用い、膜厚１００ｎｍの窒化シリコン膜を用いる。
以上により図１（Ｂ）に示す本発明の一態様の半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１に示す半導体装置の変形例について、図２及び図３を用いて説明する。
図２（Ａ）は、半導体装置の断面図であり、図２（Ｂ）は、図２（Ａ）に示す半導体装置の一部の拡大図である。なお、図２に示す半導体装置の上面図については、図１（Ａ）に示す半導体装置と概略同等の上面図となるため、ここでは省略する。また、実施の形態１で説明した機能と同様の機能を有する部分については、同様の符号を付し、その詳細な説明は省略する。
図２（Ａ）に示す半導体装置は、基板１０２上のゲート電極層１０４と、ゲート電極層１０４上のゲート絶縁層１０６と、ゲート絶縁層１０６上の第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂと、ゲート絶縁層１０６、第１の絶縁層１１８ａ、及び第２の絶縁層１１８ｂによって形成された凹部と、凹部に沿って形成された結晶部を含む酸化物半導体層１１２と、第１の絶縁層１１８ａ、第２の絶縁層１１８ｂ、及び酸化物半導体層１１２上のソース電極層１０８及びドレイン電極層１１０と、を有する。
別言すれば、図２（Ａ）に示す半導体装置は、ゲート絶縁層１０６、第１の絶縁層１１８ａ、及び第２の絶縁層１１８ｂ上の結晶部を含む酸化物半導体層１１２と、第１の絶縁層１１８ａ、及び酸化物半導体層１１２上のソース電極層１０８と、第２の絶縁層１１８ｂ、及び酸化物半導体層１１２上のドレイン電極層１１０と、を有し、ゲート絶縁層１０６が酸化物半導体層１１２に接する面である第１の被形成面１０６ａは、第１の絶縁層１１８ａが酸化物半導体層１１２に接する面である第２の被形成面１１８ａ１と交差部１２６で交差し、第１の被形成面１０６ａは、第２の絶縁層１１８ｂが酸化物半導体層１１２に接する面である第３の被形成面１１８ｂ１と交差部１２８で交差する。
また、図２（Ａ）に示す半導体装置は、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上の第３の絶縁層１１４と、第３の絶縁層１１４上の第４の絶縁層１１６を含む構成としてもよい。
なお、酸化物半導体層１１２において、酸化物半導体層１１２と、ソース電極層１０８、及びドレイン電極層１１０と、が接する領域にｎ型領域１１２ａが形成されている。
図２（Ａ）に示す半導体装置は、実施の形態１の図１（Ｂ）に示す半導体装置と異なる点として、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂが形成されている。また、図２（Ａ）に示す半導体装置は、酸化物半導体層１１２と接触するソース電極層１０８及びドレイン電極層１１０の位置が異なる。図１（Ｂ）に示す半導体装置においては、酸化物半導体層１１２の下部において、ソース電極層１０８及びドレイン電極層１１０が酸化物半導体層１１２と接触していたが、図２（Ａ）に示す半導体装置においては、酸化物半導体層１１２の上部において、ソース電極層１０８及びドレイン電極層１１０が酸化物半導体層１１２と接触している。従って、酸化物半導体層１１２中に形成されるｎ型領域１１２ａの位置も異なる。
なお、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂとしては、ゲート絶縁層１０６で用いることのできる材料と同様の材料を用いることができる。また、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂの一部は、ゲート絶縁層の一部としても機能することができる。
ここで、図２（Ｂ）に図２（Ａ）に示す半導体装置の酸化物半導体層１１２周辺の拡大図を示す。
図２（Ｂ）に示すように、結晶部を含む酸化物半導体層１１２は、ゲート絶縁層１０６、第１の絶縁層１１８ａ、及び第２の絶縁層１１８ｂで形成された凹部に沿って形成される。つまり、酸化物半導体層１１２は、第１の被形成面１０６ａ、第２の被形成面１１８ａ１、及び第３の被形成面１１８ｂ１上に形成される。酸化物半導体層１１２の結晶部は、図２（Ｂ）の矢印の方向にｃ軸が配向している。図２（Ｂ）に示す矢印の方向は、第１の被形成面１０６ａ、第２の被形成面１１８ａ１、及び第３の被形成面１１８ｂ１それぞれに垂直方向である。なお、ここでは結晶部を含む酸化物半導体層１１２は、先に説明したＣＡＡＣ−ＯＳとする。
また、図２（Ｂ）に示すように、酸化物半導体層１１２中に形成されるｎ型領域１１２ａは、ソース電極層１０８及びドレイン電極層１１０が接触した領域に形成される。酸化物半導体層１１２が凹部に沿って形成されているため、ｎ型領域１１２ａも該凹部に沿った形状に形成される。つまり、酸化物半導体層１１２が第２の被形成面１１８ａ１、及び第３の被形成面１１８ｂ１上に形成されるため、ｎ型領域１１２ａも第２の被形成面１１８ａ１、及び第３の被形成面１１８ｂ１に沿った形状に形成される。そして、第１の絶縁層１１８ａの側面の第２の被形成面１１８ａ１上に形成されるｎ型領域１１２ａの結晶部の結晶方向、及び第２の絶縁層１１８ｂの側面の第３の被形成面１１８ｂ１上に形成されるｎ型領域１１２ａの結晶部の結晶方向が、第１の被形成面１０６ａ上のチャネル形成領域の結晶部の結晶方向と異なる。従って、酸化物半導体層１１２のチャネル形成領域と、ｎ型領域１１２ａで、結晶部の結晶方向を異なる構造とすることができる。
ただし、図２（Ｂ）に示す構造においては、ｎ型領域１１２ａの結晶部の結晶方向は、ｎ型領域１１２ａの一部の領域、具体的には、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂの上面側の領域が、ゲート絶縁層１０６の上面の第１の被形成面１０６ａ上のチャネル形成領域と結晶方向が同じである。しかし、チャネル領域と隣接した領域にチャネル形成領域と結晶部の結晶方向が異なる領域を有するため、ｎ型領域１１２ａの横方向への拡がりを抑制することができる。
このように、本発明の一態様は、チャネル形成領域と結晶方向が異なる領域が、ｎ型領域１１２ａ中に少なくとも一部に形成されていればよい。
また、図２（Ｂ）に示す構造においては、チャネル長（Ｌ長）は、ｎ型領域１１２ａの間の長さ（図２（Ｂ）中のＬで示した長さ）となる。
次に、図２（Ｃ）に図２（Ｂ）に示す構造の変形例の断面図を示す。
図２（Ｃ）に示す半導体装置は、図２（Ｂ）に示す半導体装置と異なる点として、酸化物半導体層１１２の上部に凹部が形成されている。該凹部は、ソース電極層１０８及びドレイン電極層１１０の形成時、またはソース電極層１０８及びドレイン電極層１１０の形成後の処理によって、酸化物半導体層１１２の一部が除去されることにより形成される。図２（Ｃ）に示す構成も本発明の一態様である。
また、図２（Ａ）に示す半導体装置の作製方法を以下に示す。
まず、基板１０２を準備する。その後、基板１０２上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ゲート電極層１０４を形成する。その後、基板１０２及びゲート電極層１０４上にゲート絶縁層１０６を形成する。その後、ゲート絶縁層１０６に絶縁膜を成膜し、該絶縁膜を所望の領域に加工することで、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂを形成する。なお、基板１０２、ゲート電極層１０４、ゲート絶縁層１０６、第１の絶縁層１１８ａ、及び第２の絶縁層１１８ｂとしては、先に説明した材料を用いることができる。本実施の形態においては、基板１０２としては、ガラス基板を用いる。また、ゲート電極層１０４としては、スパッタリング法を用い、膜厚１００ｎｍのタングステン膜を形成する。また、ゲート絶縁層１０６としては、ＰＥ−ＣＶＤ法を用い、膜厚３５０ｎｍの窒化シリコン膜と、膜厚５０ｎｍの酸化窒化シリコン膜を形成する。また、第１の絶縁層１１８ａ及び第２の絶縁層１１８ｂとしては、ＰＥ−ＣＶＤ法を用い、膜厚１００ｎｍの酸化窒化シリコン膜を形成する。
次に、ゲート絶縁層１０６、第１の絶縁層１１８ａ、及び第２の絶縁層１１８ｂ上に酸化物半導体膜を成膜し、該酸化物半導体膜を所望の領域に加工することで、酸化物半導体層１１２を形成する。これにより、酸化物半導体層１１２は、チャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０と接するｎ型領域１１２ａと、を有し、チャネル形成領域は、ゲート絶縁層１０６と接する酸化物半導体層１１２に位置する。ゲート絶縁層１０６が酸化物半導体層１１２に接する面である第１の被形成面１０６ａは、第１の絶縁層１１８ａが酸化物半導体層１１２に接する面の第２の被形成面１１８ａ１と交差部１２６で交差し、第１の被形成面１０６ａは、第２の絶縁層１１８ｂが酸化物半導体層１１２に接する面の第３の被形成面１１８ｂ１と交差部１２８で交差する。酸化物半導体層１１２としては、先に説明した材料を用いることができる。本実施の形態においては、酸化物半導体層１１２としては、スパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物であるＩＧＺＯ膜を形成する。なお、ＩＧＺＯ膜の組成は、原子数比でＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いる。
次に、ゲート絶縁層１０６、第１の絶縁層１１８ａ、第２の絶縁層１１８ｂ、及び酸化物半導体層１１２上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ソース電極層１０８及びドレイン電極層１１０を形成する。ソース電極層１０８、及びドレイン電極層１１０としては、先に説明した材料を用いることができる。本実施の形態においては、ソース電極層１０８及びドレイン電極層１１０としては、スパッタリング法を用い、膜厚５０ｎｍのタングステン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜を形成する。
次に、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上に第３の絶縁層１１４及び第４の絶縁層１１６を形成する。なお、第３の絶縁層１１４及び第４の絶縁層１１６としては、先に説明した材料を用いることができる。本実施の形態においては、第３の絶縁層１１４としては、ＰＥ−ＣＶＤ法を用い、膜厚４５０ｎｍの酸化窒化シリコン膜を用いる。また、第４の絶縁層１１６としては、ＰＥ−ＣＶＤ法を用い、膜厚１００ｎｍの窒化シリコン膜を用いる。
以上の作製方法により、図２（Ａ）に示す半導体装置を作製することができる。
次に、図３に示す半導体装置について、以下説明を行う。
図３（Ａ）は、半導体装置の断面図であり、図３（Ｂ）は、図３（Ａ）に示す半導体装置の一部の拡大図である。なお、図３に示す半導体装置の上面図については、図１（Ａ）に示す半導体装置と概略同等の上面図となるため、ここでは省略する。また、実施の形態１で説明した機能と同様の機能を有する部分については、同様の符号を付し、その詳細な説明は省略する。
図３（Ａ）に示す半導体装置は、基板１０２上のゲート電極層１０４と、ゲート電極層１０４上の凹部を有するゲート絶縁層１０６と、ゲート絶縁層１０６の凹部に沿って形成された結晶部を含む酸化物半導体層１１２と、ゲート絶縁層１０６、及び酸化物半導体層１１２上のソース電極層１０８及びドレイン電極層１１０と、を有する。
別言すれば、図３（Ａ）に示す半導体装置は、基板１０２上のゲート電極層１０４と、ゲート電極層１０４上の第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃを有するゲート絶縁層１０６と、第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃ上の結晶部を含む酸化物半導体層１１２と、第２の被形成面１０６ｂ上の酸化物半導体層１１２に接するソース電極層１０８と、第３の被形成面１０６ｃ上の酸化物半導体層１１２に接するドレイン電極層１１０と、を有し、第１の被形成面１０６ａは、第２の被形成面１０６ｂと交差部１３０で交差し、第１の被形成面１０６ａは、第３の被形成面１０６ｃと交差部１３２で交差する。
また、図３（Ａ）に示す半導体装置は、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上の第３の絶縁層１１４と、第３の絶縁層１１４上の第４の絶縁層１１６を含む構成としてもよい。
なお、酸化物半導体層１１２において、酸化物半導体層１１２と、ソース電極層１０８、及びドレイン電極層１１０と、が接する領域にｎ型領域１１２ａが形成されている。
図３（Ａ）に示す半導体装置は、実施の形態１の図１（Ｂ）に示す半導体装置と異なる点として、ゲート絶縁層１０６の構造が異なる。図３（Ａ）に示すゲート絶縁層１０６は、チャネル形成部において、凹部を有し、第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃを有する。また、図３（Ａ）に示す半導体装置は、図１（Ｂ）に示す半導体装置と酸化物半導体層１１２と接触するソース電極層１０８及びドレイン電極層１１０の位置が異なる。図１（Ｂ）に示す半導体装置においては、酸化物半導体層１１２の下部において、ソース電極層１０８及びドレイン電極層１１０が酸化物半導体層１１２と接触していたが、図３（Ａ）に示す半導体装置においては、酸化物半導体層１１２の上部において、ソース電極層１０８及びドレイン電極層１１０が酸化物半導体層１１２と接触している。従って、酸化物半導体層１１２中に形成されるｎ型領域１１２ａの位置も異なる。また、図３（Ａ）に示す半導体装置は、図１（Ｂ）に示す半導体装置とソース電極層１０８及びドレイン電極層１１０の形状が異なる。図３（Ｂ）に示すように、酸化物半導体層１１２の凹部の一部にソース電極層１０８及びドレイン電極層１１０を形成しても良い。
ここで、図３（Ｂ）に図３（Ａ）に示す半導体装置の酸化物半導体層１１２周辺の拡大図を示す。
図３（Ｂ）に示すように、結晶部を含む酸化物半導体層１１２は、ゲート絶縁層１０６の凹部に沿って形成される。つまり、酸化物半導体層１１２は、ゲート絶縁層１０６の第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃ上に形成される。酸化物半導体層１１２の結晶部は、図３（Ｂ）の矢印の方向にｃ軸が配向している。図３（Ｂ）に示す矢印の方向は、第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃそれぞれに垂直方向である。なお、ここでは結晶部を含む酸化物半導体層１１２は、先に説明したＣＡＡＣ−ＯＳとする。
また、図３（Ｂ）に示すように、酸化物半導体層１１２中に形成されるｎ型領域１１２ａは、ソース電極層１０８及びドレイン電極層１１０が接触した領域に形成される。酸化物半導体層１１２が凹部に沿って形成されているため、ｎ型領域１１２ａも該凹部に沿った形状に形成される。つまり、酸化物半導体層１１２が第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃ上に形成されるため、ｎ型領域１１２ａも第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃに沿った形状に形成される。そして、ゲート絶縁層１０６の第２の被形成面１０６ｂ上に形成されるｎ型領域１１２ａの結晶部の結晶方向、及びゲート絶縁層１０６の第３の被形成面１０６ｃ上に形成されるｎ型領域１１２ａの結晶部の結晶方向が、第１の被形成面１０６ａ上のチャネル形成領域の結晶部の結晶方向と異なる。
従って、酸化物半導体層１１２のチャネル形成領域と、ｎ型領域１１２ａで、結晶部の結晶方向を異なる構造とすることができる。
ただし、図３（Ｂ）に示す構造においては、ｎ型領域１１２ａの結晶部の結晶方向は、ｎ型領域１１２ａの一部の領域、具体的には、ゲート絶縁層１０６の上面側の領域が、第１の被形成面１０６ａ上のチャネル形成領域と結晶方向が同じである。しかし、チャネル形成領域と隣接した領域にチャネル形成領域と結晶部の結晶方向が異なる領域を有するため、ｎ型領域１１２ａの横方向への拡がりを抑制することができる。
このように、本発明の一態様は、チャネル形成領域と結晶方向が異なる領域が、ｎ型領域１１２ａ中に少なくとも一部に形成されていればよい。
また、図３（Ｂ）に示す構造においては、チャネル長（Ｌ長）は、ｎ型領域１１２ａの間の長さ（図３（Ｂ）中のＬで示した長さ）となる。
次に、図３（Ｃ）に図３（Ｂ）に示す構造の変形例の断面図を示す。
図３（Ｃ）に示す半導体装置は、図３（Ｂ）に示す半導体装置と異なる点として、酸化物半導体層１１２の上部に凹部が形成されている。該凹部は、ソース電極層１０８及びドレイン電極層１１０の形成時、またはソース電極層１０８及びドレイン電極層１１０の形成後の処理によって、酸化物半導体層１１２の一部が除去されることにより形成される。図３（Ｃ）に示す構成も本発明の一態様である。
また、図３（Ａ）に示す半導体装置の作製方法を以下に示す。
まず、基板１０２を準備する。その後、基板１０２上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ゲート電極層１０４を形成する。その後、基板１０２及びゲート電極層１０４上にゲート絶縁層１０６を形成する。その後、ゲート絶縁層１０６の所望の領域を加工することで、第１の被形成面１０６ａ、第２の被形成面１０６ｂ、及び第３の被形成面１０６ｃからなる凹部を有するゲート絶縁層１０６を形成する。なお、基板１０２、ゲート電極層１０４、及びゲート絶縁層１０６としては、先に説明した材料を用いることができる。本実施の形態においては、基板１０２としては、ガラス基板を用いる。また、ゲート電極層１０４としては、スパッタリング法を用い、膜厚１００ｎｍのタングステン膜を形成する。また、ゲート絶縁層１０６としては、ＰＥ−ＣＶＤ法を用い、膜厚３５０ｎｍの窒化シリコン膜と、膜厚１５０ｎｍの酸化窒化シリコン膜を形成する。また、ゲート絶縁層１０６に設けられた凹部の深さとしては、１００ｎｍとする。
次に、ゲート絶縁層１０６上に酸化物半導体膜を成膜し、該酸化物半導体膜を所望の領域に加工することで、酸化物半導体層１１２を形成する。これにより、酸化物半導体層１１２は、チャネル形成領域と、ソース電極層１０８及びドレイン電極層１１０と接するｎ型領域１１２ａと、を有し、チャネル形成領域は、ゲート絶縁層１０６の第１の被形成面１０６ａ上の酸化物半導体層１１２に位置する。第１の被形成面１０６ａは、ゲート絶縁層１０６の第２の被形成面１０６ｂと交差部１３０で交差し、第１の被形成面１０６ａは、ゲート絶縁層１０６の第３の被形成面１０６ｃと交差部１３２で交差する。酸化物半導体層１１２としては、先に説明した材料を用いることができる。本実施の形態においては、酸化物半導体層１１２としては、スパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物であるＩＧＺＯ膜を形成する。なお、ＩＧＺＯ膜の組成は、原子数比でＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いる。
次に、ゲート絶縁層１０６、及び酸化物半導体層１１２上に導電膜を成膜し、該導電膜を所望の領域に加工することで、ソース電極層１０８及びドレイン電極層１１０を形成する。ソース電極層１０８、及びドレイン電極層１１０としては、先に説明した材料を用いることができる。本実施の形態においては、ソース電極層１０８及びドレイン電極層１１０としては、スパッタリング法を用い、膜厚５０ｎｍのタングステン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜を形成する。
次に、ゲート絶縁層１０６、ソース電極層１０８、ドレイン電極層１１０、及び酸化物半導体層１１２上に第３の絶縁層１１４及び第４の絶縁層１１６を形成する。なお、第３の絶縁層１１４及び第４の絶縁層１１６としては、先に説明した材料を用いることができる。本実施の形態においては、第３の絶縁層１１４としては、ＰＥ−ＣＶＤ法を用い、膜厚４５０ｎｍの酸化窒化シリコン膜を用いる。また、第４の絶縁層１１６としては、ＰＥ−ＣＶＤ法を用い、膜厚１００ｎｍの窒化シリコン膜を用いる。
以上の作製方法により、図３（Ａ）に示す半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１、及び実施の形態３に示す半導体装置の変形例について、図４及び図５を用いて説明を行う。また、実施の形態１、及び実施の形態３で説明した機能と同様の機能を有する部分については、同様の符号を付し、その詳細な説明は省略する。
図４（Ａ）は、図１（Ｃ）に示す半導体装置の変形例を示す断面図であり、図４（Ｂ）は、図２（Ｂ）に示す半導体装置の変形例を示す断面図であり、図４（Ｃ）は、図３（Ｃ）に示す半導体装置の変形例の断面図である。なお、図４（Ａ）乃至図４（Ｃ）は、半導体装置の一部であり、酸化物半導体層１１２周辺の構造を拡大して表している。
本実施の形態では、図１乃至図３に示す半導体装置の酸化物半導体層１１２の代わりに、酸化物積層１５２を用いる構成である。
酸化物積層１５２は、酸化物半導体層１１２と、酸化物半導体層１１２上に形成された酸化物層１１３と、を有する。
ここで、酸化物積層１５２の詳細について、以下説明を行う。
酸化物半導体層１１２としては、実施の形態１に示す材料を用いることができる。とくに、酸化物半導体層１１２としては、酸化物半導体層を用い、該酸化物半導体層は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される層を含むことが好ましい。
酸化物層１１３は、酸化物半導体層１１２を構成する元素の一種以上から構成され、伝導帯下端のエネルギーが酸化物半導体層１１２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下真空準位に近い酸化物層である。このとき、ゲート電極層１０４に電界を印加すると、酸化物積層１５２のうち、伝導帯下端のエネルギーが小さい酸化物半導体層１１２にチャネルが形成される。すなわち、酸化物半導体層１１２と第３の絶縁層１１４との間に酸化物層１１３を有することによって、トランジスタのチャネルを第３の絶縁層１１４と接しない酸化物半導体層１１２に形成することができる。
また、酸化物半導体層１１２を構成する元素の一種以上から酸化物層１１３が構成されるため、酸化物半導体層１１２と酸化物層１１３との間において、界面散乱が起こりにくい。従って、酸化物半導体層１１２と酸化物層１１３との間において、キャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。また、酸化物半導体層１１２と酸化物層１１３との間に界面準位を形成しにくい。酸化物半導体層１１２と酸化物層１１３との間に界面準位があると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層１１３を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
酸化物層１１３としてはＩｎ−Ｍ−Ｚｎ酸化物（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記され、酸化物半導体層１１２よりもＭの原子数比が高い酸化物層を含む。具体的には、酸化物層１１３として、酸化物半導体層１１２よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物層１１３は、酸化物半導体層１１２として用いる酸化物半導体よりも酸素欠損が生じにくい酸化物層である。
つまり、酸化物半導体層１１２、酸化物層１１３が、少なくともインジウム、亜鉛及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき酸化物層１１３をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１１２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層１１２において、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２と同じか３倍未満であることが好ましい。
なお、酸化物半導体層１１２がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物層１１３がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
酸化物半導体層１１２、及び酸化物層１１３には、例えば、インジウム、亜鉛及びガリウムを含んだ酸化物半導体を用いることができる。具体的には、酸化物半導体層１１２としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができ、酸化物層１１３としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。
また、酸化物半導体層１１２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物層１１３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
ここで、図４（Ａ）、（Ｂ）の酸化物積層１５２近傍の一点鎖線Ｂ１−Ｂ２におけるエネルギーバンド構造について、図５（Ａ）を用いて説明する。
図５（Ａ）に示すエネルギーバンド構造において、例えば、酸化物半導体層１１２としてエネルギーギャップが３．１５ｅＶである酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、酸化物層１１３としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いる。また、図５（Ａ）に表すＥｃは、ゲート絶縁層１０６、酸化物半導体層１１２、酸化物層１１３、第３の絶縁層１１４のそれぞれの伝導帯下端のエネルギーを示す。
図５（Ａ）に示すように、酸化物積層１５２において、酸化物半導体層１１２と酸化物層１１３との界面近傍における伝導帯の下端が連続的に変化している。すなわち、酸化物半導体層１１２と酸化物層１１３との界面近傍では、トラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する障壁を形成する不純物が存在しない又は極めて少ないため、障壁が無く緩やかに変化している。このような接合を本明細書においては連続接合とよぶ。酸化物半導体層１１２と酸化物層１１３との間で酸素が相互的に移動することでこのようなバンド形状を形成する。仮に、積層された半導体層と酸化物層との間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップ又は再結合してキャリアは消滅してしまう。酸化物積層１５２において、酸化物半導体層１１２における伝導帯の下端のエネルギーが最も低いため、当該領域がチャネルとして機能する。
上述の連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式のスパッタリング装置を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（１×１０−４Ｐａ〜５×１０−７Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、酸化物半導体層１１２及び酸化物層１１３における、真空準位と伝導帯下端のエネルギー差（電子親和力ともいう）は、各層において真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう）からエネルギーギャップを引くことで求めることができる。エネルギーギャップは分光エリプソメータを用いて測定することができ、イオン化ポテンシャルは紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。
なお、酸化物半導体層１１２と酸化物層１１３との界面近傍における伝導帯の下端のエネルギー差ΔＥ１が小さいと、酸化物半導体層１１２を流れるキャリアが酸化物層１１３の伝導帯の下端を乗り越え、トラップ準位１２０に捕獲されてしまう。このため、酸化物半導体層１１２と酸化物層１１３との伝導帯の下端のエネルギー差ΔＥ１を０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とするとよい。
また、酸化物積層１５２は、酸化物層１１３を有するため、トランジスタのチャネルを第３の絶縁層１１４と接しない酸化物半導体層１１２に形成することができる。また、第３の絶縁層１１４として、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化シリコン膜等を用いた場合、第３の絶縁層１１４から酸化物積層１５２に含まれる酸化物半導体層１１２に酸素を移動させることが可能であり、酸化物半導体層１１２の酸素欠損を低減することができる。
次に、図４（Ｃ）の酸化物積層１５２近傍の一点鎖線Ｂ３−Ｂ４におけるエネルギーバンド構造について、図５（Ｂ）を用いて説明する。
なお、図５（Ｂ）に表すＥｃは、ゲート絶縁層１０６、酸化物半導体層１１２、第３の絶縁層１１４のそれぞれの伝導帯下端のエネルギーを示す。
図４（Ｃ）に示す構成において、ソース電極層１０８及びドレイン電極層１１０の形成時に酸化物積層１５２の上方、すなわち酸化物層１１３の一部が除去される場合がある。特に酸化物層１１３をウエットエッチング法によりエッチングした場合、Ｉｎが優先的に除去される場合がある。このため、酸化物半導体層１１２の上面は、酸化物層１１３の成膜時にＧａＯｘ層又は酸化物半導体層１１２と酸化物層１１３との混合層（以下、ＧａＯｘ層又は混合層１３３とよぶ）が形成される場合がある。
例えば、酸化物半導体層１１２が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物であり、酸化物層１１３が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物である場合、酸化物半導体層１１２よりも酸化物層１１３のＧａの含有量が多いため、酸化物半導体層１１２の上面には、ＧａＯｘ層又は混合層１３３が形成されうる。
従って、酸化物層１１３の一部が除去された場合においても、第３の絶縁層１１４側の酸化物半導体層１１２の伝導帯下端のエネルギーが高くなり、図５（Ｂ）に示すバンド構造のようになると考えられる。
なお、本実施の形態においては、酸化物積層１５２は、酸化物半導体層１１２と、酸化物層１１３と、の２層の積層構造について、例示したが、これに限定されず、例えば、３層以上の積層構造とすることができる。３層構造としては、例えば、本実施の形態に示す酸化物積層１５２の下層、すなわち酸化物半導体層１１２の下層に、さらに１層設ける構成としてもよい。酸化物半導体層１１２の下層に設ける層の構成としては、例えば、酸化物層１１３と同様の構成を適用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置について、図６を用いて説明を行う。
図６（Ａ）は表示装置の上面図を示し、図６（Ｂ）は図６（Ａ）における一点鎖線Ｃ１−Ｃ２の断面図に相当する。
図６（Ａ）に示す表示装置は、第１の基板３０２上に設けられた画素部３７４と、画素部３７４の外側に隣接し、画素部３７４に信号を供給する駆動回路であるゲートドライバ回路部３７６及びソースドライバ回路部３７８を囲むようにして、シール材（図示せず）が設けられ、第２の基板（図示せず）によって封止されている。よって画素部３７４と、ゲートドライバ回路部３７６と、ソースドライバ回路部３７８とは、第１の基板３０２とシール材と第２の基板によって、表示素子と共に封止されている。
また、図６（Ａ）においては、ゲートドライバ回路部３７６及びソースドライバ回路部３７８を画素部３７４と同じ第１の基板３０２に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部３７６のみを第１の基板３０２に形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板３０２に実装する構成としても良い。
また、図６（Ａ）においては、ゲートドライバ回路部３７６は画素部３７４の両側に２列配置する構成について例示しているが、この構成に限定されない。例えば、画素部３７４の片側にのみゲートドライバ回路部３７６を配置する構成としても良い。
なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
このように、トランジスタを含む駆動回路の一部または全体を、画素部３７４と同じ第１の基板３０２上に一体形成し、システムオンパネルを形成することができる。
また、駆動回路であるゲートドライバ回路部３７６に、駆動トランジスタが形成されている。ゲートドライバ回路部３７６は、画素部３７４の各画素に含まれるトランジスタに信号を供給することができる。
図６（Ａ）に示す表示装置の構成をより具体的に説明するため、図６（Ａ）におけるＣ１−Ｃ２の断面図に相当する図６（Ｂ）を用いて、表示装置の詳細な構成について、以下説明を行う。なお、図６（Ｂ）に示す表示装置においては、表示素子として液晶素子を用い、その駆動モードは、垂直配向（ＶＡ）モードを用いた一態様について説明する。
ゲートドライバ回路部３７６において、第１の基板３０２と、第１の基板３０２上にゲート電極層３０４と、ゲート電極層３０４上にゲート絶縁層３０６と、ゲート絶縁層３０６上にソース電極層３０８及びドレイン電極層３１０と、ゲート絶縁層３０６、ソース電極層３０８、及びドレイン電極層３１０上に酸化物半導体層３１２と、を含む駆動トランジスタが形成されている。
また、ゲートドライバ回路部３７６において、駆動トランジスタ上、より詳しくはゲート絶縁層３０６、ソース電極層３０８、ドレイン電極層３１０、及び酸化物半導体層３１２上に第３の絶縁層３１４と、第３の絶縁層３１４上に第４の絶縁層３１６と、第４の絶縁層３１６上に平坦化絶縁層３１８と、平坦化絶縁層３１８上に第５の絶縁層３２０と、第５の絶縁層３２０上に第１の配向膜３２４と、第１の配向膜３２４上に液晶層３６４と、液晶層３６４上に第２の配向膜３６２と、第２の配向膜３６２上に有機絶縁層３５８と、有機絶縁層３５８上に遮光層３５６と、遮光層３５６上に第２の基板３５２と、が形成されている。
また、画素部３７４において、第１の基板３０２と、第１の基板３０２上にゲート電極層３０４と、ゲート電極層３０４上にゲート絶縁層３０６と、ゲート絶縁層３０６上にソース電極層３０８及びドレイン電極層３１０と、ゲート絶縁層３０６、ソース電極層３０８、及びドレイン電極層３１０上に酸化物半導体層３１２と、を含む画素トランジスタが形成されている。
また、画素部３７４において、画素トランジスタ上、より詳しくはゲート絶縁層３０６、ソース電極層３０８、ドレイン電極層３１０、及び酸化物半導体層３１２上に第３の絶縁層３１４と、第３の絶縁層３１４上に第４の絶縁層３１６と、第４の絶縁層３１６上に平坦化絶縁層３１８と、が形成されている。また、第３の絶縁層３１４、第４の絶縁層３１６、平坦化絶縁層３１８に、画素トランジスタのドレイン電極層３１０に達する開口部が設けられており、該開口部及び平坦化絶縁層３１８上に第５の絶縁層３２０が形成されている。また、ドレイン電極層３１０に達する開口部、及び第５の絶縁層３２０上に画素電極層３２２が形成されている。また、第５の絶縁層３２０、及び画素電極層３２２上には、第１の配向膜３２４と、第１の配向膜３２４上に液晶層３６４と、液晶層３６４上に第２の配向膜３６２と、第２の配向膜３６２に対向電極層３６０と、対向電極層３６０上に有機絶縁層３５８と、有機絶縁層３５８上に有色層３５４及び遮光層３５６と、有色層３５４及び遮光層３５６上に第２の基板３５２と、が形成されている。
なお、画素電極層３２２と、第１の配向膜３２４と、液晶層３６４と、第２の配向膜３６２と、対向電極層３６０と、により表示素子である液晶素子が形成されている。
本実施の形態においては、実施の形態１に示す半導体装置を、ゲートドライバ回路部３７６の駆動トランジスタと、画素部３７４の画素トランジスタに適用する構成である。このように、本発明の一態様の半導体装置は、表示装置の駆動トランジスタまたは画素トランジスタに用いることができる。
本発明の一態様の半導体装置を、表示装置の駆動トランジスタまたは画素トランジスタに用いることで、チャネル長の縮小が抑制された駆動トランジスタまたは画素トランジスタとすることができる。従って、表示装置の表示品位を向上させることができる。
なお、図６（Ｂ）に示す表示装置において、第１の基板３０２は実施の形態１に示す基板１０２、ゲート電極層３０４は実施の形態１に示すゲート電極層１０４、ゲート絶縁層３０６は実施の形態１に示すゲート絶縁層１０６、ソース電極層３０８は実施の形態１に示すソース電極層１０８、ドレイン電極層３１０は実施の形態１に示すドレイン電極層１１０、酸化物半導体層３１２は実施の形態１に示す酸化物半導体層１１２、第３の絶縁層３１４は実施の形態１に示す第３の絶縁層１１４、第４の絶縁層３１６は実施の形態１に示す第４の絶縁層１１６と、それぞれ同様の機能を有し、実施の形態１に示す材料及び手法により形成することができる。
また、図６（Ｂ）に示す表示装置において、平坦化絶縁層３１８としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶縁層３１８を形成してもよい。平坦化絶縁層３１８を用いることにより、トランジスタ等の凹凸を平坦化させることが可能となる。また、画素電極層３２２及び対向電極層３６０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、図６（Ｂ）に示す表示装置において、第５の絶縁層３２０としては、第４の絶縁層３１６と同様な材料及び手法を用いて形成することができる。また、第１の配向膜３２４及び第２の配向膜３６２としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また、液晶層３６４としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、本実施の形態においては、液晶素子は、垂直配向（ＶＡ）モードを用いた表示装置について例示したが、これに限定されない。例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、上述した垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いてもよい。
また、図６（Ａ）、（Ｂ）においては、図示していないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けても良い。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部３７４における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、第２の基板３５２上には、スペーサ（図示せず）が形成されており、第１の基板３０２と第２の基板３５２との間隔（セルギャップともいう）を制御するために設けられている。なお、セルギャップにより、液晶層３６４の膜厚が決定される。なお、スペーサとしては、絶縁層を選択的にエッチングすることで得られる柱状のスペーサ、球状のスペーサ等の任意の形状のスペーサを用いればよい。
また、有色層３５４は、所謂カラーフィルタとして機能する。有色層３５４としては、特定波長帯域の光に対して透過性を示す材料を用いればよく、染料や顔料を含有した有機樹脂膜等を用いることができる。
また、遮光層３５６は、所謂ブラックマトリクスとして機能する。遮光層３５６としては、隣接する画素間の放射光を遮光できればよく、金属膜、及び黒色染料や黒色顔料を含有した有機樹脂膜等を用いることができる。
また、有機絶縁層３５８としては、有色層３５４に含まれるイオン性物質が液晶層３６４中に拡散しないように設ける。ただし、有機絶縁層３５８は、この構成に限定されず、設けない構成としても良い。
また、シール材としては、熱硬化型樹脂、または紫外線硬化型の樹脂等を用いることができる。
以上が本発明の一態様の半導体装置を用いた表示装置である。
また、本発明の一態様としては、上述した表示装置を有する電子機器に適用してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０２ 基板
１０４ ゲート電極層
１０６ ゲート絶縁層
１０６ａ 第１の被形成面
１０６ｂ 第２の被形成面
１０６ｃ 第３の被形成面
１０８ ソース電極層
１０８ａ 第２の被形成面
１１０ ドレイン電極層
１１０ａ 第３の被形成面
１１２ 酸化物半導体層
１１２ａ ｎ型領域
１１３ 酸化物層
１１４ 第３の絶縁層
１１６ 第４の絶縁層
１１８ａ 第１の絶縁層
１１８ａ１ 第２の被形成面
１１８ｂ 第２の絶縁層
１１８ｂ１ 第３の被形成面
１２０ トラップ準位
１２２，１２４，１２６，１２８，１３０，１３２ 交差部
１３３ 混合層
１５２ 酸化物積層
２０２ 基板
２０４ ゲート電極層
２０６ ゲート絶縁層
２０８ ソース電極層
２１０ ドレイン電極層
２１２ 酸化物半導体層
２１２ａ ｎ型領域
２１４ 第３の絶縁層
２１６ 第４の絶縁層
３０２ 第１の基板
３０４ ゲート電極層
３０６ ゲート絶縁層
３０８ ソース電極層
３１０ ドレイン電極層
３１２ 酸化物半導体層
３１４ 第３の絶縁層
３１６ 第４の絶縁層
３１８ 平坦化絶縁層
３２０ 第５の絶縁層
３２２ 画素電極層
３２４ 第１の配向膜
３５２ 第２の基板
３５４ 有色層
３５６ 遮光層
３５８ 有機絶縁層
３６０ 対向電極層
３６２ 配向膜
３６４ 液晶層
３７４ 画素部
３７６ ゲートドライバ回路部
３７８ ソースドライバ回路部

Claims (11)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の絶縁層と、
    前記ゲート絶縁層と前記絶縁層によって形成された凹部と、
    前記凹部に沿って形成された結晶部を含む酸化物半導体層と、
    前記絶縁層、及び前記酸化物半導体層上のソース電極層、及びドレイン電極層と、を有し、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なり、
    前記絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、及び窒化酸化シリコン膜の群から選択された一からなる単層、または前記群から選択された複数の膜からなる積層である
    ことを特徴とする半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の第１の絶縁層及び第２の絶縁層と、
    前記ゲート絶縁層、前記第１の絶縁層、及び前記第２の絶縁層上の結晶部を含む酸化物半導体層と、
    前記第１の絶縁層、及び前記酸化物半導体層上のソース電極層と、
    前記第２の絶縁層、及び前記酸化物半導体層上のドレイン電極層と、を有し、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、
    前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記第１の絶縁層が前記酸化物半導体層に接する面、及び前記第２の絶縁層が前記酸化物半導体層に接する面それぞれと交差し、
    前記第１の絶縁層及び前記第２の絶縁層それぞれは、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、及び窒化酸化シリコン膜の群から選択された一からなる単層、または前記群から選択された複数の膜からなる積層である
    ことを特徴とする半導体装置。
  3. ゲート電極層と、
    前記ゲート電極層上の凹部を有するゲート絶縁層と、
    前記凹部に沿って形成された結晶部を含む酸化物半導体層と、
    前記ゲート絶縁層、及び前記酸化物半導体層上のソース電極層、及びドレイン電極層と、を有し、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域と、前記ｎ型領域で、前記結晶部の結晶方向が異なり、
    前記ゲート絶縁層は、前記ゲート電極層の上面全てに接する
    ことを特徴とする半導体装置。
  4. ゲート電極層と、
    前記ゲート電極層上の第１の被形成面、第２の被形成面、及び第３の被形成面を有するゲート絶縁層と、
    前記第１の被形成面、前記第２の被形成面、及び前記第３の被形成面上の結晶部を含む酸化物半導体層と、
    前記第２の被形成面上の前記酸化物半導体層に接するソース電極層と、
    前記第３の被形成面上の前記酸化物半導体層に接するドレイン電極層と、を有し、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域は、前記第１の被形成面上の前記酸化物半導体層に位置し、
    前記第１の被形成面は、前記第２の被形成面及び前記第３の被形成面それぞれと交差し、
    前記ゲート絶縁層は、前記ゲート電極層の上面全てに接する
    ことを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物半導体層は、
    少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆの金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される酸化物である
    ことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体層は、
    Ｉｎ−Ｇａ−Ｚｎ酸化物で表記される酸化物である
    ことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃う
    ことを特徴とする半導体装置。
  8. 請求項１または２において、
    前記酸化物半導体層は、ＣＡＡＣ−ＯＳを有する
    ことを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一に記載する半導体装置を有する表示装置。
  10. ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に第１の絶縁層及び第２の絶縁層を形成し、
    前記ゲート絶縁層、前記第１の絶縁層、及び前記第２の絶縁層上に結晶部を含む酸化物半導体層を形成し、
    前記第１の絶縁層、及び前記酸化物半導体層上にソース電極層を形成し、
    前記第２の絶縁層、及び前記酸化物半導体層上にドレイン電極層を形成する半導体装置の作製方法であり、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域は、前記ゲート絶縁層と接する前記酸化物半導体層に位置し、
    前記ゲート絶縁層が前記酸化物半導体層に接する面は、前記第１の絶縁層が前記酸化物半導体層に接する面、及び前記第２の絶縁層が前記酸化物半導体層に接する面それぞれと交差し、
    前記第１の絶縁層及び前記第２の絶縁層それぞれは、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、及び窒化酸化シリコン膜の群から選択された一からなる単層、または前記群から選択された複数の膜からなる積層である
    ことを特徴とする半導体装置の作製方法。
  11. ゲート電極層上に、前記ゲート電極層の上面全てに接し、且つ第１の被形成面、第２の被形成面、及び第３の被形成面を有するゲート絶縁層を形成し、
    前記第１の被形成面、前記第２の被形成面、及び前記第３の被形成面上に結晶部を含む酸化物半導体層を形成し、
    前記第２の被形成面上の前記酸化物半導体層に接するソース電極層を形成し、
    前記第３の被形成面上の前記酸化物半導体層に接するドレイン電極層を形成する半導体装置の作製方法であり、
    前記酸化物半導体層は、チャネル形成領域と、前記ソース電極層及び前記ドレイン電極層と接するｎ型領域と、を有し、
    前記チャネル形成領域は、前記第１の被形成面上の前記酸化物半導体層に位置し、
    前記第１の被形成面は、前記第２の被形成面及び前記第３の被形成面それぞれと交差する
    ことを特徴とする半導体装置の作製方法。
JP2013083132A 2013-04-11 2013-04-11 半導体装置、表示装置及び半導体装置の作製方法 Active JP6224338B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013083132A JP6224338B2 (ja) 2013-04-11 2013-04-11 半導体装置、表示装置及び半導体装置の作製方法
US14/246,493 US9748399B2 (en) 2013-04-11 2014-04-07 Semiconductor device and display device comprising an oxide semiconductor channel region having a different crystal orientation than source/drain regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013083132A JP6224338B2 (ja) 2013-04-11 2013-04-11 半導体装置、表示装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014207286A JP2014207286A (ja) 2014-10-30
JP6224338B2 true JP6224338B2 (ja) 2017-11-01

Family

ID=51686185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013083132A Active JP6224338B2 (ja) 2013-04-11 2013-04-11 半導体装置、表示装置及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US9748399B2 (ja)
JP (1) JP6224338B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806200B2 (en) * 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2017094548A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US20190043990A1 (en) * 2016-02-29 2019-02-07 Sharp Kabushiki Kaisha Thin film transistor

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
WO2011033911A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101914026B1 (ko) * 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP4875135B2 (ja) * 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN106098788B (zh) * 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8957418B2 (en) 2010-12-08 2015-02-17 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
KR20140012693A (ko) * 2011-03-01 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과 표시 장치
KR20120124126A (ko) * 2011-05-03 2012-11-13 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체소자를 포함하는 표시 장치
KR101851565B1 (ko) * 2011-08-17 2018-04-25 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Also Published As

Publication number Publication date
US20140306220A1 (en) 2014-10-16
JP2014207286A (ja) 2014-10-30
US9748399B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102582722B1 (ko) 반도체 장치
JP7329575B2 (ja) 半導体装置
JP6595563B2 (ja) トランジスタ
TWI802017B (zh) 半導體裝置
TWI716941B (zh) 顯示裝置
TWI679480B (zh) 顯示裝置及具有該顯示裝置的電子裝置
US9312392B2 (en) Semiconductor device
JP6317059B2 (ja) 半導体装置及び表示装置
JP6224338B2 (ja) 半導体装置、表示装置及び半導体装置の作製方法
JP6198434B2 (ja) 表示装置及び電子機器
WO2013179837A1 (ja) 半導体装置およびその製造方法
US9312278B2 (en) Display device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250