JP6154660B2 - タッチパネル - Google Patents

タッチパネル Download PDF

Info

Publication number
JP6154660B2
JP6154660B2 JP2013100897A JP2013100897A JP6154660B2 JP 6154660 B2 JP6154660 B2 JP 6154660B2 JP 2013100897 A JP2013100897 A JP 2013100897A JP 2013100897 A JP2013100897 A JP 2013100897A JP 6154660 B2 JP6154660 B2 JP 6154660B2
Authority
JP
Japan
Prior art keywords
transistor
layer
electrically connected
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013100897A
Other languages
English (en)
Other versions
JP2013257863A5 (ja
JP2013257863A (ja
Inventor
山崎　舜平
舜平 山崎
小山　潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013100897A priority Critical patent/JP6154660B2/ja
Publication of JP2013257863A publication Critical patent/JP2013257863A/ja
Publication of JP2013257863A5 publication Critical patent/JP2013257863A5/ja
Application granted granted Critical
Publication of JP6154660B2 publication Critical patent/JP6154660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

開示される発明の一態様は、半導体装置及びタッチパネルに関する。
近年、電子書籍等の表示装置の開発が活発に進められている。特に、メモリ性を有する表示素子を用いて、画像を表示する技術は、消費電力の削減に大きく貢献するため、活発に開発が進められている（特許文献１）。
また、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパネル」とも呼ぶ）。また、光方式のタッチセンサを搭載した表示装置が、特許文献２及び特許文献３に開示されている。
また、薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用いた発光素子は、次世代のフラットパネルディスプレイや次世代の照明への応用が検討されている。
発光素子の発光機構は、一対の電極間に有機化合物を含む層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物を含む層（ＥＬ層とも呼ぶ）中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光するといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。
また、有機化合物を含む層は「正孔輸送層、発光層、電子輸送層」に代表される積層構造を有している。また、ＥＬ層を形成するＥＬ材料は低分子系（モノマー系）材料と高分子系（ポリマー系）材料に大別され、低分子系材料は、蒸着装置を用いて成膜される。
また、陰極、ＥＬ層及び陽極で形成される発光素子をＥＬ素子といい、これには、互いに直交するように設けられた２種類のストライプ状電極の間にＥＬ層を形成する方式（単純マトリクス方式）、又はＴＦＴに接続されマトリクス状に配列された画素電極と対向電極との間にＥＬ層を形成する方式（アクティブマトリクス方式）の２種類がある。しかし、画素密度が増えた場合には、画素（又は１ドット）毎にスイッチが設けられているアクティブマトリクス型の方が低電圧駆動できるので有利であると考えられている。
また、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパネル」とも呼ぶ）。
従来のタッチパネルは、表示パネル上に重なるように感圧式のセンサーアレイ、或いは静電容量式のセンサーアレイを設け、センサーアレイの基板に指先や入力用のペンで触れることによって、触れた位置を検出している。従って、表示パネルは一対の基板を用いており、さらにセンサーアレイの基板を重ねるため、合計３枚以上の基板を用いている。
特許文献４には、エレクトロルミネッセンス表示装置の表示画面上にタッチパネルを設けた構成が開示されている。
重ねる基板の枚数を２枚とするため、同一基板上にＥＬ素子とフォトダイオードを設け、光方式のタッチセンサを有する表示装置とすると、重量を軽くでき、厚さが薄くなる。特許文献５には、一つの画素にＥＬ素子とフォトダイオードを同一基板上に設け、光方式のタッチセンサを有する携帯情報端末が開示されている。また、酸化物半導体を用いたトランジスタとＥＬ素子とを画素に設け、フォトダイオードを有する表示装置が特許文献６に開示されている。
特開２００６−２６７９８２号公報 特開２００１−２９２２７６号公報 特開２０１１−２１０２４１号公報 特開２０００―１７２４４４号公報 特開２００２―１８９５３３号公報 特開２０１０―１５３８３４号公報
しかしながら、タッチパネルを搭載した携帯情報端末では、携帯情報端末に搭載された蓄電装置の電池容量が限られており、限られた電池容量で電気機器、特に携帯情報端末を駆動させなくてはならない場合もある。
省エネルギー化に有利なフォトセンサを設けることで、低消費電力化が可能なタッチパネルを提供することを課題の一つとする。
上記低消費電力化が可能なタッチパネルを設けることで、限られた電池容量でも長時間駆動可能な電気機器を提供することを課題の一とする。
また特許文献３では、受光することで電気信号を発する受光素子として、フォトダイオードを用いている。当該フォトダイオードは、微結晶シリコンのｐ層、アモルファスシリコンのｉ層、微結晶シリコンのｎ層の三層を積層した構造を有している。
このようなフォトダイオードと、液晶素子と、酸化物半導体を用いたトランジスタとを同一基板上に作製すると、構造が複雑化するため、工程数が増大する。その結果、製造コストが増大するという問題があった。
そこで、製造コストの増大を防止することを課題の一とする。
画像表示を行う表示部を有する電気機器において、表示部にはフォトセンサを用いるタッチ入力機能を有し、表示部の少なくとも一部にキーボードのボタンを表示し、使用者が所望のキーをタッチすることにより情報を入力して表示部に所望のキーに対応した表示を行う。
フォトセンサは、表示部に入射する外光を検出するとともに、使用者が指先で表示部の所望位置を指し示した時に生じる外光の局所的陰影を検出する。入力処理部は、外光の局所的陰影を検出したフォトセンサの表示部における位置をタッチ入力座標位置として処理する。タッチ入力座標位置に対応するデータ、即ちキー情報を映像信号処理部により表示部に画像データとして出力する。
従来のフォトセンサに用いるトランジスタはオフ電流が大きく、受光素子で生成した光電流が、オフ状態のトランジスタを介して漏れて消失してしまうという問題があった。本発明の一態様は、フォトセンサに用いるトランジスタに酸化物半導体層を有するトランジスタを用いることにより、極めて低いオフ電流、具体的にはチャネル幅１μｍあたりのオフ電流密度を室温下において１０ａＡ（１×１０−１７Ａ／μｍ）以下にすること、さらには、１ａＡ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ（１×１０−２０Ａ／μｍ）以下を実現可能である。また当該酸化物半導体層を有するトランジスタを画素のスイッチング素子に用いると、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。従って、酸化物半導体層を有するトランジスタを用いることにより、酸化物半導体層を有するトランジスタに電気的に接続された画素電極の電荷を長時間保持可能である。そのため、静止画を書き込んだ後に表示素子制御回路を非動作とする期間を長くすることで、さらに消費電力の節約ができる。
開示される発明の一態様では、受光素子として非単結晶半導体層一層を用いる。これにより、作製工程数を低減し、作製コストが低減される。
開示される発明の一態様は、一対の電極の間に設けられた非単結晶半導体層を有する受光素子と、当該一対の電極の一方に電気的に接続された電源線と、ゲートが信号線に電気的に接続され、ソース又はドレインの一方が当該一対の電極の他方に電気的に接続され、チャネル形成領域に第１の酸化物半導体層を有する第１のトランジスタと、ゲートがリセット線に電気的に接続され、ソース又はドレインの一方が当該第１のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がグランド線に電気的に接続され、チャネル形成領域に第２の酸化物半導体層を有する第２のトランジスタと、ゲートが当該第１のトランジスタのソース又はドレインの他方及び当該第２のトランジスタのソース又はドレインの一方に電気的に接続され、ソース又はドレインの一方が当該電源線に電気的に接続され、チャネル形成領域に第３の酸化物半導体層を有する第３のトランジスタと、ゲートが選択線に電気的に接続され、ソース又はドレインの一方が当該第３のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、チャネル形成領域に第４の酸化物半導体層を有する第４のトランジスタと、を有することを特徴とする半導体装置に関する。
開示される発明の一態様は、一対の電極の間に設けられた非単結晶半導体層を有する受光素子と、当該一対の電極の一方に電気的に接続されたグランド線と、ゲートが信号線に電気的に接続され、ソース又はドレインの一方が当該一対の電極の他方に電気的に接続され、チャネル形成領域に第１の酸化物半導体層を有する第１のトランジスタと、ゲートがリセット線に電気的に接続され、ソース又はドレインの一方が当該第１のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方が電源線に電気的に接続され、チャネル形成領域に第２の酸化物半導体層を有する第２のトランジスタと、ゲートが当該第１のトランジスタのソース又はドレインの他方及び当該第２のトランジスタのソース又はドレインの一方に電気的に接続され、ソース又はドレインの一方が当該電源線に電気的に接続され、チャネル形成領域に第３の酸化物半導体層を有する第３のトランジスタと、ゲートが選択線に電気的に接続され、ソース又はドレインの一方が当該第３のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、チャネル形成領域に第４の酸化物半導体層を有する第４のトランジスタと、を有することを特徴とする半導体装置に関する。
開示される発明の一態様は、複数の画素と、当該複数の画素の少なくとも一つに隣り合うフォトセンサと、を有するタッチパネルであり、当該フォトセンサは、一対の電極の間に設けられた非単結晶半導体層を有する受光素子と、当該一対の電極の一方に電気的に接続された電源線と、ゲートが信号線に電気的に接続され、ソース又はドレインの一方が当該一対の電極の他方に電気的に接続され、チャネル形成領域に第１の酸化物半導体層を有する第１のトランジスタと、ゲートがリセット線に電気的に接続され、ソース又はドレインの一方が当該第１のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がグランド線に電気的に接続され、チャネル形成領域に第２の酸化物半導体層を有する第２のトランジスタと、ゲートが当該第１のトランジスタのソース又はドレインの他方及び当該第２のトランジスタのソース又はドレインの一方に電気的に接続され、ソース又はドレインの一方が当該電源線に電気的に接続され、チャネル形成領域に第３の酸化物半導体層を有する第３のトランジスタと、ゲートが選択線に電気的に接続され、ソース又はドレインの一方が当該第３のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、チャネル形成領域に第４の酸化物半導体層を有する第４のトランジスタと、を有することを特徴とするタッチパネルに関する。
開示される発明の一態様は、複数の画素と、当該複数の画素の少なくとも一つに隣り合うフォトセンサと、を有するタッチパネルであり、当該フォトセンサは、一対の電極の間に設けられた非単結晶半導体層を有する受光素子と、当該一対の電極の一方に電気的に接続されたグランド線と、ゲートが信号線に電気的に接続され、ソース又はドレインの一方が当該一対の電極の他方に電気的に接続され、チャネル形成領域に第１の酸化物半導体層を有する第１のトランジスタと、ゲートがリセット線に電気的に接続され、ソース又はドレインの一方が当該第１のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方が電源線に電気的に接続され、チャネル形成領域に第２の酸化物半導体層を有する第２のトランジスタと、ゲートが当該第１のトランジスタのソース又はドレインの他方及び当該第２のトランジスタのソース又はドレインの一方に電気的に接続され、ソース又はドレインの一方が当該電源線に電気的に接続され、チャネル形成領域に第３の酸化物半導体層を有する第３のトランジスタと、ゲートが選択線に電気的に接続され、ソース又はドレインの一方が当該第３のトランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、チャネル形成領域に第４の酸化物半導体層を有する第４のトランジスタと、を有することを特徴とするタッチパネルに関する。
開示される発明の一態様において、当該複数の画素のそれぞれは、第５のトランジスタと、液晶素子と、保持容量とを有することを特徴とする。
開示される発明の一態様において、当該液晶素子は、一対の端子と、当該一対の端子の間の液晶層を有し、当該一対の端子の一方は、反射性を有する導電膜であり、当該第５のトランジスタのソース又はドレインの一方と電気的に接続され、当該一対の端子の他方は、透光性を有する導電膜であることを特徴とする。
開示される発明の一態様において、当該液晶素子は、一対の端子と、当該一対の端子の間の液晶層を有し、当該一対の端子の一方は、当該第５のトランジスタのソース又はドレインの一方と電気的に接続され、当該一対の端子の両方は、透光性を有する導電膜であることを特徴とする。
開示される発明の一態様において、当該非単結晶半導体層は、ｉ型アモルファスシリコン層であることを特徴とする。
また、開示される発明の一態様は、酸化物半導体を用いたトランジスタのソース電極層またはドレイン電極層と同じ工程で第１の電極層を形成し、第１の電極層上に非晶質半導体層を形成し、非晶質半導体層上に第２の電極層を形成し、第２の電極層と同じ工程でＥＬ素子の一方の電極と電気的に接続する接続電極を形成する半導体装置の作製方法である。
上記作製方法とすることによって、同一基板上にＥＬ素子と、酸化物半導体を用いた複数のトランジスタを作製する工程数に加えて非晶質半導体層を形成する工程数を加えることで表示装置を作製することができ、製造コストの増大を最小限に抑えることができる。
また、上記作製方法で得られる構成も本発明の一つであり、絶縁表面を有する第１の基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層、ソース電極層、及びドレイン電極層と、ゲート絶縁層上に第１の電極層と、第１の電極層上に非晶質半導体層と、非晶質半導体層、ソース電極層、及びドレイン電極層を覆う第１の絶縁層と、第１の絶縁層上に非晶質半導体層に接する第２の電極層と、第２の電極層を覆う第２の絶縁層と、第２の絶縁層上にソース電極層、またはドレイン電極層と電気的に接続する第３の電極層と、第３の電極層上に有機化合物を含む発光層と、有機化合物を含む発光層上に第４の電極層と、第４の電極層上に重なるカラーフィルタを有する第２の基板と、を有する半導体装置である。
上記構成において、第１の基板と第２の基板の間にカラーフィルタと、カラーフィルタと重なる有機化合物を含む発光層を有するＥＬ素子と、酸化物半導体層を有する複数のトランジスタと、非晶質半導体層を有するセンサとを有する。その結果、重ねる基板の枚数を２枚とすることができるため、重量を軽くでき、厚さが薄くなる。
上記構成において、非晶質半導体層はアモルファスシリコンのｉ層であり、第１の電極層上に接して設けられ、非晶質半導体層上に接して第２の電極層が設けられる。この場合、非晶質半導体層は、可変抵抗として機能させ、光が照射された時に抵抗が変化した位置を検出する。この場合、第１の電極層と、非晶質半導体層と、第２の電極層の積層はフォトダイオードではない。
また、フォトダイオードを構成するため、第１の電極層と非晶質半導体層の間、または第２の電極層と非晶質半導体層の間にｐ層やｎ層を設けてもよい。しかし、ｐ層やｎ層を設けることは工程数の増大になり、また、ｐ層にはボロンなどのｐ型不純物元素が含まれ、ｎ層にはリンなどのｎ型不純物元素が含まれるため、それらの不純物元素が酸化物半導体層へ拡散してトランジスタ特性を低下させる恐れがある。従って、フォトダイオードではなく可変抵抗を用いたセンサ素子とすることで、工程数の低減と、信頼性の向上を図ることができる。
また、上記構成において、有機化合物を含む発光層上に重なる第４の電極層は、透光性を有し、発光層からの光は、カラーフィルタ及び第２の基板を通過する。
また、上記構成において、非晶質半導体層はセンサ素子の一部として機能するため、非晶質半導体層上に重なる第２の基板、第１の絶縁層、及び第２の絶縁層は、透光性を有する。また、非晶質半導体層はセンサ素子の一部として機能するため、カラーフィルタと重ならないようにすることが好ましい。
また、上記構成において、第３の電極層の端部を覆う隔壁を設けてもよく、隔壁は隣り合う画素の第３の電極層との短絡を防止するために画素間に設けられる。また、非晶質半導体層はセンサ素子の一部として機能するため、隔壁と重ならないようにすることが好ましい。
また、上記構成において、センサ素子の数は、画素数よりも少なくすることが好ましく、例えば、画素数の４分の一とする。即ち、４画素につき、１つのセンサ素子を設ける。このような構成とすることで表示の品質を保ったまま、センサ入力機能を有する表示パネルを実現できる。
また、上記構成において、センサ素子は、センサ素子を駆動するためのトランジスタと電気的に接続しており、ＥＬ素子を駆動するためのトランジスタと同一基板上に作製する。
開示される発明の一態様により、低消費電力化が可能なフォトセンサを得ることができる。
開示される発明の一態様により、上記フォトセンサを設けることで、低消費電力化が可能なタッチパネルを提供するができる。
また開示される発明の一態様により、上記タッチパネルを設けることで、限られた電池容量でも長時間駆動可能な電気機器を提供することができる。
開示される発明の一態様により、受光素子として非単結晶半導体層一層を用いることで、電気機器の作製工程数を低減し、作製コストを低減することができる。
本発明の一態様を示す外観図。 本発明の一態様を示すブロック図。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示すフォトセンサの駆動を示すタイミングチャート。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示す液晶素子の等価回路図。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示す画素の平面図。 本発明の一態様を示す画素の断面図。 本発明の一態様を示すタッチパネルの断面図。 本発明の一態様を示すタッチパネルの断面図。 本発明の一態様を示すタッチパネルの断面図。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示す画素の等価回路図。 本発明の一態様を示す半導体装置の断面図。 本発明の一態様を示す半導体装置の断面図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、同様のものを指す際には同じハッチパターンを使用し、特に符号を付さない場合がある。
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置、記憶装置等を含む電気装置およびその電気装置を搭載した電気機器をその範疇とする。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくするために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
本明細書等において厚さに関する「略等しい」の用語は、完全に等しい場合のみでなく、実質的に等しい場合をも含む趣旨で用いる。例えば、「略等しい」には、完全に等しい場合と比較して半導体装置の特性に与える影響が無視できる程度の差（特性に与える影響が５％以下）である場合や、意図せずに僅かに研磨された場合（研磨量が５ｎｍ未満程度の場合）などが含まれる。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外しない。
［実施の形態１］
本実施の形態では、画像表示を行う表示部を有する電気機器の一例を図１（Ａ）及び図１（Ｂ）に示す。
＜電気機器の構成＞
電気機器１０３０の表示部１０３２はフォトセンサを用いる入力機能を有し、図１（Ａ）に示すように表示部の領域１０３３にキーボードのボタン１０３１が複数表示される。表示部１０３２は表示領域全体を指しており、表示部の領域１０３３を含む。そして、使用者が所望のキーボードのボタンをタッチ入力し、表示部１０３２に入力結果の表示を行う。
表示部の領域１０３３は静止画を表示しているため、書き込み時以外の期間では表示素子制御回路を非動作とすることで消費電力の節約ができる。
電気機器１０３０を使用している様子の一例を示す。例えば、表示部の領域１０３３に表示されているキーボードボタンを使用者の指を用いて順次触れる、または非接触でフォトセンサの出力信号を検出させることで文字入力を行い、その結果表示される文章を表示部の領域１０３３以外の領域に表示する。使用者が画面のキーボードから指をはずし、フォトセンサの出力信号の検出されない期間が一定時間経つと自動的に表示部の領域１０３３に表示されていたキーボード表示が消され、表示部の領域１０３３にも入力された文章の表示が行われ、画面一杯に入力された文章を使用者は確認することができる。再度入力する場合には、表示部１０３２に使用者の指を用いて触れる、または非接触でフォトセンサの出力信号を検出させることで再び表示部の領域１０３３にキーボードボタンを表示し、文字入力を行うことができる。表示部１０３２にフォトセンサを用いる入力機能を有することで、指が表示部の領域１０３３に触れていなくともその指の位置を特定することができ、勿論、指が表示部の領域１０３３に触れても触れた指の位置を特定することができる。即ち、表示部１０３２は、指が触れていなくとも表示部の領域１０３３に指を近づけることで入力が可能であるタッチパネルと呼ぶことができる。
また、自動的ではなく、使用者が切り換えスイッチ１０３４を押すことによって、キーボード表示をなくし、図１（Ｂ）に示すように表示部１０３２の全体を静止画とすることもできる。また、電源スイッチ１０３５を押して電源を切っても、静止画を長時間維持することができる。また、キーボード表示スイッチ１０３６を押すことによってキーボードを表示し、タッチ入力可能な状態とすることができる。
また、切り換えスイッチ１０３４、電源スイッチ１０３５、及びキーボード表示スイッチ１０３６は、表示部１０３２にそれぞれスイッチボタンとして表示し、表示されたスイッチボタンに触れることで、各操作を行ってもよい。
また、表示部の領域１０３３は静止画を表示することに限定されず、一時的、または部分的に動画表示してもよい。例えば、キーボードボタンの表示位置を使用者の好みに合わせて一時的に変更する、または非接触で入力した場合に入力されたかどうかが分かるように対応するキーボードボタンのみに部分的に表示の変化を与えてもよい。
また、電気機器１０３０は少なくともバッテリを有し、データ情報を保存するためのメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ回路、ＳＲＡＭ回路、ＤＲＡＭ回路など）、ＣＰＵ（中央演算処理回路）やＬｏｇｉｃ回路を備えた構成とすることが好ましい。ＣＰＵやメモリを備えることにより、様々なソフトウェアのインストールが行え、パーソナルコンピュータの機能の一部または全部の機能を持たせることができる。
また、電気機器１０３０に対して、ジャイロスコープ、または３軸加速度センサなどの傾き検出部を設け、傾き検出部からの信号に応じて、電気機器１０３０で使用する機能、特に表示部での表示及び入力に係る機能を、演算回路により切り替えることができる。そのため、備え付けの操作キーのように入力キーの種類、大きさ、または配置が予め定まったものとは異なり、使用者の利便性を向上させることができる。
＜表示パネルの構成＞
次に表示部１０３２を構成する表示パネルの一例について、図２を参照して説明する。表示パネル１００は、画素回路１０１、表示素子制御回路、及びフォトセンサ制御回路を有する。画素回路１０１は、行列方向にマトリクス状に配置された複数の画素１０３、画素１０４、画素１４３、画素１４４、及びフォトセンサ１０６を有する。画素１０３、画素１０４、画素１４３、及び画素１４４は、それぞれ１つの表示素子１０５、表示素子１２５、表示素子１４５、及び表示素子１５５を有する。本実施の形態では、画素１０３と画素１０４の間に、１つのフォトセンサ１０６を配置する。フォトセンサの数が画素数の四分の一とする例を示したが特に限定されない。フォトセンサは、少なくとも１つの画素と隣り合っていればよく、隣り合う画素の数は限定されない。フォトセンサの数が画素数と同じになるように、画素毎にそれぞれ１つのフォトセンサを有する構成としてもよく、フォトセンサの数が画素数の半分となる構成や、フォトセンサの数が画素数の３分の一となる構成としてもよい。
また、表示素子制御回路は、当該表示素子を制御するための回路であり、ビデオデータ信号線などの信号線（「ソース信号線」ともいう）を介して当該表示素子に信号を入力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう）を介して当該表示素子に信号を入力する表示素子駆動回路１０８を有する。
例えば、走査線側の表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、信号線側の表示素子駆動回路１０７は、選択された行の画素が有する表示素子に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路１０８により高電位を印加された表示素子では、トランジスタが導通状態となり、信号線側の表示素子駆動回路１０７により与えられる電荷が供給される。
また、フォトセンサ１０６は、受光することで抵抗が変化する機能を有する受光素子と、トランジスタとを有する。本実施の形態では、受光素子として、一対の電極の間に設けられた非単結晶半導体層を用いる。当該非単結晶半導体層として、好ましくは非単結晶シリコン層、さらに好ましくはアモルファスシリコン層がよい。特に真性半導体、例えばｉ型アモルファスシリコン層は、受光することにより抵抗が変化するので、当該ｉ型アモルファスシリコン層を有する受光素子では、流れる電流の電流値が変化する。これにより、一定期間内に照射された光の量を検知することが可能となる。
なお、本明細書における「真性半導体（ｉ型半導体）」とは、真性又は実質的に真性である半導体をいうものであり、該半導体に含まれる一導電型を付与する不純物元素（ｐ型を付与する不純物元素又はｎ型を付与する不純物元素）が１×１０２０／ｃｍ３以下の濃度であり、酸素及び窒素が９×１０１９／ｃｍ３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。真性半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すことがある。また、真性半導体には、硼素が１ｐｐｍ〜１０００ｐｐｍ添加されていてもよい。例えば、成膜と同時に、或いは、成膜後に、ｐ型を付与する不純物元素を添加することがある。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で半導体材料ガスに混入させると良い。そして硼素の濃度を、例えば１×１０１４／ｃｍ３〜６×１０１６／ｃｍ３とすると良い。
フォトセンサ制御回路は、フォトセンサ１０６を制御するための回路であり、フォトセンサ出力信号線２１１等の信号線側のフォトセンサ読み出し回路１０９と、走査線側のフォトセンサ駆動回路１１０を有する。走査線側のフォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ１０６に対して、後述するリセット動作と選択動作とを行う機能を有する。また、信号線側のフォトセンサ読み出し回路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を取り出す機能を有する。
＜フォトセンサの構成＞
本実施の形態では、画素１０３と、フォトセンサ１０６と、画素１０４の回路図について、図３を用いて説明する。表示素子１０５を有する画素１０３は、走査線２０７（「ゲート信号線」ともいう）を介して表示素子駆動回路１０８、信号線２１０（「ソース信号線」ともいう）を介して、表示素子駆動回路１０７に電気的に接続されている。
また表示素子１２５を有する画素１０４は、走査線２２７（「ゲート信号線」ともいう）を介して表示素子駆動回路１０８、信号線２１０（「ソース信号線」ともいう）を介して、表示素子駆動回路１０７に電気的に接続されている。
画素１０３及び画素１０４に挟まれたフォトセンサ１０６は、受光素子２０４、トランジスタ２０５、トランジスタ２０６、トランジスタ２１７、及び、トランジスタ２１８を有する。トランジスタ２０５、トランジスタ２０６、トランジスタ２１７、及びトランジスタ２１８それぞれは、チャネル形成領域に酸化物半導体層を有するトランジスタであり、オフ状態でのリーク電流（「オフ電流」ともいう）が極めて小さいという利点を有する。これにより、オフ状態においてノードに蓄積された電荷（電位）を長時間保持可能であるという利点を有する。
受光素子２０４は、一方の端子が電源線２１２（ＶＤＤ）に、他方の端子がトランジスタ２１７のソース又はドレインの一方に電気的に接続されている。
受光素子２０４は、上述のように一対の電極の間に設けられたアモルファスシリコン層一層により構成されている。
トランジスタ２１７は、ゲートが信号線２０８（ＴＸ）、ソース又はドレインの一方が受光素子２０４の他方の端子、ソース又はドレインの他方がトランジスタ２１８のソース又はドレインの一方及びトランジスタ２０５のゲートに電気的に接続されている。なお、トランジスタ２１７のソース又はドレインの他方、トランジスタ２１８のソース又はドレインの一方、及びトランジスタ２０５のゲートをノードＦＤとする。
トランジスタ２１８は、ゲートがリセット線２１５（ＲＳ）、ソース又はドレインの一方がトランジスタ２１７のソース又はドレインの他方、及びトランジスタ２０５のゲートに電気的に接続されている。またトランジスタ２１８は、ソース又はドレインの他方がグランド線２１６（ＧＮＤ）に電気的に接続されている。
トランジスタ２０５は、ソース又はドレインの一方が電源線２１２（ＶＤＤ）に、ソース又はドレインの他方がトランジスタ２０６のソース又はドレインの一方に電気的に接続されている。
トランジスタ２０６は、ゲートが選択線２０９（ＳＥ）に、ソース又はドレインの他方がフォトセンサ出力信号線２１１（ＯＵＴ）に電気的に接続されている。フォトセンサ出力信号線２１１（ＯＵＴ）は、フォトセンサ読み出し回路１０９に電気的に接続されている。
なお電源線２１２（ＶＤＤ）及びグランド線ＧＮＤには、それぞれ、高レベル電源電位ＶＤＤ、及び、低レベル電源電位ＶＳＳとして接地電位ＧＮＤ（０Ｖ）が入力される。なお本明細書では、低レベル電源電位ＶＳＳとして接地電位ＧＮＤ（０Ｖ）が用いられるが、これに限定されない。高レベル電源電位ＶＤＤより低い電位であれば、低レベル電源電位ＶＳＳとして用いることができる。なお、本明細書において、高レベル電源電位ＶＤＤは高レベル電位ＶＨ以上であり、低レベル電位ＶＬは接地電位ＧＮＤ以上であり、高レベル電位ＶＨは低レベル電位ＶＬよりも高いものとする。
＜フォトセンサの駆動＞
図４（Ａ）にフォトセンサ１０６のタイミングチャートを示す。
＜＜リセット：期間Ｔ１＞＞
期間Ｔ１でリセット線２１５（ＲＳ）及び信号線２０８（ＴＸ）に高レベル電位ＶＨを入力する。リセット線２１５（ＲＳ）に高レベル電位ＶＨを入力することにより、トランジスタ２１８がオン状態となり、フローティング電位であったノードＦＤが接地される。これにより期間Ｔ１の終わりにノードＦＤの電位が低レベル電位ＶＬとなる。ノードＦＤの電位が低レベル電位ＶＬであるので、期間Ｔ１の終わりでは、トランジスタ２０５はオフ状態である。
また期間Ｔ１で、信号線２０８（ＴＸ）に高レベル電位ＶＨが入力されるので、トランジスタ２１７がオン状態となり、受光素子２０４及びノードＦＤが導通する。
期間Ｔ１の終わりに、リセット線２１５（ＲＳ）の電位を、高レベル電位ＶＨから低レベル電位ＶＬにする。これにより、トランジスタ２１８がオフ状態となり、ノードＦＤとグランド線ＧＮＤが電気的に遮断される。
＜＜露光：期間Ｔ２＞＞
期間Ｔ２では、受光素子２０４が受けた光の量に応じて抵抗が変化して電流が流れ、流れた電流がトランジスタ２１７を介してノードＦＤに蓄積される。ノードＦＤに蓄積された電荷により変化した電位は、トランジスタ２０５のしきい値電圧を超えると、トランジスタ２０５がオン状態となる。ノードＦＤの電位に応じて、トランジスタ２０５のソース及びドレイン間に流れる電流値が変化する。
なお、受光素子２０４に受けた光の量が多いほど（明るいほど）、電流は生成され、ノードＦＤの電位が高くなる。ノードＦＤの電位は、トランジスタ２０５のしきい値電圧を超える程度に高ければ、飽和状態（高レベル電位ＶＨ）に達しなくてもトランジスタ２０５がオン状態となり、ノードＦＤの電位に応じて、トランジスタ２０５のソース及びドレイン間に流れる電流値が変化する。なお本実施の形態では、ノードＦＤの電位が飽和状態に達しないが、トランジスタ２０５のオン状態を維持できる程度の光が照射されたものとする。
＜＜保持：期間Ｔ３＞＞
期間Ｔ３では、信号線２０８（ＴＸ）の電位を、高レベル電位ＶＨから低レベル電位ＶＬにする。これにより、トランジスタ２１７がオフ状態となり、ノードＦＤの電荷が保持される。また、これにより、期間Ｔ３の間はトランジスタ２０５のオン状態が維持される。
詳細は後述するが、ノードＦＤは酸化物半導体層及び絶縁膜だけで囲まれる構造である。そのため、リーク電流による電位変動がなく、電荷の保持時間が長い。
＜＜読み出し：期間Ｔ４＞＞
また期間Ｔ４では、選択線２０９（ＳＥ）の電位に高レベル電位ＶＨを入力する。これにより、トランジスタ２０６がオン状態となる。トランジスタ２０５のゲートに入力されるノードＦＤの電位に応じて、電源線２１２（ＶＤＤ）からフォトセンサ出力信号線２１１（ＯＵＴ）に出力電位が出力される。以上により、フォトセンサ１０６の出力が、フォトセンサ出力信号線２１１を介して、フォトセンサ読み出し回路１０９に出力される。
フォトセンサに用いるトランジスタに、酸化物半導体層を有するトランジスタを用いることにより、低消費電力化されたフォトセンサを得ることができる。また、このようなフォトセンサを設けることで、低消費電力化が可能なタッチパネルを提供することができる。
上記低消費電力化が可能なタッチパネルを設けることで、限られた消費電力でも駆動可能な電気機器を提供することができる。
［実施の形態２］
本実施の形態では、実施の形態１とは異なる構成を有するフォトセンサについて説明する。なお本実施の形態において、実施の形態１と同じものは同じ符号で示し、その説明は省略する。
図５に、本実施の形態のフォトセンサ１０６の回路を示す。
画素１０３及び画素１０４に挟まれたフォトセンサ１０６は、受光素子２７４、トランジスタ２８５、トランジスタ２８６、トランジスタ２７７、及び、トランジスタ２８８を有する。トランジスタ２８５、トランジスタ２８６、トランジスタ２７７、及び、トランジスタ２８８それぞれは、チャネル形成領域に酸化物半導体層を有するトランジスタであり、オフ電流が極めて小さいという利点を有する。これにより、オフ状態においてノードに蓄積された電荷（電位）を長時間保持可能であるという利点を有する。
受光素子２７４は、一方の端子がグランド線２７２（ＧＮＤ）に、他方の端子がトランジスタ２７７のソース又はドレインの一方に電気的に接続されている。
トランジスタ２７７は、ゲートが信号線２７８（ＴＸ）、ソース又はドレインの一方が受光素子２７４の他方の端子、ソース又はドレインの他方がトランジスタ２８８のソース又はドレインの一方及びトランジスタ２８５のゲートに電気的に接続されている。なお、トランジスタ２７７のソース又はドレインの他方、トランジスタ２８８のソース又はドレインの一方、及びトランジスタ２８５のゲートをノードＦＤとする。
トランジスタ２８８は、ゲートがリセット線２７５（ＲＳ）、ソース又はドレインの一方がトランジスタ２７７のソース又はドレインの他方、及びトランジスタ２８５のゲートに電気的に接続されている。またトランジスタ２８８は、ソース又はドレインの他方が電源線２７６（ＶＤＤ）に電気的に接続されている。
トランジスタ２８５は、ソース又はドレインの一方が電源線２７６（ＶＤＤ）に、ソース又はドレインの他方がトランジスタ２８６のソース又はドレインの一方に電気的に接続されている。
トランジスタ２８６は、ゲートが選択線２７９（ＳＥ）に、ソース又はドレインの他方がフォトセンサ出力信号線２１１（ＯＵＴ）に電気的に接続されている。フォトセンサ出力信号線２１１（ＯＵＴ）は、フォトセンサ読み出し回路１０９に電気的に接続されている。
＜フォトセンサの駆動＞
図４（Ｂ）にフォトセンサ１０６のタイミングチャートを示す。
＜＜リセット：期間Ｔ１＞＞
期間Ｔ１でリセット線２７５（ＲＳ）及び信号線２７８（ＴＸ）に高レベル電位ＶＨを入力する。リセット線２７５（ＲＳ）に高レベル電位ＶＨを入力することにより、トランジスタ２８８がオン状態となり、フローティング電位であったノードＦＤが電源線２７６（ＶＤＤ）に電気的に接続される。これにより期間Ｔ１の終わりにノードＦＤの電位が高レベル電位ＶＨとなる。ノードＦＤの電位が高レベル電位ＶＨであるので、期間Ｔ１の終わりでは、トランジスタ２８５はオン状態である。
また期間Ｔ１で、信号線２７８（ＴＸ）に高レベル電位ＶＨが入力されるので、トランジスタ２７７がオン状態となり、受光素子２７４及びノードＦＤが導通する。
期間Ｔ１の終わりに、リセット線２７５（ＲＳ）の電位を、高レベル電位ＶＨから低レベル電位ＶＬにする。これにより、トランジスタ２８８がオフ状態となり、ノードＦＤとグランド線ＧＮＤが電気的に遮断される。
＜＜露光：期間Ｔ２＞＞
期間Ｔ２では、受光素子２７４が受けた光の量に応じて抵抗が変化して電流が流れる。期間Ｔ２の始めで高レベル電位ＶＨであったノードＦＤは、受光素子２７４が電流を流すほど電位が減少する。なお、受光素子２７４に受けた光の量が多いほど（明るいほど）、電流は生成され、ノードＦＤの電位が減少する。なお本実施の形態では、ノードＦＤの電位は減少したものの、トランジスタ２８５のオン状態を維持できる程度の光が照射されたものとする。
＜＜保持：期間Ｔ３＞＞
期間Ｔ３では、信号線２７８（ＴＸ）の電位を、高レベル電位ＶＨから低レベル電位ＶＬにする。これにより、トランジスタ２７７がオフ状態となり、ノードＦＤの電荷が保持される。また、これにより、期間Ｔ３の間はトランジスタ２８５のオン状態が維持される。
詳細は後述するが、ノードＦＤは酸化物半導体層及び絶縁膜だけで囲まれる構造である。そのため、リーク電流による電位変動がなく、電荷の保持時間が長い。ノードＦＤが酸化物半導体とは異なる半導体層、及び、絶縁膜で囲まれる構造の場合では、ノードＦＤに蓄えられた電荷は、酸化物半導体とは異なる半導体層を介して流れてしまい、電位が変動してしまう。そのため、ノードＦＤが酸化物半導体層及び絶縁膜だけで囲まれる構造であることは、長時間電荷を保持するという点で好適である。
＜＜読み出し：期間Ｔ４＞＞
また期間Ｔ４では、選択線２７９（ＳＥ）の電位に高レベル電位ＶＨを入力する。これにより、トランジスタ２８６がオン状態となる。トランジスタ２８５のゲートに入力されるノードＦＤの電位に応じて、電源線２７６（ＶＤＤ）からフォトセンサ出力信号線２１１（ＯＵＴ）に出力電位が出力される。以上により、フォトセンサ１０６の出力が、フォトセンサ出力信号線２１１を介して、フォトセンサ読み出し回路１０９に出力される。
フォトセンサに用いるトランジスタに、酸化物半導体層を有するトランジスタを用いることにより、低消費電力化されたフォトセンサを得ることができる。また、このようなフォトセンサを設けることで、低消費電力化が可能なタッチパネルを提供することができる。
上記低消費電力化が可能なタッチパネルを設けることで、限られた電池容量でも駆動可能な電気機器を提供することができる。
［実施の形態３］
本実施の形態では、実施の形態１及び実施の形態２で述べた表示素子として、液晶素子を用いた例を示す。なお本実施の形態において、実施の形態１及び実施の形態２と同じものは同じ符号で示し、その説明は省略する。
画素１０４に含まれる表示素子１２５は、トランジスタ２２１、保持容量２２２、及び液晶素子２２３を有する（図６参照）。
トランジスタ２２１は、保持容量２２２への電荷の注入もしくは保持容量２２２からの電荷の排出を制御する機能を有する。トランジスタ２２１のゲートは、走査線２２７（「ゲート信号線」ともいう）を介して表示素子駆動回路１０８に電気的に接続されている。トランジスタ２２１のソース又はドレインの一方は、信号線２１０（「ソース信号線」ともいう）を介して、表示素子駆動回路１０７に電気的に接続されている。トランジスタ２２１のソース又はドレインの他方は、保持容量２２２の一方の端子及び液晶素子２２３の一方の端子に電気的に接続されている。
保持容量２２２は、液晶素子２２３に印加する電圧に相当する電荷を保持する機能を有する。液晶素子２２３に電圧を印加することで偏光方向が変化することを利用して、液晶素子２２３を透過する光の明暗（階調）を作ることで、画像表示が実現される。液晶素子２２３を透過する光には、外光（太陽光または照明光）を利用して表示装置の表面から照射される光を用いる。
保持容量の一方の端子は、トランジスタ２２１のソース又はドレインの他方及び液晶素子２２３の一方の端子に電気的に接続されている。保持容量２２２の他方の端子は容量配線２２４に電気的に接続され、一定の電位に保たれている。
液晶素子２２３は、一対の端子と、該一対の端子の間の液晶層を含む素子である。液晶素子２２３の一方の端子は、トランジスタ２２１のソース又はドレインの他方及び保持容量２２２の一方の端子に電気的に接続されている。また、液晶素子２２３の他方の端子は一定の電位に保たれている。
液晶素子２２３の液晶層としては、特に限定されず、公知の液晶材料（代表的には、ネマチック液晶材料やコレステリック液晶材料）を用いれば良い。例えば、高分子分散型液晶（ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子分散液晶、ポリマー分散型液晶ともいう）又は高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ））を液晶層に用いて、液晶による光の散乱光を利用して白表示（明表示）を行ってもよい。ＰＤＬＣやＰＮＬＣを液晶層に用いると、偏光板を必要とせず、紙面に近い表示が実現でき、使用者の目に優しく、疲労感を低減させることができる。
なお画素１０３に含まれる表示素子１０５は、トランジスタ２０１、保持容量２０２、及び液晶素子２０３を有しており、表示素子１２５と同様の構成を有している。表示素子１０５のトランジスタ２０１、保持容量２０２、及び液晶素子２０３は、それぞれ、表示素子１２５のトランジスタ２２１、保持容量２２２、及び液晶素子２２３の説明を参酌することができる。実施の形態１で述べた図３の構成に、本実施の形態の表示素子１２５及び表示素子１０５を適用した場合の回路構成を、図７に示す。
図８に、本実施の形態の画素の平面を示す。また図９に、図８の一点鎖線Ａ−Ｂ及びＣ−Ｄで切断した断面を示す。以下に図８及び図９を用いて、本実施の形態の液晶素子の構造及びその作製方法について説明する。
まず、基板２３０上に導電膜を形成した後、当該導電膜を用いて、走査線２２７、容量配線２２４、選択線２０９、信号線２０８、電極層２１３、電源線２１２、リセット線２１５、グランド線２１６、容量配線２１４、走査線２０７を形成する。本実施の形態では基板２３０としてガラス基板を用いる。酸化物半導体層を用いるトランジスタのプロセス温度は４００℃以下という低い温度にできるため、基板２３０として、ガラス基板の他に、プラスティック基板を用いてもよい。
下地膜となる絶縁膜を基板２３０と導電膜との間に設けてもよい。下地膜は、基板２３０からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、これらの配線を覆う絶縁層を形成し、後に形成される配線と交差する部分にのみ絶縁層２３１を残して選択的にエッチングを行う。本実施の形態では、絶縁層２３１は膜厚６００ｎｍの酸化窒化珪素膜を用いる。
次いで、ゲート絶縁層２３２及び酸化物半導体膜を形成する。
ゲート絶縁層２３２は、窒素を含むシリコン膜を含んで構成されていてもよい。窒素を含むシリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。
ゲート絶縁層２３２の膜厚は、少なくとも後述する酸化物絶縁層よりも厚い膜厚で設けるものとし、３２５ｎｍ以上５５０ｎｍ以下とすることが好ましく、３５５ｎｍ以上５５０ｎｍ以下とすることがより好ましい。
窒素を含むシリコン膜としては、例えば、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜が挙げられるが、窒素の含有量が多い程高い比誘電率を有するため、窒化シリコン膜を適用することが好ましい。また、酸化シリコンのエネルギーギャップが８ｅＶであるのに対して窒化シリコンのエネルギーギャップは５．５ｅＶと小さく、それに応じて固有抵抗も小さいため、窒化シリコン膜を用いることでより高いＥＳＤ耐性を付与することが可能となる。さらに、窒化シリコン膜をＣＶＤ法で成膜する場合、窒化酸化シリコン膜等の酸素と窒素を含むシリコン膜をＣＶＤ法で成膜する場合に適用される温室効果ガスであるＮ２Ｏガスを用いる必要がない。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
上記酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、上記酸化物薄膜にＳｉＯ２を含んでもよい。
また、酸化物薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
なおゲート絶縁層２３２及び上記酸化物半導体膜との間に、酸化物絶縁層を設けてもよい。
当該酸化物絶縁層は、上記酸化物半導体膜の構成元素から選択される一又は複数の金属元素を含んで構成される。このような材料を用いて当該酸化物絶縁層を構成することで、上記酸化物半導体膜との界面を安定化させることができ、該界面に電荷がトラップされることを抑制することができる。よって、トランジスタの劣化、特に光劣化を防止し、信頼性の高いトランジスタとすることができる。
具体的には、当該酸化物絶縁層として、例えば、酸化ガリウム膜（ＧａＯｘとも表記する、なお、ｘは自然数とは限らず、非自然数を含む）、酸化ガリウム亜鉛膜（Ｇａ２ＺｎｘＯｙ（ｘ＝１〜５）とも表記する）、Ｇａ２Ｏ３（Ｇｄ２Ｏ３）膜、ガリウムの含有量が多く、且つ、インジウムの含有量の少ない絶縁性のＩｎ−Ｇａ−Ｚｎ系酸化物膜などを設けることが好ましい。
当該酸化物絶縁層と上記酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、当該酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体層を用いる場合、インジウム（Ｉｎ）とガリウム（Ｇａ）の比率によって、エネルギーギャップを制御することが可能であるため、上記酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１、又は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２として、当該酸化物絶縁層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とすればよい。なお、当該酸化物絶縁層及び上記酸化物半導体膜は、スパッタリング法によって形成することができ、スパッタリングターゲットにインジウムを含有すると成膜時のパーティクルの発生を低減することができる。よって、インジウムを含む酸化物絶縁層及びインジウムを含む酸化物半導体膜とすることが好ましい。
上記酸化物半導体膜（第１の酸化物半導体膜とする）上に、新たに第２の酸化物半導体膜を形成し、酸化物半導体膜を積層構造としてもよい。図９（Ａ）では、第１の酸化物半導体膜から酸化物半導体層２３３、第２の酸化物半導体膜から酸化物半導体層２２８を形成する例を示している。
第１の酸化物半導体膜と第２の酸化物半導体膜は、構成元素を同一とし、両者の組成を異ならせることが好ましい。第１の酸化物半導体膜と第２の酸化物半導体膜としてインジウム及びガリウムを含む酸化物半導体膜を形成する場合、ゲート電極に近い側（チャネル側）の第１の酸化物半導体膜のインジウムとガリウムの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の第２の酸化物半導体膜のインジウムとガリウムの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。
なお、第１の酸化物半導体膜に接する酸化物絶縁層の構成元素を第１の酸化物半導体膜と同一とし、組成を異ならせることで、両者の界面をより安定化させることができるため、好ましい。第２の酸化物半導体膜に酸化物絶縁層が接する場合も同様である。
また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に結晶性の低い酸化物半導体を適用すると、第１の酸化物半導体膜と第２の酸化物半導体膜の積層構造の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の第１の酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜などの結晶性を有する酸化物半導体を適用することが好ましい。
また、バックチャネル側の第２の酸化物半導体膜に非晶質酸化物半導体を用いると、後に形成されるソース電極層及びドレイン電極層形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやすい。従って、第２の酸化物半導体膜には結晶性を有する酸化物半導体を適用することが好ましい。
本実施の形態では、ゲート絶縁層２３２として膜厚１００ｎｍの酸化窒化珪素膜を用い、酸化物半導体膜として膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。
上記酸化物半導体膜（第１の酸化物半導体膜）を用いて、ゲート絶縁層２３２を介して、走査線２２７と重なる酸化物半導体層２３３、選択線２０９と重なる酸化物半導体層２５５、信号線２０８と重なる酸化物半導体層２７１、電極層２１３と重なる酸化物半導体層２５６、リセット線２１５と重なる酸化物半導体層２９５、走査線２０７と重なる酸化物半導体層２５３を形成する。
なお、図８では、第１の酸化物半導体膜から形成された、酸化物半導体層２３３、酸化物半導体層２５５、酸化物半導体層２７１、酸化物半導体層２５６、酸化物半導体層２９５、酸化物半導体層２５３のみを示しているが、上述のように、第１の酸化物半導体膜上に第２の酸化物半導体膜を形成し、それぞれの酸化物半導体層を積層構造としてもよい。また、それぞれの酸化物半導体層に接して、酸化物絶縁層を設けてもよい。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、３５０℃以上基板の歪み点未満とする。本実施の形態では、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用い、窒素雰囲気下で６５０℃、６分の加熱処理を行った後、大気に触れることなく、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れないように酸化物半導体層の成膜室に移動させて酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。
次いで、ゲート絶縁層２３２、及び酸化物半導体層上に、導電膜を形成する。導電膜としては、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を成分とする金属膜、または上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を用いることができる。本実施の形態において、導電膜は、膜厚１００ｎｍのチタン膜と、膜厚４００ｎｍのアルミニウム膜と、膜厚１００ｎｍのチタン膜との三層構造とする。
そして、導電膜上にレジストマスクを形成し、選択的にエッチングを行って、信号線２１０、フォトセンサ出力信号線２１１、電極層２３４、電極層２５７、電極層２５８、電極層２７３、電極層２５９、電極層２９６、電極層２５４を形成する。
なお、図７におけるトランジスタ２２１は、図８及び図９に示すように、酸化物半導体層２３３を有し、走査線２２７をゲートとし、信号線２１０をソース電極層又はドレイン電極層の一方とし、電極層２３４をソース電極層又はドレイン電極層の他方とするトランジスタである。
また、図８及び図９（Ａ）に示すように、電極層２３４及び容量配線２２４は、間に挟まれたゲート絶縁層２３２を誘電体とし、保持容量２２２を形成する。
また、図７におけるトランジスタ２０１は、図８及び図９（Ａ）に示すように、酸化物半導体層２５３を有し、走査線２０７をゲートとし、信号線２１０をソース電極層又はドレイン電極層の一方とし、電極層２５４をソース電極層またはドレイン電極層の他方とするトランジスタである。
また、図８及び図９（Ａ）に示すように、電極層２５４及び容量配線２１４は、間に挟まれたゲート絶縁層２３２を誘電体とし、保持容量２０２を形成する。
また、図７において、フォトセンサ１０６を構成する一要素であるトランジスタ２１７は、図８に示すように、酸化物半導体層２７１を有し、信号線２０８をゲートとし、電極層２５７をソース電極層又はドレイン電極層の一方とし、電極層２５９をソース電極層又はドレイン電極層の他方とするトランジスタである。
またトランジスタ２１８は、図８に示すように、酸化物半導体層２９５を有し、リセット線２１５をゲートとし、電極層２５９をソース電極層又はドレイン電極層の一方とし、電極層２９６をソース電極層又はドレイン電極層の他方とするトランジスタである。
また、トランジスタ２０５は、図８に示すように、酸化物半導体層２５６を有し、電極層２１３をゲートとし、電極層２５８をソース電極層又はドレイン電極層の一方とし、電極層２５７をソース電極層又はドレイン電極層の他方とするトランジスタである。
またトランジスタ２０６は、図８に示すように、酸化物半導体層２５５を有し、選択線２０９をゲートとし、電極層２５７をソース電極層又はドレイン電極層の一方とし、フォトセンサ出力信号線２１１をソース電極層又はドレイン電極層の他方とするトランジスタである。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下）を行う。本実施の形態では、窒素雰囲気下で２２０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層と接した状態で加熱される。
次いで保護絶縁層となる絶縁層２３７を形成し、電極層２３４に達する開口、電極層２７３に達する開口、電源線２１２に達する開口を形成する。本実施の形態において、絶縁層２３７は、スパッタ法により得られる膜厚３００ｎｍの酸化シリコン膜を用いる。
次いで、電極層２７３上に非単結晶半導体層２４０を成膜する。本実施の形態では、非単結晶半導体層２４０として、プラズマＣＶＤ法により、膜厚８００ｎｍのｉ型アモルファスシリコン層を成膜する。そして、非単結晶半導体層２４０を選択的にエッチングする。この段階までの断面図が図９（Ａ）である。
次いで感光性有機樹脂層を形成し、露光マスクで開口となる領域を露光し、別の露光マスクで凹凸となる領域を露光し、現像して部分的に凹凸を有する絶縁層２４１を形成する。本実施の形態では、感光性有機樹脂層として、アクリル樹脂を用い、膜厚を１．５μｍとする。
次いで、反射性を有する導電膜を成膜し、当該反射性を有する導電膜を用いて、反射電極層２４２、接続電極層２４３を形成する。なお、反射電極層２４２、接続電極層２４３を図９（Ｂ）に示す。反射性を有する導電膜としてはアルミニウム（Ａｌ）、銀（Ａｇ）、またはこれらの合金、例えばネオジム（Ｎｄ）を含むアルミニウム、Ａｇ−Ｐｄ−Ｃｕ合金等を用いる。本実施の形態において、反射性を有する導電膜は、膜厚１００ｎｍのチタン（Ｔｉ）膜とその上に設けた膜厚３００ｎｍのアルミニウム（Ａｌ）膜の積層を用いる。次いで第３の加熱処理、本実施の形態では、窒素雰囲気下２５０℃、１時間を行う。そして、反射電極層２４２を覆う配向膜２４４を形成する。
以上の工程により、同一基板上に反射電極層２４２を有する画素、及び、非単結晶半導体層２４０を有する受光素子２０４を作製することができる。受光素子２０４は、一対の電極である電極層２７３及び接続電極層２４３との間に非単結晶半導体層２４０が挟まれた構成となる。
そして、上述のようにして作製されたアクティブマトリクス基板と貼り合わせる対向基板を用意する。対向基板として、透光性を有する基板３０１を用い、基板３０１に、遮光層３０２（ブラックマトリクスとも呼ぶ）、カラーフィルタ３０３を形成する。なお、カラーフィルタ３０３は反射電極層２４２と重なるように配置する。遮光層３０２としては、チタン、クロムなどの反射率の低い金属膜、または、黒色顔料や黒色染料が含浸された有機樹脂膜などを用いることができる。カラーフィルタ３０３は、特定の波長領域の光を透過する有色層である。例えば、赤色の波長帯域の光を透過する赤色（Ｒ）の着色層、緑色の波長帯域の光を透過する緑色（Ｇ）の着色層、青色の波長帯域の光を透過する青色（Ｂ）の着色層などを用いることができる。
また、非単結晶半導体層２４０上には、遮光層もカラーフィルタも形成しない。さらに、基板３０１、遮光層３０２、カラーフィルタ３０３を覆って、透光性を有する導電膜３０４を形成する。透光性を有する導電膜３０４として、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェン等を用いればよい。さらに有機樹脂を用いた柱状スペーサを形成する。そして、最後に配向膜３０６で覆う。
この対向基板をシール材を用いてアクティブマトリクス基板と貼り合わせ、一対の基板間に液晶層３０５を挟持する。対向基板の遮光層３０２は、反射電極層２４２の表示領域及び受光素子２０４のセンシング領域に重ならないように設ける。また、対向基板に設けられた柱状スペーサは、図８に示す電極層２５１、電極層２５２と重なるように位置合わせを行う。柱状スペーサは、電極層２５１、電極層２５２と重ねることで一対の基板の間隔を一定に保持する。なお、電極層２５１、電極層２５２は、電極層２３４と同一工程で形成することができるため、マスク数を増やすことなく設けることができる。電極層２５１、電極層２５２は、どことも電気的に接続しておらず、フローティング状態である。なお、電極層２５１、電極層２５２は、電極層２３４と同一工程で形成する場合、同一材料である。
以上説明したように、図１１に示す反射性を有する導電膜を画素電極とするタッチパネルを作製することができる。
なお図１１では、受光素子２０４は、電極層２７３、非単結晶半導体層２４０、及び接続電極層２４３が順に積層された構成である。すなわち、受光素子の一対の電極が非単結晶半導体層の上下に接して設けられている。本実施の形態の受光素子は、これに限定されず、受光素子の一対の電極は、非単結晶半導体層の同じ面に接して形成されていてもよい。このような構成を有するタッチパネルを図１２に示す。
図１２に示す受光素子２０４において、接続電極層２４３、及び接続電極層２４３と同じ作製工程で作製される接続電極層２４５は、非単結晶半導体層２４０の同じ面に接するように設けられている。接続電極層２４５は、絶縁層２３７に設けられた開口を介して、電極層２７３に電気的に接続されている。
図１０に透過型液晶表示領域を有するタッチパネルの断面を示す。図１０に示すタッチパネルの絶縁層２４１は、凹凸を設けず、平坦な面を有するように形成する。
また図１０に示すタッチパネルでは、図１１の反射電極層２４２及び接続電極層２４３に代えて、透光性を有する導電膜にて、電極層２６２及び接続電極層２６３を形成する。アクティブマトリクス基板側に設けられたバックライトの光が受光素子２０４上の指などに反射し、反射した光が受光素子２０４に入射する。このようにして、フォトセンサによるセンシングを行うことができる。
以上説明したように、透光性を有する導電膜を画素電極とするタッチパネルを得ることができる。
また、液晶層を挟む一対の電極を透光性を有する導電膜で形成し、当該一対の透光性を有する電極を、同一基板上に設けてもよい。これにより、ＩＰＳモード（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）などの横電界モードで液晶分子を駆動するタッチパネルを得ることができる。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
［実施の形態４］
本実施の形態では、実施の形態１及び実施の形態２で述べた表示素子として、ＥＬ素子を用いた例を示す。なお本実施の形態において、実施の形態１及び実施の形態２と同じものは同じ符号で示し、その説明は省略する。
本実施の形態では、画素１０３と、フォトセンサ１０６と、画素１０４の回路図について、図１３を用いて説明する。ＥＬ素子１３５を有する画素１０３は、走査線２０７（「ゲート信号線」ともいう）を介して表示素子駆動回路１０８、信号線２１０（「ソース信号線」ともいう）を介して、表示素子駆動回路１０７に電気的に接続されている。
またＥＬ素子１３６を有する画素１０４は、走査線２２７（「ゲート信号線」ともいう）を介して表示素子駆動回路１０８、信号線２１０（「ソース信号線」ともいう）を介して、表示素子駆動回路１０７に電気的に接続されている。また、ＥＬ素子１３６とＥＬ素子１３５はどちらも発光色は白色であり、共通の電源供給線２３８に接続されている。そして、ＥＬ素子１３６に重なるカラーフィルタの着色層（赤色、青色、或いは緑色）を通過させることによって人の眼に赤色や、青色や、緑色のいずれか一を認識させる。
また、図１４に図１３とは異なる構成を有するフォトセンサの構成を示す。
なお、表示素子１２５が図５と異なる以外は同一であるため、詳細な説明はここでは省略する。
また、図１５は、図１３に示す画素１０４の構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素１０４に２つ用いる例を示す。
画素１０４は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線６４０５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１５と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１５に示す画素１０４の構成は、これに限定されない。例えば、図１５に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
［実施の形態５］
本実施の形態では、同一基板上にＥＬ素子と、ＥＬ素子を駆動するための酸化物半導体を用いたトランジスタと、センサ素子を駆動するための酸化物半導体を用いたトランジスタと、アモルファスシリコンを用いたセンサ素子を作製する手順について図１６を用いて説明する。
まず、第１の基板７００上に第１のバッファ層７０４を形成する。第１のバッファ層７０４は、窒化シリコン、酸化窒化シリコン、及び窒化酸化シリコン等を単層または多層で形成するのが好ましい。第１のバッファ層７０４は不要であれば、特に設けなくともよい。
次いで、第１のバッファ層７０４上に導電膜を形成しフォトリソグラフィ工程、及びエッチング工程を行うことで、ゲート電極層７０６ａ、７０６ｂを形成する。
ゲート電極層７０６ａ、７０６ｂの材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層７０６ａ、７０６ｂ上にゲート絶縁層７０８を形成する。ゲート絶縁層７０８は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、または酸化アルミニウムを単層で又は積層して形成することができる。また、ゲート絶縁層７０８は、スパッタリング法を用いて、酸化ガリウム、絶縁性のＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。絶縁性を有するＩｎ−Ｇａ−Ｚｎ系酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］の酸化物ターゲットを用い、基板温度を室温とし、スパッタリングガスにアルゴン、またはアルゴンと酸素の混合ガスを用いて形成すればよい。
次いで、半導体層を形成しフォトリソグラフィ工程、及びエッチング工程を行うことで、島状の半導体層７１０ａ、７１０ｂを形成する。
半導体層７１０ａ、７１０ｂの材料は、酸化物半導体材料を用いて形成する。酸化物半導体材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを、適宜用いることができる。本実施の形態では、原子数比でＩｎをＧａ及びＺｎよりも多い半導体膜と、該半導体膜上に該半導体膜と組成の異なる酸化物半導体層を形成して積層構造とする。例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を１層目とし、２層目をＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜とする積層構造を用いる。なお、半導体層７１０ａ、７１０ｂとしては、酸化物半導体材料であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いて、オフ電流の低い半導体層とすることで、後に形成される発光素子のオフ時のリーク電流が抑制できるため、好ましい。
次いで、ゲート絶縁層７０８、及び半導体層７１０ａ、７１０ｂ上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄを形成する。
ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を含む金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。
次いで、電極７１２ｃ上に非晶質半導体膜、ここではＰＣＶＤ法により得られるアモルファスシリコン層を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ｉ層７５１を形成する。本実施の形態では、シラン流量１５０ｓｃｃｍ、水素流量５００ｓｃｃｍとし、圧力８０Ｐａ、電力２００Ｗ、電極間距離２０ｍｍ、成膜速度１８．８ｎｍ／ｍｉｎの成膜条件を用い、膜厚７００ｎｍのアモルファスシリコン層を成膜する。
本実施の形態では、ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄを形成した後、ｉ層７５１を形成する順序としたが、特に限定されず、導電膜上にｉ層７５１を形成した後、その導電膜をフォトリソグラフィ工程、及びエッチング工程を行うことで、ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄを形成する順序としてもよい。この順序とすると酸化物半導体層上に接してアモルファスシリコン層を形成し、アモルファスシリコン層を選択的に除去する際に酸化物半導体層の膜厚が薄くなることを防止できる。
半導体層７１０ａ、７１０ｂ、ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄ、ｉ層７５１上に、第１の絶縁層７１４を形成する。第１の絶縁層７１４としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの無機絶縁膜を用いることができる。
次いで、第１の絶縁層７１４上に第２の絶縁層７１６を形成する。
第２の絶縁層７１６としては、トランジスタ起因の表面凹凸を低減するために平坦化機能を有する絶縁膜を選択するのが好適である。例えば、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。
次いで、フォトリソグラフィ工程、及びエッチング工程を行うことで、第１の絶縁層７１４、及び第２の絶縁層７１６にドレイン電極層７１２ｂに達する開口と、ｉ層７５１に達する開口を形成する。開口方法は、ドライエッチング、ウェットエッチングなど適宜選択すれば良い。
次いで、第２の絶縁層７１６、及びドレイン電極層７１２ｂ上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、接続電極７１５、電極７５２を形成する。以上の工程でトランジスタ７５０とトランジスタ７５３を作製することができる。トランジスタ７５０とトランジスタ７５３はｎチャネル型トランジスタである。
トランジスタ７５０に接続する発光素子７３０の作製方法の一例を以下に示す。
次いで、第２の絶縁層７１６上に第３の絶縁層７１７を形成する。第３の絶縁層７１７としては、第２の絶縁層７１６と同じ材料を用いることができ、トランジスタ起因の表面凹凸を低減するために平坦化機能を有する絶縁膜を選択するのが好適である。
次いで、フォトリソグラフィ工程、及びエッチング工程を行うことで、第３の絶縁層７１７に接続電極７１５に達する開口部を形成する。
次いで、第３の絶縁層７１７、及び接続電極７１５上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、第１の電極７１８を形成する。
第１の電極７１８としては、発光層として機能する有機化合物を含む発光層７２０（後に形成される）が発する光を効率よく反射する材料が好ましい。なぜなら光の取り出し効率を向上できるためである。なお、第１の電極７１８を積層構造としてもよい。例えば、有機化合物を含む発光層７２０に接する側に金属酸化物による導電膜、またはチタン等を薄く形成し、他方に反射率の高い金属膜（アルミニウム、アルミニウムを含む合金、または銀など）を用いることができる。このような構成とすることで、有機化合物を含む発光層７２０と反射率の高い金属膜（アルミニウム、アルミニウムを含む合金、または銀など）との間に形成される絶縁膜の生成を抑制することができるので好適である。本実施の形態では、第１の電極７１８として、膜厚５０ｎｍのチタン膜上に膜厚２００ｎｍのアルミニウム膜を積層し、さらにその上に膜厚８ｎｍのチタン膜を積層した三層構造とする。
次いで、第１の電極７１８の上に第１の隔壁７２４を形成する。
第１の隔壁７２４としては、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の隔壁７２４の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次いで、第１の隔壁７２４の上に第２の隔壁７２６を形成する。第２の隔壁７２６としては、のちに形成される有機化合物を含む発光層を分離する必要があるため、その形状が重要になる。第２の隔壁７２６の側面と第１の基板７００の平面とがなす角が９０度以上１３５度以下である断面形状を有する第２の隔壁７２６とする。例えば、本実施の形態に示す第２の隔壁７２６は、逆テーパ形状とする。ここで言う逆テーパ形状とは、底部よりも基板に平行な方向にせり出した側部、または上部を有した形状である。
第２の隔壁７２６に使用できる材料としては、無機絶縁材料、有機絶縁材料を用いて形成することができる。例えば、有機絶縁材料としては、ネガ型やポジ型の感光性を有する樹脂材料、非感光性の樹脂材料などを用いることができる。
次いで、第１の電極７１８、第１の隔壁７２４、及び第２の隔壁７２６上に有機化合物を含む発光層を形成する。有機化合物を含む発光層は、蒸着法（真空蒸着法を含む）等により形成することができる。
有機化合物を含む発光層は、第２の隔壁７２６により分離されて形成される。発光素子７３０の発光層として機能するのは、第１の電極７１８上に形成された有機化合物を含む発光層７２０のみである。
第１の電極７１８上に形成された有機化合物を含む発光層７２０としては、単層の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良いが、有機化合物を含む発光層７２０が発する光は白色であることが好ましく、赤、緑、青のそれぞれの波長領域にピークを有する光が好ましい。
次いで、有機化合物を含む発光層上に第２の電極７２２を形成する。
第２の電極７２２としては、膜厚が２０ｎｍ以下、好ましくは１５ｎｍ以上２０ｎｍ以下の金属膜を用いる。代表的にはＭｇＡｇ膜を用いる。さらにＭｇＡｇ膜上にＩＴＯ（酸化インジウムスズ）や酸化インジウム亜鉛などを積層したものを第２の電極として用いてもよい。
なお、第１の電極７１８、または第２の電極７２２は、いずれか一方は発光素子の陽極として機能し、他方は発光素子の陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
以上の工程により、発光素子の駆動を制御するトランジスタ７５０、センサ素子の駆動を制御するトランジスタ７５３、センサ素子、及び発光素子７３０が同一基板上に形成できる。
また、遮光膜７６４、カラーフィルタとして機能する着色層７６６、及びオーバーコート７６８が形成された第２の基板７６０の作製方法を以下に示す。
第２の基板７６０上に第２のバッファ層７６２を形成する。第２のバッファ層７６２は、先に記載した第１のバッファ層７０４と同様の材料、及び手法により形成することができる。
次いで、第２のバッファ層７６２上に材料膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ブラックマトリクスとして機能する遮光膜７６４を形成する。遮光膜７６４としては、チタン、クロムなどの反射率の低い金属膜、または、黒色顔料や黒色染料が含浸された有機樹脂膜などを用いることができる。
次いで、第２のバッファ層７６２、及び遮光膜７６４の上に、カラーフィルタとして機能する複数種の着色層７６６を形成する。着色層７６６は、特定の波長領域の光を透過する有色層である。例えば、赤色の波長帯域の光を透過する赤色（Ｒ）の着色層、緑色の波長帯域の光を透過する緑色（Ｇ）の着色層、青色の波長帯域の光を透過する青色（Ｂ）の着色層などを用いることができる。各着色層は、公知の材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
なお、ここでは、ＲＧＢの３色を用いた方法について説明したが、これに限定されず、ＲＧＢＹ（黄色）等の４色を用いた構成、または、５色以上の構成としてもよい。
次いで、遮光膜７６４、及び着色層７６６の上にオーバーコート７６８を形成する。
オーバーコート７６８は、アクリル、ポリイミド等の有機樹脂膜により形成することができる。オーバーコート７６８により、着色層７６６に含有された不純物成分等を発光素子側への拡散を防止することができる。また、オーバーコート７６８は、有機樹脂膜と無機絶縁膜との積層構造としてもよい。無機絶縁膜としては、窒化シリコン、酸化シリコンなどを用いることができる。なお、オーバーコート７６８は、設けない構成としてもよい。
以上の工程により、第２のバッファ層７６２、遮光膜７６４、着色層７６６、及びオーバーコート７６８が設けられた第２の基板７６０が形成される。
次に、第１の基板７００と、第２の基板７６０と、をアライメントして第１の接着層７７０を用いて貼り合わせを行う。
第１の接着層７７０は、特に限定はなく、接着可能な屈折率が大きい透光性の接着剤を用いることができる。また、接着剤に光の波長以下の分子サイズの構造を持ち、乾燥剤として機能する物質（ゼオライト等）や、屈折率の大きいフィラー（酸化チタンや、ジルコニウム等）を混合することにより、発光素子７３０の信頼性が向上、または発光素子７３０からの光取り出し効率が向上するため好適である。
また、第１の接着層７７０と第２の電極７２２の間に、透湿性の低い封止膜が形成されていてもよい。透湿性の低い封止膜としては、例えば酸化シリコン、窒化シリコン、酸化アルミニウム等を用いることができる。
以上の工程により、タッチ入力操作のできるアクティブマトリクス型のＥＬ表示装置を作製することができる。
図１６に示す表示装置は、第１の基板７００上に設けられた第１のバッファ層７０４と、第１のバッファ層７０４上に設けられた発光素子の駆動を制御するトランジスタ７５０と、トランジスタ７５０と電気的に接続された発光素子７３０と、発光素子７３０の発光領域を囲む第１の隔壁７２４と、第１の隔壁７２４上に形成された第２の隔壁７２６とを有する。また、図１６に示す表示装置は、第１のバッファ層７０４上に、トランジスタ７５０と同一工程で形成され、且つ、センサ素子の駆動を制御するトランジスタ７５３と、トランジスタ７５３と電気的に接続されたセンサ素子とを有する。
また、図１６に示す表示装置は、第２の基板７６０に遮光膜７６４と、着色層７６６と、が形成され、第２の基板７６０と第１の基板７００が第１の接着層７７０及び第２の接着層により貼り合わされている。第２の接着層は図示しないが、画素部を囲み、且つ第１の接着層の側面に接して閉ループの上面形状となる。
また、トランジスタ７５０は、第１のバッファ層７０４上に形成されたゲート電極層７０６ａと、ゲート電極層７０６ａ上に形成されたゲート絶縁層７０８と、ゲート絶縁層７０８上に形成された半導体層７１０ａと、半導体層７１０ａ上に形成されたソース電極７１２ａ及びドレイン電極層７１２ｂと、を有している。また、トランジスタ７５０は、第１の絶縁層７１４と、第２の絶縁層７１６と、第３の絶縁層７１７により覆われている。トランジスタ７５０は、第１の絶縁層７１４及び第２の絶縁層７１６に形成された開口を介してドレイン電極層７１２ｂと電気的に接続される接続電極７１５が形成され、第３の絶縁層７１７に形成された開口を介して接続電極７１５と、第３の絶縁層７１７上の第１の電極７１８が電気的に接続される。第３の絶縁層７１７上には、第１の電極７１８と、第１の電極７１８上に形成された有機化合物を含む発光層７２０と、有機化合物を含む発光層７２０上に形成された第２の電極７２２と、を有している。
また、トランジスタ７５３は、第１のバッファ層７０４上に形成されたゲート電極層７０６ｂと、ゲート電極層７０６ｂ上に形成されたゲート絶縁層７０８と、ゲート絶縁層７０８上に形成された半導体層７１０ｂと、半導体層７１０ｂ上に形成されたソース電極層またはドレイン電極層として機能する電極７１２ｃ、電極７１２ｄと、を有している。
また、電極７１２ｃ上には、ｉ層７５１が形成され、第１の絶縁層７１４及び第２の絶縁層７１６に形成された開口を介してｉ層７５１と電気的に接続される電極７５２が形成される。電極７５２は、接続電極７１５と同一工程で形成される。従って、電極７５２は、接続電極７１５と同一材料である。
また、図１６に示す表示装置は、発光素子７３０からの光が、着色層７６６を介して第２の基板７６０側から射出される、所謂上方射出型（トップエミッション構造）の表示装置である。従って、第２の基板７６０は透光性を有する基板、例えばガラス基板やプラスチック基板を用いる。
なお、図１６に示したトランジスタ７５３は、トランジスタ７５０と同様の構成である。ただし、トランジスタのサイズ（例えば、Ｌ長、及びＷ長）や、トランジスタの接続等は、各トランジスタで実施者が適宜調整することができる。
本実施の形態は、実施の形態１または実施の形態４と自由に組み合わせることができる。
［実施の形態６］
本実施の形態では、同一基板上にＥＬ素子と、ＥＬ素子を駆動するための酸化物半導体を用いたトランジスタと、センサ素子を駆動するための酸化物半導体を用いたトランジスタと、アモルファスシリコンを用いたセンサ素子を有する半導体装置について図１７を用いて説明する。
図１７は、図１６とセンサ素子の周辺構造が異なるだけであるため、同一の箇所の説明はここでは省略することとする。
実施の形態５では、ｉ層７５１の上下に一対の電極を配置する例を示したが、本実施の形態では、ｉ層の上方に一対の電極を配置する例である。
図１７の断面構造を得る手順の一部を以下に示す。
実施の形態５と同様の手順に従って、ゲート絶縁層７０８、及び半導体層７１０ａ、７１０ｂ上に導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ソース電極層７１２ａ、ドレイン電極層７１２ｂ、電極７１２ｃ、及び電極７１２ｄを形成する。そしてこれらの電極を覆う第１の絶縁層７１４を形成する。この第１の絶縁層７１４上に非晶質半導体膜、ここではＰＣＶＤ法により得られるアモルファスシリコン層を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ｉ層７５１を形成する。そして、ｉ層７５１を覆う第２の絶縁層７１６を形成した後、第２の絶縁層７１６にｉ層７５１に達する開口を複数形成する。そして、導電膜を形成し、フォトリソグラフィ工程、及びエッチング工程を行うことで、ｉ層７５１上に接する電極７５２と、ｉ層７５１上に接する電極７５４とを形成する。電極７５４は、トランジスタ７５３の電極７１２ｃとも電気的に接続する。こうして、ｉ層７５１の上方に電極７５２、７５４を配置するセンサ素子を有する半導体装置が作製できる。
なお、図１６に示す断面構造を得るための工程数と図１７に示す断面構造を得るための工程数は同じであり、マスク数も同一である。ただし、図１７に示す断面構造は、図１６よりも開口の数は増加する。
本実施の形態は、実施の形態１、実施の形態４、または実施の形態５と自由に組み合わせることができる。
１００ 表示パネル
１０１ 画素回路
１０３ 画素
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
１２５ 表示素子
１３５ ＥＬ素子
１３６ ＥＬ素子
１４３ 画素
１４４ 画素
１４５ 表示素子
１５５ 表示素子
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ 受光素子
２０５ トランジスタ
２０６ トランジスタ
２０７ 走査線
２０８ 信号線
２０９ 選択線
２１０ 信号線
２１１ フォトセンサ出力信号線
２１２ 電源線
２１３ 電極層
２１４ 容量配線
２１５ リセット線
２１６ グランド線
２１７ トランジスタ
２１８ トランジスタ
２２１ トランジスタ
２２２ 保持容量
２２３ 液晶素子
２２４ 容量配線
２２７ 走査線
２２８ 酸化物半導体層
２３０ 基板
２３１ 絶縁層
２３２ ゲート絶縁層
２３３ 酸化物半導体層
２３４ 電極層
２３７ 絶縁層
２３８ 電源供給線
２４０ 非単結晶半導体層
２４１ 絶縁層
２４２ 反射電極層
２４３ 接続電極層
２４４ 配向膜
２４５ 接続電極層
２５１ 電極層
２５２ 電極層
２５３ 酸化物半導体層
２５４ 電極層
２５５ 酸化物半導体層
２５６ 酸化物半導体層
２５７ 電極層
２５８ 電極層
２５９ 電極層
２６２ 電極層
２６３ 接続電極層
２７１ 酸化物半導体層
２７２ グランド線
２７３ 電極層
２７４ 受光素子
２７５ リセット線
２７６ 電源線
２７７ トランジスタ
２７８ 信号線
２７９ 選択線
２８５ トランジスタ
２８６ トランジスタ
２８８ トランジスタ
２９５ 酸化物半導体層
２９６ 電極層
３０１ 基板
３０２ 遮光層
３０３ カラーフィルタ
３０４ 導電膜
３０５ 液晶層
３０６ 配向膜
７００ 第１の基板
７０４ 第１のバッファ層
７０６ａ ゲート電極層
７０６ｂ ゲート電極層
７０８ ゲート絶縁層
７１０ａ 半導体層
７１０ｂ 半導体層
７１２ａ ソース電極層
７１２ｂ ドレイン電極層
７１２ｃ 電極
７１２ｄ 電極
７１４ 絶縁層
７１５ 接続電極
７１６ 絶縁層
７１７ 絶縁層
７１８ 第１の電極
７２０ 有機化合物を含む発光層
７２２ 第２の電極
７２４ 第１の隔壁
７２６ 第２の隔壁
７３０ 発光素子
７５０ トランジスタ
７５１ ｉ層
７５２ 電極
７５３ トランジスタ
７５４ 電極
７６０ 第２の基板
７６２ 第２のバッファ層
７６４ 遮光膜
７６６ 着色層
７６８ オーバーコート
７７０ 接着層
１０３０ 電気機器
１０３１ ボタン
１０３２ 表示部
１０３３ 領域
１０３４ スイッチ
１０３５ 電源スイッチ
１０３６ キーボード表示スイッチ
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極

Claims (6)

  1. 複数の画素と、
    前記複数の画素の少なくとも一つに隣り合うフォトセンサと、を有するタッチパネルであり、
    前記フォトセンサは、受光素子と、第１のトランジスタ乃至第４のトランジスタと、を有し、
    前記受光素子は、非単結晶半導体層と、前記非単結晶半導体層を挟持する一対の電極と、を有し、
    前記第１のトランジスタ乃至前記第４のトランジスタは、それぞれ、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜を有し、
    前記第１の酸化物半導体膜におけるインジウムとガリウムの含有率は、Ｉｎ＞Ｇａであり、
    前記第２の酸化物半導体膜におけるインジウムとガリウムの含有率は、Ｉｎ≦Ｇａであり、
    前記一対の電極の一方は、電源線と電気的に接続され、
    前記第１のトランジスタのゲートは、信号線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記一対の電極の他方と電気的に接続され、
    前記第２のトランジスタのゲートは、リセット線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、グランド線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
    前記第４のトランジスタのゲートは、選択線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、フォトセンサ出力信号線と電気的に接続されていることを特徴とするタッチパネル。
  2. 複数の画素と、
    前記複数の画素の少なくとも一つに隣り合うフォトセンサと、を有するタッチパネルであり、
    前記フォトセンサは、受光素子と、第１のトランジスタ乃至第４のトランジスタと、を有し、
    前記受光素子は、非単結晶半導体層と、前記非単結晶半導体層を挟持する一対の電極と、を有し、
    前記第１のトランジスタ乃至前記第４のトランジスタは、それぞれ、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜を有し、
    前記第１の酸化物半導体膜におけるインジウムとガリウムの含有率は、Ｉｎ＞Ｇａであり、
    前記第２の酸化物半導体膜におけるインジウムとガリウムの含有率は、Ｉｎ≦Ｇａであり、
    前記一対の電極の一方は、グランド線と電気的に接続され、
    前記第１のトランジスタのゲートは、信号線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記一対の電極の他方と電気的に接続され、
    前記第２のトランジスタのゲートは、リセット線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
    前記第４のトランジスタのゲートは、選択線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、フォトセンサ出力信号線と電気的に接続されていることを特徴とするタッチパネル。
  3. 請求項１又は請求項２において、
    前記複数の画素は、それぞれ、第５のトランジスタと、液晶素子と、保持容量と、を有することを特徴とするタッチパネル。
  4. 請求項３において、
    前記液晶素子は、一対の端子と、前記一対の端子の間の液晶層と、を有し、
    前記一対の端子の一方は、反射性を有する導電膜であり、
    前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記一対の端子の他方は、透光性を有する導電膜であることを特徴とするタッチパネル。
  5. 請求項３において、
    前記液晶素子は、一対の端子と、前記一対の端子の間の液晶層と、を有し、
    前記一対の端子の一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記一対の端子は、いずれも、透光性を有する導電膜であることを特徴とするタッチパネル。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記非単結晶半導体層は、アモルファスシリコン層を有することを特徴とするタッチパネル。
JP2013100897A 2012-05-16 2013-05-13 タッチパネル Expired - Fee Related JP6154660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013100897A JP6154660B2 (ja) 2012-05-16 2013-05-13 タッチパネル

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012112752 2012-05-16
JP2012112752 2012-05-16
JP2012112861 2012-05-16
JP2012112861 2012-05-16
JP2013100897A JP6154660B2 (ja) 2012-05-16 2013-05-13 タッチパネル

Publications (3)

Publication Number Publication Date
JP2013257863A JP2013257863A (ja) 2013-12-26
JP2013257863A5 JP2013257863A5 (ja) 2016-03-31
JP6154660B2 true JP6154660B2 (ja) 2017-06-28

Family

ID=49581053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013100897A Expired - Fee Related JP6154660B2 (ja) 2012-05-16 2013-05-13 タッチパネル

Country Status (4)

Country Link
US (2) US8994891B2 (ja)
JP (1) JP6154660B2 (ja)
KR (1) KR102148793B1 (ja)
TW (1) TWI670553B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102104628B1 (ko) * 2013-08-12 2020-04-27 삼성디스플레이 주식회사 터치 스크린 표시 장치
JP6427337B2 (ja) * 2014-05-16 2018-11-21 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP6362412B2 (ja) * 2014-05-21 2018-07-25 株式会社半導体エネルギー研究所 入出力装置
TWI726843B (zh) * 2014-05-30 2021-05-11 日商半導體能源研究所股份有限公司 觸控面板
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
WO2015189735A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI755773B (zh) * 2014-06-30 2022-02-21 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
KR102062840B1 (ko) * 2014-10-31 2020-02-11 삼성전자주식회사 양안 시차를 이용한 물체 위치 검출 장치 및 그 장치의 동작 방법
US20160253024A1 (en) * 2015-02-27 2016-09-01 Panasonic Liquid Crystal Display Co., Ltd. Display panel with touch detection function
US9910530B2 (en) 2015-02-27 2018-03-06 Panasonic Liquid Crystal Display Co., Ltd. Display panel with touch detection function
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10585506B2 (en) * 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
KR102549444B1 (ko) * 2016-06-16 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106055162B (zh) * 2016-06-30 2019-05-03 京东方科技集团股份有限公司 显示组件和显示装置
KR102636734B1 (ko) 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
GB201700530D0 (en) 2017-01-12 2017-03-01 Purelifi Ltd Display apparatus
CN107300812B (zh) * 2017-05-12 2021-08-06 惠科股份有限公司 一种显示面板、显示面板的制程方法和显示装置
KR102572431B1 (ko) * 2018-08-22 2023-08-29 엘지디스플레이 주식회사 표시장치
CN110214378A (zh) * 2019-04-25 2019-09-06 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110782807B (zh) * 2019-10-30 2020-08-28 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07326791A (ja) * 1994-06-01 1995-12-12 Casio Comput Co Ltd 入出力装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4338845B2 (ja) 1998-10-02 2009-10-07 株式会社半導体エネルギー研究所 タッチパネル及びタッチパネルを備えた表示装置及び表示装置を備えた電子機器
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
JP4651785B2 (ja) 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2002189533A (ja) 2000-08-23 2002-07-05 Semiconductor Energy Lab Co Ltd 携帯型の電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006074419A (ja) 2004-09-02 2006-03-16 Casio Comput Co Ltd 画像読取装置及びその駆動制御方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006128644A (ja) 2004-09-30 2006-05-18 Canon Inc 撮像装置、放射線撮像装置、及び放射線撮像システム
US7557355B2 (en) 2004-09-30 2009-07-07 Canon Kabushiki Kaisha Image pickup apparatus and radiation image pickup apparatus
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4609168B2 (ja) 2005-02-28 2011-01-12 セイコーエプソン株式会社 電気泳動表示装置の駆動方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TW200705010A (en) * 2005-07-25 2007-02-01 Chi Lin Technology Co Ltd Apparatus for combining digital pixels of flat panel display and micro sensor arrays
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
US7923801B2 (en) * 2007-04-18 2011-04-12 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009033002A (ja) 2007-07-30 2009-02-12 Hitachi Displays Ltd 画像表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5222240B2 (ja) * 2009-07-09 2013-06-26 株式会社ジャパンディスプレイイースト 光センサ回路、および光センサアレイ
KR101889382B1 (ko) * 2010-01-20 2018-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 전자 시스템
KR101791253B1 (ko) 2010-03-08 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기 및 전자 시스템
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20130128327A (ko) 2013-11-26
US20150200213A1 (en) 2015-07-16
KR102148793B1 (ko) 2020-08-27
TWI670553B (zh) 2019-09-01
TW201411257A (zh) 2014-03-16
US9608006B2 (en) 2017-03-28
JP2013257863A (ja) 2013-12-26
US8994891B2 (en) 2015-03-31
US20130308073A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP6154660B2 (ja) タッチパネル
TWI453805B (zh) 顯示器及其製作方法
KR101022651B1 (ko) 광센서, 광센서를 포함하는 광센서 장치, 및 이를 포함하는디스플레이 장치
US9257495B2 (en) Organic light emitting diode display and method for manufacturing the same
CN105304673B (zh) 包括传感器的有机发光二极管显示器
US8451241B2 (en) Liquid crystal display device
WO2021184907A1 (zh) 显示基板及其制备方法、显示装置
US9471182B2 (en) Semiconductor device having sensor circuits with amplifier circuits and light-receiving elements
JP2009128520A (ja) 表示装置およびその製造方法
CN112074894A (zh) 显示装置、显示模块及电子设备
CN111279408B (zh) 显示装置、显示装置的驱动方法以及电子设备
CN111627963B (zh) 一种像素单元及显示面板
KR20150131428A (ko) 유기전계발광소자 및 이를 제조하는 방법
US11822198B2 (en) Display device and electronic device
KR20220072109A (ko) 표시 장치
JP6815189B2 (ja) 情報端末
US20230317701A1 (en) Light emitting display device
KR20220033637A (ko) 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees