JP6145251B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6145251B2
JP6145251B2 JP2012135594A JP2012135594A JP6145251B2 JP 6145251 B2 JP6145251 B2 JP 6145251B2 JP 2012135594 A JP2012135594 A JP 2012135594A JP 2012135594 A JP2012135594 A JP 2012135594A JP 6145251 B2 JP6145251 B2 JP 6145251B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
region
semiconductor layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012135594A
Other languages
English (en)
Other versions
JP2013021317A5 (ja
JP2013021317A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012135594A priority Critical patent/JP6145251B2/ja
Publication of JP2013021317A publication Critical patent/JP2013021317A/ja
Publication of JP2013021317A5 publication Critical patent/JP2013021317A5/ja
Application granted granted Critical
Publication of JP6145251B2 publication Critical patent/JP6145251B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、チャネル形成領域に酸化物半導体を用いてトランジスタなどを作製する技術が注目されている。例えば、酸化物半導体として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｎ型のトランジスタを用いる場合、該トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧（Ｖｔｈ）でチャネルが形成されることが望ましい。トランジスタのしきい値電圧の値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特性のうち、しきい値電圧が重要である。電界効果移動度が高くとも、しきい値電圧の値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いるトランジスタとしては不向きである。
また、トランジスタの動作の高速化、低消費電力化、高集積化、及び低価格化などを達成するためには、トランジスタの微細化は必須である。トランジスタを微細化する場合には、短チャネル効果の問題が生じる。短チャネル効果とは、トランジスタの微細化（チャネル長の縮小）に伴って顕在化する電気特性の劣化である。短チャネル効果は、ドレインの電界の効果がソースにまで及ぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、ドーピングによるしきい値電圧の制御を適用することが難しいため、短チャネル効果が現れやすい傾向にある。
また、ソース電極層、及びドレイン電極層と、チャネル形成領域に用いる酸化物半導体層と、が直接接するトランジスタ構造とすると、コンタクト抵抗が高くなり、オン電流が抑制されてしまう恐れがある。コンタクト抵抗が高くなる原因は、ソース電極層およびドレイン電極層と、酸化物半導体層との接触面でショットキー接合が形成されることが要因の一つと考えられる。
上記問題に鑑み、開示する発明の一態様は、微細化に伴う短チャネル効果を抑制しつつ、トランジスタの電気特性のしきい値電圧（Ｖｔｈ）をプラスにすることができ、所謂ノーマリーオフを達成した半導体装置、及びその作製方法を提供することを目的の一とする。また、開示する発明の一態様は、ソース領域、及びドレイン領域と、チャネル形成領域との間のコンタクト抵抗を低くして良好なオーミックコンタクトがとれる半導体装置、及びその作製方法を提供することを目的の一とする。
上記課題を解決するために、本発明の一態様は、半導体装置として、酸化物半導体層を有するトランジスタにおいて、少なくともチャネル形成領域となる、酸化物半導体層の一部をエッチングによって部分的に薄くし、そのエッチングによってチャネル形成領域の膜厚を調節する。また、酸化物半導体層の厚い領域に、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを導入し、ソース領域、及びドレイン領域を酸化物半導体層中に形成することにより、ソース領域、及びドレイン領域と接続するチャネル形成領域とのコンタクト抵抗を低くする。より詳細には以下の通りである。
本発明の一態様は、酸化物絶縁表面上に酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層と、酸化物半導体層の一部にソース領域、及びドレイン領域と、を有し、酸化物半導体層は、ゲート電極層と重なる領域の膜厚がソース領域、及びドレイン領域が形成される領域の膜厚よりも薄いことを特徴とする半導体装置である。
上記構成において、酸化物半導体層の薄い領域は、ゲート電極層と重なるチャネル形成領域を含むことが好ましい。
チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、短チャネル効果を抑制しつつ、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、本発明の他の一態様は、酸化物絶縁表面上に酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層と、酸化物半導体層の一部にソース領域、及びドレイン領域と、を有し、酸化物半導体層は、ゲート電極層と重なる領域の膜厚がソース領域、及びドレイン領域が形成される領域の膜厚よりも薄く、酸化物半導体層の薄い領域は、ゲート電極層と重なるチャネル形成領域と、チャネル形成領域と接し、且つチャネル形成領域よりも抵抗が低い低抵抗領域と、を含み、低抵抗領域は、リンまたはホウ素を含むことを特徴とする半導体装置である。
チャネル形成領域と接した低抵抗領域を設けることにより、チャネル形成領域と、ソース領域及びドレイン領域とのコンタクト抵抗を低くすることができる。したがって、トランジスタの電気特性の一つであるオン特性（例えば、オン電流、及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
また、本発明の他の一態様は、酸化物絶縁表面上に酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層と、酸化物半導体層の一部にソース領域、及びドレイン領域と、を有し、酸化物半導体層は、ゲート電極層と重なる領域の膜厚がソース領域、及びドレイン領域が形成される領域の膜厚よりも薄く、酸化物半導体層の薄い領域は、ゲート電極層と重なるチャネル形成領域を含み、酸化物半導体層の薄い領域の端部は、ゲート電極層の端部と等しいことを特徴とする半導体装置である。
なお、本明細書等において、酸化物半導体層の端部とは、トランジスタのチャネル長方向での位置である。また、酸化物半導体層の薄い領域の端部が、ゲート電極層の端部と等しいとは、換言すると、チャネル形成領域において、ゲート電極層とソース領域、及びドレイン領域との、端部が等しい構成である。このような構成とすることで、チャネル形成領域に効率的に電界を与えることができ、好適である。
上記各構成において、さらにソース領域、及びドレイン領域と接する金属層を有することが好ましい。また、当該金属層の端部は、酸化物半導体層の厚い領域の端部と等しい、または、酸化物半導体層の厚い領域の端部よりも内側に形成されてもよい。
ソース領域、及びドレイン領域と接する金属層を設けることにより、ソース領域、及びドレイン領域の抵抗をさらに低くすることができる。また、金属層の端部を、酸化物半導体層の厚い領域の端部よりも内側に形成した場合においては、金属層と、ゲート電極層との間の寄生容量を減らすことができる。
また、本発明の他の一態様は、酸化物絶縁表面上に酸化物半導体層を形成し、酸化物半導体層上にマスクを形成し、マスクを用いて、選択的に酸化物半導体層をエッチングして一部が薄い領域を形成し、酸化物半導体層を覆ってゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の薄い領域と重なるゲート電極層を形成することを特徴とする半導体装置の作製方法である。
このように、ゲート電極層を最後に形成するプロセス、所謂ゲートラストプロセスとすることにより、例えば、酸化物半導体層を高温で熱処理等を行う場合、当該熱処理によるゲート電極層へのダメージを軽減することができる。したがって、ゲート電極層に用いることのできる材料への選択性が広がる。例えば、ゲート電極層として、アルミニウム等の低融点金属も使用することができる。
また、本発明の他の一態様は、酸化物絶縁表面上に酸化物半導体層を形成し、酸化物半導体層上にマスクを形成し、マスクを用いて、選択的に酸化物半導体層をエッチングして一部が薄い領域を形成し、酸化物半導体層を覆ってゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の薄い領域と重なるゲート電極層を形成し、ゲート電極層をマスクとして、自己整合的にリンまたはホウ素をゲート絶縁層を通過して酸化物半導体層に導入し、酸化物半導体層の一部に、ソース領域、及びドレイン領域を形成することを特徴とする半導体装置の作製方法である。
このようにゲート電極層をマスクとして、リンまたはホウ素を酸化物半導体層に導入することで、酸化物半導体層の一部にチャネル形成領域よりも抵抗の低い、ソース領域、及びドレイン領域を形成することができる。特に、酸化物半導体層の構成元素として、ガリウムを含む場合においては、ホウ素を用いることが好ましい。ホウ素は、酸化物半導体層を構成するガリウムと同族（１３族元素）のため、酸化物半導体層中で安定に存在することができる。
また、本発明の他の一態様は、酸化物絶縁表面上に酸化物半導体層と金属層の積層を形成し、金属層上にマスクを形成し、マスクを用いて、金属層の一部を除去した後、金属層をマスクとして、選択的に酸化物半導体層をエッチングして一部が薄い領域を形成し、金属層、及び酸化物半導体層を覆ってゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の薄い領域と重なるゲート電極層を形成し、ゲート電極層をマスクとして、自己整合的にリンまたはホウ素をゲート絶縁層、及び金属層を通過して酸化物半導体層に導入し、酸化物半導体層の一部に、ソース領域、及びドレイン領域を形成することを特徴とする半導体装置の作製方法である。
ソース領域、及びドレイン領域と接する金属層を設けることにより、ソース領域、及びドレイン領域の抵抗をさらに低くすることができる。また、リン、またはホウ素をゲート絶縁層、及び金属層を通過して酸化物半導体層に導入した後に、加熱処理などを行うことで、酸化物半導体層中に金属層が反応及び／または拡散し、ソース領域、及びドレイン領域を、さらに低抵抗とすることができる。
また、上記各構成において、ゲート絶縁層を形成した後、ゲート絶縁層を通過して酸化物半導体層に酸素を導入することが好ましい。
ゲート絶縁層を形成した後、ゲート絶縁層を通過して酸化物半導体層に酸素を導入することにより、酸化物半導体層に酸素を供給することができる。なお、ゲート絶縁層を薄くすると、ゲート絶縁層に含まれる酸素の含有量が少ないため、ゲート絶縁層から酸化物半導体層への酸素の供給、及び拡散が不十分となる。したがって、ゲート絶縁層を形成した後に、酸素を酸化物半導体層に導入するのが好適である。
微細化に伴う短チャネル効果を抑制しつつ、トランジスタの電気特性のしきい値電圧（Ｖｔｈ）をプラスにすることができ、所謂ノーマリーオフを達成した半導体装置、及びその作製方法を提供することができる。
また、ソース領域、及びドレイン領域と、チャネル形成領域との間のコンタクト抵抗を低くして良好なオーミックコンタクトがとれる半導体装置、及びその作製方法を提供することができる。
半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１（Ａ）乃至図１（Ｃ）を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタの断面図を示す。
図１（Ａ）にトランジスタ１４０、図１（Ｂ）にトランジスタ１５０、及び図１（Ｃ）にトランジスタ１６０の断面図をそれぞれ示している。なお、トランジスタ１４０、トランジスタ１５０、及びトランジスタ１６０は、半導体層（本明細書においては、酸化物半導体層）に対してのゲート電極層の位置と、半導体層に対してのソース領域、及びドレイン領域の位置と、該ソース領域、及びドレイン領域と接する配線層の関係から、トップゲートトップコンタクト型（所謂ＴＧＴＣ型）のトランジスタの構成である。以下に、各トランジスタの構成について、説明を行う。
図１（Ａ）に示すトランジスタ１４０は、基板１０２と、基板１０２上に形成された酸化物絶縁層１０４と、酸化物絶縁層１０４上に形成され、チャネル形成領域１１８、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６と、ソース領域１１４ａに接して設けられた金属層１０８ａ、及びドレイン領域１１４ｂに接して設けられた金属層１０８ｂと、酸化物絶縁層１０４、酸化物半導体層１０６、金属層１０８ａ、及び金属層１０８ｂ上に形成されたゲート絶縁層１１０と、ゲート絶縁層１１０上に形成されたゲート電極層１１２と、を有している。
なお、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域の膜厚が、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の膜厚よりも薄い。（以下、便宜的に酸化物半導体層１０６の薄い領域と、酸化物半導体層１０６の厚い領域と、する。）また、酸化物半導体層１０６は、一対の低抵抗領域１１６と、一対の低抵抗領域１１６に挟まれたチャネル形成領域１１８と、一対の低抵抗領域１１６と接して設けられたソース領域１１４ａと、ドレイン領域１１４ｂと、を有する。一対の低抵抗領域１１６は、酸化物半導体層１０６の薄い領域に形成され、ソース領域１１４ａ、及びドレイン領域１１４ｂは、金属層１０８ａ、及び金属層１０８ｂと、各々接して酸化物半導体層１０６の厚い領域に形成される。
また、酸化物半導体層１０６の薄い領域は、エッチング処理により形成することができる。例えば１５〜３０ｎｍの酸化物半導体層を形成後、エッチング処理により５ｎｍ程度とすれば良い。このような厚さの酸化物半導体層１０６をチャネル形成領域１１８に用いることで、微細化に伴うトランジスタの短チャネル効果が低減されるため、好ましい。また、酸化物半導体層１０６の薄い領域を、エッチング処理により形成し、薄い領域には、チャネル形成領域１１８を形成し、厚い領域には、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。このような構成とすることで、酸化物半導体層１０６の薄膜化に伴う、チャネル形成領域１１８と、ソース領域１１４ａ、及びドレイン領域１１４ｂとのコンタクト抵抗を低くすることができる。
また、酸化物半導体層１０６が有する一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、チャネル形成領域１１８よりも低抵抗な領域であり、リン（Ｐ）、またはホウ素（Ｂ）を含む領域である。例えば、ゲート電極層１１２形成後、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを酸化物半導体層１０６中に導入する不純物導入処理を行うことで、自己整合的に形成することができる。なお、ドーパントとは、酸化物半導体層の抵抗を低くする不純物である。
また、一対の低抵抗領域１１６をチャネル形成領域１１８とソース領域１１４ａ、及びドレイン領域１１４ｂの間に設けることで、短チャネル効果によるしきい値電圧のマイナスシフトを軽減することができる。
また、ソース領域１１４ａ、及びドレイン領域１１４ｂは、酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂと、が接した状態で加熱処理などを行うことにより、酸化物半導体層１０６中へ当該金属層１０８ａ、及び金属層１０８ｂを反応、及び／または拡散させることにより、形成することができる。上記、不純物導入処理と合わせて、金属層１０８ａ、及び金属層１０８ｂを設けることにより、ソース領域１１４ａ、及びドレイン領域１１４ｂをさらに低抵抗化させることができる。
また、トランジスタ１４０は、ゲート絶縁層１１０、及びゲート電極層１１２上に形成された保護層１２０と、保護層１２０、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂに設けられた開口部を介して、ソース領域１１４ａと接する配線層１２２ａ、及びドレイン領域１１４ｂと接する配線層１２２ｂと、を形成してもよい。トランジスタ１４０上に保護層１２０、配線層１２２ａ、及び配線層１２２ｂを形成することにより、トランジスタ１４０の集積化を行うことができるので好適である。また、保護層１２０を設けることにより、トランジスタ１４０の凹凸の低減、またはトランジスタ１４０に侵入する不純物（例えば、水など）を抑制できるため、好ましい。
次に、図１（Ａ）に示すトランジスタ１４０と異なる形態について、図１（Ｂ）を用いて説明する。
図１（Ｂ）に示すトランジスタ１５０は、基板１０２と、基板１０２上に形成された酸化物絶縁層１０４と、酸化物絶縁層１０４上に形成され、チャネル形成領域１１８、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６と、ソース領域１１４ａに接して設けられた金属層１０８ａ、及びドレイン領域１１４ｂに接して設けられた金属層１０８ｂと、酸化物絶縁層１０４、酸化物半導体層１０６、金属層１０８ａ、及び金属層１０８ｂ上に形成されたゲート絶縁層１１０と、ゲート絶縁層１１０上に形成されたゲート電極層１１２と、を有している。
なお、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域の膜厚が、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の膜厚よりも薄い。また、酸化物半導体層１０６の薄い領域の端部は、ゲート電極層１１２の端部と等しい。
また、酸化物半導体層１０６が有する、ソース領域１１４ａ、及びドレイン領域１１４ｂは、チャネル形成領域１１８よりも低抵抗な領域であり、例えば、リン（Ｐ）、またはホウ素（Ｂ）を含む領域である。例えば、ゲート電極層１１２形成後、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを酸化物半導体層１０６中に導入する不純物導入処理を行うことで、自己整合的に形成することができる。
また、酸化物半導体層１０６の薄い領域は、エッチング処理により形成することができる。例えば１５〜３０ｎｍの酸化物半導体層を形成後、エッチング処理により５ｎｍ程度とすれば良い。このような厚さの酸化物半導体層１０６をチャネル形成領域１１８に用いることで、微細化に伴うトランジスタの短チャネル効果が低減されるため、好ましい。また、酸化物半導体層１０６の薄い領域を、エッチング処理により形成し、薄い領域には、チャネル形成領域１１８を形成し、厚い領域には、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。このような構成とすることで、酸化物半導体層１０６の薄膜化に伴う、チャネル形成領域１１８と、ソース領域１１４ａ、及びドレイン領域１１４ｂとのコンタクト抵抗を低くすることができる。
また、ソース領域１１４ａ、及びドレイン領域１１４ｂは、酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂと、が接した状態で加熱処理などを行うことにより、酸化物半導体層１０６中へ当該金属層１０８ａ、及び金属層１０８ｂを反応、及び／または拡散させることにより、形成することができる。上記、不純物導入処理と合わせて、金属層１０８ａ、及び金属層１０８ｂを設けることにより、ソース領域１１４ａ、及びドレイン領域１１４ｂをさらに低抵抗化させることができる。
また、トランジスタ１５０は、ゲート絶縁層１１０、及びゲート電極層１１２上に形成された保護層１２０と、保護層１２０、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂに設けられた開口部を介して、ソース領域１１４ａと接する配線層１２２ａ、及びドレイン領域１１４ｂと接する配線層１２２ｂと、を形成してもよい。トランジスタ１５０上に保護層１２０、配線層１２２ａ、及び配線層１２２ｂを形成することにより、トランジスタ１５０の集積化を行うことができるので好適である。また、保護層１２０を設けることにより、トランジスタ１５０の凹凸の低減、またはトランジスタ１５０に侵入する不純物（例えば、水など）を抑制できるため、好ましい。
なお、図１（Ｂ）に示すトランジスタ１５０と、図１（Ａ）に示すトランジスタ１４０の異なる構成としては、酸化物半導体層１０６の薄い領域の形状、及び一対の低抵抗領域１１６の有無である。すなわち、図１（Ａ）に示すトランジスタ１４０においては、酸化物半導体層１０６の薄い領域には、チャネル形成領域１１８と、一対の低抵抗領域１１６と、を有しているが、図１（Ｂ）に示すトランジスタ１５０においては、酸化物半導体層１０６の薄い領域には、チャネル形成領域１１８のみである。また、酸化物半導体層１０６の薄い領域の端部が、ゲート電極層１１２の端部と等しい。換言すると、チャネル形成領域１１８において、ゲート電極層１１２とソース領域１１４ａ、及びドレイン領域１１４ｂとの、端部が等しい構成である。このような構成とすることで、チャネル形成領域１１８に効率的に電界を与えることができる。
次に、図１（Ａ）に示すトランジスタ１４０、及び図１（Ｂ）に示すトランジスタ１５０と異なる形態について、図１（Ｃ）を用いて説明する。
図１（Ｃ）に示すトランジスタ１６０は、基板１０２と、基板１０２上に形成された酸化物絶縁層１０４と、酸化物絶縁層１０４上に形成され、チャネル形成領域１１８、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６と、ソース領域１１４ａに接して設けられた金属層１０８ａ、及びドレイン領域１１４ｂに接して設けられた金属層１０８ｂと、酸化物絶縁層１０４、酸化物半導体層１０６、金属層１０８ａ、及び金属層１０８ｂ上に形成されたゲート絶縁層１１０と、ゲート絶縁層１１０上に形成されたゲート電極層１１２と、を有している。
なお、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域の膜厚が、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の膜厚よりも薄い。また、酸化物半導体層１０６の薄い領域の端部は、ゲート電極層１１２の端部と等しい。また、金属層１０８ａ、及び金属層１０８ｂは、酸化物半導体層１０６の厚い領域に形成されている。また、金属層１０８ａの端部、及び金属層１０８ｂの端部は、酸化物半導体層１０６の厚い領域の端部よりも内側に形成されている。
また、酸化物半導体層１０６が有する、ソース領域１１４ａ、及びドレイン領域１１４ｂは、チャネル形成領域１１８よりも低抵抗な領域であり、例えば、リン（Ｐ）、またはホウ素（Ｂ）を含む領域である。例えば、ゲート電極層１１２形成後、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを酸化物半導体層１０６中に導入する不純物導入処理を行うことで、自己整合的に形成することができる。
また、酸化物半導体層１０６の薄い領域は、エッチング処理により形成することができる。例えば１５〜３０ｎｍの酸化物半導体層を形成後、エッチング処理により５ｎｍ程度とすれば良い。このような厚さの酸化物半導体層１０６をチャネル形成領域１１８に用いることで、微細化に伴うトランジスタの短チャネル効果が低減されるため、好ましい。また、酸化物半導体層１０６の薄い領域を、エッチング処理により形成し、薄い領域には、チャネル形成領域１１８を形成し、厚い領域には、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。このような構成とすることで、酸化物半導体層１０６の薄膜化に伴う、チャネル形成領域１１８と、ソース領域１１４ａ、及びドレイン領域１１４ｂとのコンタクト抵抗を低くすることができる。
また、ソース領域１１４ａ、及びドレイン領域１１４ｂは、酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂと、が接した状態で加熱処理などを行うことにより、酸化物半導体層１０６中へ当該金属層１０８ａ、及び金属層１０８ｂを反応、及び／または拡散させることにより、形成することができる。上記、不純物導入処理と合わせて、金属層１０８ａ、及び金属層１０８ｂを設けることにより、ソース領域１１４ａ、及びドレイン領域１１４ｂをさらに低抵抗化させることができる。
また、トランジスタ１６０は、ゲート絶縁層１１０、及びゲート電極層１１２上に形成された保護層１２０と、保護層１２０、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂに設けられた開口部を介して、ソース領域１１４ａと接する配線層１２２ａ、及びドレイン領域１１４ｂと接する配線層１２２ｂと、を形成してもよい。トランジスタ１６０上に保護層１２０、配線層１２２ａ、及び配線層１２２ｂを形成することにより、トランジスタ１６０の集積化を行うことができるので好適である。また、保護層１２０を設けることにより、トランジスタ１６０の凹凸の低減、またはトランジスタ１６０に侵入する不純物（例えば、水など）を抑制できるため、好ましい。
なお、図１（Ｃ）に示すトランジスタ１６０と、図１（Ｂ）に示すトランジスタ１５０の異なる構成としては、酸化物半導体層１０６に対する金属層１０８ａと、金属層１０８ｂの形状である。トランジスタ１６０においては、金属層１０８ａの端部、及び金属層１０８ｂの端部は、酸化物半導体層１０６の厚い領域の端部よりも内側に形成されている。このような構成とすることで、ゲート絶縁層１１０の被覆性を改善することができるので、効果的である。また、ゲート電極層１１２の形成位置にズレが生じた場合においても、ゲート電極層１１２と、金属層１０８ａ、及び金属層１０８ｂと重なる可能性が低減されるので、好適である。また、金属層１０８ａ、及び金属層１０８ｂと、ゲート電極層１１２との間の寄生容量を減らすことができる。
以上のように、図１（Ａ）乃至図１（Ｃ）に示す半導体装置は、半導体層に酸化物半導体層を用い、少なくともチャネル形成領域となる、酸化物半導体層の一部をエッチングによって部分的に薄くし、そのエッチングによってチャネル形成領域の膜厚が調整された酸化物半導体層を用いている構成が共通している。チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、短チャネル効果を抑制しつつ、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、図１（Ａ）乃至図１（Ｃ）に示す半導体装置は、酸化物半導体層の厚い領域に、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを導入し、ソース領域、及びドレイン領域を酸化物半導体層中に形成することにより、ソース領域、及びドレイン領域と接続するチャネル形成領域とのコンタクト抵抗を低くすることができる。したがって、オン電流の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、実施の形態１の図１（Ａ）に示したトランジスタ１４０の作製方法について、図２、及び図３を用いて、詳細に説明を行う。なお、図１で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板１０２上に酸化物絶縁層１０４を形成し、酸化物絶縁層１０４上に酸化物半導体膜、及び金属膜を形成する。次に金属膜上の所望の領域にレジストマスク１２４を形成する（図２（Ａ）参照）。
基板１０２としては、使用することができる材料に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
酸化物絶縁層１０４としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化酸化シリコン、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。本実施の形態では酸化物絶縁層１０４としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
なお、酸化物絶縁層１０４は、酸化物半導体膜と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁層１０４として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁層１０４を用いることで、酸化物半導体膜に酸素を供給することができ、酸化物半導体膜へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
酸化物半導体膜の形成工程において、酸化物半導体膜に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁層１０４が形成された基板１０２を予備加熱し、基板１０２及び酸化物絶縁層１０４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物半導体膜としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体膜として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体膜として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体膜は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体膜以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
よって、酸化物絶縁層１０４において酸化物半導体膜が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物絶縁層１０４の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物絶縁層１０４表面の凹凸状態に合わせて適宜設定すればよい。
酸化物半導体膜として、結晶性を有する酸化物半導体膜（結晶性酸化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体膜として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を得る方法としては、３つ挙げられる。１つ目は、成膜温度を２００℃以上５００℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。２つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。３つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
酸化物半導体膜の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは１５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。
なお、酸化物半導体膜は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物絶縁層１０４上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、酸化物絶縁層１０４と酸化物半導体膜とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁層１０４と酸化物半導体膜とを大気に曝露せずに連続して形成すると、酸化物絶縁層１０４表面に水素や水分などの不純物が吸着することを防止することができる。
また、酸化物半導体膜に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜の形成後、島状の酸化物半導体層１０５形成後、金属層１０８ａ、及び金属層１０８ｂの形成後であれば、トランジスタ１４０の作製工程において、どのタイミングで行ってもよい。
脱水化又は脱水素化のための加熱処理を、島状の酸化物半導体層１０５に加工される前に行うと、酸化物絶縁層１０４に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜を高純度化及び電気的にＩ型（真性）化することができる。
金属膜としては、例えば、Ｔａ、Ｗ、Ａｌ、Ｍｏから選ばれた元素を含む金属膜、または、これらの元素を含む金属窒化膜（窒化タンタル、窒化タングステン、窒化アルミニウム、窒化モリブデン）、または、これらの元素を含む金属酸化膜（酸化タンタル、酸化タングステン、酸化アルミニウム、酸化モリブデン）等を用いることができる。また、これらの金属膜、金属窒化膜、及び金属酸化膜を組み合わせて積層させた構成としてもよい。
なお、金属膜の膜厚としては、のちにドーパントが通過できる膜厚が好ましい。例えば、好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下とすれば良い。
レジストマスク１２４としては、例えば、フォトレジストを用いる。フォトレジストにはポジ型とネガ型があり、どちらを用いても良い。フォトレジストを用いて、スピンコータやスリットコータ等を用いて、０．５μｍ以上５μｍ以下の厚さに形成し、プリベーク後、使用するフォトレジストが感光する波長の光で露光することで、形成することができる。また、レジストマスク１２４をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できるため好適である。
次に、レジストマスク１２４をマスクとして、エッチング処理にて金属膜、及び酸化物半導体膜の不要な領域を除去し、その後、レジストマスク１２４を除去する。レジストマスク１２４除去後、島状の酸化物半導体層１０５、及び島状の金属層１０７が形成される（図２（Ｂ）参照）。
なお、金属膜、及び酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次に、酸化物絶縁層１０４、酸化物半導体層１０５、及び金属層１０７上にレジストマスク１２５を形成する（図２（Ｃ）参照）。
レジストマスク１２５は、レジストマスク１２４と同様な手法、及び材料により形成することができる。
次に、レジストマスク１２５をマスクとして、エッチング処理にて金属層１０７、及び酸化物半導体層１０５の不要な領域を除去する。その後、レジストマスク１２５を除去する。金属層１０７は、当該エッチング処理にて分離され、金属層１０８ａ、及び金属層１０８ｂが形成される。また、酸化物半導体層１０５は、レジストマスク１２５、金属層１０８ａ、及び金属層１０８ｂをマスクとして、当該エッチング処理にて、膜厚の薄い領域を有した酸化物半導体層１０６が形成される（図２（Ｄ）参照）。
なお、酸化物半導体層１０６の薄い領域の一部は、後にチャネル形成領域となり、金属層１０８ａ、及び金属層１０８ｂが接する厚い領域は、ソース領域及びドレイン領域として機能する。酸化物半導体層１０６の薄い領域は、金属層１０８ａ、及び金属層１０８ｂが接する厚い領域よりも、少なくとも薄く形成されればよく、好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは１ｎｍ以上５ｎｍ以下とすれば良い。ただし、酸化物半導体層１０６の薄い領域の膜厚は、この数値に限定されず、酸化物半導体の構成元素、成膜方法、またはトランジスタのサイズ（Ｌ／Ｗサイズ、Ｌ／Ｗ比など）により、適宜膜厚を調整することができる。
次に、酸化物絶縁層１０４、酸化物半導体層１０６、金属層１０８ａ、及び金属層１０８ｂ上にゲート絶縁層１１０を形成する（図３（Ａ）参照）。
ゲート絶縁層１１０としては、スパッタリング法、プラズマＣＶＤ法等を用いて形成することができる。例えば、プラズマＣＶＤ法を用い、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を形成することができる。
なお、ゲート絶縁層１１０は、酸化物半導体層１０６と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層１１０は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１１０として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層１１０として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１１０として用いることで、酸化物半導体層１０６に酸素を供給することができる。
また、ゲート絶縁層１１０の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１１０は、単層構造としても良いし、積層構造としても良い。
また、ゲート絶縁層１１０の膜厚は、好ましくは１ｎｍ以上１００ｎｍ以下、更に好ましくは、１ｎｍ以上３０ｎｍ以下とすればよい。ゲート絶縁層１１０の膜厚を薄くすることで、短チャネル効果を抑制することができる。本実施の形態においては、ゲート絶縁層１１０として、プラズマＣＶＤ法を用い、１５ｎｍの酸化シリコン膜を用いる。
次に、ゲート絶縁層１１０を介して、酸化物半導体層１０６に酸素１２６を導入する。（図３（Ａ）参照）。
なお、酸素１２６を導入する処理については、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して酸化物半導体層１０６中に酸素を供給する。処理方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸化物半導体層１０６中への酸素供給としては、ゲート絶縁層１１０が含有する酸素を酸化物半導体層１０６へ供給してもよいが、本実施の形態においては、ゲート絶縁層１１０の膜厚が１５ｎｍと薄く、ゲート絶縁層が厚い場合（例えば１００ｎｍ以上）と比較しゲート絶縁層が含有している酸素量が少ない。よって、酸化物半導体層１０６への酸素供給能力としては、不十分となる可能性がある。したがって、本実施の形態に示すように、酸素導入処理を行うことで、酸化物半導体層１０６へ過剰な酸素を供給することができる。また、ゲート絶縁層１１０を介して酸素導入処理を行うことで、酸化物半導体層１０６へのダメージを低減させることができるので好適である。
水素若しくは水分を酸化物半導体層１０６から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体層１０６、又はＩ型（真性）に限りなく近い酸化物半導体層１０６とすることができる。そうすることにより、酸化物半導体層１０６のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、酸化物半導体層１０６をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧（Ｖｔｈ）のばらつき、しきい値電圧（Ｖｔｈ）のシフト（ΔＶｔｈ）を低減することができる。
次に、酸化物半導体層１０６の薄い領域に重畳したゲート絶縁層１１０上に、ゲート電極層１１２を形成する。ゲート電極層１１２は、ゲート絶縁層１１０上に金属膜を成膜し、該金属膜を所望の形状にパターニング、及びエッチングを行うことで形成できる（図３（Ｂ）参照）。
ゲート電極層１１２としては、プラズマＣＶＤ法またはスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、またはこれらを含む合金材料を用いて形成することができる。また、ゲート電極層１１２は、単層構造としてもよいし、積層構造としてもよい。
次に、ゲート電極層１１２をマスクとして、酸化物半導体層１０６にドーパント１２８を選択的に導入し、ソース領域１１４ａ、ドレイン領域１１４ｂ、及び一対の低抵抗領域１１６を形成する。なお、ドーパント１２８は、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂを通過させることによって、注入される。
なお、本実施の形態では、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂを薄膜とするため、ドーパント１２８は、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂを通過し、酸化物半導体層１０６にもドーパント１２８が導入され、ソース領域１１４ａ、ドレイン領域１１４ｂ、一対の低抵抗領域１１６が形成される構造を例示している。なお、一対の低抵抗領域１１６に挟まれた領域は、ゲート電極層１１２がマスクとなり、ドーパント１２８が導入されず、チャネル形成領域１１８となる。このように、ゲート電極層１１２をマスクとして、酸化物半導体層１０６にドーパント１２８を選択的に注入することで、一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、自己整合的に形成される。なお、図３（Ｃ）において、一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは明確な界面が存在しないため、全て同一のハッチングで示している。
ドーパント１２８は、酸化物半導体層１０６の抵抗を低くする不純物である。ドーパント１２８としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。特に、酸化物半導体層１０６の構成元素としてガリウム（Ｇａ）を含む場合においては、ホウ素（Ｂ）を用いることが好ましい。ホウ素（Ｂ）は、酸化物半導体層１０６を構成するガリウム（Ｇａ）と同族（１３族元素）のため、酸化物半導体層１０６中で安定に存在することができる。
ドーパント１２８は、注入法により、ゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂを通過して、酸化物半導体層１０６に導入する。ドーパント１２８の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント１２８の単体のイオンあるいは水素化物やフッ化物、塩化物のイオンを用いると好ましい。
ドーパント１２８の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁層１１０、金属層１０８ａ、及び金属層１０８ｂの膜厚を適宜設定して制御すればよい。例えば、ホウ素（Ｂ）を用いて、イオン注入法でホウ素（Ｂ）イオンの注入を行う場合、加速電圧１５ｋＶ、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂにおけるドーパント１２８の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。また、ドーパント１２８を導入する際に、基板１０２を加熱しながら行ってもよい。
なお、酸化物半導体層１０６にドーパント１２８を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパント１２８の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
酸化物半導体層１０６を結晶性酸化物半導体とした場合、ドーパント１２８の導入により、酸化物半導体層１０６が一部非晶質化する場合がある。この場合、ドーパント１２８の導入後に加熱処理を行うことによって、酸化物半導体層１０６の結晶性を回復することができる。
また、当該加熱処理により、酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂが接した状態で加熱される。酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂが接した状態で加熱された場合、酸化物半導体層１０６中に金属層１０８ａ、及び金属層１０８ｂが反応及び／または拡散し、ソース領域１１４ａ、及びドレイン領域１１４ｂを、さらに低抵抗とすることができる。
このように、酸化物半導体層１０６の薄い領域において、チャネル形成領域１１８を挟んで、ドーパントを含む一対の低抵抗領域１１６が形成される。また、酸化物半導体層１０６の厚い領域において、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。
本実施の形態では、ドーパント１２８としてホウ素（Ｂ）を用いたため、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、ホウ素（Ｂ）が含まれる。
以上の工程で、本実施の形態のトランジスタ１４０が作製される（図３（Ｃ）参照）。
トランジスタ１４０は、チャネル長方向にチャネル形成領域１１８を挟んで一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６を有することにより、該トランジスタ１４０はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域と、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層１０６の膜厚は、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の酸化物半導体層１０６の膜厚よりも薄い。また、酸化物半導体層１０６の薄い領域には、チャネル形成領域１１８が形成される。チャネル形成領域１１８の酸化物半導体層１０６の膜厚を薄くすることで、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。
次に、ゲート絶縁層１１０、及びゲート電極層１１２上に保護層１２０を形成する。その後、保護層１２０にソース領域１１４ａ、及びドレイン領域１１４ｂまで達する開口を形成し、開口にソース領域１１４ａ、及びドレイン領域１１４ｂと各々電気的に接続する配線層１２２ａ、及び配線層１２２ｂを形成する（図３（Ｄ）参照）。
保護層１２０として、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）や、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように本実施の形態に示す酸化物半導体層を有するトランジスタにおいて、高純度化され、酸素欠損が補填された酸化物半導体層は、水素、水などの不純物が十分に除去されており、酸化物半導体層中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、酸化物半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このような酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
また、本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
また、本実施の形態を用いて作製したトランジスタは、チャネル長方向にチャネル形成領域を挟んで一対の低抵抗領域と、ソース領域、及びドレイン領域と、を含む酸化物半導体層を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層は、ゲート電極層と重なる領域と、ソース領域、及びドレイン領域が形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層の膜厚は、ソース領域、及びドレイン領域が形成される領域の酸化物半導体層の膜厚よりも薄い。また、酸化物半導体層の薄い領域には、チャネル形成領域が形成される。チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、短チャネル効果を抑制しつつ、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、チャネル形成領域は、一対の低抵抗領域の間に設けられる。このような構成とすることで、チャネル形成領域に加わる電界を緩和させることができる。また、ソース領域、及びドレイン領域は、酸化物半導体層中に直接形成され、且つ低抵抗領域を介してチャネル形成領域と接している。このような構成とすることで、チャネル形成領域とソース領域、及びドレイン領域とのコンタクト抵抗を低くすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、先の実施の形態１の図１に示したトランジスタ１４０、トランジスタ１５０、及びトランジスタ１６０と異なる形態について図４を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタの断面図を示す。なお、図１で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
図４（Ａ）にトランジスタ１７０、及び図４（Ｂ）にトランジスタ１８０の断面図をそれぞれ示している。なお、トランジスタ１７０、及びトランジスタ１８０は、半導体層（本明細書においては、酸化物半導体層）に対してのゲート電極層の位置と、半導体層に対してのソース領域、及びドレイン領域の位置と、該ソース領域、及びドレイン領域と接する配線層の関係から、トップゲートトップコンタクト型（所謂ＴＧＴＣ型）のトランジスタの構成である。以下に、各トランジスタの構成について、説明を行う。
図４（Ａ）に示すトランジスタ１７０は、基板１０２と、基板１０２上に形成された酸化物絶縁層１０４と、酸化物絶縁層１０４上に形成され、チャネル形成領域１１８、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６と、酸化物絶縁層１０４、及び酸化物半導体層１０６上に形成されたゲート絶縁層１１０と、ゲート絶縁層１１０上に形成されたゲート電極層１１２と、を有している。
なお、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域の膜厚が、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の膜厚よりも薄い。また、酸化物半導体層１０６は、一対の低抵抗領域１１６と、一対の低抵抗領域１１６に挟まれたチャネル形成領域１１８と、一対の低抵抗領域１１６と接して設けられたソース領域１１４ａと、ドレイン領域１１４ｂと、を有する。一対の低抵抗領域１１６は、酸化物半導体層１０６の薄い領域に形成され、ソース領域１１４ａ、及びドレイン領域１１４ｂは、酸化物半導体層１０６の厚い領域に形成される。
また、酸化物半導体層１０６の薄い領域は、エッチング処理により形成することができる。例えば１５〜３０ｎｍの酸化物半導体層を形成後、エッチング処理により５ｎｍ程度とすれば良い。このような厚さの酸化物半導体層１０６をチャネル形成領域１１８に用いることで、微細化に伴うトランジスタの短チャネル効果が低減されるため、好ましい。また、酸化物半導体層１０６の薄い領域を、エッチング処理により形成し、薄い領域には、チャネル形成領域１１８を形成し、厚い領域には、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。このような構成とすることで、酸化物半導体層１０６の薄膜化に伴う、チャネル形成領域１１８と、ソース領域１１４ａ、及びドレイン領域１１４ｂとのコンタクト抵抗を低くすることができる。
また、酸化物半導体層１０６が有する一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、チャネル形成領域１１８よりも低抵抗な領域であり、例えば、リン（Ｐ）、またはホウ素（Ｂ）を含む領域である。例えば、ゲート電極層１１２形成後、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを酸化物半導体層１０６中に導入する不純物導入処理を行うことで、自己整合的に形成することができる。
また、一対の低抵抗領域１１６をチャネル形成領域１１８とソース領域１１４ａ、及びドレイン領域１１４ｂの間に設けることで、短チャネル効果によるしきい値電圧のマイナスシフトを軽減することができる。
また、トランジスタ１７０は、ゲート絶縁層１１０、及びゲート電極層１１２上に形成された保護層１２０と、保護層１２０、及びゲート絶縁層１１０に設けられた開口部を介して、ソース領域１１４ａと接する配線層１２２ａ、及びドレイン領域１１４ｂと接する配線層１２２ｂと、を形成してもよい。トランジスタ１７０上に保護層１２０、配線層１２２ａ、及び配線層１２２ｂを形成することにより、トランジスタ１７０の集積化を行うことができるので好適である。また、保護層１２０を設けることにより、トランジスタ１７０の凹凸の低減、またはトランジスタ１７０に侵入する不純物（例えば、水など）を抑制できるため、好ましい。
なお、トランジスタ１７０と実施の形態１の図１（Ａ）に示したトランジスタ１４０との違いは、ソース領域１１４ａ、及びドレイン領域１１４ｂ上の金属層１０８ａ、及び金属層１０８ｂの有無である。本実施の形態に示すトランジスタ１７０のように、金属層１０８ａ、及び金属層１０８ｂを設けない構成としてもよい。
次に、図４（Ｂ）に示すトランジスタ１８０について、説明する。
図４（Ｂ）に示すトランジスタ１８０は、基板１０２と、基板１０２上に形成された酸化物絶縁層１０４と、酸化物絶縁層１０４上に形成され、チャネル形成領域１１８、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６と、ソース領域１１４ａに接して設けられた金属層１０８ａ、及びドレイン領域１１４ｂに接して設けられた金属層１０８ｂと、酸化物絶縁層１０４、酸化物半導体層１０６、金属層１０８ａ、及び金属層１０８ｂ上に形成されたゲート絶縁層１１０と、ゲート絶縁層１１０上に形成されたゲート電極層１１２と、を有している。
なお、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域の膜厚が、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の膜厚よりも薄い。また、酸化物半導体層１０６は、一対の低抵抗領域１１６と、一対の低抵抗領域１１６に挟まれたチャネル形成領域１１８と、一対の低抵抗領域１１６と接して設けられたソース領域１１４ａと、ドレイン領域１１４ｂと、を有する。一対の低抵抗領域１１６は、酸化物半導体層１０６の薄い領域に形成され、ソース領域１１４ａ、及びドレイン領域１１４ｂは、金属層１０８ａ、及び金属層１０８ｂと、各々接して酸化物半導体層１０６の厚い領域に形成される。
また、酸化物半導体層１０６の薄い領域は、エッチング処理により形成することができる。例えば１５〜３０ｎｍの酸化物半導体を形成後、エッチング処理により５ｎｍ程度とすれば良い。このような厚さの酸化物半導体層１０６をチャネル形成領域１１８に用いることで、微細化に伴うトランジスタの短チャネル効果が低減されるため、好ましい。また、酸化物半導体層１０６の薄い領域を、エッチング処理により形成し、薄い領域には、チャネル形成領域１１８を形成し、厚い領域には、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。このような構成とすることで、酸化物半導体層１０６の薄膜化に伴う、チャネル形成領域１１８と、ソース領域１１４ａ、及びドレイン領域１１４ｂとのコンタクト抵抗を低くすることができる。
また、酸化物半導体層１０６が有する一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、チャネル形成領域１１８よりも低抵抗な領域であり、例えば、リン（Ｐ）、またはホウ素（Ｂ）を含む領域である。例えば、ゲート電極層１１２形成後、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを酸化物半導体層１０６中に導入する不純物導入処理を行うことで、自己整合的に形成することができる。
また、一対の低抵抗領域１１６をチャネル形成領域１１８とソース領域１１４ａ、及びドレイン領域１１４ｂの間に設けることで、短チャネル効果によるしきい値電圧のマイナスシフトを軽減することができる。
また、ソース領域１１４ａ、及びドレイン領域１１４ｂは、酸化物半導体層１０６と、金属層１０８ａ、及び金属層１０８ｂと、が接した状態で加熱処理などを行うことにより、酸化物半導体層１０６中へ当該金属層１０８ａ、及び金属層１０８ｂを反応、及び／または拡散させることにより、形成することができる。上記、不純物導入処理と合わせて、金属層１０８ａ、及び金属層１０８ｂを設けることにより、ソース領域１１４ａ、及びドレイン領域１１４ｂをさらに低抵抗化させることができる。
また、トランジスタ１８０は、ゲート絶縁層１１０、及びゲート電極層１１２上に形成された保護層１２０と、保護層１２０、及びゲート絶縁層１１０に設けられた開口部を介して、金属層１０８ａと接する配線層１２２ａ、及び金属層１０８ｂと接する配線層１２２ｂと、を形成してもよい。なお、配線層１２２ａは、金属層１０８ａを介してソース領域１１４ａと電気的に接続され、配線層１２２ｂは、金属層１０８ｂを介してドレイン領域１１４ｂと電気的に接続される。
トランジスタ１８０上に保護層１２０、配線層１２２ａ、及び配線層１２２ｂを形成することにより、トランジスタ１８０の集積化を行うことができるので好適である。また、保護層１２０を設けることにより、トランジスタ１８０の凹凸の低減、またはトランジスタ１８０に侵入する不純物（例えば、水など）を抑制できるため、好ましい。
なお、トランジスタ１８０は、実施の形態１の図１（Ａ）に示したトランジスタ１４０との異なる点として、配線層１２２ａ、及び配線層１２２ｂが接する領域が異なる。トランジスタ１４０においては、ソース領域１１４ａ、及びドレイン領域１１４ｂと直接接し、トランジスタ１８０においては、金属層１０８ａ、及び金属層１０８ｂを介してソース領域１１４ａ、及びドレイン領域１１４ｂと接続されている。このように、配線層１２２ａ、及び配線層１２２ｂは、ソース領域１１４ａ、及びドレイン領域１１４ｂと電気的に接続されればよい。
以上のように、図４（Ａ）、及び図４（Ｂ）に示す半導体装置は、半導体層に酸化物半導体層を用い、少なくともチャネル形成領域となる、酸化物半導体層の一部をエッチングによって部分的に薄くし、そのエッチングによってチャネル形成領域の膜厚が調整された酸化物半導体層を用いている点が共通している。チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、短チャネル効果を抑制しつつ、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、図４（Ａ）、及び図４（Ｂ）に示す半導体装置は、酸化物半導体層の厚い領域に、リン（Ｐ）、またはホウ素（Ｂ）を含むドーパントを導入し、ソース領域、及びドレイン領域を酸化物半導体層中に形成することにより、ソース領域、及びドレイン領域と接続するチャネル形成領域とのコンタクト抵抗を低くすることができる。したがって、オン電流の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、実施の形態３の図４（Ａ）に示したトランジスタ１７０の作製方法について、図５、及び図６を用いて、詳細に説明を行う。なお、図４（Ａ）で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板１０２上に酸化物絶縁層１０４を形成し、酸化物絶縁層１０４上に酸化物半導体膜を形成する。次に酸化物半導体膜の所望の領域にレジストマスク１２４を形成する（図５（Ａ）参照）。
基板１０２、酸化物絶縁層１０４、酸化物半導体膜、及びレジストマスク１２４については、先の実施の形態２に示した材料、及び方法等と同様であり、これらの記載を参酌できる。
次に、レジストマスク１２４をマスクとして、エッチング処理にて酸化物半導体膜の不要な領域を除去し、その後、レジストマスク１２４を除去する。レジストマスク１２４除去後、島状の酸化物半導体層１０５が形成される（図５（Ｂ）参照）。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次に、酸化物絶縁層１０４、及び酸化物半導体層１０５上にレジストマスク１２５を形成する（図５（Ｃ）参照）。
レジストマスク１２５は、先の実施の形態２に示した材料、及び方法等と同様であり、これらの記載を参酌できる。
次に、レジストマスク１２５をマスクとして、エッチング処理にて酸化物半導体層１０５の不要な領域を除去する。当該エッチング処理にて、膜厚の薄い領域を有した酸化物半導体層１０６が形成される（図５（Ｄ）参照）。
なお、酸化物半導体層１０６の薄い領域の一部は、後にチャネル形成領域となり、酸化物半導体層１０６の厚い領域は、ソース領域及びドレイン領域として機能する。酸化物半導体層１０６の薄い領域は、厚い領域よりも、少なくとも薄く形成されればよく、好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上５ｎｍ以下とすれば良い。ただし、酸化物半導体層１０６の薄い領域の膜厚は、この数値に限定されず、酸化物半導体の構成元素、成膜方法、またはトランジスタのサイズ（Ｌ／Ｗサイズ、Ｌ／Ｗ比など）により、適宜膜厚を調整することができる。
また、ゲート絶縁層１１０の膜厚は、好ましくは１ｎｍ以上１００ｎｍ以下、更に好ましくは、１ｎｍ以上３０ｎｍ以下とすればよい。ゲート絶縁層１１０の膜厚を薄くすることで、短チャネル効果を抑制することができる。本実施の形態においては、ゲート絶縁層１１０として、プラズマＣＶＤ法を用い、１５ｎｍの酸化シリコン膜を用いる。
次に、ゲート絶縁層１１０を介して、酸化物半導体層１０６に酸素１２６を導入する。（図６（Ａ）参照）。
なお、酸素１２６を導入する処理については、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して酸化物半導体層１０６中に酸素を供給する。処理方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸化物半導体層１０６中への酸素供給としては、ゲート絶縁層１１０が含有する酸素を酸化物半導体層１０６へ供給してもよいが、本実施の形態においては、ゲート絶縁層１１０の膜厚が１５ｎｍと薄く、ゲート絶縁層が厚い場合（例えば１００ｎｍ以上）と比較しゲート絶縁層が含有している酸素量が少ない。よって、酸化物半導体層１０６への酸素供給能力としては、不十分となる可能性がある。したがって、本実施の形態に示すように、酸素導入処理を行うことで、酸化物半導体層１０６へ過剰な酸素を供給することができる。また、ゲート絶縁層１１０を介して酸素導入処理を行うことで、酸化物半導体層１０６へのダメージを低減させることができるので好適である。
水素若しくは水分を酸化物半導体層１０６から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体層１０６、又はＩ型（真性）に限りなく近い酸化物半導体層１０６とすることができる。そうすることにより、酸化物半導体層１０６のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、酸化物半導体層１０６をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧（Ｖｔｈ）のばらつき、しきい値電圧（Ｖｔｈ）のシフト（ΔＶｔｈ）を低減することができる。
次に、酸化物半導体層１０６の薄い領域に重畳したゲート絶縁層１１０上に、ゲート電極層１１２を形成する。ゲート電極層１１２は、ゲート絶縁層１１０上に金属膜を成膜し、該金属膜を所望の形状にパターニング、及びエッチングを行うことで形成できる（図６（Ｂ）参照）。
ゲート電極層１１２としては、プラズマＣＶＤ法またはスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、またはこれらを含む合金材料を用いて形成することができる。また、ゲート電極層１１２は、単層構造としてもよいし、積層構造としてもよい。
次に、ゲート電極層１１２をマスクとして、酸化物半導体層１０６にドーパント１２８を選択的に導入し、ソース領域１１４ａ、ドレイン領域１１４ｂ、及び一対の低抵抗領域１１６を形成する。なお、ドーパント１２８は、ゲート絶縁層１１０を通過して行う。
なお、本実施の形態では、ゲート絶縁層１１０を薄膜とするため、ドーパント１２８は、ゲート絶縁層１１０を通過し、酸化物半導体層１０６にドーパント１２８が導入され、ソース領域１１４ａ、ドレイン領域１１４ｂ、一対の低抵抗領域１１６が形成される構造を例示している。なお、一対の低抵抗領域１１６に挟まれた領域は、ゲート電極層１１２がマスクとなり、ドーパント１２８が導入されず、チャネル形成領域１１８となる。このように、ゲート電極層１１２をマスクとして、酸化物半導体層１０６にドーパント１２８を選択的に行うことで、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、自己整合的に形成される。なお、図６（Ｃ）において、一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは明確な界面が存在しないため、全て同一のハッチングで示している。
ドーパント１２８は、酸化物半導体層１０６の抵抗を低くする不純物である。ドーパント１２８としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。特に、酸化物半導体層１０６の構成元素としてガリウム（Ｇａ）を含む場合においては、ホウ素（Ｂ）を用いることが好ましい。ホウ素（Ｂ）は、酸化物半導体層１０６を構成するガリウム（Ｇａ）と同族（１３族元素）のため、酸化物半導体層１０６中で安定に存在することができる。
ドーパント１２８は、注入法により、ゲート絶縁層１１０を通過して、酸化物半導体層１０６に導入する。ドーパント１２８の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント１２８の単体のイオンあるいは水素化物やフッ化物、塩化物のイオンを用いると好ましい。
ドーパント１２８の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁層１１０の膜厚を適宜設定して制御すればよい。例えば、ホウ素（Ｂ）を用いて、イオン注入法でホウ素（Ｂ）イオンの注入を行う場合、加速電圧１５ｋＶ、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂにおけるドーパント１２８の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。また、ドーパント１２８を導入する際に、基板１０２を加熱しながら行ってもよい。
なお、酸化物半導体層１０６にドーパント１２８を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパント１２８の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
酸化物半導体層１０６を結晶性酸化物半導体とした場合、ドーパント１２８の導入により、酸化物半導体層１０６が一部非晶質化する場合がある。この場合、ドーパント１２８の導入後に加熱処理を行うことによって、酸化物半導体層１０６の結晶性を回復することができる。
このように、酸化物半導体層１０６の薄い領域において、チャネル形成領域１１８を挟んで、ドーパントを含む一対の低抵抗領域１１６が形成される。また、酸化物半導体層１０６の厚い領域において、ソース領域１１４ａ、及びドレイン領域１１４ｂを形成することができる。
本実施の形態では、ドーパント１２８としてホウ素（Ｂ）を用いたため、低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂは、ホウ素（Ｂ）が含まれる。
以上の工程で、本実施の形態のトランジスタ１７０が作製される（図６（Ｃ）参照）。
トランジスタ１７０は、チャネル長方向にチャネル形成領域１１８を挟んで一対の低抵抗領域１１６、ソース領域１１４ａ、及びドレイン領域１１４ｂを含む酸化物半導体層１０６を有することにより、該トランジスタ１７０はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層１０６は、ゲート電極層１１２と重なる領域と、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層１０６の膜厚は、ソース領域１１４ａ、及びドレイン領域１１４ｂが形成される領域の酸化物半導体層１０６の膜厚よりも薄い。また、酸化物半導体層１０６の薄い領域には、チャネル形成領域１１８が形成される。チャネル形成領域１１８の酸化物半導体層の膜厚を薄くすることで、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。
次に、ゲート絶縁層１１０、及びゲート電極層１１２上に保護層１２０を形成する。その後、保護層１２０にソース領域１１４ａ、及びドレイン領域１１４ｂまで達する開口を形成し、開口にソース領域１１４ａ、及びドレイン領域１１４ｂと各々電気的に接続する配線層１２２ａ、及び配線層１２２ｂを形成する（図６（Ｄ）参照）。
保護層１２０として、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）や、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように本実施の形態に示す酸化物半導体層を有するトランジスタにおいて、高純度化され、酸素欠損が補填された酸化物半導体層は、水素、水などの不純物が十分に除去されており、酸化物半導体層中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、酸化物半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このような酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
また、本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
また、本実施の形態を用いて作製したトランジスタは、チャネル長方向にチャネル形成領域を挟んで一対の低抵抗領域と、ソース領域、及びドレイン領域と、を含む酸化物半導体層を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層は、ゲート電極層と重なる領域と、ソース領域、及びドレイン領域が形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層の膜厚は、ソース領域、及びドレイン領域が形成される領域の酸化物半導体層の膜厚よりも薄い。また、酸化物半導体層の薄い領域には、チャネル形成領域が形成される。チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、チャネル形成領域は、一対の低抵抗領域の間に設けられる。このような構成とすることで、チャネル形成領域に加わる電界を緩和させることができる。また、ソース領域、及びドレイン領域は、酸化物半導体層中に直接形成され、且つ低抵抗領域を介してチャネル形成領域と接している。このような構成とすることで、チャネル形成領域とソース領域、及びドレイン領域とのコンタクト抵抗を低くすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
実施の形態１乃至実施の形態４のいずれかで一例を示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）の例を図７を用いて説明する。
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ５４０と絶縁層を介してトランジスタ５４０の上方に酸化物半導体層を用いて作製された第２のトランジスタであるトランジスタ５６２を含む半導体装置を作製する。実施の形態１乃至実施の形態４のいずれかで一例を示したトランジスタは、トランジスタ５６２に好適に用いることができる。本実施の形態では、トランジスタ５６２として実施の形態１で示したトランジスタ１４０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ５４０、トランジスタ５６２の半導体材料、及び構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な材料及び構造のトランジスタをそれぞれ用いる例である。
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図７（Ａ）、及び図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ５４０を有し、上部に第２の半導体材料を用いたトランジスタ５６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図７における半導体装置の作製方法を以下に説明する。
トランジスタ５４０は、半導体材料（例えば、シリコンなど）を含む基板５８５に設けられたチャネル形成領域５１６と、チャネル形成領域５１６を挟むように設けられた不純物領域５２０と、不純物領域５２０に接する金属化合物領域５２４と、チャネル形成領域５１６上に設けられたゲート絶縁層５０８と、ゲート絶縁層５０８上に設けられたゲート電極層５１０とを有する。
半導体材料を含む基板５８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板５８５上にはトランジスタ５４０を囲むように素子分離絶縁層５０６が設けられている。なお、高集積化を実現するためには、図７に示すようにトランジスタ５４０がサイドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ５４０の特性を重視する場合には、ゲート電極層５１０の側面にサイドウォールとなる側壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域５２０を設けてもよい。
単結晶半導体基板を用いたトランジスタ５４０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ５４０を覆うように絶縁膜を２層形成する。トランジスタ５６２および容量素子５６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁層５２８、絶縁層５３０を形成し、同時にゲート電極層５１０の上面を露出させる。
絶縁層５２８、絶縁層５３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層５２８、絶縁層５３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層５２８、絶縁層５３０を形成してもよい。
なお、絶縁層５３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁層５２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化シリコン膜を形成し、絶縁層５３０としてスパッタリング法により膜厚５５０ｎｍの酸化シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁層５３０上に半導体膜を形成する。本実施の形態では、半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を形成する。
次に、酸化物半導体膜上に金属膜を成膜し、金属膜、及び酸化物半導体膜を選択的にエッチングして、少なくともチャネル形成領域となる、酸化物半導体層の一部をエッチングによって部分的に薄くした島状の酸化物半導体層５４４、金属層５４２ａ、金属層５４２ｂ、接続電極層５４３を形成する。
次に、絶縁層５３０、酸化物半導体層５４４、金属層５４２ａ、金属層５４２ｂ、及び接続電極層５４３上にゲート絶縁層５４６を成膜し、ゲート絶縁層５４６上にゲート電極層５４８を形成する。ゲート電極層５４８は、導電膜を形成した後に、当該導電膜を選択的にエッチングすることによって形成することができる。
次に、ゲート絶縁層５４６上に容量配線層５４９を形成する。容量配線層５４９は、導電膜を形成した後、当該導電膜を選択的にエッチングすることによって形成することができる。なお、容量配線層５４９は、ゲート電極層５４８と同一の工程で形成してもよい。
ゲート絶縁層５４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又は酸化ガリウム、酸化アルミニウム等を形成することができる。
ゲート電極層５１０、ゲート電極層５４８、容量配線層５４９、金属層５４２ａ、金属層５４２ｂ、及び接続電極層５４３に用いることのできる導電膜は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電膜は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
次に、ゲート電極層５４８をマスクとして用い、ゲート絶縁層５４６、金属層５４２ａ、及び金属層５４２ｂを通過して、酸化物半導体層５４４にドーパント（本実施の形態ではホウ素）を導入する不純物導入処理を行い、その後加熱処理を行う。以上の工程により、酸化物半導体層５４４に、チャネル形成領域５７０、一対の低抵抗領域５７２、ソース領域５７４、及びドレイン領域５７６が自己整合的に形成される。なお、チャネル形成領域５７０、及び一対の低抵抗領域５７２は、ソース領域５７４、及びドレイン領域５７６が形成される領域よりも、薄い領域に形成される。
なお、不純物導入処理後の加熱処理により、酸化物半導体層５４４と、金属層５４２ａ、及び金属層５４２ｂが接した状態で加熱される。酸化物半導体層５４４と、金属層５４２ａ、及び金属層５４２ｂが接した状態で加熱された場合、酸化物半導体層５４４中に金属層５４２ａ、及び金属層５４２ｂが反応及び／または拡散し、ソース領域５７４、及びドレイン領域５７６を、さらに低抵抗とすることができる。
チャネル長方向にチャネル形成領域５７０を挟んで一対の低抵抗領域５７２、ソース領域５７４、及びドレイン領域５７６を含む酸化物半導体層５４４を有することにより、該トランジスタ５６２はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層５４４は、ゲート電極層５４８と重なる領域と、ソース領域５７４、及びドレイン領域５７６が形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層５４４の膜厚は、ソース領域５７４、及びドレイン領域５７６が形成される領域の酸化物半導体層５４４の膜厚よりも薄い。また、酸化物半導体層５４４の薄い領域には、チャネル形成領域５７０が形成される。チャネル形成領域５７０の酸化物半導体層の膜厚を薄くすることで、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。
また、チャネル形成領域５７０は、一対の低抵抗領域５７２の間に設けられる。このような構成とすることで、チャネル形成領域５７０に加わる電界を緩和させることができる。また、ソース領域５７４、及びドレイン領域５７６は、酸化物半導体層５４４中に直接形成され、且つ低抵抗領域５７２を介してチャネル形成領域５７０と接している。このような構成とすることで、チャネル形成領域５７０とソース領域５７４、及びドレイン領域５７６とのコンタクト抵抗を低くすることができる。
次に、トランジスタ５６２上に、保護層５５２を形成する。保護層５５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
次に、保護層５５２、ゲート絶縁層５４６、金属層５４２ａ、及び金属層５４２ｂに、ソース領域５７４、及びドレイン領域５７６にまで達する開口を形成する。また、同時に保護層５５２、及びゲート絶縁層５４６に、接続電極層５４３まで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
その後、上記開口に接続電極層５４３とソース領域５７４と接する配線層５８０ａ、及びドレイン領域５７６と接する配線層５８０ｂを形成する。なお、配線層５８０ａにより、トランジスタ５４０のゲート電極層５１０と、トランジスタ５６２のソース領域５７４が電気的に接続される。
配線層５８０ａ、及び配線層５８０ｂは、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電膜を形成した後、当該導電膜をエッチング加工することによって形成される。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を含む合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
次に、保護層５５２、及び配線層５８０ａ、及び配線層５８０ｂ上に絶縁層５８２を形成する。絶縁層５８２は、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
次に、絶縁層５８２に、配線層５８０ａ、及び配線層５８０ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
その後、上記開口に配線層５８０ａ、及び配線層５８０ｂに接する配線層５８４を形成する。なお、図７には配線層５８０ａ、及ぶ配線層５８０ｂと配線層５８４との接続箇所は図示していない。
配線層５８４は、配線層５８０ａ、及び配線層５８０ｂと同様の材料、及び手法等により形成することができる。
以上の工程でトランジスタ５６２及び容量素子５６４が完成する。トランジスタ５６２は、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体層５４４を有するトランジスタである。よって、トランジスタ５６２は、電気的特性変動が抑制されており、電気的に安定である。また、酸化物半導体層５４４は、エッチングによりチャネル形成領域５７０が、ソース領域５７４、及びドレイン領域５７６が形成される領域よりも薄い領域に形成されている。そのため、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。
なお、容量素子５６４は、接続電極層５４３、ゲート絶縁層５４６、及び容量配線層５４９により、構成される。また、容量が不要の場合においては、容量素子５６４を設けない構成とすることも可能である。
図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図７（Ｃ）において、トランジスタ５６２のソース電極またはドレイン電極の一方と、容量素子５６４の電極の一方と、トランジスタ５４０のゲート電極と、は電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ５４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ５４０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ５６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ５６２のゲート電極とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子５６４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ５６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ５６２をオフ状態とすることで、トランジスタ５６２のソース電極またはドレイン電極の一方と、容量素子５６４の電極の一方と、トランジスタ５４０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子５６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ５６２がオン状態となる電位にして、トランジスタ５６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ５６２がオフ状態となる電位にして、トランジスタ５６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ５６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ５４０は異なる状態をとる。一般に、トランジスタ５４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ５４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ５４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ５４０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ５４０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ５４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ５４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ５６２がオン状態となる電位にして、トランジスタ５６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ５６２がオフ状態となる電位にして、トランジスタ５６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ５６２は、本明細書に開示する、高純度化され、酸素を過剰に含む酸化物半導体膜を酸化物半導体層５４４に用いることで、トランジスタ５６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
また、本実施の形態で示すトランジスタ５６２は、チャネル長方向にチャネル形成領域を挟んで一対の低抵抗領域と、ソース領域、及びドレイン領域と、を含む酸化物半導体層を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、酸化物半導体層は、ゲート電極層と重なる領域と、ソース領域、及びドレイン領域が形成される領域と、で膜厚が異なる。ゲート電極層の重なる領域の酸化物半導体層の膜厚は、ソース領域、及びドレイン領域が形成される領域の酸化物半導体層の膜厚よりも薄い。また、酸化物半導体層の薄い領域には、チャネル形成領域が形成される。チャネル形成領域の酸化物半導体層の膜厚を薄くすることで、しきい値電圧（Ｖｔｈ）をプラス方向に調整することができる。したがって、ノーマリーオフの半導体装置を実現することができる。
また、チャネル形成領域は、一対の低抵抗領域の間に設けられる。このような構成とすることで、チャネル形成領域に加わる電界を緩和させることができる。また、ソース領域、及びドレイン領域は、酸化物半導体層中に直接形成され、且つ低抵抗領域を介してチャネル形成領域と接している。このような構成とすることで、チャネル形成領域とソース領域、及びドレイン領域とのコンタクト抵抗を低くすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
図８（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃至５のいずれかで示した半導体装置を表示部３００３に適用することにより、高性能及び高信頼性なノート型のパーソナルコンピュータとすることができる。
図８（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。実施の形態１乃至実施の形態５のいずれかで示した半導体装置を表示部３０２３に適用することにより、より高性能及び高信頼性な携帯情報端末（ＰＤＡ）とすることができる。
図８（Ｃ）は、電子書籍の一例であり、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図８（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１乃至実施の形態５のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、高性能及び高信頼性な電子書籍とすることができる。表示部２７０５として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図８（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、図８（Ｃ）に示す電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図８（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。実施の形態１乃至実施の形態５のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、高性能及び高信頼性な携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図８（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図８（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。実施の形態１乃至実施の形態５のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高性能及び高信頼性なデジタルビデオカメラとすることができる。
図８（Ｆ）は、テレビジョン装置の一例を示しており、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１乃至実施の形態５のいずれかで示した半導体装置を表示部９６０３に適用することにより、高性能及び高信頼性なテレビジョン装置とすることができる。
図８（Ｆ）に示すテレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、図８（Ｆ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１０２ 基板
１０４ 酸化物絶縁層
１０５ 酸化物半導体層
１０６ 酸化物半導体層
１０７ 金属層
１０８ａ 金属層
１０８ｂ 金属層
１１０ ゲート絶縁層
１１２ ゲート電極層
１１４ａ ソース領域
１１４ｂ ドレイン領域
１１６ 低抵抗領域
１１８ チャネル形成領域
１２０ 保護層
１２２ａ 配線層
１２２ｂ 配線層
１２４ レジストマスク
１２５ レジストマスク
１２６ 酸素
１２８ ドーパント
１４０ トランジスタ
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
１８０ トランジスタ
５０６ 素子分離絶縁層
５０８ ゲート絶縁層
５１０ ゲート電極層
５１６ チャネル形成領域
５２０ 不純物領域
５２４ 金属化合物領域
５２８ 絶縁層
５３０ 絶縁層
５４０ トランジスタ
５４２ａ 金属層
５４２ｂ 金属層
５４３ 接続電極層
５４４ 酸化物半導体層
５４６ ゲート絶縁層
５４８ ゲート電極層
５４９ 容量配線層
５５２ 保護層
５６２ トランジスタ
５６４ 容量素子
５７０ チャネル形成領域
５７２ 低抵抗領域
５７４ ソース領域
５７６ ドレイン領域
５８０ａ 配線層
５８０ｂ 配線層
５８２ 絶縁層
５８４ 配線層
５８５ 基板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (4)

  1. 酸化物絶縁表面上に酸化物半導体層と、
    前記酸化物半導体層上にゲート絶縁層と、
    前記ゲート絶縁層上にゲート電極層と、
    前記酸化物半導体層の一部にソース領域、及びドレイン領域と、を有し、
    前記酸化物半導体層は、前記ゲート電極層と重なる領域の膜厚が前記ソース領域、及び前記ドレイン領域が形成される領域の膜厚よりも薄く、
    前記酸化物半導体層の薄い領域は、前記ゲート電極層と重なるチャネル形成領域を含み、
    前記酸化物半導体層の薄い領域の端部は、前記ゲート電極層の端部と等しく、
    前記ソース領域及び前記ドレイン領域の上面と接する金属層を有する、
    ことを特徴とする半導体装置。
    ただし前記半導体装置を上方から見たとき、前記ゲート電極層が、前記ゲート絶縁層を介して、前記酸化物半導体層の厚い領域と重なる半導体装置を除く。
    ただし前記金属層が、前記酸化物半導体層の側部と接する半導体装置を除く。
  2. 酸化物絶縁表面上に酸化物半導体層と、
    前記酸化物半導体層上にゲート絶縁層と、
    前記ゲート絶縁層上にゲート電極層と、
    前記酸化物半導体層の一部にソース領域、及びドレイン領域と、を有し、
    前記酸化物半導体層は、前記ゲート電極層と重なる領域の膜厚が前記ソース領域、及び前記ドレイン領域が形成される領域の膜厚よりも薄く、
    前記酸化物半導体層の薄い領域は、前記ゲート電極層と重なるチャネル形成領域を含み、
    前記酸化物半導体層の薄い領域の端部は、前記ゲート電極層の端部と等しく、
    前記ゲート電極層を覆う保護層を有し、
    前記保護層上に前記ソース領域、及び前記ドレイン領域に接する配線層を有し、
    前記ソース領域及び前記ドレイン領域の上面と接する金属層を有する、
    ことを特徴とする半導体装置。
    ただし前記半導体装置を上方から見たとき、前記ゲート電極層が、前記ゲート絶縁層を介して、前記酸化物半導体層の厚い領域と重なる半導体装置を除く。
    ただし前記金属層が、前記酸化物半導体層の側部と接する半導体装置を除く。
  3. 請求項１又は２において、
    前記金属層の端部は、前記酸化物半導体層の厚い領域の端部と等しい、
    ことを特徴とする半導体装置。
  4. 請求項１又は２において、
    前記金属層の端部は、前記酸化物半導体層の厚い領域の端部よりも内側に形成される、
    ことを特徴とする半導体装置。
JP2012135594A 2011-06-17 2012-06-15 半導体装置 Expired - Fee Related JP6145251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012135594A JP6145251B2 (ja) 2011-06-17 2012-06-15 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011134971 2011-06-17
JP2011134971 2011-06-17
JP2012135594A JP6145251B2 (ja) 2011-06-17 2012-06-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017096196A Division JP6408644B2 (ja) 2011-06-17 2017-05-15 半導体装置

Publications (3)

Publication Number Publication Date
JP2013021317A JP2013021317A (ja) 2013-01-31
JP2013021317A5 JP2013021317A5 (ja) 2015-06-18
JP6145251B2 true JP6145251B2 (ja) 2017-06-07

Family

ID=47352972

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012135594A Expired - Fee Related JP6145251B2 (ja) 2011-06-17 2012-06-15 半導体装置
JP2017096196A Expired - Fee Related JP6408644B2 (ja) 2011-06-17 2017-05-15 半導体装置
JP2018175509A Withdrawn JP2019012843A (ja) 2011-06-17 2018-09-20 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017096196A Expired - Fee Related JP6408644B2 (ja) 2011-06-17 2017-05-15 半導体装置
JP2018175509A Withdrawn JP2019012843A (ja) 2011-06-17 2018-09-20 半導体装置

Country Status (4)

Country Link
US (1) US20120319113A1 (ja)
JP (3) JP6145251B2 (ja)
KR (1) KR20130005221A (ja)
TW (2) TWI686871B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR20250175003A (ko) * 2012-07-20 2025-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102001057B1 (ko) * 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014229713A (ja) * 2013-05-21 2014-12-08 独立行政法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103560113B (zh) * 2013-11-15 2017-02-01 北京京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US12402357B2 (en) 2019-01-29 2025-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a groove portion in an oxide layer of a transistor channel
JP7534083B2 (ja) * 2019-11-26 2024-08-14 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
KR102698154B1 (ko) * 2019-12-31 2024-08-22 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7562434B2 (ja) * 2021-01-25 2024-10-07 株式会社ジャパンディスプレイ 半導体装置
EP4286339B1 (en) * 2022-05-31 2025-01-29 Imec VZW Mixed metal oxides
CN115588696A (zh) * 2022-09-29 2023-01-10 昆山国显光电有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
JP3372110B2 (ja) * 1994-09-13 2003-01-27 株式会社東芝 半導体装置
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JP3461277B2 (ja) * 1998-01-23 2003-10-27 株式会社東芝 半導体装置及びその製造方法
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
KR20070043849A (ko) * 2004-08-20 2007-04-25 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 반도체 소자 및 그 제조방법
JP2006278674A (ja) * 2005-03-29 2006-10-12 Nec Electronics Corp 電界効果トランジスタとその製造方法、及び半導体装置
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
JP2009076736A (ja) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp 半導体装置、表示装置及びその製造方法
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
JP5372435B2 (ja) * 2008-09-02 2013-12-18 株式会社ジャパンディスプレイ 表示装置
JP5515266B2 (ja) * 2008-09-30 2014-06-11 大日本印刷株式会社 ディスプレイ用薄膜トランジスタ基板及びその製造方法
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20240129225A (ko) * 2009-12-04 2024-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10020374B2 (en) * 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
JP5576814B2 (ja) * 2011-02-25 2014-08-20 日本放送協会 半導体デバイス及びその製造方法
US8652914B2 (en) * 2011-03-03 2014-02-18 International Business Machines Corporation Two-step silicide formation

Also Published As

Publication number Publication date
TWI595565B (zh) 2017-08-11
US20120319113A1 (en) 2012-12-20
JP6408644B2 (ja) 2018-10-17
JP2019012843A (ja) 2019-01-24
TW201732952A (zh) 2017-09-16
JP2013021317A (ja) 2013-01-31
JP2017183739A (ja) 2017-10-05
TW201301406A (zh) 2013-01-01
KR20130005221A (ko) 2013-01-15
TWI686871B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
JP6408644B2 (ja) 半導体装置
JP7691469B2 (ja) 半導体装置
JP6487088B2 (ja) 半導体装置の作製方法
JP6345831B2 (ja) 半導体装置
JP6088312B2 (ja) 半導体装置
JP6091905B2 (ja) 半導体装置
JP6081790B2 (ja) 半導体装置及び半導体装置の作製方法
JP6338711B2 (ja) 半導体装置
JP2020031219A (ja) 半導体装置
JP6080563B2 (ja) 半導体装置の作製方法
JP2013138184A (ja) 半導体装置の作製方法
JP6050662B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013070039A (ja) 半導体装置及び半導体装置の作製方法
JP5960430B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6145251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees