JP6139731B2

JP6139731B2 - 光電変換装置の作製方法

Info

Publication number: JP6139731B2
Application number: JP2016057800A
Authority: JP
Inventors: 一條　充弘; 充弘一條; 俊弥遠藤; 舞杉川; 翔加藤; 英樹津屋
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2016-03-23
Filing date: 2016-03-23
Publication date: 2017-05-31
Anticipated expiration: 2031-12-15
Also published as: JP2016106440A

Description

本発明は、ヘテロ接合型の光電変換装置の作製方法および光電変換装置に関する。

近年、二酸化炭素の排出量削減を可能にする発電手段として、光電変換装置が注目されて
いる。その代表例としては、単結晶シリコンや多結晶シリコンなどのシリコン基板を用い
た太陽電池が知られており、その変換効率を高めるための研究開発が活発に行われている
。

シリコン基板を用いた太陽電池では、導電型がｐ型のシリコン基板が多く用いられている
。ｐ型シリコン基板は、ｎ型シリコン基板よりも拡散長が長く、基板内で発生した少数キ
ャリアを効率良く収集しやすい。

シリコン基板にｐ型の導電型を付与する不純物としては一般的にホウ素が用いられている
が、シリコン基板中にホウ素と酸素が共存していると深い準位が形成され、該準位にキャ
リアが捕獲されやすくなる。このため、ライフタイムが低下してしまう。この現象は、強
光照射時に発生することから光劣化ともいわれ、太陽電池の変換効率を低下させる一要因
となっている。

上記光劣化の対策として、ｐ型の導電型を付与する不純物をガリウムとし、かつ低酸素濃
度のシリコン基板を太陽電池に用いる技術が特許文献１に開示されている。

また、ｎ型シリコン基板は、導電型を付与する不純物としてホウ素を含まず、光劣化の要
因を有さない。さらに、シリコン基板中の不純物汚染がある場合には、電子の捕獲断面積
が正孔の捕獲断面積より大きくなるため、汚染量が十分に少なければ、正孔が少数キャリ
アであるｎ型シリコン基板の方がライフタイムを大きくすることができる。したがって、
最近ではｎ型シリコン基板を用いた太陽電池の開発も進められている。

特開２００２−５７３５１

しかしながら、シリコン基板の実効的なライフタイムは、バルク特性だけでなく、表面欠
陥の影響も強く受ける。そのため、バルク特性改善の効果を得るには、表面欠陥の低減が
重要となる。

特に、光学的効果付与のためにシリコン基板に表面凹凸を設ける場合などにおいては、表
面積が増加するため、表面欠陥の絶対量も増加してしまう。表面欠陥は表面再結合を促進
し、実効的なライフタイムを低下させる原因となる。

すなわち、シリコン基板の表面欠陥を極力低減させることにより、実効的なライフタイム
を更に向上させることができ、光電変換装置の電気特性を向上させることができる。特に
、前述の理由から、ｎ型シリコン基板を用いた場合に、ライフタイムを向上させやすい。

したがって、本発明の一態様は、シリコン基板の表面欠陥を極力低減するパッシベーショ
ン層を設けた光電変換装置の作製方法を提供することを目的の一つとする。また、当該光
電変換装置を提供することを目的の一つとする。

本明細書で開示する本発明の一態様は、シリコン基板の表面欠陥を極力低減するパッシベ
ーション膜を設けたヘテロ接合型の光電変換装置の作製方法および当該光電変換装置に関
する。

本明細書で開示する本発明の一態様は、ｎ型の導電型を有するシリコン基板を準備する第
１の工程と、シリコン基板の一方の面上に、ｉ型またはｎ型の導電型を有しシリコン基板
よりもキャリア濃度の低い第１の半導体層を形成する第２の工程と、第１の半導体層上に
、ｎ型の導電型を有しシリコン基板よりもキャリア濃度の高い第２の半導体層を形成する
第３の工程と、シリコン基板の他方の面上に、ｉ型またはｐ型の導電型を有する第３の半
導体層を形成する第４の工程と、第３の半導体層上に、ｐ型の導電型を有し第３の半導体
層よりもキャリア濃度の高い第４の半導体層を形成する第５の工程と、第４の半導体層上
に透光性導電膜を形成する第６の工程と、第２の半導体層上に第１の電極を形成する第７
の工程と、透光性導電膜上に第２の電極を形成する第８の工程と、を有し、第２の工程お
よび第４の工程は、原料ガスにアルゴンとモノシランを含み、両者の流量比Ｘ（Ｘ＝アル
ゴン流量／モノシラン流量）を０＜Ｘ＜０．８とした条件のプラズマＣＶＤ法で行うこと
を特徴とする光電変換装置の作製方法である。

なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避ける
ために付すものであり、順序や数を限定するものではないことを付記する。

上記光電変換装置の作製方法において、第４の工程が省かれ、シリコン基板の他方の面上
に第４の半導体層を形成する方法でもよい。

上記シリコン基板に含まれる酸素の濃度は、８×１０^１７ａｔｏｍｓ／ｃｍ^３以下である
ことが好ましい。

上記、第１の半導体層、第２の半導体層、第３の半導体層および第４の半導体層には、シ
リコン半導体層を用いることができる。または、第１の半導体層、第２の半導体層、第３
の半導体層をシリコン半導体層とし、第４の半導体層を酸化物半導体層としてもよい。

上記酸化物半導体層は、第４族乃至第８族に属する金属の酸化物で形成することが好まし
い。

また、上記酸化物半導体層は、バンドギャップが２ｅＶ以上である材料で形成することが
好ましい。

また、上記酸化物半導体層は、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム
、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムで形成することが好
ましい。

本明細書で開示する本発明の他の一態様は、一対の電極間に、ｎ型の導電型を有するシリ
コン基板と、シリコン基板の一方の面上に形成された、ｉ型またはｎ型の導電型を有し、
シリコン基板よりもキャリア濃度の低い第１の半導体層と、第１の半導体層上に形成され
た、ｎ型の導電型を有し、第１の半導体層よりもキャリア濃度の高い第２の半導体層と、
シリコン基板の他方の面上に形成された、ｉ型またはｐ型の導電型を有する第３の半導体
層と、第３の半導体層上に形成された、ｐ型の導電型を有し、第３の半導体層よりもキャ
リア濃度の高い第４の半導体層と、第４の半導体層上に形成された透光性導電膜と、を有
し、第１の半導体層および第３の半導体層に含有されるアルゴンの濃度は、１．２×１０
^１８ａｔｏｍｓ／ｃｍ^３以上２．２×１０^１８ａｔｏｍｓ／ｃｍ^３以下であることを特徴
とする光電変換装置である。

上記光電変換装置の構成において、第３の半導体層が省かれ、シリコン基板の他方の面上
に第４の半導体層が形成されていてもよい。

上記酸化物半導体層は、第４族乃至第８族に属する金属の酸化物で形成されていることが
好ましい。

また、上記酸化物半導体層は、バンドギャップが２ｅＶ以上である材料から形成されてい
ることが好ましい。

また、上記酸化物半導体層は、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム
、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムで形成されているこ
とが好ましい。

本発明の一態様を用いることにより、シリコン基板の実効的なライフタイムを向上させる
ことができ、光電変換装置の電気特性を向上させることができる。また、電気特性が良好
な光電変換装置を提供することができる。

光電変換装置を説明する断面図。光電変換装置を説明する断面図。光電変換装置を説明する断面図。光電変換装置を説明する断面図。単結晶シリコン基板の両面にアルゴンを含む原料ガスで非晶質シリコン層を設けたサンプルのライフタイムを示す図。非晶質シリコン層のＴＤＳ測定結果を示す図。非晶質シリコン層のアルゴン濃度とライフタイムとの関係を示す図。光電変換装置の作製方法を説明する断面図。光電変換装置の作製方法を説明する断面図。シリコン基板上に酸化モリブデン膜を形成した素子のＩ−Ｖ特性を示す図。酸化モリブデン膜および非晶質シリコン膜の分光透過率を示す図。パッシベーション層へのアルゴン添加ありのセルおよびアルゴン添加なしのセルのＩ−Ｖ特性の比較。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分または同
様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある
。

（実施の形態１）
本実施の形態では、本発明の一態様における光電変換装置の構成および作製方法について
説明する。

図１は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、シリ
コン基板１００の一方の面上に第１の半導体層１１０、第２の半導体層１２０、第１の電
極１７０が順に積層され、シリコン基板１００の他方の面上には、第３の半導体層１３０
、第４の半導体層１４０、透光性導電膜１６０、第２の電極１９０が順に積層された構成
を有している。なお、第２の電極１９０はグリッド電極であり、第２の電極１９０が形成
された面側が受光面となる。

また、図２に示すように、第１の電極１７０もグリッド電極とし、両面を受光面とする構
成としても良い。その場合は、第４の半導体層１４０と第１の電極１７０との間に、透光
性導電膜１８０を設けることが好ましい。

また、図３に示すように、第３の半導体層１３０を設けずに、シリコン基板１００上に第
４の半導体層１４０が形成される構造としてもよい。第４の半導体層１４０によるシリコ
ン表面のパッシベーション効果が高い場合は、第３の半導体層１３０を省くことができる
。

また、図１では、シリコン基板１００の表裏に凹凸加工を施した例を示している。凹凸加
工された面では入射光が多重反射し、光電変換領域内には光が斜めに進行することから光
路長が増大する。また、裏面反射光が表面で全反射する、所謂光閉じ込め効果を起こさせ
ることもできる。

なお、図４に例示したように、シリコン基板１００の表裏のどちらか一方のみに凹凸加工
を施した構成であっても良い。凹凸加工によって上記光学的効果が得られる一方で、シリ
コン基板の表面積が増大するため、表面欠陥の絶対量が増大してしまう。したがって、光
学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者
が構造を決定すればよい。

なお、図１、図２、および図４のそれぞれの構成を任意に複合した構成、または、図２、
図３、および図４のそれぞれの構成を任意に複合した構成としてもよい。

シリコン基板１００には単結晶シリコン基板、または多結晶シリコン基板を用いることが
できる。ただし、本発明の一態様においては、ｎ型の単結晶シリコン基板を用いることが
好ましい。極力不純物を低減した単結晶シリコン基板においても少なからず不純物が含ま
れており、該不純物が形成する準位にキャリアは捕獲される。該不純物の濃度が十分に小
さく、かつ同程度であるｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の比較に
おいては、電子捕獲断面積が、正孔捕獲断面積より大きいため、正孔が少数キャリアとな
るｎ型シリコン基板の方がライフタイムは大きくなる。

しかしながら、一般的な単結晶シリコン基板では、電子を少数キャリアとするｐ型単結晶
シリコン基板の方が拡散長は大きい。そのため、ｎ型単結晶シリコン基板を用いる場合に
は、拡散長を考慮して基板厚を薄くすることが好ましい。ただし、基板厚を薄くすると光
の利用効率が低下するため、短絡電流密度が低下してしまう問題がある。

基板厚を薄くせずにｎ型単結晶シリコン基板の拡散長を高めるには、不純物および欠陥を
極力低減することが必要となる。本発明の一態様においては、低酸素濃度のｎ型単結晶シ
リコン基板を用いる。例えば、酸素濃度が８×１０^１７ａｔｏｍｓ／ｃｍ^３以下、好まし
くは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、更に好ましくは３×１０^１７ａｔｏｍｓ／ｃ
ｍ^３以下のｎ型単結晶シリコン基板を用いる。ここで、単結晶シリコン中の酸素とは、格
子間酸素を指す。このような低酸素濃度のシリコンウェハは、ＦＺ（Ｆｌｏａｔｉｎｇ
Ｚｏｎｅ）法や、ＭＣＺ（ＭａｇｎｅｔｉｃｆｉｅｌｄａｐｐｌｉｅｄＣｚｏｃｈ
ｒａｌｓｋｉ）法などで作製することができる。また、上記酸素濃度は、フーリエ変換赤
外分光法（換算係数４．８１×１０^１７／ｃｍ^２）で求めることができる。

第１の半導体層１１０および第３の半導体層１３０には、水素を含む欠陥の少ないシリコ
ン半導体層を用いることができ、シリコン基板１００の表面の欠陥を終端することができ
る。例えば、第１の半導体層１１０および第３の半導体層１３０には、プラズマＣＶＤ法
で形成される非晶質シリコンを用いることができる。

シリコン基板１００の導電型がｎ型であるならば、第１の半導体層１１０には、シリコン
基板１００よりもキャリア濃度の低いｉ型またはｎ型のシリコン層、第３の半導体層１３
０には、ｉ型またはｐ型のシリコン層を用いることができる。

なお、本明細書において、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に位
置する所謂真性半導体の他、半導体に含まれるｐ型を付与する不純物およびｎ型を付与す
る不純物が共に１×１０^１８ｃｍ^−３以下の濃度であり、暗伝導度に対して光伝導度が高
い半導体を指す。

なお、本明細書では、同じ導電型でキャリア濃度の異なる材料を区別する必要がある場合
には、相対的にキャリア濃度の高いｎ型材料またはｐ型材料の導電型をｎ^＋型またはｐ^＋
型、相対的にキャリア濃度の低いｎ型材料またはｐ型材料の導電型をｎ⁻型またはｐ⁻型
と呼称する。

第１の半導体層１１０にｎ型のシリコン層を用いる場合には、ｎ⁻型のシリコン層を用い
ることが好ましい。このとき、ｎ⁻型のシリコン層の暗伝導度は、１×１０^−９Ｓ／ｃｍ
〜１×１０^−４Ｓ／ｃｍ、好ましくは１×１０^−８Ｓ／ｃｍ〜１×１０^−５Ｓ／ｃｍ、さ
らに好ましくは１×１０^−８Ｓ／ｃｍ〜１×１０^−６Ｓ／ｃｍとする。

第３の半導体層１３０にｐ型のシリコン層を用いる場合には、ｐ⁻型のシリコン層を用い
ることが好ましい。このとき、ｐ⁻型のシリコン層の暗伝導度は、１×１０^−１０Ｓ／ｃ
ｍ〜１×１０^−５Ｓ／ｃｍ、好ましくは１×１０^−９Ｓ／ｃｍ〜１×１０^−６Ｓ／ｃｍ、
さらに好ましくは１×１０^−９Ｓ／ｃｍ〜１×１０^−７Ｓ／ｃｍとする。

また、本発明の一態様では、第１の半導体層１１０および第３の半導体層１３０にアルゴ
ンを含むシリコン層を用いる。アルゴンを含む原料ガスを用いてシリコン層をパッシベー
ション層としてシリコン基板表面に形成することで、シリコン基板の表面欠陥を極力低減
させることができる。

図５は、アルゴンを含む原料ガスを用いて、パッシベーション層として非晶質シリコンを
ｎ型単結晶シリコン基板の両面に形成したサンプルのライフタイムを示す図である。該非
晶質シリコンは、プラズマＣＶＤを用い、反応室に原料ガス（アルゴン：モノシラン＝１
：（０〜１））を導入し、反応室内の圧力を１６０Ｐａ、電極間隔を１７ｍｍ以下、カソ
ード電極の面積を基準とする電力密度を４０ｍＷ／ｃｍ^２（ＲＦ電源６０ＭＨｚ）、基板
温度を２２０℃以下とする条件で抵抗率約９Ω・ｃｍのｎ型単結晶シリコン基板上に膜厚
１００ｎｍで形成している。また、ライフタイムは、μＰＣＤ（ｍｉｃｒｏｗａｖｅｄ
ｅｔｅｃｔｅｄｐｈｏｔｏｃｏｎｄｕｃｔｉｖｉｔｙｄｅｃａｙ）法を用いて測定し
ている。

図５に示すように、原料ガス中のアルゴン比率を変化させることで、ライフタイムは極大
値を有するように変化する傾向を示す。すなわち、原料ガス中のアルゴン比率には適切な
範囲があることがわかる。アルゴン添加なしで形成したサンプルを基準にすると、原料ガ
スの流量比Ｘ（Ｘ＝アルゴン流量／モノシラン流量）は、０＜Ｘ＜０．８（０より大きく
０．８より小さい値）が好ましく、０．１≦Ｘ≦０．７（０．１以上０．７以下の値）が
より好ましく、０．１≦Ｘ≦０．６（０．１以上０．６以下の値）がさらに好ましいとい
える。

アルゴンを含む原料ガスを用いた場合においては、被成膜面を適度にアルゴンが覆い、プ
ラズマ化したモノシランからのプラズマダメージを緩和することができる。ただし、アル
ゴンを多く含む原料ガスでは、プラズマ化したアルゴン自身によっても被成膜面にプラズ
マダメージを与えるため、アルゴンは適切な上記範囲の量を添加することが好ましい。

また、図６は昇温脱離ガス分析（ＴＤＳ：ＴｈｅｒｍａｌＤｅｓｏｒｐｔｉｏｎＳｐ
ｅｃｔｒｏｍｅｔｒｙ）を用い、ガラス基板上に非晶質シリコン層を形成したサンプルの
アルゴン（ｍ／ｚ＝４０）の挙動を調べた結果である。比較したサンプルには、モノシラ
ンのみを原料ガスとして形成したサンプルＡ、およびアルゴン／モノシラン＝０．２５の
比率の原料ガスで形成したサンプルＢを用いている。サンプルＡでは、アルゴンは検出さ
れず、サンプルＢでは、約３００℃〜５００℃の昇温でアルゴンが検出されていることが
わかる。

また、図７は、アルゴン添加量の異なる複数のサンプルのＴＤＳ分析とライフタイム測定
を行い、非晶質シリコン層中のアルゴン濃度とライフタイムとの関係を調べた結果である
。なお、非晶質シリコン層中のアルゴン濃度は、ＴＤＳ分析を室温（２５℃）〜６００℃
で行い、その間に放出されるアルゴン（ｍ／ｚ＝４０）の総量、サンプル面積、およびサ
ンプルの膜厚から算出している。また、ライフタイムは、ヨウ素アルコール溶液によるケ
ミカルパッシベーションを行ったｎ型の単結晶シリコン基板のライフタイムを１として規
格化した相対値で表している。

図５と同様に、ライフタイムは極大値を有するように変化し、膜中のアルゴン濃度には適
切な範囲があることがわかる。ケミカルパッシベーションのサンプルを基準にすると、膜
中のアルゴン濃度は、１．２×１０^１８ａｔｏｍｓ／ｃｍ^３以上２．２×１０^１８ａｔｏ
ｍｓ／ｃｍ^３以下が好ましく、１．３×１０^１８ａｔｏｍｓ／ｃｍ^３以上２．１×１０^１
^８ａｔｏｍｓ／ｃｍ^３以下がより好ましいといえる。膜中に含まれるアルゴンはシリコン
と結合を作らず、適量の場合は膜の応力緩和などの効用があり、パッシベーション層の品
質向上に作用する。ただし、膜中に含まれるアルゴンが上記値より多い場合は、膜応力を
誘発、シリコン同士の結合を阻害、不純物準位の形成などの不具合が生じることがあり、
パッシベーション層としての品質を低下させてしまう。

また、本発明の一態様では、第１の半導体層１１０および第３の半導体層１３０に含まれ
る不純物元素を極力低減させることが好ましい。プラズマＣＶＤ法等で形成されるシリコ
ン層などには、原料ガスが高純度であっても成膜チャンバー中に残留する大気成分やクリ
ーニングガス成分が不純物として膜中に取り込まれやすい。これらの不純物はエネルギー
ギャップ中に不純物準位を形成し、キャリアの捕獲などの悪影響を与える。

発明者らの実験結果では、窒素、酸素などの大気成分については、膜中の濃度を１×１０
^１７ａｔｏｍｓ／ｃｍ^３以下とすることで、その影響をほとんど排除できることが判明し
ている。また、クリーニングガスの成分であるフッ素の膜中濃度は、窒素および／または
酸素の膜中濃度以下にすることが好ましいことも判明している。

上述したアルゴンを含むシリコン層を第１の半導体層１１０および第３の半導体層１３０
としてシリコン基板１００の表面に形成することで、該シリコン基板のライフタイムを向
上させることができ、電気特性が良好な光電変換装置を形成することができる。特に、該
シリコン基板の表面に凹凸を設ける場合には、その効果が顕著となる。

第２の半導体層１２０は、シリコン基板１００と同じ導電型を有し、該シリコン基板より
もキャリア密度の高い層である。例えば、第２の半導体層１２０には、ｎ型となる不純物
が添加された非晶質シリコンまたは微結晶シリコンを用いることができる。

本発明の一態様において、シリコン基板１００がｎ型である場合には、シリコン基板１０
０と第２の半導体層１２０との間には、第１の半導体層１１０を介してｎ−ｎ^＋接合が形
成される。つまり、第２の半導体層１２０は、ＢＳＦ層（ＢａｃｋＳｕｒｆａｃｅＦ
ｉｅｌｄ層）として作用する。ＢＳＦ層を形成することにより、少数キャリアがｐ−ｎ接
合側にはね返されることから、第１の電極１７０近傍でのキャリアの再結合を防止するこ
とができる。

第４の半導体層１４０は、シリコン基板１００の導電型とは逆の導電型を有し、第３の半
導体層１３０よりもキャリア密度の高い層である。シリコン基板１００がｎ型の場合には
、第４の半導体層１４０はｐ型（ｐ^＋型）であり、シリコン基板１００と第４の半導体層
１４０との間には、第３の半導体層１３０を介してｐ−ｎ接合が形成される。例えば、第
４の半導体層１４０には、ｐ型となる不純物が添加された非晶質シリコンまたは微結晶シ
リコンを用いることができる。

次に、図１に示した光電変換装置の作製方法について図８および図９を用いて説明する。

本実施の形態では、シリコン基板１００にＭＣＺ法で形成した酸素濃度が８×１０^１７ａ
ｔｏｍｓ／ｃｍ^３以下のｎ型単結晶シリコン基板を用いる。なお、表裏に凹凸加工を行う
場合は、単結晶シリコン基板の表面に（１００）面を有する基板を用いることが好ましい
。

次に、シリコン基板１００の表裏に凹凸加工を行う。なお、以下の説明は、表面に（１０
０）面を有する単結晶シリコン基板をシリコン基板１００として用いる場合に適用できる
。シリコン基板１００に多結晶シリコン基板を用いる場合は、ドライエッチング法などで
凹凸加工を行えばよい。

初期のシリコン基板１００がスライス加工のみである基板の場合は、シリコン基板１００
の表面から１０〜２０μｍに残留するダメージ層をウエットエッチング工程にて取り除く
。エッチング液には、比較的高濃度のアルカリ溶液、例えば、１０〜５０％の水酸化ナト
リウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。または、フ
ッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い。

次に、ダメージ層除去後のシリコン基板表面に付着している不純物を酸洗浄で取り除く。
酸としては、例えば、０．５％フッ酸と１％過酸化水素水の混合液（ＦＰＭ）などを用い
ることができる。またはＲＣＡ洗浄などを行っても良い。なお、この酸洗浄工程は省いて
も良い。

凹凸は、結晶シリコンのアルカリ溶液によるエッチングにおいて、面方位に対するエッチ
ングレートの違いを利用して形成する。エッチング液には比較的低濃度のアルカリ溶液、
例えば、１〜５％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用
いることができ、好ましくは、数％のイソプロピルアルコールを添加する。エッチング液
の温度は７０〜９０℃とし、３０〜６０分間、シリコン基板をエッチング液に浸漬する。
この処理により、シリコン基板１００表面に、微細な略四角錐状の複数の凸部、および隣
接する凸部間で構成される凹部からなる凹凸を形成することができる。

次に、上述の凹凸を形成するためのエッチング工程では、シリコン基板１００の表層に不
均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液
の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばＮａイオ
ンやＫイオンがシリコン中に侵入するとライフタイムが劣化し、光電変換装置の電気特性
が著しく低下してしまう。なお、この酸化層を除去するには、１〜５％の希フッ酸を用い
れば良い。

次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いてシリ
コン基板１００の表面をエッチングし、金属成分などの不純物を除去することが好ましい
。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、お
よびエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸：
硝酸：酢酸＝１：（１．５〜３）：（２〜４）とすることができる。なお、本明細書では
、フッ酸、硝酸および酢酸の混酸液をフッ硝酢酸と呼ぶ。また、このフッ硝酢酸を用いた
エッチング工程では、凸部の頂点の断面における角度を大きくする方向に変化させること
から、表面積が低減し、表面欠陥の絶対量を低減することができる。なお、このフッ硝酢
酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこ
ともできる。ここまでの工程により、図８（Ａ）に示すシリコン基板１００の断面形状が
形成される。

次いで、適切な洗浄の後、シリコン基板１００の一方の面上にプラズマＣＶＤ法を用いて
第１の半導体層１１０を形成する。第１の半導体層１１０の厚さは３ｎｍ以上１００ｎｍ
以下とすることが好ましい。本実施の形態において、第１の半導体層１１０は、アルゴン
が添加されたｉ型の非晶質シリコン層であり、膜厚は５ｎｍとする。

第１の半導体層１１０は、例えば、反応室に原料ガス（アルゴンおよびモノシラン）を導
入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍ
ｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ^２以上１２０ｍＷ／ｃ
ｍ^２以下、基板温度を１５０℃以上３００℃以下とする条件で形成することができる。前
述したように、反応室に導入する原料ガス中のアルゴンおよびモノシランの流量比Ｘ（Ｘ
＝アルゴン流量／モノシラン流量）は、０＜Ｘ＜０．８とすることが好ましい。なお、該
流量比率が遵守されていれば、原料ガスに水素などを加えてもよい。また、第１の半導体
層１１０をｎ⁻型のシリコン層とするには、上記原料ガスにホスフィンなどのｎ型のドー
パントを含むガスを添加すればよい。

次いで、第１の半導体層１１０上に第２の半導体層１２０を形成する（図８（Ｂ）参照）
。第２の半導体層１２０の厚さは３ｎｍ以上１００ｎｍ以下とすることが好ましい。本実
施の形態において、第２の半導体層１２０はｎ型（ｎ^＋型）の非晶質シリコンであり、膜
厚は１０ｎｍとする。

第２の半導体層１２０は、例えば、反応室にモノシランおよび水素ベースのホスフィン（
０．５％）を１：（１〜５０）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２
００Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基
準とする電力密度を８ｍＷ／ｃｍ^２以上１２０ｍＷ／ｃｍ^２以下、基板温度を１５０℃以
上３００℃以下とする条件で形成することができる。

次いで、シリコン基板１００の他方の面上に、プラズマＣＶＤ法を用いて第３の半導体層
１３０を形成する。第３の半導体層１３０の厚さは、３ｎｍ以上１００ｎｍ以下とするこ
とが好ましい。本実施の形態において、第３の半導体層１３０は、アルゴンが添加された
ｉ型の非晶質シリコン層であり、膜厚は５ｎｍとする。

第３の半導体層１３０は、第１の半導体層１１０と同様の条件にて形成することができる
。なお、第３の半導体層１３０をｐ⁻型のシリコン層とするには、上記原料ガスにジボラ
ンなどのｐ型のドーパントを含むガスを添加すればよい。

次いで、第３の半導体層１３０上に第４の半導体層１４０を形成する（図８（Ｃ）参照）
。第４の半導体層１４０の厚さは３ｎｍ以上１００ｎｍ以下とすることが好ましい。本実
施の形態において、第４の半導体層１４０はｐ型（ｐ^＋型）の非晶質シリコンであり、膜
厚は１０ｎｍとする。

第４の半導体層１４０は、例えば、反応室にモノシランおよび水素ベースのジボラン（０
．１％）を１：（２〜５０）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２０
０Ｐａ以下とし、電極間隔を８ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準と
する電力密度を８ｍＷ／ｃｍ^２以上５０ｍＷ／ｃｍ^２以下、基板温度を１５０℃以上３０
０℃以下とする条件で形成することができる。

なお、本実施の形態において、上記シリコンの層の形成に用いる電源には、原料ガスの分
解効率の良い周波数６０ＭＨｚのＲＦ電源を用いることが好ましい。原料ガスの分解効率
を上げることで、シリコン表面の未結合手を終端しやすくなる。ただし、１３．５６ＭＨ
ｚ、２７．１２ＭＨｚ、または１００ＭＨｚのＲＦ電源を用いても良い。また、連続放電
だけでなく、パルス放電にて形成を行っても良い。ＯＮ／ＯＦＦ制御、またはＨｉｇｈ／
Ｌｏｗ制御のパルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低
減することができる。

次いで、第２の半導体層１２０上に第１の電極１７０を形成する（図９（Ａ）参照）。第
１の電極１７０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパ
ッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、
銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。

次いで第４の半導体層１４０上に透光性導電膜１６０をスパッタ法で形成する（図９（Ｂ
）参照）。透光性導電膜１６０には、例えば、インジウム錫酸化物、珪素を含むインジウ
ム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニ
ウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグ
ラフェン等を用いることができる。また、透光性導電膜１６０は単層に限らず、異なる膜
の積層でも良い。例えば、インジウム錫酸化物とアルミニウムを含む酸化亜鉛の積層や、
インジウム錫酸化物とフッ素を含む酸化錫の積層などを用いることができる。膜厚は総厚
で１０ｎｍ以上１０００ｎｍ以下とする。

なお、シリコン基板１００の表裏に設ける膜の形成順序は、上記の方法に限らず、図９（
Ｂ）に示した構造が形成できればよい。例えば、第１の半導体層１１０を形成し、その次
に第３の半導体層１３０を形成しても良い。

次いで、スクリーン印刷法を用いて、透光性導電膜１６０上に導電性樹脂を供給し、焼成
して第２の電極１９０を形成する。ここで用いる導電性樹脂には、銀ペースト、銅ペース
ト、ニッケルペースト、モリブデンペーストなどを用いることができる。また、第２の電
極１９０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い
。また、導電性樹脂の供給は、ディスペンス法やインクジェット法を用いてもよい。

なお、図２の構成の光電変換装置を形成するには、透光性導電膜１８０を第２の半導体層
１２０上に設け、該透光性導電膜状に第１の電極１７０をグリッド状に形成する工程を行
えばよい。

また、図３の構成の光電変換装置を形成するには、第３の半導体層１３０の形成工程を省
けばよい。

また、図４の構成の光電変換装置を形成するには、凹凸加工工程前に凹凸を形成しない面
にレジストマスクなどを設ければよい。

以上により、本発明の一態様である光電変換装置を作製することができる。

本実施の形態は、他の実施の形態、および実施例と自由に組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる光電変換装置、およびその作製方法について
説明する。なお、実施の形態１と共通する点については、その詳細を省略する。

本実施の形態に示す光電変換装置は、実施の形態１で説明した図１乃至図４の構成におけ
る第４の半導体層１４０の構成材料のみが異なり、その他は同じである。

なお、本実施の形態に示す光電変換装置は、図１、図２、および図４のそれぞれの構成を
任意に複合した構成、または、図２、図３、および図４のそれぞれの構成を任意に複合し
た構成としてもよい。

本実施の形態に示す光電変換装置の第４の半導体層１４０には、バンドギャップが２ｅＶ
以上、好ましくは２．５ｅＶ以上の遷移金属酸化物を主成分とする酸化物半導体層を用い
ることができる。特に元素周期表における第４族乃至第８族に属する金属の酸化物である
ことが好ましい。該金属の酸化物は、シリコンが光吸収を示す波長範囲において、高い透
光性を有する。

具体的に上記酸化物半導体層としては、酸化バナジウム、酸化ニオブ、酸化タンタル、酸
化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムなどを用い
ることができる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、
扱いやすいため好ましい。

また、上記酸化物半導体層は、不純物を添加することにより、導電型を変化させることが
できる。また、上記酸化物半導体は、故意に不純物を添加しない場合においても、金属酸
化物中の欠陥や成膜工程中に取り込まれた微量の不純物がドナー準位またはアクセプタ準
位を形成するため、ｎ型またはｐ型の導電型を示す。

例えば、高純度化学研究所社製三酸化モリブデン粉末（４ＮＭＯＯ０３ＰＢ）をフルウ
チ化学社製タングステンボート（ＢＢ−３）に入れ、１×１０^−４Ｐａ以下の真空下で、
０．２ｎｍ／秒の成膜速度でシリコン基板上に抵抗加熱蒸着を行うと、シリコン基板の導
電型の違いでＩ−Ｖ特性の異なる素子が形成される。図１０（Ａ）はｎ型のシリコン基板
上に、図１０（Ｂ）はｐ型のシリコン基板上に、それぞれ上記方法で酸化モリブデン膜を
形成した素子のＩ−Ｖ特性である。図１０（Ａ）は整流性を示し、図１０（Ｂ）はオーム
性を示していることから、図１０（Ａ）の特性を示す素子はｐ−ｎ接合が形成されている
といえる。したがって、上記方法で成膜した酸化モリブデン膜の導電型はｐ型であること
がわかる。

なお、上記蒸着法によって形成した酸化モリブデン膜の電気伝導度は、２×１０^−６〜３
．８×１０^−３Ｓ／ｃｍ（暗伝導度）、屈折率１．６〜２．２（波長５５０ｎｍ）、消衰
係数６×１０^−４〜３×１０^−３（波長５５０ｎｍ）、Ｔａｕｃプロットから求めたバン
ドギャップは、２．８〜３ｅＶであった。

また、上記酸化物半導体層はパッシベーション効果が高く、シリコン表面の欠陥を低減さ
せることができ、キャリアのライフタイムを向上させることができる。

例えば、酸化モリブデンを抵抗率約９Ω・ｃｍのｎ型の単結晶シリコン基板の両面に成膜
し、パッシベーション層としたときのキャリアのライフタイムは、約４００μｓｅｃであ
ることがμＰＣＤ（ｍｉｃｒｏｗａｖｅｄｅｔｅｃｔｅｄｐｈｏｔｏｃｏｎｄｕｃｔ
ｉｖｉｔｙｄｅｃａｙ）法で確かめられている。

また、図１１は、上記蒸着法でガラス基板上に形成した酸化モリブデン膜、およびプラズ
マＣＶＤ法で形成した非晶質シリコン膜の光吸収係数の比較である。酸化モリブデン膜は
、広い波長範囲で光吸収係数が小さいことがわかる。

上記のように広い波長範囲で光吸収係数が小さい酸化物半導体層を第４の半導体層１４０
に用いることによって、光電変換装置の窓層での光吸収損失が低減し、光吸収領域におい
て効率良く光電変換を行うことできるようになる。

また、上述したように第４の半導体層１４０に用いる酸化物半導体層はシリコン表面の欠
陥を低減するパッシベーション効果が高い。したがって、本実施の形態における光電変換
装置は、特に第３の半導体層１３０が不要な図３の構成を含む構造とすることが好ましい
。

本実施の形態における光電変換装置は、第４の半導体層１４０を除き、実施の形態１にお
いて図８および図９を説明する工程を用いて作製することができる。

また、第４の半導体層１４０として上述した酸化物半導体層を形成するには、蒸着法、ス
パッタ法、またはイオンプレーティング法などの気相法により成膜することができる。膜
厚は１０〜１００ｎｍとすることが好ましい。

例えば、第４の半導体層１４０としてｐ型の酸化モリブデンを形成する場合、蒸着法では
、酸化モリブデン材料単体の蒸着、または酸化モリブデン材料とｐ型の導電型を付与する
不純物を共蒸着する方法を用いればよい。共蒸着とは、一つの処理室内で複数の蒸発源か
ら同時に蒸着を行う蒸着法である。また、スパッタ法では、酸化モリブデン、モリブデン
、またはそれらにｐ型の導電型を付与する不純物を含む材料をターゲットとし、酸素、ま
たは酸素とアルゴンなどの希ガスとの混合ガスをスパッタガスとする方法を用いればよい
。また、イオンプレーティング法では、上記スパッタ法と同様の材料を用いて、酸素を含
むプラズマ中で膜を形成すればよい。

本実施例では、光電変換装置のセル特性について説明する。

本実施例で説明する光電変換装置は、図１に示す構造であり、実施の形態１の作製方法で
説明した材料および方法を用いて作製した。セルサイズは１３２．２５ｃｍ^２であり、測
定には、ソーラーシミュレータにより発生させた疑似太陽光（ＡＭ１．５、照射強度は１
００ｍＷ／ｃｍ^２）を用いた。

図１２は、パッシベーション層（第１の半導体層１１０および第３の半導体層１３０）の
作製工程において、アルゴン／モノシラン流量比が０のセルＡと、アルゴン／モノシラン
流量比が０．２５のセルＢとのＩ−Ｖ特性を比較した図である。

セルＡとセルＢの比較において、特にセルＢの開放電圧および曲線因子が良好であること
がわかる。すなわち、パッシベーション層へのアルゴン添加によるライフタイム向上が光
電変換装置の電気特性向上に寄与していることがわかる。

本実施例は、他の実施の形態と自由に組み合わせることができる。

１００シリコン基板
１１０第１の半導体層
１２０第２の半導体層
１３０第３の半導体層
１４０第４の半導体層
１６０透光性導電膜
１７０第１の電極
１８０透光性導電膜
１９０第２の電極

Claims

ｎ型の導電型を有するシリコン基板を準備する第１の工程と、
前記シリコン基板の一方の面上に、ｎ型の導電型を有し前記シリコン基板よりもキャリア濃度の低い第１の半導体層を形成する第２の工程と、
前記第１の半導体層上に、ｎ型の導電型を有し前記シリコン基板よりもキャリア濃度の高い第２の半導体層を形成する第３の工程と、
前記シリコン基板の他方の面上に、ｐ型の導電型を有する第３の半導体層を形成する第４の工程と、
前記第３の半導体層上に、ｐ型の導電型を有し前記第３の半導体層よりもキャリア濃度の高い第４の半導体層を形成する第５の工程と、
前記第４の半導体層上に透光性導電膜を形成する第６の工程と、
前記第２の半導体層上に第１の電極を形成する第７の工程と、
前記透光性導電膜上に第２の電極を形成する第８の工程と、
を有し、
前記第１の半導体層、前記第２の半導体層および前記第３の半導体層は、シリコンを有し、
前記第４の半導体層は、酸化モリブデンで形成され、
前記第２の工程および前記第４の工程は、原料ガスにアルゴンとモノシランを含み、両者の流量比Ｘ（Ｘ＝アルゴン流量／モノシラン流量）を０＜Ｘ＜０．８とした条件のプラズマＣＶＤ法で行うことを特徴とする光電変換装置の作製方法。