JP6139727B2 - Eccで保護されたメモリを用いる使用のためのmbistデバイス - Google Patents
Eccで保護されたメモリを用いる使用のためのmbistデバイス Download PDFInfo
- Publication number
- JP6139727B2 JP6139727B2 JP2016048397A JP2016048397A JP6139727B2 JP 6139727 B2 JP6139727 B2 JP 6139727B2 JP 2016048397 A JP2016048397 A JP 2016048397A JP 2016048397 A JP2016048397 A JP 2016048397A JP 6139727 B2 JP6139727 B2 JP 6139727B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access port
- path
- data
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 280
- 238000012360 testing method Methods 0.000 claims description 127
- 238000000034 method Methods 0.000 claims description 24
- 238000012937 correction Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 description 44
- 239000011159 matrix material Substances 0.000 description 37
- 238000012545 processing Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 238000013459 approach Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
図1は、典型的なICテストフロー100を例示する図である。図1に示されるように、ICは複数の段階でテストされ得る。典型的には第1の段階であるIC製造段階102の間、IC製造業者は、ウェハ形態で(複数の)構成要素をテストすることによってウェハプローブテスト104を行い得、および/または最終パッケージIC形態をテストすることによってパッケージICテスト106を行い得る。
図2は、データを記憶するためのメモリ202、例えば埋め込み型メモリ202と、MBISTデバイス204と、を備える、例えばICとして実装されたシステム200を例示する図である。図2は、デジタルIC論理206であって、例えば、メモリ202、MBIST204、およびIC論理206を備えるSOCの一部分であることによって、典型的にはシステム200内にも含まれるデジタルIC論理206を更に例示するが、IC論理206はまた、代わりに、システム200の外部にあることもできる。
信頼性の増大を要求するメモリシステムは、メモリに対するデータの読み取りおよび/または書き込みにおける誤りを検出して、場合によっては、訂正するために様々なECCアルゴリズムを適用できるECC論理を利用することが多く、それによって、誤り耐性をシステムに有利に追加する。そのようなECCで保護されたメモリは、多数の設定において非常に有利であり得るが、ECC論理の存在は、特に、システムおよびアプリケーションレベルテスト段階において、それらがメモリチップ上に現在含まれるような形態でMBISTデバイスの有用性を制限する。ECC保護を用いないメモリとECCで保護されたメモリをテストするためのMBISTデバイスの使用と関連付けられた違いは、図2と図3の比較によって説明され得る。
本開示の実施形態は、上記した問題のうちの少なくともいくつかを軽減するか取り除くことを可能にする。特に、本開示の実施形態は、IC製造テスト段階の間のメモリの直接テストのために使用されるMBISTデバイスであって、したがって、テストされるメモリを含有する半導体チップ上に既に存在するMBISTデバイスが、それらのECC保護論理と組み合わせて使用された同じメモリもまたテストすることができるように再構成され得るという洞察に基づく。そのような再構成されたMBISTデバイスは、次いで、ICテストフローのシステム製造およびアプリケーションレベル段階においてもまた使用され得、システム製造およびアプリケーションレベル段階においてテストするための追加の独立したMBISTデバイスを実装する必要性を無くすとともに、顧客が、これらの段階でメモリをテストするためにソフトウェアをベースとするテストルーチンを使用する必要性を減らすか無くす。そのためには、動作中、少なくとも2つのモードにおいて埋め込み型メモリをテストすることができる、少なくとも第1および第2のアクセスポートを備えるMBISTデバイスが提案される。第1のモードでは、デバイスが、第1の通信経路を経由してテストされる埋め込み型メモリに接続された第1のアクセスポートであって、第1の経路が、メモリと関連付けられた(すなわち、メモリのためのECC保護を提供するように構成された)ECC論理を除外する、第1のアクセスポートを使用するように構成される。第2のモードでは、デバイスが、第2の通信経路を経由して埋め込み型メモリに接続された第2のアクセスポートであって、第2の経路が、メモリと関連付けられたECC論理を含む、第2のアクセスポートを使用するように構成される。このように、同じMBISTデバイスが、IC製造段階テストとシステムまたはアプリケーション段階テストとの間で共有され得、製造テストは、(第1の動作モードにおいて)全ビットに直接的にアクセスし得るが、システム/アプリケーションレベルテストは、単一ビット誤りが(第2の動作モードにおいて)アプリケーションにおける故障メッセージをトリガしないように、ECC論理を考慮に入れる。そのようなデバイスの例となる例示が、図4に提供される。
本開示の実施形態は、図4〜8に示されるような例となる実施態様を参照して上記したが、当業者は、上記した様々な教示が多様な他の実施態様に適用可能であることを理解するであろう。特に、本開示に提供されたいくつかの記載は、「埋め込み型メモリ」のことを言うが、これらの記載は、埋め込み型ではないメモリに同様に適用可能である。
Claims (20)
- メモリと、
1つ以上の誤り訂正符号(ECC)アルゴリズムを適用することにより前記メモリに対するデータの読み取りおよび/もしくは書き込みにおける誤りを訂正するまたは検出するように構成されることによって前記メモリと関連付けられた誤り訂正符号(ECC)論理と、
前記メモリのメモリ自己テスト(MBIST)のためのデバイスと、を備えるシステムであって、前記デバイスが、
第1の経路を経由して前記メモリに通信可能に接続された第1のアクセスポートであって、前記第1の経路が、前記メモリと関連付けられた前記ECC論理を除外する、第1のアクセスポートと、
第2の経路を経由して前記メモリに通信可能に接続された第2のアクセスポートであって、前記第2の経路が、前記メモリと関連付けられた前記ECC論理を含む、第2のアクセスポートと、を備え、
前記デバイスが、
前記デバイスの第1の動作モードにおいて、前記第1の経路を経由して前記メモリをテストし、かつ
前記デバイスの第2の動作モードにおいて、前記第2の経路を経由して前記メモリをテストするように構成される、システム。 - 前記デバイスの前記第1のアクセスポートが、n+pnビット幅データのデータ構造を通信するように構成され、
前記デバイスの前記第2のアクセスポートが、nビット幅データのデータ構造を通信するように構成され、
nビット幅データが、前記メモリに記憶されるデータの符号化される一部であり、pnビット幅データが、前記メモリと関連付けられた前記ECC論理によって、前記nビット幅データに追加される1つ以上のパリティビットである、請求項1に記載のシステム。 - 少なくとも前記第1の動作モードと前記第2の動作モードとの間で前記デバイスの動作モードを切り換えるように構成されたコントローラを更に備える、請求項1に記載のシステム。
- 前記コントローラが、前記デバイスの所望の動作モードを示すユーザ入力に従って、前記デバイスの前記動作モードを切り換えるように構成される、請求項3に記載のシステム。
- 前記デバイスが、
前記第1の経路を経由して前記第1のアクセスポートと前記メモリとの間で第1のアドレス、制御、および/またはデータ信号を通信し、かつ
前記第2の経路を経由して前記第2のアクセスポートと前記メモリとの間で第2のアドレス、制御、および/またはデータ信号を通信するように構成される、請求項1に記載のシステム。 - 前記システムが、追加メモリと、1つ以上のECCアルゴリズムを適用することにより前記追加メモリに対するデータの読み取りおよび/もしくは書き込みにおける誤りを訂正するまたは検出するように構成されることによって前記追加メモリと関連付けられたECC論理と、を更に備え、
前記デバイスが、
第3の経路を経由して前記追加メモリに通信可能に接続された第3のアクセスポートであって、前記第3の経路が、前記追加メモリと関連付けられた前記ECC論理を除外する、第3のアクセスポートと、
第4の経路を経由して前記追加メモリに通信可能に接続された第4のアクセスポートであって、前記第4の経路が、前記追加メモリと関連付けられた前記ECC論理を含む、第4のアクセスポートと、を更に備え、
前記デバイスが、
前記デバイスの第3の動作モードにおいて、前記第3の経路を経由して前記追加メモリをテストし、かつ
前記デバイスの第4の動作モードにおいて、前記第4の経路を経由して前記追加メモリをテストするように更に構成される、請求項1に記載のシステム。 - 前記システムが、特定用途向け集積回路(ASIC)、プログラム可能なゲートアレイ(PGA)、マイクロプロセッサ、マイクロコントローラ、または任意の他の種類のデジタルプロセッサに実装される、請求項1に記載のシステム。
- 前記システムの少なくとも一部分が、プログラム可能なハードウェアに実装される、請求項1に記載のシステム。
- メモリのメモリ自己テストのためのデバイスであって、
前記デバイスの第1の動作モードにおいて、第1のアクセスポートと前記メモリとの間の第1の経路を経由して前記メモリをテストするための前記第1のアクセスポートであって、前記第1の経路が、前記メモリと関連付けられた誤り訂正符号(ECC)論理を除外する、第1のアクセスポートと、
前記デバイスの第2の動作モードにおいて、第2のアクセスポートと前記メモリとの間の第2の経路を経由して前記メモリをテストするための前記第2のアクセスポートであって、前記第2の経路が、前記メモリと関連付けられた前記ECC論理を含む、第2のアクセスポートと、を備える、デバイス。 - 前記第1のアクセスポートが、n+pnビット幅データのデータ構造を通信するように構成され、
前記第2のアクセスポートが、nビット幅データのデータ構造を通信するように構成され、
nビット幅データが、前記メモリに記憶されるデータの符号化される一部であり、pnビット幅データが、前記メモリと関連付けられた前記ECC論理によって前記nビット幅データに追加される1つ以上のパリティビットである、請求項9に記載のデバイス。 - 少なくとも前記第1の動作モードと前記第2の動作モードとの間で前記デバイスの動作モードを切り換えるように構成されたコントローラを更に備える、請求項9に記載のデバイス。
- 前記コントローラが、前記デバイスの所望の動作モードを示すユーザ入力に従って、前記デバイスの前記動作モードを切り換えるように構成される、請求項11に記載のデバイス。
- 前記デバイスが、
前記第1の経路を経由して前記第1のアクセスポートと前記メモリとの間で第1のアドレス、制御、および/またはデータ信号を通信し、かつ
前記第2の経路を経由して前記第2のアクセスポートと前記メモリとの間で第2のアドレス、制御、および/またはデータ信号を通信するように構成される、請求項9に記載のデバイス。 - 前記デバイスの第3の動作モードにおいて、第3のアクセスポートと追加メモリとの間の第3の経路を経由して前記追加メモリをテストするための前記第3のアクセスポートであって、前記第3の経路が、前記追加メモリと関連付けられたECC論理を除外する、第3のアクセスポートと、
前記デバイスの第4の動作モードにおいて、第4のアクセスポートと前記追加メモリとの間の第4の経路を経由して前記追加メモリをテストするための前記第4のアクセスポートであって、前記第4の経路が、前記追加メモリと関連付けられた前記ECC論理を含む、第4のアクセスポートと、を更に備える、請求項9に記載のデバイス。 - 第1のアクセスポートおよび第2のアクセスポートを備えるデバイスを使用するメモリのメモリ自己テストのための方法であって、
前記デバイスの第1の動作モードにおいて、前記第1のアクセスポートと前記メモリとの間の第1の経路であって、前記メモリと関連付けられた誤り訂正符号(ECC)論理を除外する、第1の経路を経由して前記メモリをテストすることと、
前記デバイスの第2の動作モードにおいて、前記第2のアクセスポートと前記メモリとの間の第2の経路であって、前記メモリと関連付けられた前記ECC論理を含む、第2の経路を経由して前記メモリをテストすることと、を含む、方法。 - 前記デバイスの前記第1の動作モードでの前記テストが、前記デバイスの前記第1のアクセスポートを経由してn+pnビット幅データのデータ構造を通信することを含み、
前記デバイスの前記第2の動作モードでの前記テストが、前記デバイスの前記第2のアクセスポートを経由してnビット幅データのデータ構造を通信することを含み、
nビット幅データが、前記メモリに記憶されるデータの符号化される一部であり、pnビット幅データが、前記メモリと関連付けられた前記ECC論理によって前記nビット幅データに追加される1つ以上のパリティビットである、請求項15に記載の方法。 - 少なくとも前記第1の動作モードと前記第2の動作モードとの間で前記デバイスの動作モードを切り換えることを更に含む、請求項15に記載の方法。
- 前記切り換えが、前記デバイスの所望の動作モードを示すユーザ入力に従って、前記デバイスの前記動作モードを切り換えることを含む、請求項17に記載の方法。
- 前記デバイスの前記第1の動作モードでの前記テストが、前記第1の経路を経由して前記第1のアクセスポートと前記メモリとの間で第1のアドレス、制御、および/またはデータ信号を通信することを含み、
前記デバイスの前記第2の動作モードでの前記テストが、前記第2の経路を経由して前記第2のアクセスポートと前記メモリとの間で第2のアドレス、制御、および/またはデータ信号を通信することを含む、請求項15に記載の方法。 - 前記デバイスの第3の動作モードにおいて、前記デバイスの第3のアクセスポートと追加メモリとの間の第3の経路を経由して追加メモリをテストし、前記第3の経路は前記追加メモリと関連付けられたECC論理を除外することと、かつ
前記デバイスの第4の動作モードにおいて、前記デバイスの第4のアクセスポートと前記追加メモリとの間の第4の経路を経由して前記追加メモリをテストするように更に構成され、前記第4の経路は前記追加メモリと関連付けられたECC論理を含むこととをさらに含む、請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/656,966 | 2015-03-13 | ||
US14/656,966 US9583216B2 (en) | 2015-03-13 | 2015-03-13 | MBIST device for use with ECC-protected memories |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016170787A JP2016170787A (ja) | 2016-09-23 |
JP6139727B2 true JP6139727B2 (ja) | 2017-05-31 |
Family
ID=56800794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016048397A Active JP6139727B2 (ja) | 2015-03-13 | 2016-03-11 | Eccで保護されたメモリを用いる使用のためのmbistデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US9583216B2 (ja) |
JP (1) | JP6139727B2 (ja) |
CN (1) | CN105976870B (ja) |
DE (1) | DE102016103867A1 (ja) |
TW (1) | TWI607451B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9865362B1 (en) * | 2016-02-09 | 2018-01-09 | Cadence Design Systems, Inc. | Method and apparatus for testing error correction code (ECC) logic and physical memory onboard a manufactured integrated circuit (IC) |
US9984766B1 (en) * | 2017-03-23 | 2018-05-29 | Arm Limited | Memory protection circuitry testing and memory scrubbing using memory built-in self-test |
US11003153B2 (en) * | 2017-11-17 | 2021-05-11 | Intel Corporation | Safety operation configuration for computer assisted vehicle |
US11315654B2 (en) * | 2018-10-03 | 2022-04-26 | Arm Limited | Memory testing techniques |
CN111025132B (zh) * | 2018-10-09 | 2022-02-15 | 瑞昱半导体股份有限公司 | 系统芯片、以及其内建自我测试电路与自我测试方法 |
KR102131230B1 (ko) * | 2018-11-26 | 2020-07-08 | 현대오트론 주식회사 | 파워트레인 제어기의 램 에러 감지 로직의 자가진단 방법 및 장치 |
US11862271B2 (en) * | 2018-12-17 | 2024-01-02 | Arm Limited | Memory testing techniques |
US10950325B2 (en) | 2019-04-04 | 2021-03-16 | Marvell Asia Pte., Ltd. | Memory built-in self test error correcting code (MBIST ECC) for low voltage memories |
US11557365B2 (en) | 2019-08-16 | 2023-01-17 | Nxp B.V. | Combined ECC and transparent memory test for memory fault detection |
CN113204446B (zh) | 2020-02-03 | 2022-09-23 | 瑞昱半导体股份有限公司 | 寄存器资料检查装置与方法 |
CN115083507B (zh) * | 2022-08-18 | 2022-11-01 | 中国电子科技集团公司第五十八研究所 | 一种对存储器ecc校验位存储阵列的测试方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502732A (en) * | 1993-09-20 | 1996-03-26 | International Business Machines Corporation | Method for testing ECC logic |
US7308621B2 (en) | 2002-04-30 | 2007-12-11 | International Business Machines Corporation | Testing of ECC memories |
JP3930446B2 (ja) * | 2003-03-13 | 2007-06-13 | 株式会社東芝 | 半導体装置 |
DE102004012279B3 (de) | 2004-03-12 | 2005-06-09 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Speicherselbsttest von eingebetteten Speichern in Halbleiterchips |
JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
US7426672B2 (en) * | 2005-04-28 | 2008-09-16 | International Business Machines Corporation | Method for implementing processor bus speculative data completion |
US7571357B2 (en) * | 2006-08-22 | 2009-08-04 | International Business Machines Corporation | Memory wrap test mode using functional read/write buffers |
US7818638B2 (en) | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Systems and devices including memory with built-in self test and methods of making and using the same |
US8281219B2 (en) * | 2007-08-16 | 2012-10-02 | Invensas Corporation | Error correction code (ECC) circuit test mode |
JP2010152939A (ja) * | 2008-12-23 | 2010-07-08 | Renesas Electronics Corp | 半導体装置とテスト方法 |
US9037928B2 (en) | 2012-01-01 | 2015-05-19 | Mosys, Inc. | Memory device with background built-in self-testing and background built-in self-repair |
US8438344B2 (en) * | 2010-03-12 | 2013-05-07 | Texas Instruments Incorporated | Low overhead and timing improved architecture for performing error checking and correction for memories and buses in system-on-chips, and other circuits, systems and processes |
US8484543B2 (en) * | 2011-08-08 | 2013-07-09 | International Business Machines Corporation | Fusebay controller structure, system, and method |
CN104412327B (zh) * | 2013-01-02 | 2019-02-12 | 默思股份有限公司 | 内建自测试以及修复装置及方法 |
-
2015
- 2015-03-13 US US14/656,966 patent/US9583216B2/en active Active
-
2016
- 2016-02-26 TW TW105105775A patent/TWI607451B/zh active
- 2016-03-03 DE DE102016103867.9A patent/DE102016103867A1/de active Pending
- 2016-03-11 CN CN201610137462.7A patent/CN105976870B/zh active Active
- 2016-03-11 JP JP2016048397A patent/JP6139727B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN105976870A (zh) | 2016-09-28 |
US20160268007A1 (en) | 2016-09-15 |
TW201635306A (zh) | 2016-10-01 |
DE102016103867A1 (de) | 2016-09-15 |
CN105976870B (zh) | 2019-07-09 |
US9583216B2 (en) | 2017-02-28 |
JP2016170787A (ja) | 2016-09-23 |
TWI607451B (zh) | 2017-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6139727B2 (ja) | Eccで保護されたメモリを用いる使用のためのmbistデバイス | |
CN107430538B (zh) | 基于错误类型的ecc的动态应用 | |
KR101714630B1 (ko) | 컴퓨터 메모리 테스트 구조 | |
TWI424176B (zh) | 測試積體電路裝置之方法及系統 | |
US20190171520A1 (en) | Internally-generated data storage in spare memory locations | |
US7607055B2 (en) | Semiconductor memory device and method of testing the same | |
US11507718B1 (en) | Chip verification system and verification method therefor | |
US20170123892A1 (en) | Parity check circuit and memory device including the same | |
US10790038B2 (en) | Semiconductor apparatus and test system including the semiconductor apparatus | |
KR20160143940A (ko) | 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법 | |
TW201135451A (en) | Programmable test engine (PCDTE) for emerging memory technologies | |
KR20170008546A (ko) | 난수 발생 회로 및 이를 이용한 반도체 시스템 | |
US9595350B2 (en) | Hardware-based memory initialization | |
US9299403B2 (en) | Semiconductor devices and semiconductor systems including the same | |
JP6673021B2 (ja) | メモリおよび情報処理装置 | |
Carvalho et al. | Enhancing I2C robustness to soft errors | |
US7259591B1 (en) | Multi-bit configuration pins | |
CN108604460B (zh) | 使用多个一次可编程位控制对资源的访问的集成电路设备 | |
TWI553648B (zh) | 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法 | |
CN115966239A (zh) | Dram总线故障检测方法、装置、存储介质及程序产品 | |
TWI518522B (zh) | 應用於x86系統之訊號讀取之控制與切換模組 | |
US9638754B2 (en) | Semiconductor apparatus | |
JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
KR20140029819A (ko) | 반도체 메모리 장치 | |
JP2014159982A (ja) | 半導体装置およびその診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6139727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |