JP6096882B2 - フラッシュメモリブロックの適応的なプログラミングまたは消去 - Google Patents
フラッシュメモリブロックの適応的なプログラミングまたは消去 Download PDFInfo
- Publication number
- JP6096882B2 JP6096882B2 JP2015504651A JP2015504651A JP6096882B2 JP 6096882 B2 JP6096882 B2 JP 6096882B2 JP 2015504651 A JP2015504651 A JP 2015504651A JP 2015504651 A JP2015504651 A JP 2015504651A JP 6096882 B2 JP6096882 B2 JP 6096882B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- pulse
- voltage
- age
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 121
- 230000003044 adaptive effect Effects 0.000 title description 21
- 238000000034 method Methods 0.000 claims description 43
- 238000012360 testing method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 description 20
- 230000006870 function Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Claims (14)
- 不揮発性メモリのブロックの古さを、前記ブロックに出力される試験電圧パルスの結果に少なくとも基づいて決定することと、
前記ブロックの前記古さに基づき、同一パルス列内の複数のパルスの電圧および数を決定することと、
前記ブロックの少なくとも一部分をプログラムするために、前記ブロックの少なくとも一部分に前記パルスを出力し、または、前記ブロックを消去するために、前記ブロックの全体に前記パルスを出力することと、を含む、
方法。 - 前記ブロックの前記古さを決定することは、前記試験電圧パルスを前記ブロックに出力することを含む請求項1に記載の方法。
- 前記ブロックの前記古さを決定することは、さらに、前記ブロックのセルの閾値電圧を複数の所定電圧と比較することを含む、請求項2に記載の方法。
- 前記ブロックの前記古さを決定することは、さらに、前記複数の所定電圧のうちのいずれが、全ての前記閾値電圧以下であるかを決定することを含む、請求項3に記載の方法。
- 前記ブロックの前記古さを決定することは、さらに、所定の閾値電圧よりも大きい閾値電圧を有する前記ブロックのセルの数を含むカウント数を決定することを含む、請求項2に記載の方法。
- 前記出力することは、前記パルスを生成するように電圧発生器を制御することを含む、請求項1に記載の方法。
- 前記出力することは、前記パルスを含む複数のパルスを出力することを含む、請求項1に記載の方法。
- フラッシュメモリのブロックの内容をプログラムまたは消去するように動作可能なモジュールを備えるシステムであって、
プロセッサと、
前記プロセッサと通信するメモリと、を備え、
前記メモリは、前記プロセッサが、
前記ブロックの古さを、前記ブロックに出力される試験電圧パルスの結果に少なくとも基づいて決定し、
前記ブロックの前記古さに基づき、同一パルス列内の複数のパルスの電圧および数を決定し、かつ、
前記ブロックの少なくとも一部分をプログラムするために、前記ブロックの少なくとも一部分に前記パルスを出力し、または、前記ブロックを消去するために、前記ブロックの全体に前記パルスを出力するように指示するための複数の処理命令を記憶する、
システム。 - 前記モジュールはマイクロコントローラを備え、前記マイクロコントローラが前記プロセッサおよび前記メモリを含む、請求項8に記載のシステム。
- 前記メモリは指定された複数のセルを備える、請求項8に記載のシステム。
- 前記プロセッサは、さらに、前記ブロックに前記試験電圧パルスを出力するように動作可能である、請求項10に記載のシステム。
- 前記プロセッサは、さらに、前記ブロックのセルの閾値電圧を、複数の所定電圧と比較するように動作可能である、請求項10に記載のシステム。
- 方法を実行するために1つ以上のプロセッサによって実行される1つ以上のシーケンスの1つ以上の命令を記憶したコンピュータ可読媒体であって、前記方法は、
不揮発性メモリのブロックの古さを、前記ブロックに出力される試験電圧パルスの結果に少なくとも基づいて決定することと、
前記ブロックの前記古さに基づき、同一パルス列内の複数のパルスの電圧および数を決定することと、
前記ブロックの少なくとも一部分をプログラムするために、前記ブロックの少なくとも一部分に前記パルスを出力し、または、前記ブロックを消去するために、前記ブロックの全体に前記パルスを出力することと、を含む、
コンピュータ可読媒体。 - 前記方法は、前記試験電圧パルスを前記ブロックに出力することを含む、請求項13に記載のコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/437,324 | 2012-04-02 | ||
US13/437,324 US8724388B2 (en) | 2012-04-02 | 2012-04-02 | Adaptively programming or erasing flash memory blocks |
PCT/US2013/034778 WO2013151919A1 (en) | 2012-04-02 | 2013-04-01 | Adaptively progrmaming or erasing flash memory blocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015512552A JP2015512552A (ja) | 2015-04-27 |
JP6096882B2 true JP6096882B2 (ja) | 2017-03-15 |
Family
ID=49234844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015504651A Active JP6096882B2 (ja) | 2012-04-02 | 2013-04-01 | フラッシュメモリブロックの適応的なプログラミングまたは消去 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8724388B2 (ja) |
JP (1) | JP6096882B2 (ja) |
KR (1) | KR101556611B1 (ja) |
CN (1) | CN104221091B (ja) |
TW (1) | TWI607442B (ja) |
WO (1) | WO2013151919A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719876B2 (en) | 2008-07-31 | 2010-05-18 | Unity Semiconductor Corporation | Preservation circuit and methods to maintain values representing data in one or more layers of memory |
US10643700B2 (en) | 2015-10-29 | 2020-05-05 | Micron Technology, Inc. | Apparatuses and methods for adjusting write parameters based on a write count |
CN108089994B (zh) * | 2018-01-04 | 2021-06-01 | 威盛电子股份有限公司 | 存储装置以及数据保存方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208286A (ja) * | 2001-01-09 | 2002-07-26 | Sharp Corp | 不揮発性半導体記憶装置 |
US6515909B1 (en) | 2001-10-05 | 2003-02-04 | Micron Technology Inc. | Flash memory device with a variable erase pulse |
US6891758B2 (en) | 2003-05-08 | 2005-05-10 | Micron Technology, Inc. | Position based erase verification levels in a flash memory device |
US7483311B2 (en) | 2006-02-07 | 2009-01-27 | Micron Technology, Inc. | Erase operation in a flash memory device |
US7586795B2 (en) * | 2006-03-20 | 2009-09-08 | Cypress Semiconductor Corporation | Variable reference voltage circuit for non-volatile memory |
US7397703B2 (en) * | 2006-03-21 | 2008-07-08 | Freescale Semiconductor, Inc. | Non-volatile memory with controlled program/erase |
JP2007323716A (ja) * | 2006-05-31 | 2007-12-13 | Renesas Technology Corp | 半導体集積回路 |
JP4950296B2 (ja) * | 2006-09-12 | 2012-06-13 | サンディスク コーポレイション | 初期プログラミング電圧のトリミング中に消去/書き込みサイクルを減らす不揮発性メモリおよび方法 |
KR100851853B1 (ko) * | 2006-11-22 | 2008-08-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 |
KR100960479B1 (ko) * | 2007-12-24 | 2010-06-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
KR101454817B1 (ko) | 2008-01-11 | 2014-10-30 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 마모도 관리 방법 |
US8036035B2 (en) * | 2009-03-25 | 2011-10-11 | Micron Technology, Inc. | Erase cycle counter usage in a memory device |
JP2010244665A (ja) | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | フラッシュメモリおよびその消去方法 |
US7907449B2 (en) * | 2009-04-09 | 2011-03-15 | Sandisk Corporation | Two pass erase for non-volatile storage |
JP2011065687A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8550405B2 (en) * | 2009-09-29 | 2013-10-08 | Busek Company, Inc. | Solar powered spacecraft power system for a hall effect thruster |
JP5484233B2 (ja) * | 2010-07-16 | 2014-05-07 | 株式会社日立製作所 | フラッシュメモリ劣化判定装置およびフラッシュメモリの劣化判定方法 |
-
2012
- 2012-04-02 US US13/437,324 patent/US8724388B2/en active Active
-
2013
- 2013-04-01 WO PCT/US2013/034778 patent/WO2013151919A1/en active Application Filing
- 2013-04-01 JP JP2015504651A patent/JP6096882B2/ja active Active
- 2013-04-01 KR KR1020147030822A patent/KR101556611B1/ko active IP Right Grant
- 2013-04-01 CN CN201380018825.XA patent/CN104221091B/zh active Active
- 2013-04-02 TW TW102111841A patent/TWI607442B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2013151919A8 (en) | 2014-01-16 |
KR20140134721A (ko) | 2014-11-24 |
CN104221091B (zh) | 2018-03-06 |
TW201349241A (zh) | 2013-12-01 |
WO2013151919A1 (en) | 2013-10-10 |
US8724388B2 (en) | 2014-05-13 |
KR101556611B1 (ko) | 2015-10-02 |
JP2015512552A (ja) | 2015-04-27 |
TWI607442B (zh) | 2017-12-01 |
US20130258775A1 (en) | 2013-10-03 |
CN104221091A (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5583185B2 (ja) | 不揮発性半導体メモリ | |
KR100885782B1 (ko) | 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 | |
US9082503B2 (en) | Semiconductor memory device and method of operating the same | |
US8274840B2 (en) | Nonvolatile memory devices having built-in memory cell recovery during block erase and methods of operating same | |
US20100008145A1 (en) | Method of programming nonvolatile memory device | |
JP2005506653A (ja) | メモリセルを消去するための方法 | |
US9312024B2 (en) | Flash memory device having efficient refresh operation | |
JP5804584B1 (ja) | Nand型フラッシュメモリのプログラム方法 | |
US20210312960A1 (en) | Memory devices with improved refreshing operation | |
JP6096882B2 (ja) | フラッシュメモリブロックの適応的なプログラミングまたは消去 | |
WO2024032560A1 (zh) | 用于过擦除修复的方法和存储装置 | |
US9478294B2 (en) | Dummy memory erase or program method protected against detection | |
US9042186B2 (en) | Solid state drive and data erasing method thereof | |
JP2010033637A (ja) | 不揮発性半導体記憶装置 | |
JP2009070531A (ja) | 半導体装置及びその制御方法 | |
CN111863089B (zh) | 存储器装置及非易失性存储器的控制方法 | |
TWI594248B (zh) | 記憶體裝置的刷新方法以及可調整刷新操作頻率的記憶體裝置 | |
KR20100027781A (ko) | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 | |
CN110838320A (zh) | 一种存储器的编程方法和系统 | |
CN110838321A (zh) | 一种存储器的编程方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141127 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20141127 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160212 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160219 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20160311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6096882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |