JP6094747B2 - 出力回路、半導体集積回路、振動デバイス、電子機器、および移動体 - Google Patents

Description

本発明は、出力回路、半導体集積回路、振動デバイス、電子機器、および移動体等に関する。

近年、高いデータレートでシリアル通信を行うための規格が多数存在し、例えばＰＥＣＬ（Positive Emitter Coupled Logic）やＬＶＰＥＣＬ（Low Voltage PECL）等が使われている。そして、これらの規格に合った出力回路も多数存在し、集積回路装置（Integrated Circuit、IC）等で使用されている。例えば、ＰＥＣＬ出力回路は発振回路を含む集積回路装置で用いられ、発振信号に基づいてＰＥＣＬの差動信号を出力する。

一般に、ＰＥＣＬ出力回路では、出力トランジスターにバイポーラ型のＮＰＮトランジスターが使用されている（例えば、特許文献１参照）。バイポーラ型のトランジスターは動作が高速であるため、高速シリアル伝送に向いている。

特開２００１−３２０２６７号公報 米国特許出願公開第２００９／０１４０７６８号明細書

このようなＰＥＣＬ出力回路は、ＢｉＣＭＯＳプロセスで製造する必要がある。しかし、ＢｉＣＭＯＳプロセスを用いた場合には、ＭＯＳプロセスに比べてプロセスコストが高くなり、結果的に、ＰＥＣＬ出力回路を含む集積回路装置自体のコストが上昇してしまうことになる。

特許文献２の発明では、出力トランジスターをＭＯＳ型のトランジスターとし（例えば、特許文献２の図８Ｂ参照）、ＭＯＳプロセスでの製造が可能である。しかし、ＭＯＳ型トランジスターを用いる場合、その閾値には通常製造ばらつき（例えば、±０．１Ｖ程度）が生じる。そのため、特許文献２の発明のＰＥＣＬ出力回路の出力電圧をＰＥＣＬの規格におさめることは困難であった。

本発明は、以上の事を鑑みてなされたものであり、本発明のいくつかの態様によれば、ＭＯＳ型の出力トランジスターを用いながらも、例えば製造ばらつきの影響によらず、所望の出力電圧にすることが可能な出力回路、半導体集積回路、振動デバイス、電子機器、移動体等を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。

［適用例１］
本適用例に係る出力回路は、ドレイン端子に電源電圧が印加され、ソース端子から出力信号を出力するＭＯＳ型の第１のトランジスターを出力段とする出力回路であって、基準電圧を基にして抵抗比で定められる第１の出力電圧を生成する第１の回路と、前記第１の出力電圧と、前記出力信号の第２の出力電圧を設定することが可能な第２のトランジスタ
ーのソース電圧と、を比較して、前記第１のトランジスターが前記第２の出力電圧を出力するために必要な出力ゲート電圧を生成する第２の回路と、前記出力ゲート電圧を前記第１のトランジスターへ印加するタイミングを、入力制御信号に基づいて制御する第３の回路と、を含む。

本適用例に係る出力回路は、ソースフォロワ構成のＭＯＳ型の第１のトランジスターを出力段とする。そして、出力回路は、第１の出力電圧を生成する第１の回路と、第１の出力電圧と複製した出力信号の出力電圧とに基づいて出力ゲート電圧を生成する第２の回路と、入力制御信号に基づいて、出力ゲート電圧の第１のトランジスターへの印加を制御する第３の回路と、を含む。なお、第１のトランジスターは前記の出力トランジスターに対応する。

第１の回路が生成する第１の出力電圧は、例えば仕様や規格で定められているハイレベルまたはローレベルに対応する電圧であってもよい。

そして、第２の回路が生成する出力ゲート電圧は、第１のトランジスターのゲート端子に印加される電圧である。このとき、出力ゲート電圧は、複製される出力信号の出力電圧と第１の出力電圧とに基づいて調整される。例えば、これらの電圧差が無くなるように出力ゲート電圧が調整される。

このとき、第２の回路は出力信号の出力電圧の複製に用いられる回路を含むが、この回路のトランジスターと、第１のトランジスターとは同じようにばらつく。そのため、製造ばらつきにかかわらず、出力信号の出力電圧を第２の出力電圧（例えば、規格で定められているハイレベルまたはローレベルに対応する電圧）にすることができる。

そして、第３の回路は、入力制御信号に基づいて、出力ゲート電圧の第１のトランジスターへの印加を制御して、第１のトランジスターのソース端子から、例えばハイレベルまたはローレベルの第２の出力電圧を出力させることができる。よって、本適用例に係る出力回路は、ＭＯＳ型の第１のトランジスターを用いながらも、例えば製造ばらつきの影響によらずに、所望の出力電圧にすることができる。第３の回路は、例えばトランスミッションゲートを含む構成であってもよいし、例えば２つの出力ゲート電圧を選択的に出力するインバーターやバッファー等を含む構成であってもよい。

［適用例２］
上記適用例に係る出力回路において、前記第２の回路は、前記第１のトランジスターのレプリカ回路を含んでもよい。

［適用例３］
上記適用例に係る出力回路において、前記レプリカ回路は、ドレイン端子に電源電圧が印加されるレプリカトランジスターと、前記レプリカトランジスターのソース端子に接続される電流源と、を含み、前記第２の回路は、前記レプリカトランジスターのソース端子の電圧と、前記第２の出力電圧とが一致するように、前記レプリカトランジスターのゲート電圧であるレプリカトランジスター調整電圧を生成し、前記レプリカトランジスター調整電圧を前記出力ゲート電圧としてもよい。

［適用例４］
上記適用例に係る出力回路において、前記レプリカ回路は、前記第１のトランジスターよりもサイズの小さい前記レプリカトランジスターを含んでもよい。

本適用例に係る出力回路の第２の回路は、第１のトランジスターのレプリカ回路を含ん
でいてもよい。第２の回路は、第１のトランジスターのレプリカ回路を含むことで、出力信号の出力電圧の複製を正確に行うことができる。

ここで、レプリカ回路は、ドレイン端子に電源電圧が印加されるレプリカトランジスターと、レプリカトランジスターのソース端子に接続される電流源と、を含んでもよい。レプリカトランジスターは第１のトランジスターを複製したものであり、同一のサイズのトランジスターであってもよいが、所定の比率でサイズを縮小したトランジスターであることが好ましい。このとき、レプリカ回路の消費電力を抑えることができる。

また、電流源は出力回路の外部で付される負荷回路を複製したものである。本適用例に係る出力回路が、複数の電源電圧を使用可能な規格（例えば、ＰＥＣＬ）の出力回路として使用される場合でも、電源電圧に依存しない電流を複製することで使用範囲を広げることができる。

そして、第２の回路は、レプリカトランジスターのソース端子の電圧と、第２の出力電圧とが一致するように、レプリカトランジスターのゲート電圧であるレプリカトランジスター調整電圧を生成する。ここで、レプリカトランジスターのソース端子の電圧は、出力信号の出力電圧に対応する。従って、レプリカトランジスター調整電圧を出力ゲート電圧とすることで、本適用例に係る出力回路は正確に所望の出力電圧にすることが可能である。

［適用例５］
上記適用例に係る出力回路において、前記出力信号は、信号レベルとして第１のレベル、および前記第１のレベルと異なる第２のレベルをとり、前記第１の回路は、前記第１のレベル、前記第２のレベルのそれぞれに対応する前記第１の出力電圧を生成し、前記第２の回路は、前記第１のレベル、前記第２のレベルのそれぞれに対応する前記出力ゲート電圧である第１の出力ゲート電圧、第２の出力ゲート電圧を生成し、前記第３の回路は、前記入力制御信号に基づいて、前記第１の出力ゲート電圧および前記第２の出力ゲート電圧の一方を選択して前記第１のトランジスターに印加してもよい。

［適用例６］
上記適用例に係る出力回路において、前記出力信号は複数であってもよい。

［適用例７］
上記適用例に係る出力回路において、前記出力信号は差動出力であってもよい。

本適用例に係る出力回路は、出力信号の信号レベルとして第１のレベル、第２のレベルをとる。第１のレベル、第２のレベルは例えばデジタル出力信号のハイレベル、ローレベルに対応するとしてもよいが、これに限るものではない。このとき、第１の回路は、第１のレベル、第２のレベルのそれぞれについて第１の出力電圧を生成する。第２の回路は、２つの第１の出力電圧を用いて、第１のレベル、第２のレベルのそれぞれに対応する出力ゲート電圧である第１の出力ゲート電圧、第２の出力ゲート電圧を生成する。

そして、第３の回路は、入力制御信号に基づいて、第１の出力ゲート電圧および第２の出力ゲート電圧の一方を選択して第１のトランジスターに印加する。第１のトランジスターのゲート端子に第１の出力ゲート電圧が印加された場合、出力信号の出力電圧は、第１のレベル（例えば、ハイレベル）に対応する第２の出力電圧となる。また、第１のトランジスターのゲート端子に第２の出力ゲート電圧が印加された場合、出力信号の出力電圧は、第２のレベル（例えば、ローレベル）に対応する第２の出力電圧となる。このように、本適用例に係る出力回路は、複数の信号レベルのそれぞれについて、例えば製造ばらつき
の影響によらずに、所望の出力電圧にすることができる。なお、複数の信号レベルは３つ以上であってもよい。

出力回路は複数の出力信号を出力してもよい。そして、これらは差動出力であってもよい。例えば、出力回路はＰＥＣＬ出力回路であって、非反転信号と反転信号の２つの出力信号を出力してもよい。また、このようなチャネルを複数備えていてもよい。このとき、本適用例に係る出力回路は、例えば製造ばらつきの影響によらずに所望の出力電圧にできるので、高品質の多出力回路、差動出力回路を実現することができる。

［適用例８］
本適用例に係る半導体集積回路は、前記適用例に係る出力回路と、発振素子を発振させて発振信号を生成する発振回路と、を含み、前記出力回路は、前記発振信号を前記入力制御信号とする。

［適用例９］
本適用例に係る振動デバイスは、前記適用例に係る半導体集積回路と、前記発振素子と、を含む。

本適用例に係る半導体集積回路、振動デバイスによれば、発振回路と前記の出力回路を含んでおり、発振回路からの発振信号に基づく出力信号（以下、クロック信号ともいう）を生成できる。そのため、本適用例に係る半導体集積回路、振動デバイスは、製造ばらつきの影響によらずに所望の出力電圧のクロック信号を出力することが可能である。なお、振動デバイスは、物理量を検出する装置であって、所望の出力電圧の物理量信号等を出力してもよい。

［適用例１０］
本適用例に係る電子機器は、前記適用例に係る半導体集積回路を含む。

［適用例１１］
本適用例に係る移動体は、前記適用例に係る半導体集積回路を含む。

本適用例に係る電子機器、移動体によれば、前記の半導体集積回路を含んでおり、製造ばらつきの影響によらない所望の出力電圧のクロック信号等を利用できる。そのため、信頼性の高い電子機器、移動体を実現できる。

本実施形態の出力回路の構成例を示す図。 本実施形態の出力回路と、発振回路とを含む半導体集積回路を、発振素子と接続した図。 図３（Ａ）、図３（Ｂ）は終端回路を説明する図。 図４（Ａ）、図４（Ｂ）はレプリカ回路の設計について説明する図。 図５（Ａ）、図５（Ｂ）は、振動デバイスの構成例を示す図。 電子機器の機能ブロック図。 電子機器の外観の一例を示す図。 移動体の一例を示す図。 従来の出力回路の例を表す回路図。 従来の出力回路の別の例を表す回路図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説
明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．出力回路、半導体集積回路
［出力回路の構成］
図１は、本実施形態の出力回路１１の構成例を示す図である。出力回路１１は後述する半導体集積回路１０の出力段を構成し、非反転発振信号Ｓ、反転発振信号Ｓｂに基づいて、ＰＥＣＬ（Positive Emitter Coupled Logic）の差動出力信号である非反転出力信号ＤＯ、反転出力信号ＤＯｂを出力する。なお、非反転発振信号Ｓ、反転発振信号Ｓｂは本発明の入力制御信号に対応し、非反転出力信号ＤＯ、反転出力信号ＤＯｂは本発明の出力信号に対応する。なお、以下において、非反転出力信号ＤＯと反転出力信号ＤＯｂとを区別する必要がない場合には、単に「出力回路１１の出力信号」と表現する。

出力回路１１は、ドレイン端子に電源電圧Ｖｄｄが印加され、ソース端子からそれぞれ非反転出力信号ＤＯ、反転出力信号ＤＯｂを出力するＭＯＳ型の出力トランジスターＮ９、Ｎ１０を含む。また、出力回路１１は、第１の回路１３、第２の回路１４、第３の回路１５を含む。出力トランジスターＮ９、Ｎ１０は本発明の第１のトランジスターに対応する。

第１の回路１３は、出力回路１１の出力信号の第１の出力電圧Ｖ１、Ｖ２を生成する。第１の出力電圧Ｖ１、Ｖ２は、それぞれＰＥＣＬの規格に基づく差動出力信号のハイレベル、ローレベルの電圧である。出力回路１１の出力信号は、例えば製造ばらつきの影響によらず、第１の出力電圧Ｖ１または第１の出力電圧Ｖ２をとることが求められる。以下に、第１の回路１３の構成について説明する。

図１のように、第１の回路１３は、安定な基準電圧Ｖｒを含む。基準電圧Ｖｒは、例えばバンドギャップリファレンス回路等を用いて実現することができる。第１の回路１３の誤差増幅器Ａｒは、トランジスターＰ１のゲート電圧を調整して、反転入力端子と非反転入力端子の電圧がほぼ等しくなった状態で平衡を保つ。そのため、トランジスターＰ１に流れる電流Ｉｒは、トランジスターＰ１に接続された抵抗（以下、抵抗Ｒｒ）の抵抗値がＲｒであるとして、式（１）のように表すことができる。

そして、図１のトランジスターＰ２はトランジスターＰ１と同じ形状であって、トランジスターＰ２にも電流Ｉｒが流れる。また、トランジスターＰ２に接続されたトランジスターＮ１とトランジスターＮ２とはカレントミラーを構成している。このとき、ミラー比は１であり、トランジスターＮ２にも電流Ｉｒが流れる。なお、ミラー比は１以外であってもよい。

トランジスターＮ２に直列に接続された抵抗値がＲ１である抵抗（以下、抵抗Ｒ１）、抵抗値がＲ２である抵抗（以下、抵抗Ｒ２）に電流Ｉｒが流れるため電圧降下が発生する。すなわち、第１の回路１３は、ＰＥＣＬの規格で定められたハイレベルの第１の出力電圧Ｖ１と、ローレベルの第１の出力電圧Ｖ２を生成する。第１の出力電圧Ｖ１、Ｖ２は以下の式（２）、式（３）で与えられる。

第１の出力電圧Ｖ１、Ｖ２は、電源電圧Ｖｄｄ、安定な基準電圧Ｖｒと抵抗Ｒｒ、抵抗Ｒ１、抵抗Ｒ２の抵抗比で定められるため、製造ばらつきに影響されることなく高い精度を得ることができる。つまり、抵抗Ｒｒ、抵抗Ｒ１、抵抗Ｒ２は同じようにばらつくため、これらの抵抗比で定められる第１の出力電圧Ｖ１、Ｖ２は製造ばらつきに影響されない。

次に、第２の回路１４は、出力回路１１の出力信号の出力電圧を複製する。そして、第１の出力電圧Ｖ１、Ｖ２と複製した出力電圧とに基づいて、出力トランジスターＮ９、Ｎ１０のゲート電圧となる出力ゲート電圧ＶｇＨ、ＶｇＬを生成する。つまり、第２の回路１４は、出力トランジスターＮ９、Ｎ１０（本発明の第１のトランジスターに対応）が出力電圧（本発明の第２の出力電圧に対応）を出力するために必要な出力ゲート電圧ＶｇＨ、ＶｇＬを生成する。以下に、第２の回路１４の構成について説明する。

第２の回路１４は、ハイレベルの第１の出力電圧Ｖ１、ローレベルの第１の出力電圧Ｖ２を第１の回路１３から受け取る。そして、出力回路１１の出力信号の出力電圧が第１の出力電圧Ｖ１となるような出力ゲート電圧ＶｇＨを生成する。また、出力回路１１の出力信号の出力電圧が第１の出力電圧Ｖ２となるような出力ゲート電圧ＶｇＬも生成する。

例えば、出力トランジスターＮ９のゲート端子に出力ゲート電圧ＶｇＨが印加された場合、非反転出力信号ＤＯの出力電圧は第１の出力電圧Ｖ１（信号レベルはハイレベル）になる。このとき、出力トランジスターＮ１０のゲート端子には出力ゲート電圧ＶｇＬが印加されて、反転出力信号ＤＯｂの出力電圧は第１の出力電圧Ｖ２（信号レベルはローレベル）になる。ここで、出力トランジスターＮ９、Ｎ１０は同じ形状であるため、第２の回路１４は、出力ゲート電圧ＶｇＨ、ＶｇＬを出力トランジスターＮ９、Ｎ１０のそれぞれについて生成する必要はない。

第２の回路１４は、出力トランジスターＮ９および出力トランジスターＮ１０を複製したレプリカ回路ＲＥ１、ＲＥ２を含む。レプリカ回路ＲＥ１、ＲＥ２によって、出力回路１１の出力信号の出力電圧が複製される。レプリカ回路ＲＥ１は、出力ゲート電圧ＶｇＨを生成するために用いられ、レプリカ回路ＲＥ２は、出力ゲート電圧ＶｇＬを生成するために用いられる。

レプリカ回路ＲＥ１は、ドレイン端子に電源電圧Ｖｄｄが印加されるレプリカトランジスターＮ３（本発明の第２のトランジスターに対応）と、レプリカトランジスターＮ３のソース端子に接続される電流源Ｎ４と、を含む。レプリカトランジスターＮ３は、出力トランジスターＮ９（および出力トランジスターＮ１０）を複製している。また、電流源Ｎ４は、出力回路１１の外部で付される負荷回路（図３（Ａ）、図３（Ｂ）参照）を複製したものである。なお、本実施形態の電流源Ｎ４は、トランジスターを飽和状態で動作させたときの定電流を利用している。

ここで、レプリカトランジスターＮ３は、出力トランジスターＮ９および出力トランジスターＮ１０よりもサイズが小さい。サイズが小さいとは、具体的にはサイズ比、すなわち（ゲート幅／ゲート長）の比率が小さいことを意味する。例えば、レプリカトランジスターＮ３のゲート長Ｌ０（図４（Ａ）、図４（Ｂ）参照）は、出力トランジスターＮ９および出力トランジスターＮ１０と同じにする。一方、レプリカトランジスターＮ３のゲート幅Ｗ０（図４（Ａ）、図４（Ｂ）参照）は、出力トランジスターＮ９および出力トランジスターＮ１０よりも小さく設計し、サイズ比を例えば数十分の一程度にしてもよい。

このとき、出力トランジスターＮ９および出力トランジスターＮ１０を複製したレプリカ回路ＲＥ１によって、正確に出力回路１１の出力信号の出力電圧を複製できる一方で、レプリカ回路ＲＥ１の電流Ｉ１をサイズ比に応じて小さくすることが可能である。そのため、レプリカ回路ＲＥ１での消費電力を抑えることができる。

第２の回路１４は、ハイレベルをとる場合の出力回路１１の出力信号の出力電圧を、レプリカトランジスターＮ３のソース端子の電圧（以下、ソース電圧ＶｓＨ）によって複製できる。そして、第２の回路１４は、ソース電圧ＶｓＨと第１の出力電圧Ｖ１との差を誤差増幅器Ａ１で検出する。そして、図１のように、誤差増幅器Ａ１の出力を、レプリカトランジスターＮ３のゲート電圧（本発明のレプリカトランジスター調整電圧）としている。ソース電圧ＶｓＨが誤差増幅器Ａ１にフィードバックされることで、最終的にソース電圧ＶｓＨと第１の出力電圧Ｖ１が等しくなり、このときの誤差増幅器Ａ１の出力（すなわち、レプリカトランジスター調整電圧）を出力ゲート電圧ＶｇＨとする。

このとき、出力ゲート電圧ＶｇＨがゲート端子に印加されたレプリカトランジスターＮ３のソース電圧ＶｓＨは、ハイレベルの第１の出力電圧Ｖ１に等しい。すると、レプリカ回路ＲＥ１は、出力トランジスターＮ９、出力トランジスターＮ１０を複製したものであるから、ソース電圧ＶｓＨは、非反転出力信号ＤＯ、反転出力信号ＤＯｂの出力電圧に対応する。そのため、出力ゲート電圧ＶｇＨが、出力トランジスターＮ９、Ｎ１０のゲート端子に印加された場合、非反転出力信号ＤＯ、反転出力信号ＤＯｂの出力電圧は第１の出力電圧Ｖ１に等しくなる。

レプリカ回路ＲＥ２については、レプリカ回路ＲＥ１と同じ構造であるため説明を省略する。つまり、レプリカ回路ＲＥ１の説明における、レプリカトランジスターＮ３、電流源Ｎ４、電流Ｉ１、ソース電圧ＶｓＨ、誤差増幅器Ａ１、第１の出力電圧Ｖ１、出力ゲート電圧ＶｇＨを、それぞれ、レプリカトランジスターＮ５、電流源Ｎ６、電流Ｉ２、ソース電圧ＶｓＬ、誤差増幅器Ａ２、第１の出力電圧Ｖ２、出力ゲート電圧ＶｇＬに置き換えることでレプリカ回路ＲＥ２の説明になる。なお、レプリカトランジスターＮ５は本発明の第２のトランジスターに対応する。

なお、レプリカ回路ＲＥ２は、レプリカ回路ＲＥ１とは独立しており、例えば出力トランジスターＮ９および出力トランジスターＮ１０とのサイズ比を異なるものとしてもよい。例えば、レプリカトランジスターＮ３のサイズ比が１／６０であり、レプリカトランジスターＮ５のサイズ比が１／１５であってもよい。

そして、第３の回路１５は、非反転発振信号Ｓ、反転発振信号Ｓｂに基づいて出力ゲート電圧ＶｇＨ、ＶｇＬの出力トランジスターＮ９、Ｎ１０への印加を制御する。以下に、第３の回路１５の構成について説明する。

図１のように、第３の回路１５は、トランジスターＰ３、Ｎ７で構成される切替スイッチ（以下、第１の切替スイッチとする）と、トランジスターＰ４、Ｎ８で構成される切替
スイッチ（以下、第２の切替スイッチとする）を含む。第１の切替スイッチも第２の切替スイッチも出力ゲート電圧ＶｇＨまたは出力ゲート電圧ＶｇＬを出力する。

第１の切替スイッチは、入力された非反転発振信号Ｓの信号レベルに応じて、出力トランジスターＮ９のゲート端子に出力ゲート電圧ＶｇＨまたは出力ゲート電圧ＶｇＬを印加する。また、第２の切替スイッチは、入力された反転発振信号Ｓｂの信号レベルに応じて、出力トランジスターＮ１０のゲート端子に出力ゲート電圧ＶｇＨまたは出力ゲート電圧ＶｇＬを印加する。

このとき、非反転発振信号Ｓと反転発振信号Ｓｂとは互いに異なる信号レベルを有し、例えば非反転発振信号Ｓがローレベルの場合、反転発振信号Ｓｂはハイレベルである。この場合、出力トランジスターＮ９のゲート端子には出力ゲート電圧ＶｇＨが印加されて、非反転出力信号ＤＯの出力電圧は第１の出力電圧Ｖ１に等しくなる。そして、出力トランジスターＮ１０のゲート端子には出力ゲート電圧ＶｇＬが印加されて、反転出力信号ＤＯｂの出力電圧は第１の出力電圧Ｖ２に等しくなる。ここで、第１の出力電圧Ｖ１、Ｖ２は、それぞれＰＥＣＬの規格に基づく差動出力信号のハイレベル、ローレベルの電圧である。このように、出力回路１１は入力制御信号（非反転発振信号Ｓ、反転発振信号Ｓｂ）に基づいて、ＰＥＣＬの差動出力信号を出力することができる。

なお、本実施形態では、差動出力信号を出力するが、例えば反転出力信号ＤＯｂを省略して、非反転出力信号ＤＯからシングルエンド出力をしてもよい。このとき、トランジスターＰ４、Ｎ８で構成される第２の切替スイッチと反転発振信号Ｓｂも省略される。

［半導体集積回路の構成］
図２は、出力回路１１と発振回路１２とを含む半導体集積回路１０を、水晶振動子２６（本発明の発振素子に対応）と接続した状態を示す図である。図２のように出力回路１１は半導体集積回路１０の出力段として用いられる。なお、図１と同じ要素については同じ符号を付しており説明を省略する。

出力回路１１は、水晶振動子２６を発振させて発振信号（ここでは、非反転発振信号Ｓおよび反転発振信号Ｓｂ）を生成する発振回路１２とともに１チップ化されて、半導体集積回路１０を構成している。また、半導体集積回路１０は、水晶振動子２６と接続されて、温度補償や温度制御をしていない水晶発振器２０、すなわちＳＰＸＯ（Simple Packaged Crystal Oscillator）を構成する。

発振回路１２は、アナログ増幅器として機能する帰還抵抗Ｒｆを備えたインバーター２４と、固定容量４１、４２を含む。そして、図２に示すように水晶振動子２６と接続されて発振ループを形成している。また、発振回路１２はインバーター２５を含み、発振信号として非反転発振信号Ｓだけでなく反転発振信号Ｓｂも出力する。出力回路１１は、これらの信号を受け取り、ＰＥＣＬの差動出力信号である非反転出力信号ＤＯ、反転出力信号ＤＯｂを出力する。

ここで、ＰＥＣＬの差動出力には終端回路が付加される。図３（Ａ）、図３（Ｂ）はその終端回路を説明するための図である。図３（Ａ）、図３（Ｂ）に示すように、本実施形態の出力回路１１を含む半導体集積回路１０は、その外部で終端回路が付加される。

ＰＥＣＬは、ＥＣＬ（Emitter Coupled Logic）とは異なり負電源を必要とせず、正の電圧であるＶｄｄ−２Ｖ（電源電圧Ｖｄｄよりも２Ｖ低い電圧）を終端電圧として用いる。そして、図３（Ｂ）のように、この終端電圧に対して５０Ωで終端を行うことが求められている。

しかし、終端電圧としてＶｄｄ−２Ｖを別途用意せずに、図３（Ａ）のようなテブナン終端回路が用いられることが多い。このとき、抵抗値Ｒｐ、Ｒｎを以下の式（４）、式（５）を満たすように設定することで、図３（Ｂ）と電気特性を同じにすることができる。

［従来の出力回路との比較］
ここで、本実施形態の出力回路１１が以上のように半導体集積回路１０の出力段として使用されることを前提として、従来の出力回路１０１１Ａ、１０１１Ｂとの比較を行う。図９は、従来の出力回路１０１１Ａを表す回路図である。出力回路１０１１Ａは、出力トランジスターとしてＮＰＮトランジスターＱ１、Ｑ２を用いている。なお、図１〜図３（Ｂ）と同じ要素には同じ符号を付しており説明を省略する。

出力回路１０１１Ａは、前段回路１０１３と後段回路１０１５を含む。前段回路１０１３は、本実施形態の出力回路１１の第１の回路１３に対応するが、第１の出力電圧Ｖ１、Ｖ２を生成する回路（抵抗Ｒ１、抵抗Ｒ２、トランジスターＮ２で構成される回路）を含まない。

後段回路１０１５のトランジスターＮ１３は、前段回路１０１３のトランジスターＮ１とカレントミラーを構成している。トランジスターＮ１３には電流Ｉｓが流れるが、式（１）のＩｒを用いて、Ｉｓ＝ｎ×Ｉｒとなる。ここで、ｎはミラー比であって、トランジスターＮ１とトランジスターＮ１３のゲート幅の比で定まる。なお、ゲート長は同じであるとする。

後段回路１０１５のトランジスターＮ１１、Ｎ１２はスイッチとして機能する。トランジスターＮ１１、Ｎ１２のゲート端子には、それぞれ非反転発振信号Ｓ、反転発振信号Ｓｂ（図２参照）が入力される。非反転発振信号Ｓと反転発振信号Ｓｂは差動信号であるから、トランジスターＮ１１、Ｎ１２は交互にオン、オフを繰り返す。

このとき、出力回路１０１１ＡのＮＰＮトランジスターＱ１、Ｑ２のベース電圧が変化するので、出力回路１０１１Ａの出力信号（非反転出力信号ＤＯ、反転出力信号ＤＯｂ）にはハイレベルとローレベルの出力電圧が交互に現れる。ここで、ハイレベルの出力電圧をＶｏＨ、ローレベルの出力電圧をＶｏＬとする。ＶｏＨ、ＶｏＬは、後段回路１０１５が抵抗値Ｒｓの抵抗を含むとして、それぞれ式（６）、式（７）で表される。

ただし、ＶｂｅＨ、ＶｂｅＬはそれぞれハイレベル、ローレベルにおける出力トランジスター（ＮＰＮトランジスターＱ１、ＮＰＮトランジスターＱ２）のベース−エミッタ間電圧である。ここで、ＰＥＣＬの規格でＶｏＨ、ＶｏＬは、それぞれ式（８）、式（９）の範囲であることが求められている。

従来の出力回路１０１１Ａでは、式（８）、式（９）を満たすように、抵抗値Ｒｓ、電流Ｉｓ、ベース−エミッタ間電圧であるＶｂｅＨ、ＶｂｅＬが調整される。

ここで、式（８）、式（９）をもとに、出力回路１０１１Ａの出力信号（非反転出力信号ＤＯ、反転出力信号ＤＯｂ）の出力電流について検討する。図３（Ｂ）のように、Ｖｄｄ−２Ｖの終端電圧に対して５０Ωのインピーダンスで終端されるため、ハイレベルの出力電流であるＩｏＨ、ローレベルの出力電流であるＩｏＬは、それぞれ式（１０）、式（１１）の範囲であることが求められる。

式（８）、式（９）のようにＶｏＨ、ＶｏＬが電源電圧Ｖｄｄに依存するのに対し、式（１０）、式（１１）のようにＩｏＨ、ＩｏＬは電源電圧Ｖｄｄに依存しない。

従来の出力回路１０１１Ａは、抵抗値Ｒｓ、電流Ｉｓ、ベース−エミッタ間電圧であるＶｂｅＨ、ＶｂｅＬを調整することで、ＰＥＣＬの規格を表す式（８）、式（９）を満たすことができる。しかし、出力トランジスターとしてＮＰＮトランジスターＱ１、Ｑ２を用いるため、ＢｉＣＭＯＳプロセスで製造する必要がある。そのため、ＭＯＳプロセスに比べてプロセスコストが高くなり、結果的に、出力回路１０１１Ａを含む集積回路装置のコストが上昇してしまう。

そこで、図１０のように、出力回路１０１１ＡのＮＰＮトランジスターＱ１、Ｑ２をＭＯＳ型の出力トランジスターＮ９、Ｎ１０に置き換えた出力回路１０１１Ｂを用いることが考えられる。出力回路１０１１Ｂは、出力回路１０１１Ａとは異なる従来回路であって、ＭＯＳ型のトランジスターのみで構成されており、安価なＭＯＳプロセスで製造することが可能である。なお、前段回路１０１３、後段回路１０１５については図９と同じであり、説明を省略する。

しかし、出力回路１０１１Ｂでは、ＰＥＣＬの規格で求められるＶｏＨ、ＶｏＬの範囲（式（８）、式（９））を満たすことが難しい。出力回路１０１１Ｂにおけるハイレベルの出力電圧であるＶｏＨ、ローレベルの出力電圧であるＶｏＬは、それぞれ式（１２）、式（１３）で表される。

ただし、ＶｇｓＨ、ＶｇｓＬはそれぞれハイレベル、ローレベルにおけるＭＯＳ型の出力トランジスター（出力トランジスターＮ９、出力トランジスターＮ１０）のゲート−ソース間電圧である。ここで、出力回路１０１１Ｂでも、式（８）、式（９）を満たすように、抵抗値Ｒｓ、電流Ｉｓ、ゲート−ソース間電圧であるＶｇｓＨ、ＶｇｓＬを調整すればよいと思われる。つまり、ベース−エミッタ間電圧であるＶｂｅＨ、ＶｂｅＬに代えて、ゲート−ソース間電圧であるＶｇｓＨ、ＶｇｓＬを調整すればよいと思われる。

しかし、ＭＯＳ型のトランジスターのＶｇｓＨ、ＶｇｓＬは、閾値電圧Ｖｔｈとオーバードライブ電圧の和で与えられる。閾値電圧Ｖｔｈは製造ばらつきが大きく、例えば±０．１Ｖ程度のばらつきを見込む必要がある。すると、閾値電圧Ｖｔｈのばらつきが、式（８）、式（９）に示された許容される変動幅を超えてしまうため、出力回路１０１１ＢはＰＥＣＬの規格を満たすことができない。

このとき、閾値電圧Ｖｔｈのばらつきが許容される変動幅におさまるように出力回路１０１１Ｂの良品選別を行う、あるいは製造装置を限定して閾値電圧Ｖｔｈのばらつきを小さくする、などの対策が考えられる。しかし、どちらの対策も製造コストの上昇を招き、ＭＯＳプロセスで製造することによるコスト低減の利益が失われる。

さらに、出力回路１０１１Ｂにおいて、出力トランジスター（出力トランジスターＮ９、出力トランジスターＮ１０）の閾値電圧Ｖｔｈは、基板バイアス効果によっても変動する。基板バイアス効果は、ソース−バルク間電圧が高いほど閾値電圧Ｖｔｈが増加する現象であり、ＭＯＳ型トランジスターに特有の現象である。図１０のように、出力トランジスター（出力トランジスターＮ９、出力トランジスターＮ１０）のソース端子の電圧は、ハイレベルの出力電圧ＶｏＨ、または、ローレベルの出力電圧ＶｏＬのいずれかに当たるが、ＶｏＨ、ＶｏＬは式（１２）、式（１３）のように電源電圧Ｖｄｄに依存している。このため、電源電圧Ｖｄｄによっても閾値電圧Ｖｔｈは変動してしまう。よって、出力回路１０１１Ｂを複数の電源電圧（例えば、２．５Ｖおよび３．３Ｖ）で使用するとした場合、それぞれの電源電圧に対して式（８）、式（９）を満たすことは非常に困難である。そのため、電源電圧の選択に関して、使用範囲が限定されていた。

また、閾値電圧Ｖｔｈは温度によっても変動する。閾値電圧Ｖｔｈは、高温であるほど低下する傾向がある。そのため、式（８）、式（９）を満たすには、例えば特定の温度の近傍だけで出力回路１０１１Ｂを動作させなければならないといった制限が生じることになる。

以上のように、従来の出力回路１０１１Ｂは、ＭＯＳプロセスで製造することは可能であっても、閾値電圧ＶｔｈがＰＶＴ変動、すなわちプロセス（製造ばらつき）の変動、電圧（基板バイアス効果）の変動、および温度の変動の影響を受ける。そのため、式（８）、式（９）を満たすことが困難であり、出力回路１０１１Ｂの使用は現実的ではなかった。

ここで、再び図１を参照して、本実施形態の出力回路１１について説明する。出力回路１１の第１の回路１３は第１の出力電圧Ｖ１、Ｖ２を生成する。第１の出力電圧Ｖ１、Ｖ２は、式（２）、式（３）のように安定な基準電圧Ｖｒと、抵抗Ｒｒ、抵抗Ｒ１、抵抗Ｒ
２の抵抗比によって定めることができる。

第１の回路１３は、式（８）、式（９）に示されるＶｏＨ、ＶｏＬの中心の値を第１の出力電圧Ｖ１、Ｖ２とすることができる。例えば、基準電圧Ｖｒ＝１．２５Ｖである場合、Ｒ１／Ｒｒ＝０．７６２、Ｒ２／Ｒｒ＝０．６１とする。このとき、第１の出力電圧Ｖ１＝Ｖｄｄ−０．９５２５Ｖ、第１の出力電圧Ｖ２＝Ｖｄｄ−１．７１５Ｖとすることができる。このとき、抵抗Ｒｒ、抵抗Ｒ１、抵抗Ｒ２の抵抗比で第１の出力電圧Ｖ１、Ｖ２を定めているため、例えば製造ばらつきに影響されず、高い精度を得ることができる。

また、出力回路１１の第２の回路１４は、レプリカ回路ＲＥ１、ＲＥ２によって出力回路１１の出力信号の出力電圧を複製する。そして、第１の出力電圧Ｖ１、Ｖ２と複製した出力電圧とを誤差増幅器Ａ１、Ａ２で一致させて、出力トランジスターＮ９、Ｎ１０のゲート電圧となる出力ゲート電圧ＶｇＨ、ＶｇＬを生成する。

ここで、レプリカ回路ＲＥ１、ＲＥ２に含まれるレプリカトランジスターＮ３、Ｎ５は、出力回路１１のＭＯＳ型の出力トランジスター（出力トランジスターＮ９、Ｎ１０）を正確に複製している。そのため、出力回路１１のＭＯＳ型の出力トランジスターのＰＶＴ変動はレプリカトランジスターＮ３、Ｎ５にも同じく影響する。したがって、出力回路１１は、出力信号の出力電圧を常に第１の出力電圧Ｖ１または第１の出力電圧Ｖ２とすることができるので、式（８）、式（９）を満たし、ＰＥＣＬ出力回路として使用できる。

なお、前記のようにレプリカトランジスターＮ３、Ｎ５は、出力回路１１の出力トランジスターよりもサイズを小さくして、出力回路１１の消費電力を抑えている。つまり、レプリカトランジスターＮ３、Ｎ５は、出力回路１１の出力トランジスターと同じサイズではない。そのため、以下に説明するようなレイアウトを行うことが好ましい。

例えば、図４（Ａ）のように出力トランジスターＮ９、Ｎ１０がレイアウトされているとする。ここで、図４（Ａ）のＳＲはソースであり、ＤＲはドレインである。またゲートＧＴについて、ゲート長はＬ０であり、ゲート幅はＷ０の整数倍（ここでは、整数Ｍを用いてＭ×Ｗ０とする）である。

このとき、図４（Ｂ）のようにレプリカトランジスターＮ３、Ｎ５をレイアウトする。レプリカトランジスターＮ３、Ｎ５のゲート長は同じくＬ０であるが、ゲート幅はＷ０であって、出力トランジスターＮ９、Ｎ１０と比較してサイズ比が１／Ｍである。つまり、レプリカトランジスターＮ３、Ｎ５は、図４（Ｂ）の枠で囲った１つのトランジスターだけであり、その他はトランジスターとして使用されない。しかし、レプリカトランジスターＮ３、Ｎ５は、不使用部分も含めて出力トランジスターＮ９、Ｎ１０のレイアウトを複製することで、ＰＶＴ変動の影響までも正確に反映する。

また、レプリカ回路ＲＥ１、ＲＥ２は、出力回路１１の外部で付される負荷回路（図３（Ａ）、図３（Ｂ）参照）を複製するのに、電流源Ｎ４、Ｎ６を用いている。ここで、式（１０）、式（１１）のようにＩｏＨ、ＩｏＬは電源電圧Ｖｄｄに依存しない。そのため、電流Ｉ１、Ｉ２によって、ＩｏＨ、ＩｏＬを複製するレプリカ回路ＲＥ１、ＲＥ２を用いることで、電源電圧が変わっても式（８）、式（９）を満たすことができる。すなわち、出力回路１１は、電源電圧を限定することなく、使用範囲を広げることができる。

なお、レプリカ回路ＲＥ１、ＲＥ２の電流Ｉ１、Ｉ２には高い精度は求められない。電流Ｉ１は、ＩｏＨの所望の電流値である２０．９５ｍＡ（式（１０）参照）の例えば１／６０である０．３５ｍＡをターゲットにしてもよい。また、電流Ｉ２は、ＩｏＬの所望の電流値である５．７ｍＡ（式（１１）参照）の例えば１／１５である０．３８ｍＡをター
ゲットにしてもよい。電流Ｉ１、Ｉ２の電流値がターゲットからずれると、レプリカトランジスターＮ３、Ｎ５のオーバードライブ電圧にもずれが生じる。しかし、出力トランジスターＮ９、Ｎ１０のゲート幅を十分大きくとれば、ＶｇｓＨ、ＶｇｓＬは、閾値電圧Ｖｔｈが支配的であるためオーバードライブ電圧のずれは無視できる。そのため、電流Ｉ１、Ｉ２には高い精度は求められない。

以上のように、本実施形態の出力回路１１は、従来の出力回路１０１１Ａと異なり安価なＭＯＳプロセスで製造可能であり、従来の出力回路１０１１Ｂと異なりＰＶＴ変動の影響で出力電圧が第１の出力電圧Ｖ１、Ｖ２から大きく外れる問題もない。つまり、本実施形態の出力回路１１は、ＭＯＳ型の出力トランジスターを用いながらも、例えば製造ばらつきといったＰＶＴ変動の影響によらず、所望の出力電圧にすることができる。また、本実施形態の出力回路１１は、電源電圧を限定することなく、使用範囲を広げることができる。

２．振動デバイス
本実施形態の振動デバイス２００は、出力回路２１１、発振回路２１２、発振回路２１２により発振する発振素子２３０を含むものである。出力回路２１１と発振回路２１２とは、半導体集積回路２１０として振動デバイス２００に含まれていてもよい。本実施形態の振動デバイス２００の説明において、出力回路２１１は図１、図２の出力回路１１が対応し、発振回路２１２は図２の発振回路１２が対応し、半導体集積回路２１０は図２〜図３（Ｂ）の半導体集積回路１０が対応する。なお、後述する温度補償型発振器の発振回路２１２は、図２の発振回路１２の構成に加えて温度補償を行う回路を含んでいるものとする。

振動デバイス２００としては、例えば、発振素子２３０として振動子を備えた発振器や発振素子２３０として振動型のセンサー素子２４０を備えた物理量センサー等が挙げられる。

図５（Ａ）に、振動デバイス２００の一例である発振器の構成例を示す。図５（Ａ）に示す振動デバイス２００（発振器）は、温度補償型発振器であり、出力回路２１１と、発振回路２１２と、温度センサー２２０と、発振素子２３０とを含む。ここで、出力回路２１１、発振回路２１２は、半導体集積回路２１０を構成していてもよい。

発振回路２１２は、温度センサー２２０の出力に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、発振素子２３０（例えば、図２〜図３（Ｂ）の水晶振動子２６が対応）の周波数温度特性を補償しながら一定の周波数で発振させる。そして、得られた発振信号は出力回路２１１によってクロック信号として出力される。ここで、出力回路２１１は差動信号であるクロック信号を出力してもよい（図１参照）。

本実施形態の振動デバイスである発振器としては、温度補償型発振器の他にも、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、電圧制御温度補償型発振器（ＶＣ−ＴＣＸＯ）、恒温型発振器（ＯＣＸＯ等）等が挙げられる。また、温度センサー２２０を含まず、温度補償を行わないＳＰＸＯであってもよい。つまり、図２の水晶発振器２０は振動デバイス２００の一例である。

図５（Ｂ）に、振動デバイスの一例である物理量センサーの構成例を示す。図５（Ｂ）に示す振動デバイス２００（物理量センサー）は、出力回路２１１と、発振回路２１２と、温度センサー２２０と、水晶等を材料とするセンサー素子２４０と、検出回路２５０とを含む。ここで、出力回路２１１、発振回路２１２、検出回路２５０は、半導体集積回路
２１０を構成していてもよい。

発振回路２１２は、温度センサー２２０の出力に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、センサー素子２４０の周波数温度特性を補償しながら一定の周波数で発振させる。

センサー素子２４０は、一定の周波数で振動しながら、加わった物理量（例えば、角速度や加速度等）の大きさに応じた検出信号を出力する。

検出回路２５０は、センサー素子２４０の検出信号の検波や直流化を行い、センサー素子２４０に加わった物理量の大きさに応じた信号レベルの物理量信号を生成する。そして、生成された物理量信号は出力回路２１１によって出力される。ここで、出力回路２１１は差動信号である物理量信号を出力してもよい（図１参照）。

なお、検出回路２５０は、温度センサー２２０の出力に応じて、回路素子の温度特性やセンサー素子２４０の温度特性を補償し、物理量信号の振動レベルを調整するようにしてもよい。

本実施形態の振動デバイスである物理量センサーとしては、角速度センサー（ジャイロセンサー）や加速度センサー等が挙げられる。

本実施形態によれば、振動デバイス２００は、半導体集積回路２１０の出力回路２１１を用いてクロック信号、物理量信号等を出力する。そのため、製造ばらつきの影響によらずに所望の出力電圧のクロック信号、物理量信号等を出力することが可能である。

３．電子機器
本実施形態の電子機器３００について、図６〜図７を用いて説明する。なお、図１〜図５と同じ要素については同じ番号、符号を付しており説明を省略する。

図６は、電子機器３００の機能ブロック図である。電子機器３００は、半導体集積回路２１０と発振素子２３０とを含む振動デバイス２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access
Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図６の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

振動デバイス２００は、半導体集積回路２１０と発振素子２３０とが接続された発振器に対応する（図５（Ａ）参照）。なお、図６では温度センサー２２０の図示を省略している。振動デバイス２００は、半導体集積回路２１０が含む出力回路２１１からのクロック信号をＣＰＵ３２０だけでなく各部に供給する（図示は省略）。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、振動デバイス２００が出力するクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。

そして、音出力部３８０は、スピーカー等の音を出力する装置である。

電子機器３００は、半導体集積回路２１０が含む出力回路２１１からのクロック信号を受け取るので、製造ばらつきの影響によらない所望の出力電圧のクロック信号を利用できる。そのため、電子機器３００は、動作の信頼性を高めることができる。

電子機器３００としては種々が考えられる。例えば、ネットワークサーバー、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

図７は、電子機器３００の一例であるネットワークサーバーの外観の一例を示す図である。電子機器３００であるネットワークサーバーは、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるネットワークサーバーは、半導体集積回路２１０が含む出力回路２１１からのクロック信号を受け取るので、製造ばらつきの影響によらない所望の出力電圧のクロック信号を利用できる。そのため、ネットワークサーバーは、動作の信頼性を高めることができる。

４．移動体
本実施形態の移動体４００について、図８を用いて説明する。

図８は、本実施形態の移動体４００の一例を示す図（上面図）である。図８に示す移動体４００は、発振部４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、４３０、４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図８の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

発振部４１０は、半導体集積回路２１０を含む振動デバイス２００（発振器）に対応する。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。

ここで、移動体４００のシステムは、発振部４１０すなわち半導体集積回路２１０を含む振動デバイス２００（発振器）からの、製造ばらつきの影響によらない所望の出力電圧のクロック信号を利用できる。よって、移動体４００は、システムの動作についても信頼性を高めることができる。

なお、このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

５．その他
本発明は、前記の実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１０ 半導体集積回路、１１ 出力回路、１２ 発振回路、１３ 第１の回路、１４ 第２の回路、１５ 第３の回路、２０ 水晶発振器、２４ インバーター、２５ インバーター、２６ 水晶振動子、４１ 固定容量、４２ 固定容量、２００ 振動デバイス、２１０ 半導体集積回路、２１１ 出力回路、２１２ 発振回路、２２０ 温度センサー、２３０ 発振素子、２４０ センサー素子、２５０ 検出回路、３００ 電子機器、３２０ ＣＰＵ、３３０ 操作部、３４０ ＲＯＭ、３５０ ＲＡＭ、３６０ 通信部、３７０ 表示部、３８０ 音出力部、４００ 移動体、４１０ 発振部、４２０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー、１０１１Ａ：出力回路、１０１１Ｂ：出力回路、１０１３ 前段回路、１０１５ 後段回路、Ａ１ 誤差増幅器、Ａ２ 誤差増幅器、Ａｒ 誤差増幅器、ＤＯ 非反転出力信号、ＤＯｂ 反転出力信号、ＧＴ ゲート、Ｉ１ 電流、Ｉ２ 電流、Ｉｒ 電流、Ｉｓ 電流、Ｌ０ ゲート長、Ｎ１ トランジスター、Ｎ２ トランジスター、Ｎ３ レプリカトランジスター、Ｎ４ 電流源、Ｎ５ レプリカトランジスター、Ｎ６ 電流源、Ｎ９ 出力トランジスター、Ｎ１０ 出力トランジスター、Ｎ１１ トランジスター、Ｎ１３ トランジスター、Ｐ１ トランジスター、Ｐ２ トランジスター、Ｐ３ トランジスター、Ｐ４ トランジスター、Ｑ１ ＮＰＮトランジスター、Ｑ２ ＮＰＮトランジスター、Ｒ１ 抵抗、Ｒ２ 抵抗、ＲＥ１ レプリカ回路、ＲＥ２ レプリカ回路、Ｒｆ 帰還抵抗、Ｒｒ 抵抗、Ｓ 非反転発振信号、Ｓｂ 反転発振信号、Ｖ１ 第１の出力電圧、Ｖ２ 第１の出力電圧、Ｖｃ 周波数制御電圧、Ｖｄｄ 電源電圧、ＶｇＨ 出力ゲート電圧、ＶｇＬ 出力ゲート電圧、Ｖｒ 基準電圧、ＶｓＨ ソース電圧、ＶｓＬ ソース電圧、Ｖｔｈ 閾値電圧、Ｗ０ ゲート幅

Claims (11)

1. ドレイン端子に電源電圧が印加され、ソース端子から出力信号を出力するＭＯＳ型の第１のトランジスターを出力段とする出力回路であって、
   基準電圧を基にして抵抗比で定められる第１の出力電圧を生成する第１の回路と、
   前記第１の出力電圧と、前記出力信号の第２の出力電圧を設定することが可能な第２のトランジスターのソース電圧と、を比較して、前記第１のトランジスターが前記第２の出力電圧を出力するために必要な出力ゲート電圧を生成する第２の回路と、
   前記出力ゲート電圧を前記第１のトランジスターへ印加するタイミングを、入力制御信号に基づいて制御する第３の回路と、
   を含む出力回路。
2. 請求項１に記載の出力回路において、
   前記第２のトランジスターは、
   ドレイン端子に電源電圧が印加され、
   前記第２の回路は、
   前記第２のトランジスターのソース端子に接続される電流源を含み、
   前記第２のトランジスターのソース端子の電圧と、前記第２の出力電圧とが一致するように、前記第２のトランジスターのゲート電圧を生成し、
   前記第２のトランジスターの前記ゲート電圧を前記出力ゲート電圧とする出力回路。
3. 請求項１に記載の出力回路において、
   前記第２のトランジスターは、ドレイン端子に電源電圧が印加され、ソース端子に電流源が接続された前記第１のトランジスターのレプリカトランジスターであって、
   前記第２の回路は、
   前記レプリカトランジスターのソース端子の電圧と、前記第２の出力電圧とが一致するように、前記レプリカトランジスターのゲート電圧であるレプリカトランジスター調整電圧を生成し、
   前記レプリカトランジスター調整電圧を前記出力ゲート電圧とする出力回路。
4. 請求項１乃至３のいずれか１項に記載の出力回路において、
   前記第２のトランジスターは、
   前記第１のトランジスターよりもサイズが小さい出力回路。
5. 請求項１乃至４のいずれか１項に記載の出力回路において、
   前記出力信号は、信号レベルとして第１のレベル、および前記第１のレベルと異なる第２のレベルをとり、
   前記第１の回路は、
   前記第１のレベル、前記第２のレベルのそれぞれに対応する前記第１の出力電圧を生成し、
   前記第２の回路は、
   前記第１のレベル、前記第２のレベルのそれぞれに対応する前記出力ゲート電圧である第１の出力ゲート電圧、第２の出力ゲート電圧を生成し、
   前記第３の回路は、
   前記入力制御信号に基づいて、前記第１の出力ゲート電圧および前記第２の出力ゲート電圧の一方を選択して前記第１のトランジスターに印加する出力回路。
6. 請求項１乃至５のいずれか１項に記載の出力回路において、
   前記出力信号は複数である出力回路。
7. 請求項６に記載の出力回路において、
   前記出力信号は差動出力である出力回路。
8. 請求項１乃至７のいずれか１項に記載の出力回路と、
   発振素子を発振させて発振信号を生成する発振回路と、
   を含み、
   前記出力回路は、
   前記発振信号を前記入力制御信号とする半導体集積回路。
9. 請求項８に記載の半導体集積回路と、
   前記発振素子と、
   を含む振動デバイス。
10. 請求項８に記載の半導体集積回路を含む電子機器。
11. 請求項８に記載の半導体集積回路を含む移動体。

Images