JP6073932B2 - 多層デバイスの電気的接続部の生成方法および電気的接続部を有する多層デバイス - Google Patents

多層デバイスの電気的接続部の生成方法および電気的接続部を有する多層デバイス Download PDF

Info

Publication number
JP6073932B2
JP6073932B2 JP2014558079A JP2014558079A JP6073932B2 JP 6073932 B2 JP6073932 B2 JP 6073932B2 JP 2014558079 A JP2014558079 A JP 2014558079A JP 2014558079 A JP2014558079 A JP 2014558079A JP 6073932 B2 JP6073932 B2 JP 6073932B2
Authority
JP
Japan
Prior art keywords
internal electrode
insulating
photosensitive material
electrode layers
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014558079A
Other languages
English (en)
Other versions
JP2015511406A (ja
Inventor
ディーター ゾーミッチュ，
ディーター ゾーミッチュ，
フランツ リナー，
フランツ リナー，
マルティン ガラー，
マルティン ガラー，
ヨハン ラムラー，
ヨハン ラムラー，
ラインハルト ガブル，
ラインハルト ガブル，
セバスティアン ブルナー，
セバスティアン ブルナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2015511406A publication Critical patent/JP2015511406A/ja
Application granted granted Critical
Publication of JP6073932B2 publication Critical patent/JP6073932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacture Of Switches (AREA)

Description

本発明は、多層デバイスの電気的接続部の製造方法および電気的接続部を有する多層デバイスに関する。
たとえばこのデバイスは、自動車における噴射バルブの駆動に使用することができるピエゾアクチュエータである。特許文献１は、光パターニング可能な絶縁材料を含むピエゾアクチュエータを開示している。特許文献２は、レーザーを用いて絶縁材料がパターニングされるピエゾアクチュエータを開示している。
ドイツ国特許出願公開公報ＤＥ１０２００７０５８８７３Ａ１号明細書 ドイツ国特許登録公報ＤＥ１０２００６００３０７０Ｂ３号明細書
本発明の課題は、多層デバイスの電気的接続部の製造のための改善された方法および改善された電気的接続部を有する多層デバイスを提供することである。
本発明は、多層デバイスの電気的接続部の製造方法を開示する。この方法は、複数の内部電極層を有する多層デバイスの基体を提供するステップである、ステップＡ）を備える。さらに、絶縁材料、導電性材料、および光感受性の材料を提供するステップである、ステップＢ）を備える。ステップＣ）では、好ましくは、上記の絶縁材料および導電性材料が基体の外面上で内部電極層と交互に接続されるようにパターンレイアウトされ、ここでこのパターンレイアウトは、光感受性材料を用いて形成される。
基体は誘電体層からなる積層体を有してよい。たとえば、誘電体層および内部電極層が積層方向に沿って積層される。この積層方向は、好ましくは基体の長手方向に対応する。好ましくは、誘電体層および内部電極層は交互に重なり合って積層される。
これらの誘電体層は、たとえばセラミック材料である圧電材料であってよい。この基体の製造には、グリーンシートが用いられてよく、これらのグリーンシートの上に内部電極層の形成するために、たとえば金属ペーストが塗布される。たとえばこの金属ペーストは、シルクスクリーン印刷処理で塗布される。この金属ペーストは銅を含んでよい。これからたとえば、主成分として銅を含有する内部電極層が形成される。代替として、この金属ペーストは、銀パラジウムを含んでよく、これから銀パラジウムを主成分として含有する内部電極層が形成される。この金属ペーストを塗布した後、好ましくはこのグリーンシートは積層され、押圧されてまとめて焼結され、モノリシック焼結体が生成される。好ましくは、デバイスの基体はモノリシック焼結体から形成され、たとえば上記のように製造された焼結体から形成される。
たとえば、この多層デバイスは、圧電デバイスとして形成され、たとえば圧電アクチュエータとして形成される。圧電アクチュエータでは、内部電極層に電圧を印加すると、これらの内部電極層の間に配設された圧電層が伸張し、アクチュエータの隆起が生成される。この多層デバイスは、他のデバイスとして形成されてよく、たとえば多層コンデンサとして形成されてよい。
「圧電層」は、好ましくは、この積層体の１つのセグメントを表し、このセグメントは圧電材料を有し、積層方向で２つの隣接する内部電極層と接している。１つの圧電層は、積層方向に重なり合って配設されている１つ以上の圧電性薄層から形成されていてよい。たとえば、１つの圧電性薄層は、１つのグリーンシートから製造されてよい。１つの圧電層はまた、単一の圧電性薄層を有してもよい。
この多層デバイスは、好ましくは、全体が活性な多層デバイスである。全体が活性な多層デバイスでは、内部の電極層は基体の全断面に渡って延在している。誘電体層は、こうしてこれらの内部電極層により完全に覆われている。この多層デバイスは特に、隣接する電極層間に不活性な区域がない。不活性な区域とは、異なる極性の２つの隣接する電極間の領域であり、ここではこれらの電極が重なり合っていない。
積層方向で隣接する内部電極層の間に電圧を印加するために、好ましくは少なくとも２つの外部電極が設けられている。たとえば、２つの外部電極は、基体の対向する外面に配設されている。好ましくは、これらの外部電極は、絶縁材料および導電性材料に機械的に接続されている。好ましくは、内部電極層は積層方向で交互に、これらの外部電極の１つと接続され、また他の１つの外部電極から電気的に絶縁されている。このような交互の電気的接続は、好ましくは、絶縁材料および導電性材料のパターンレイアウトによって達成される。
これらの絶縁材料および導電性材料は、好ましくは、基体の外面に直接取付られる。好ましくは、これらの絶縁材料および導電性材料は、内部電極層と直接機械的に接続されている。好ましくは、これらの絶縁材料および導電性材料は、積層方向で交互に、内部電極層の上に配設されている。たとえば、これらの絶縁材料および導電性材料は、内部電極層の上に帯状に配設されている。これにより、たとえば１つの内部電極層が基体の外面で絶縁材料によって完全に覆われ、あるいは導電性材料によって覆われる。代替として、この内部電極層の部分領域のみが絶縁材料あるいは導電性材料によって覆われる。１つの好ましい実施形態においては、この絶縁材料は、絶縁バー（Isolationsstegen）の形態で内部電極層に取り付けられる。好ましくは、この絶縁バーは積層方向に対し垂直に延在する。
１つの好ましい実施形態においては、少なくとも１つの絶縁用バーの幅は、積層方向で２つの隣接する内部電極層の電極層の間隔より大きい。１つの好ましい実施形態においては、１つの外面にはそれぞれ複数の絶縁バーが配設されている。好ましくは接続バーの形態で導電性材料が内部電極層に取り付けられる。好ましくは接続バーと絶縁バーとは積層方向で交互になっている。１つの好ましい実施形態においては、１つの外面にはそれぞれ複数の接続バーが配設されている。
絶縁材料は、好ましくは電気的に絶縁性の材料から成る。この絶縁材料は、たとえばガラス，セラミック粉末または有機絶縁ワニス（organischen Isolierlack）を含んでよい。この絶縁材料は、たとえばラミネート加工，印刷またはスプレーを用いて取り付けられてよい。好ましくはこの絶縁材料は、層として取り付けられる。
導電性材料は、たとえばスパッタリングを用いて取り付けられてよい。代替として、この導電性材料は、金属ペーストとして塗布されてよく、続いてこの金属ペーストは焼き付けられる。代替として、この導電性材料は導電性接着剤から成ってよい。この導電性材料は、たとえば金属を含有するかまたは金属性材料であってよい。好ましくは、この導電性材料は層として取り付けられる。好ましくは、１つの方法ステップで光感受性材料が多層デバイスの基体の外面上に取り付けられてパターニングされる。
好ましくは、この光感受性材料は、基体の少なくとも１つの外面上に、絶縁材料および導電性材料のパターンレイアウトを形成するために、取り付けられてパターニングされる。好ましくは、この光感受性材料は層として取り付けられる。この光感受性材料は、好ましくは、基体の２つの対向する外面上に取り付けられてパターニングされる。好ましくは、この光感受性材料は、そのパターニングの後で基体の外面上で全ての一つ置きの内部電極層の上の少なくとも一部の領域にこの光感受性材料が付いていないようにパターニングされる。
この光感受性材料は、好ましくはリソグラフィーを用いてパターニングされる。とりわけこの光感受性材料は、フォトリソグラフィーあるいはレーザーリソグラフィーによってパターニング可能なパターニング用材料であると考えてよい。
たとえば、この光感受性材料のパターニングはフォトリソグラフィーを用いてそのパターニングが行われる。このフォトリソグラフィーは、光感受性材料が露光によってパターニングされるという原理に基づいている。露光によって光感受性材料の化学特性の局所的な変化が起こリ得る。たとえば、光感受性材料は露光によって硬化され得る。硬化されなかった領域は、この後除去することができる。たとえば、この露光された領域を溶剤を用いて除去するが、この際光感受性材料の露光された領域のみが溶解され、露光されていない領域は溶解されない。代替として、この溶剤は露光されていない領域を溶解し、露光された領域は溶解しない。
たとえば、この光感受性材料はフォトレジストを含む。好ましくは、この光感受性材料は、とりわけその化学組成により、絶縁材料とは異なっている。
この光感受性材料は、絶縁材料および導電性材料のパターンレイアウトのためのマスクとして機能し得る。たとえば、この光感受性材料によって、上記の絶縁材料または導電性材料を正にこの基体の外面上の所定の位置のみに取り付けられてよく、たとえば全ての１つおきの内部電極層の上に取り付けられてよい。代替として、この光感受性材料によって、上記の絶縁材料または導電性材料が正にこの所定の位置のみで除去されてよく、たとえば全ての１つおきの内部電極層の上で除去されてよい。
好ましくは、多層デバイスの基体は、絶縁材料および導電材料の正確な位置決めができるように、光感受性材料のパターニングの前に寸法測定される。たとえばこの基体は、光学検査を用いて寸法測定される。
このような寸法測定によって、たとえば上述の積層体内の内部電極層の位置を確認することができる。たとえば光感受性材料のパターニングは、異なる積層高さおよび異なる誘電体層の厚さに合わせられてよい。このようにして、絶縁材料および導電材料のパターンレイアウトは個別にこの基体に合わせることができる。これにより、基体の１つの外面上のすべての内部電極層が充分に絶縁材料または導電材料で覆われることを保証することができる。
光感受性材料のパターニングは、露光マスクを用いて行ってよい。この露光マスクは、好ましくは露光の際に、この基体の側面上の全ての１つおきの内部電極層の上にある光感受性材料の領域が露光されるように形成されている。他の内部電極層の上の領域は露光されない。
この露光マスクは、上記の基体の寸法測定の結果に対応して選択されてよい。この際この露光マスクは基体の積層高さおよび内部電極層の位置に個々に合わせることができる。たとえばこのため、露光マスクのセットから、適合した露光マスクが選択されてよい。この選択はたとえばいわゆるクラス分割（Klasseneinteilung）によって行われてよい。代替として、いわゆる投影露光を用いて、露光マスク像の像縮尺が積層高さに合わせられてよい。この際基体と露光マスクとの間の距離は、ぴったりの像縮尺となるように調整される。
この基体の製造プロセスの際に、たとえば製造誤差のために、内部電極層間の間隔が様々となる可能性がある。このような様々な間隔は、たとえばプレス反り（Pressverzug）または基体の製造中の様々な焼結収縮（Sinterschwund）に由来し得る。この場合、露光マスクのパターンが正確に内部電極層の配置と一致しない可能性がある。これにより、基体の１つの外面上のこれらの内部電極層は、交互に絶縁材料および導電材料によって覆われるなくなる虞があり、むしろたとえば基体の１つの外面上の２つの隣接する内部電極層が導電性材料によって覆われてしまう虞がある。これにより短絡の虞が生じる。
稼働中の短絡の虞を避けるために、この絶縁材料は、好ましくは１つの絶縁バーの積層方向の幅が２つの隣接する内部電極層間の間隔より大きくなるようにパターニングされる。好ましくは、この絶縁バーの幅は、少なくとも２つの隣接する内部電極層の間隔に１つの内部電極層の厚さを加えた程度の大きさである。ここで、２つの隣接する内部電極層の間隔は、それぞれ電極層の中央から測られている。好ましくは、この絶縁バーは、２つの隣接する内部電極層の間隔より幅ｘだけ大きい。この幅ｘはオーバーラップと呼ばれる。好ましくは、この絶縁バーのオーバーラップは、内部電極層の信頼性の高い絶縁が保証されるように選択される。好ましくは、これにより、外面上の絶縁バーの不正確な配置によっても、少なくとも基体の１つの外面上の全ての一つおきの内部電極層が絶縁材料によって覆われる。好ましくは、この幅ｘは２つの内部電極層間の間隔より小さい。
これらの内部電極層間の様々な間隔のために、露光マスクのパターンが正確に内部電極層の配置と一致しない場合、この絶縁バーの幅のために、同じ外面上の２つ以上の隣接する内部電極層が絶縁材料によって覆われるようになり得る。これにより、多層デバイスの接続不良が生じる可能性があり、１つ以上の電極が接続されなくなる。このような接続不良のデバイスは、電気計測によって識別され、取り除くことができる。こうして、このようなデバイスは出荷および取付の前に取り除かれることができ、デバイスが稼働中に故障することが避けられる。
たとえば、この絶縁バーの積層方向の幅は、少なくとも積層方向の接続バーの幅の１．１倍となっている。たとえば、この絶縁バーの積層方向の幅は、少なくとも積層方向の接続バーの幅の２．０倍となっている。好ましくは、この絶縁バーの積層方向の幅は、少なくとも積層方向の接続バーの幅の１．３〜１．５倍となっている。
接続不良の虞は、まずマスク技術を用いたパターニングの際に生じる。自己整合的な方法を用いたパターニングでは、この接続不良の虞は低減される。
代替として、パターニングされる材料の所望の領域に狙いを定めて移動して露光されてよい。これはたとえばレーザーを用いて行うことができる。これはレーザーリソグラフィーと呼ばれている。好ましくは、このレーザーリソグラフィーの際にもオーバーラップを有する絶縁バーが取り付けられる。
１つの実施形態においては、この光感受性材料の取り付けは、絶縁材料の取り付け前および導電性材料の取り付け前に行われる。
この光感受性材料は、好ましくは基体の少なくとも１つの外面に取り付けられる。好ましくはこの光感受性材料は、基体の２つの対向する外面上に取り付けられる。１つの実施形態においては、この光感受性材料は、基体の表面に直接取り付けられてよく、誘電体層および内部電極層と直接機械的な接続があるようにする。
続いてこの光感受性材料は、上記で説明したようにパターニングされる。
この光感受性材料のパターニングの後に、好ましくは基体の１つの外面上のすべての１つおきの内部電極層が光感受性材料によって覆われる。残りの電極層には、好ましくは光感受性材料が取り付けられていない。
光感受性材料のパターニングの後に、たとえば絶縁材料が取り付けられる。
好ましくは絶縁材料は上記の剥き出しの内部電極層の上に取り付けられる。この絶縁材料は、剥き出しの内部電極層であっても、また光感受性材料であっても、絶縁材料で覆われるように取り付けられてよい。絶縁材料の取り付けの後では、好ましくはこれらの内部電極層は交互に光感受性材料および絶縁材料で覆われている。
もう１つの、とりわけ以下の方法ステップでは、光感受性材料を取り除くことができる。これによって、好ましくは剥き出しの電極層が形成される。
たとえばこれらの電極層は少なくとも部分的に剥き出しになっている。
たとえば、この光感受性材料は、いわゆるリフトオフ法において取り除かれてよい。このリフトオフ法の利用のために、この光感受性材料は、アンダーカット形状のエッジ（negative Flanke）を備えるようにパターニングされる。この光感受性材料のアンダーカット形状のエッジには絶縁材料が取り付かない。これらのアンダーカット形状のエッジは、後の方法ステップで、この光感受性材料を取り除くための侵食面（Angriffsflache）として機能することができる。たとえば、後のプロセスステップで、このアンダーカット形状のエッジを溶剤が侵食し、これにより光感受性材料を取り除くことができる。この際、光感受性材料に付着している絶縁材料もこの光感受性材料と共に取り除くことができる。
代替としてこの光感受性材料を取り除く前に、少なくともこの光感受性材料が絶縁材料によって覆われない程度まで、この絶縁材料を除去してよい。この絶縁材料の除去は、たとえばサンドブラスト（Sandstrahlen）、グラインディング（Schleifen）またはフライス加工（Frasen）により行われてよい。これに続いてこの光感受性材料は、溶剤によって取り除くことができる。
好ましくは、この光感受性材料は、ここで多層デバイスの基体から完全に取り除かれる。好ましくは、光感受性材料を取り除いた後では、基体の１つの外面上のすべての１つおきの内部電極層が絶縁材料によって覆われている。好ましくは、この基体の１つの外面上のすべての１つおきの内部電極層は、完全に絶縁材料によって覆われている。好ましくは、他の電極層は少なくとも部分的に絶縁材料が付いていない。
もう１つの、とりわけ以下のプロセスステップでは、好ましくは剥き出しの内部電極層に導電性材料が取り付けられる。
このため、この導電性材料は、基体の外面に好ましくは平面状に取り付けられ、この上に絶縁材料がパターンレイアウトされる。これによって基体の１つの外面上の全ての１つおきの内部電極層は、導電性材料と接続され、他方では基体のこの外面上の残りの内部電極層は、絶縁材料によって覆われている。
この導電性材料は、上記で説明した方法を用いて取り付けられてよい。
この方法の１つの代替の実施形態においては、導電性材料は好ましくは絶縁材料の取り付けの前に取り付けられる。
たとえば、まず光感受性材料が基体の１つの外面に取り付けられてパターニングされる。続いて導電性材料が、このパターニングされた光感受性材料の上に取り付けられる。
好ましくは、もう１つの以下の方法ステップで、光感受性材料を取り除くことができる。これによって、好ましくは剥き出しの電極層が形成される。
光感受性材料を取り除くことは、上記で説明したように行われてよい。
たとえば、パターニングされた光感受性材料に付着している導電性材料は、この光感受性材料と共に取り除かれる。これにより、好ましくはこの基体の１つの外面上のすべての１つおきの内部電極層は、導電性材料によって覆われている。好ましくは、この基体の外面のその他の電極層は、導電性材料が付いていない。
もう１つの、とりわけ以下のプロセスステップでは、好ましくは剥き出しの内部電極層に絶縁材料が取り付けられる。
この絶縁材料は、好ましくは導電性材料が絶縁材料によって覆われないように取り付けられる。たとえばこの絶縁材料は導電性材料への僅かな接着性を備える。たとえばこの絶縁材料は、これが基体の表面に付着するが、ただし導電性材料には付着しないように形成される。代替として、１つの追加的な方法ステップにおいて、導電性材料が絶縁材料によって覆われないように、この絶縁材料の一部が除去されてよい。たとえば、この絶縁材料は、サンドブラスト、グラインディングまたはフライス加工により除去されてよい。
この方法のもう１つの代替の実施形態においては、絶縁材料および導電性材料から成る少なくとも１つの材料が取り付けられ、その後光感受性材料が取り付けられる。
たとえば、基体の外面上に、まず絶縁材料が取り付けられる。たとえばこの絶縁材料は、層として取り付けられる。これに続いて光感受性材料が、絶縁材料上に取り付けられる。
もう１つの、とりわけ以下のステップでは、光感受性材料が取り除かれる。たとえば、この光感受性材料はフォトリソグラフィーを用いてパターニングされる。
この光感受性材料は、好ましくは基体の外面上で全ての１つおきの内部電極層の上に光感受性材料が存在するようにパターニングされる。この光感受性材料の下に取り付けられている材料、たとえば絶縁材料は、この際最初は変化されない。
好ましくは、もう１つの以下の方法ステップで、この絶縁材料および導電性材料から成る少なくとも１つの材料がパターニングされる。好ましくは、この光感受性材料はパターニングの際にマスクとして機能する。
とりわけｃの光感受性材料の下にある層は、好ましくは、全ての１つおきの電極層が剥き出しになり、他の全ての１つおきの内部電極層が覆われるようにパターニングされる。たとえば、この光感受性材料の下にある、絶縁材料から成る１つの層がパターニングされる。たとえば、この層は、上記の全ての他の１つおきの内部電極層が絶縁材料によって覆われるようにパターニングされる。
最初に取り付けられた材料は、たとえばエッチング処理によってパターニングされてよい。この際、光感受性材料によって覆われていない、光感受性材料の下にある層のみが取り除かれる。この光感受性材料は、とりわけエッチング停止部として機能することができる。代替として、この光感受性材料の下にある層は、溶剤によってパターニングされてよい。
続いてこのフォトレジストは、たとえば溶剤を用いて取り除くことができる。
１つの実施形態によれば、この光感受性材料およびこの光感受性材料の下に取り付けられている材料は、３つの異なる溶剤を用いて行うことができる。これらの異なる溶剤は、異なる材料を選択的にエッチングすることができる。
続いて基体の外面上に、たとえば導電性材料が平面状に取り付けられてよい。この導電性材料は、好ましくは基体の外面上に取り付けられ、この上に絶縁材料がパターンレイアウトされる。この導電性材料は、好ましくは、剥き出しの内部電極層と絶縁材料とを覆っている。
好ましくは、ここで全ての１つおきの内部電極層が直接導電性材料によって覆われている。残りの電極層は、直接絶縁材料によって覆われている。
代替として、この光感受性材料の下には、導電性材料が取り付けられていてよい。この光感受性材料は、好ましくは上記で説明したようにパターニングされる。
続いて、この導電性材料は、好ましくは、すべての１つおきの内部電極層が導電性材料によって覆われるようにパターニングされる。たとえば、この導電性材料は、エッチング処理によってパターニングざれる。このパターニングされた光感受性材料は、この際エッチング停止部として機能することができる。この後この光感受性材料は取り除かれる。続いて、絶縁材料が上記の剥き出しの内部電極層の上に取り付けられてよい。
好ましくは、この光感受性材料は、この製造プロセスの際、最初に取り付けられ、プロセスの間に完全に取り除かれる。
この光感受性材料は、たとえば溶剤によって取り除かれてよい。代替として、この光感受性材料は、フライス加工、サンドブラストまたはグラインディングによって取り除かれてよい。
好ましくは、この光感受性材料は、この製造プロセスの際に、絶縁材料および導電性材料のパターンレイアウトのための単なるマスクとして機能する。
絶縁材料および導電性材料のパターンレイアウトの後に、少なくとも１つの外部電極が基体に取り付けられてよい。好ましくは、２つの外部電極が取り付けられる。これらの２つの外部電極は、好ましくは基体の２つの対向する面上で、かつまた絶縁材料および導電性材料が配設されている外面に配設されている。たとえば、１つの外部電極は、基体の１つの外面上に平面状に取り付けられる。これらの外部電極を介して、内部電極層を電気的に接続することができる。好ましくは、これらの外部電極は、上記の導電性材料を介して、これらの内部電極層と交互に接続している。
本発明はさらに、内部電極層と導電性材料および絶縁材料を有する基体を備えた多層デバイスを提供する。この絶縁材料および導電性材料は基体の１つの外面上の内部電極層の交互の接続のためにパターンレイアウトされている。絶縁材料および導電性材料のパターンレイアウトは光感受性材料を用いて形成される。好ましくはこの多層デバイスは、上記で説明した方法によって製造される。
さらに本発明は、内部電極層と絶縁材料および導電性材料を有する基体を備えた多層デバイスを開示する。好ましくはこの多層デバイスは、上記で説明した方法によって製造されている。ただしこの多層デバイスは、代替的な方法によって製造されてよい。たとえばこの絶縁材料は、光感受性材料として形成されていてよい。こうして、たとえばこの光感受性材料の一部が、基体の外面上の光パターニングの後に残っており、内部電極層の絶縁のために機能する。
好ましくはこの絶縁材料および導電性材料は、基体の１つの外面上の内部電極層の交互の接続のためにパターンレイアウトされている。この絶縁材料のパターンレイアウトは、好ましくは光パターニングを用いて形成される。好ましくは、この絶縁材料は内部電極層の上の絶縁バーを形成し、ここで絶縁バーの積層方向での幅は２つの隣接する内部電極層の間隔より大きい。たとえば導電性材料は、これらの内部電極層の上の接続バーを形成する。好ましくは接続バーと絶縁バーとは積層方向で交互になっている。
さらに本発明は、多層デバイスの電気的接続部の製造方法を開示し、ここで内部電極層を有する基体が提供される。たとえば本方法は上記で説明した方法に対応している。しかしながら代替的な方法が使用されてもよい。たとえば絶縁材料および導電性材料は、シルクスクリーン印刷処理を用いて塗布されてよい。好ましくは非自己整合的方法が用いられる。
好ましくは、内部電極層の位置を確認するために、基体の寸法測定が行われる。好ましくは、これに続いて、内部電極層を交互に絶縁するための絶縁バーが取り付けられ、ここで絶縁バーは、それぞれ積層方向で２つの隣接する内部電極層の間隔より大きい幅を有する。
これらの絶縁バーが非自己整合的方法を用いて外面上に位置決めされる場合、このような幅は、とりわけ有利であるが、これはこのような方法においては、これらの絶縁バーが、内部電極層の不均一な間隔の結果、不正確に内部電極層に配置されるからである。この２つの隣接する内部電極層の間隔より大きな幅を有する絶縁バーを形成することにより、デバイスが稼働中の隣接する内部電極層の短絡または電気的故障を防ぐことができる。
以下に多層デバイスの製造方法およびこの多層デバイスを、概略的かつ寸法が正確でない図を参照して説明する。
圧電多層デバイスの斜視図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のための代替的製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のためのもう１つの製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のためのもう１つの製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のためのもう１つの製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のためのもう１つの製造方法のステップを示す図である。 図１に示す圧電多層デバイスの製造のためのもう１つの製造方法のステップを示す図である。 絶縁材料のパターニングの際に可能な、絶縁バーの様々な配置を示す図である。 絶縁材料のパターニングの際に可能な、絶縁バーの様々な配置を示す図である。 絶縁材料のパターニングの際に可能な、絶縁バーの様々な配置を示す図である。 非接続領域を有する多層デバイスの側面図である。
図１は、圧電アクチュエータの形態の多層デバイス１の斜視図を示す。
この多層デバイス１は、重なって配設された圧電層９およびこれらの間にある内部電極層５ａ，５ｂからなる基体１１を備える。この基体１１はモノリシックな焼結体として形成されている。これらの圧電層９および内部電極層５ａ，５ｂは、この基体１１の長手方向に対応する積層方向１２に沿って、重なって配設されている。この際これらの圧電層９の間の第１の内部電極層５ａと第２の内部電極層５ｂとは、交互に重なって配設されている。電圧を印加した際には、この多層デバイス１は積層方向１２に伸張する。
これらの圧電層９は、たとえばチタン酸ジルコン酸鉛（ＰＺＴ)または鉛フリーのセラミックのようなセラミック材料を含んでいる。このセラミック材料は、ドーパントを含んでもよい。これらの内部電極層５ａ，５ｂは、たとえば銀パラジウムまたは銅を含んでいる。
多層デバイス１の製造のために、たとえば、セラミック粉末、有機結着剤および溶剤を含むグリーンシートが、薄膜引き抜きまたは薄膜成形によって製造される。このグリーンシートの数枚の上に、内部電極層５ａ，５ｂの形成のためにシルクスクリーン印刷を用いて電極ペーストが塗布される。このグリーンシートは、積層方向１２に沿って重ねられて積層され押圧される。最後に、圧電性のグリーンシート、および内部電極層５ａ，５ｂからなるこの積層体が焼結される。
ここで圧電層９は、基体１１の１つの領域であり、この領域は圧電材料を含み、長手方向で２つの隣接する内部電極層５ａ，５ｂが接している。圧電層９は複数の薄層を含んでよい。たとえば、１つの圧電性薄層は、１つのグリーンシートから製造されている。
この多層デバイス１は、全体が活性な圧電アクチュエータとして形成されている。全体が活性な圧電アクチュエータでは、内部電極層５ａ，５ｂは全ての部位で基体の外面１０ａ，１０ｂ，１０ｃ，１０ｄまで延在している。この際、これらの内部電極層５ａ，５ｂは、この基体の全断面を覆っており、すなわちこれらの圧電層９は完全にこれらの内部電極層５ａ，５ｂによって覆われている。
基体１１の１つの第１の外面１０ａ上で第１の内部電極層５ａが接続され、対向する１つの第２の外面１０ｂ上で第２の内部電極層５ｂが接続される。このような内部電極層５ａ，５ｂの交互の接続により、２つの隣接する内部電極層５ａ，５ｂ間に電圧が生成される。
これらの内部電極層５ａ，５ｂの交互の接続のため、ここで示す実施形態例においては、基体１１の外面１０ａ，１０ｂ上に絶縁層３および導電性材料６がパターンレイアウトされている。この絶縁材料３および導電性材料６は、内部電極層５ａ，５ｂが１つの外面１０ａ，１０ｂ上で、交互に絶縁材料３および導電性材料６により覆われるように、配設される。この絶縁材料３および導電性材料６は、この際たとえば帯状にこれらの内部電極層５ａ，５ｂ上に配設されている。とりわけ、これらの内部電極層５ａ，５ｂ上で、この絶縁材料３は絶縁バー１５を形成し、導電性材料６は接続バー１６を形成する。たとえば、この絶縁材料３および導電性材料６によって、外面１０ａ，１０ｂのほぼ全体が覆われる。代替として、この絶縁材料３および導電性材料６によって、外面１０ａ，１０ｂのそれぞれ一部分が覆われる。
絶縁材料３および導電性材料６のパターンレイアウトは光感受性材料２を利用して生成される。このためこの光感受性材料２はパターニングされ、たとえば絶縁材料３あるいは導電性材料６の取り付けのためのマスクとして機能する。この製造プロセスの間に、光感受性材料２は、多層デバイス１から完全に取り除かれる。
この圧電多層デバイス１は、さらに第１の外部電極８ａと第２の外部電極８ｂとを備え、これらはこの多層デバイス１の基体１１の外側に配設されている。ここで示す実施形態例においては、これらの外部電極８ａ，８ｂは、圧電多層デバイス１の対向する外面１０ａ，１０ｂ上に配設されている。これらの外部電極８ａ，８ｂは積層方向１２に沿って帯状に延在している。これらの外部電極８ａ，８ｂは、たとえば銀パラジウムまたは銅を含み、金属板として基体１１上に取り付けられてはんだ付けされてよい。
絶縁材料３および導電性材料６のパターンレイアウトのために、１つの第１の外面１０ａ上で、それぞれ全ての第１の内部電極層５ａが１つの外部電極８ａを介して電気的に接続される。第２の内部電極層５ｂは、この外部電極８ａから電気的に絶縁されている。これに対向する第２の外面１０ｂ上で、第２の内部電極層５ｂが外部電極８ｂによって接続されている。
図２Ａ〜２Ｆは、図１に示す圧電多層デバイスの製造のための原理図を示す。多層デバイス１の１つの外面１０ａ上の絶縁材料３および導電性材料６のパターンレイアウトは、この際光感受性材料によって形成される。
これらの図２Ａ〜２Ｆはそれぞれ、１つの側面から見た、図１に示す多層デバイス１の中間状態における圧電デバイスの断面を示す。
この多層デバイスの１つの第１の外面１０ａ上で、図２Ａに示すように、光感受性材料２が取り付けられる。好ましくは１つの第２の外面１０ｂ上にも光感受性材料２が取り付けられる。この光感受性材料２は、たとえばフォトレジストである。このフォトレジストは、外部電極８が設けられた２つの外面１０ａ，１０ｂに取り付けられる。
この光感受性材料２の取り付けの前に、基体１１の正確な大きさおよび内部電極層５ａ，５ｂの正確な位置を決定するために、この基体１１が寸法測定される。この寸法測定は、たとえば光学的計測方法によって行われる。この基体１１上で個別に合わせられた露光マスク４を用いて、光感受性材料２が露光７によってパターニングされる。これは光リソグラフィーの原理に従って行われる。たとえば、光感受性材料２は露光された部位で溶解する。代替として、この光感受性材料２は、露光された部位で硬化し、これに対し露光されていない光感受性材料２は容易に取り除くことができる。
露光マスク４は、たとえば露光マスクのセットから選択されてよい。代替として露光７は、いわゆる投影露光によって行われてよく、この投影露光では、結像光学器による結像される露光マスク４の像縮尺は、基体１１の幾何形状に合わせられる。
代替として、光感受性材料２の個々の領域が狙いを定めて露光されてよい。たとえば露光される領域に狙いを定めて移動されてよい。これはたとえばレーザーを用いて行うことができる。これはレーザーリソグラフィーと呼ばれている。レーザーリソグラフィー法は、原則的にマスクレス露光法である。
露光７によって、図２Ｂに示す光感受性材料２のパターンレイアウトが生成される。この光感受性材料２は、１つの外面５ａ上で全ての第１の内部電極層５ａが光感受性材料２によって覆われるように、また全ての第２の内部電極層５ｂに光感受性材料２が付いていないように、パターニングされる。外面１０ｂ上では同様に、他の内部電極層５ａ，５ｂは光感受性材料によって覆われるか、あるいは感受性材料が付いていない（不図示）。
続いて、図２Ｃに示すように、剥き出しの内部電極層５ｂに絶縁材料３が取り付けられる。この絶縁材料は、たとえばガラス，セラミック粉末または有機絶縁材料を含んでよい。この絶縁材料３は、たとえば印刷，スプレー，スパッタリング，または気相堆積を用いて取り付けられてよい。この絶縁材料３および光感受性材料２は異なる材料である。
これに続いて、外部電極８によって接続するために設けられている第１の内部電極層５ａで、光感受性材料２が取り除かれる。場合によっては、図２Ｄに示すように、この光感受性材料２を取り除く前に、この光感受性材料２が絶縁材料３によって覆われないことを確実にする、追加のプロセスステップが必要である。このような過剰な絶縁材料３は、たとえば剥ぎ取り，研磨，サンドブラスト、グラインディングまたはフライス加工によって取り除かれてよい。
接続のために外部電極８が設けられる第１の内部電極層５ａの上の光感受性材料２は、たとえばいわゆるリフトオフ法で取り除くことができる。この際、光感受性材料２は、アンダーカット形状のエッジが生成されるように現像され、これによって取り付けられる絶縁材料３に対する遮蔽効果が現れる。この絶縁材料３の取り付けの際には、このアンダーカット形状のエッジには絶縁材料が付かないままである。続いてこのエッジに溶剤が侵食し、これによって光感受性材料２はこれに付着している絶縁材料３と一緒に取り除くことができる。
図２Ｅに示すように、ここで全ての第２の内部電極層５ｂが絶縁材料３によって覆われている。残りの内部電極層５ａは剥き出しとなっている。
ここで、図２Ｆに示すように、導電性材料６が第１の外面１０ａ上に取り付けられる。この際、すべての剥き出しの第１の内部電極層５ａは、導電性材料６によって覆われ、第２の内部電極層５ｂは絶縁材料３によって覆われている。対向する外面１０ｂ上では、同様に第２の内部電極層５ｂが導電性材料によって覆われ、また第１の内部電極層５ａは絶縁材料によって覆われる。
この導電性材料６は、たとえば金属ペーストまたは導電性接着剤であってよい。この導電性材料６は、好ましくは焼き付けられるかまたは硬化される。続いて第１の外部電極８ａが、第１の外面１０ａに取り付けられる。この第１の外部電極８ａは、上記の第１の外面１０ａ上の導電性材料６を介して、すべての第１の内部電極層５ａと接続されており、また他の内部電極層５ｂから絶縁されている。対向する第２の外面１０ｂ上では、第２の外部電極８ｂが、全ての第２の内部電極層５ｂと接続されており、また第１の内部電極層５ａから絶縁されている。
図３Ａ〜３Ｅは、図１に示す圧電多層デバイス１を光感受性材料２を用いて製造するための１つの代替の製造方法の原理図を示す。
基体１１の１つの第１の外面１０ａ上に、まず絶縁材料３が取り付けられる。この絶縁材料３は、たとえばガラスコーティングで形成される。続いて光感受性材料２が、この絶縁材料３上に取り付けられる。個別に合わせられた露光マスク４を用いて、この光感受性材料２は、露光７により光リソグラフィーの原理に従ってパターニングされる。たとえばこの光感受性材料２の露光された領域は、分解する。代替として、この光感受性材料２の露光された領域は、溶剤Ａを用いて取り除くことができ、これはたとえば光感受性材料２の露光された領域を溶解するが、ただし露光されていない領域は溶解しない。
この光感受性材料２は、図３Ｂに示すように、外面１０ａ上で、光感受性材料２からなる１つの帯状体が全ての第２の内部電極層５ｂの上に存在し、これに対し第１の内部電極層５ａの上には光感受性材料が全く存在しないように、パターニングされる。この光感受性材料２の下に取り付けられている絶縁材料３から成る層はここまで変化しないままである。
図３Ｃに示すように、以下のステップで、この絶縁材料３は、光感受性材料２の無い部位で同様に取り除かれる。これにより、全ての第１の内部電極層５ａが剥き出しになり、また全ての第２の内部電極層５ｂが絶縁材料３および光感受性材料２によって覆われることになる。第２の外面１０ｂ上では、同様に第２の内部電極層５ｂが剥き出しにされる。
この絶縁材料３を取り除くことは、たとえば絶縁材料３をエッチングするが、光感受性材料２はエッチングしないエッチング媒体を用いて行われる。このようにこの光感受性材料２は、絶縁材料３を狙いを定めて取り除くためのマスクとして機能する。代替として、この絶縁材料３は、ガラス粉末およびバインダから成る混合物を含んでよく、この混合物はたとえば溶剤Ｂによって溶解することができる。この溶剤Ｂは、たとえば水であってよい。光感受性材料２は、溶剤Ｂでは溶解できない。
次の方法ステップでは、光感受性材料２が完全に取り除かれる。たとえば、この光感受性材料２は、サンドブラスト，グラインディングまたはフライス加工を用いて取り除かれてよい。代替としてこの光感受性材料は、たとえば溶剤Ｃによって取り除かれてよい。この溶剤Ｃは、たとえば光感受性材料２の露光されていない領域を溶解できるが、ただし絶縁材料３は溶解しない。上述した溶剤Ａ，Ｂ，およびＣは、好ましくは異なる溶剤であり、これらは異なる材料を選択的に取り除く。たとえばこれらの溶剤Ａ，Ｂ，およびＣの１つは水である。
以上により、図３Ｄに示す中間状態が得られ、ここでは全ての第２の内部電極層５ｂが絶縁材料３によって覆われている。第１の内部電極層５ａは剥き出しとなっている。
これに続く方法ステップにおいて、導電性材料６、たとえば金属ペーストが、基体１１の第１の外面１０ａ上に取り付けられる。これによりすべての内部電極層５ａが、導電性材料６によって覆われる。第２の内部電極層５ｂは、絶縁材料３で覆われている。この導電性材料６は、続いて脱バインダされて焼き付けられる。対向する第２の外面１０ｂ上では、第２の内部電極層５ｂが導電性材料６によって覆われ、これに対し第１の内部電極層５ａは絶縁材料３によって覆われる（不図示）。
図４Ａ〜４Ｆは、図１に示す圧電多層デバイス１を光感受性材料２を用いて製造するためのもう１つの製造方法の原理図を示す。この製造方法は、図２Ａ〜２Ｆに示す製造方法に類似して進行するが、絶縁材料３の前に導電性材料６が取り付けられるところが異なっている。
まず、図４Ａに示すように、光感受性材料２が、多層デバイス１の基体１１の１つの第１の外面１０ａ上に取り付けられる。続いて露光マスク４を用いて露光７によって、光リソグラフィーの原理に基づきこの光感受性材料２がパターニングされる。
図４Ｂに示すように、この光感受性材料２は、全ての第２の内部電極層５ｂが光感受性材料２によって覆われるようにパターニングされる。
続いて導電性材料６が、剥き出しの第１の内部電極層５ａ上に取り付けられる。この導電性材料６は、たとえば金属ペーストであり、この金属ペーストは、選択的に光感受性材料２が設けられた第１の外面１０ａ上に取り付けられる。代替として、この選択的に光感受性材料２が設けられた第１の外面１０ａは、たとえば印刷，スプレー，スパッタリング，または化学気相堆積を用いて、導電性材料６、たとえば金属材料によってコーティングされてよい。
これに続く方法ステップにおいて、残りの光感受性材料２は、たとえばリフトオフ法で取り除かれる。この光感受性材料２に付着している導電性材料６もここで取り除かれる。場合によっては、図４Ｄに示すように、この光感受性材料２を取り除く前に、この光感受性材料２が導電性材料６によって覆われないことを確実にする、追加のプロセスステップが必要である。このような過剰な導電性材料６は、たとえばサンドブラスト、グラインディングまたはフライス加工によって取り除かれてよい。代替として、この過剰な導電性材料は、ラッピングによって取り除かれてよい。
図４Ｅに示すように、ここで全ての第１の内部電極層５ａが導電性材料６によって覆われており、これに対し第２の内部電極層５ｂは剥き出しになっている。
続いて図４Ｆに示すように、絶縁材料３が溝の中に、第２の内部電極層５ｂの上に充填される。この絶縁材料３は、この際たとえば金属とセラミックとで異なる付着性を示す。これにより、この絶縁材料３は、選択的に全ての第２の、導電性材料６によって覆われていない内部電極層５ｂに付着する。この導電性材料６は、絶縁材料３で覆われていない。
同様なやり方で、対向する第２の外面１０ｂ上で、第２の内部電極層５ｂが導電性材料によって覆われ、また第１の内部電極層５ａが絶縁材料によって覆われる（不図示）。
続いて、導電性材料６で覆われた内部電極層５ａ，５ｂの電気的接続のための２つの外部電極が取り付けられる。これらの外部電極は、多層デバイス１の対向する外面１０ａ，１０ｂに取り付けられる。たとえばこれらの外部電極は、はんだ付けされる。
図５Ａ〜５Ｃは、それぞれ圧電デバイスの側面から見た断面を示し、ここでそれぞれ内部電極層５ａ上の絶縁バー１５の異なる配置を示している。特に製造工程での許容誤差のために内部電極層５ａ，５ｂの異なる間隔が生じる場合、このような異なる配置が起こリ得るので、露光マスク４のパターンは、これらの内部電極層５ａ，５ｂの配置と正確には一致しない。
図５Ａは、理想的な場合を示し、ここでは絶縁バー１５が、外面１０ａ上のすべての第２の内部電極層５ｂの上の中心に配設されており、全ての第２の内部電極層５ｂが絶縁されるようになっている。この絶縁バー１５の幅１７は、２つの隣接する内部電極層の間隔より大きい。たとえばこの幅１７は接続バー１６の幅の１．３〜１．５倍程度に大きい。外面１０ａ上の全ての第１の内部電極層５ａは、電気的に接続されてよい。
図５Ｂは、境界的な事例であり、ここでは絶縁バー１５は、もはや第２の内部電極層５ｂの中心には配設されておらず、むしろもうすぐ外面１０ａ上の第１の内部電極層５ａに接続されるようになっている。この絶縁バー１５は、１つの第２の内部電極層５ｂの上に、隣接する第１の電極層５ａをまさに覆わないように配設される。こうして第１の内部電極層５ａの接続が可能となる。ここでこの絶縁バー１５は、２つの隣接する内部電極層５ａ，５ｂの間の間隔１３より幅ｘだけ幅広である。
この幅ｘは、好ましくは式ｘ＝（ｄE−ｄK）で計算され、ここでｄEは２つの隣接する内部電極層５ａ，５ｂの間隔１３であり、ｄKは積層方向での接続バー１６の幅である。この幅ｘは、たとえば２つの隣接する内部電極層５ａ，５ｂの間隔１３の少なくとも１／２１の大きさであり、これは絶縁バーが、接続バーより１．１倍に幅広になっていることに対応している。この幅ｘは、たとえば２つの隣接する内部電極層の間隔１３の１／３までの大きさであり、これは絶縁バーが、接続バーより２倍に幅広になっていることに対応している。この幅ｘは、たとえば２つの隣接する内部電極層５ａ，５ｂの間隔１３の３／２３〜１／５の大きさであり、これは絶縁バーが、接続バーより１．３〜１．５倍に幅広になっていることに対応している。このようなオーバーラップにより、この絶縁バー１５が中心からずれて配置されているにもかかわらず、まだ内部電極層５ｂの絶縁が達成されており、これよりこのデバイスは確実に動作することができる。
第２の内部電極層５ｂの上の絶縁バー１５の非対称な配置は、内部電極層５ａ，５ｂの不均一な間隔１３によって生じ得る。このような不均一な間隔は、たとえば製造工程でのプレス反りや異なる焼結収縮によって起こり得る。
図５Ｃは、１つの外面１０ａ上の第１の内部電極層５ａの接続がもはや可能でない場合を示す。絶縁バー１５は、外面１０ａ上で、この絶縁バー１５によって２つの隣接する内部電極層５ａ，５ｂが絶縁材料３によって覆われるように配設されている。このような接続不良が生じた場合、多層デバイスの機能性は制限され得る。このような不良デバイスは、測定によって容易に確認することができ、不良品として除外される。
図６は、非接続領域１４を有する多層デバイス１の側面図を示す。内部電極層５ａ，５ｂの間の異なる間隔のため、１つの外面１０ａ，１０ｂ上の複数の隣接する内部電極層５ａ，５ｂが絶縁材料で覆われている。たとえばこれら双方の外面１０ａ，１０ｂ上の内部電極層５ａ，５ｂは、絶縁材料３で覆われている。これにより非接続領域１４が生じる。非接続領域１４を有するデバイスは、不良品であり、測定によって確認でき、除外される。このようにして動作の際の不良を防ぐことができる。
１ ： 多層デバイス
２ ： 光感受性材料
３ ： 絶縁材料
４ ： 露光マスク
５ａ ： 第１の内部電極層
５ｂ ： 第２の内部電極層
６ ： 導電性材料
７ ： 露光
８ａ ： 第１の外部電極
８ｂ ： 第２の外部電極
９ ： 圧電層
１０ａ ： 第１の外面
１０ｂ ： 第２の外面
１０ｃ ： 第３の外面
１０ｄ ： 第４の外面
１１ ： 基体
１２ ： 積層方向
１３ ： ２つの隣接する内部電極層の間隔
１４ ： 非接続領域
１５ ： 絶縁バー
１６ ： 接続バー
１７ ： 絶縁バーの幅
ｘ ： オーバーラップ

Claims (12)

  1. 多層デバイスの電気的接続を生成するための方法であって、
    Ａ）内部電極層（５ａ，５ｂ）を有する多層デバイス（１）の基体（１１）を提供するステップと、
    Ｂ）絶縁材料（３）と、導電性材料（６）と、光感受性材料（２）とを提供するステップと、
    Ｃ）前記基体（１１）の１つの外面（１０ａ，１０ｂ）上で前記内部電極層（５ａ，５ｂ）が積層方向で交互に前記絶縁材料（３）および前記導電性材料（６）によって覆われ、前記内部電極層（５ａ，５ｂ）が交互に接続されるように、前記外面（１０ａ，１０ｂ）上で前記絶縁材料（３）および前記導電性材料（６）をパターンレイアウトするステップであって、前記外面（１０ａ，１０ｂ）上にまず前記導電性材料（６）が取り付けられ、その後前記外面（１０ａ，１０ｂ）上に前記光感受性材料（２）が、その後前記外面（１０ａ，１０ｂ）上に前記絶縁材料（３）が取り付けられ、前記パターンレイアウトは前記光感受性材料（２）によって生成されるステップと、
    を備えることを特徴とする方法。
  2. 前記導電性材料（６）上に前記光感受性材料（２）を取り付けてパターニングするステップを備えることを特徴とする、請求項１に記載の方法。
  3. 前記光感受性材料（２）は、リソグラフィーを用いてパターニングされることを特徴とする、請求項２に記載の方法。
  4. 前記導電性材料（６）をパターニングするステップを備えることを特徴とする、請求項１乃至３のいずれか１項に記載の方法。
  5. 前記導電性材料（６）をパターニングする際、前記光感受性材料（２）はエッチング停止部として機能することを特徴とする、請求項４に記載の方法。
  6. 前記パターニングは、異なる材料を選択的にエッチングすることができる３つの異なる溶剤を用いて行われることを特徴とする、請求項１乃至５のいずれか１項に記載の方法。
  7. 前記溶剤の１つは水であることを特徴とする、請求項６に記載の方法。
  8. 前記方法の間に前記光感受性材料（２）が完全に取り除かれることを特徴とする、請求項１乃至７のいずれか１項に記載の方法。
  9. 前記絶縁材料（３）は、絶縁バー（１５）の形態で前記内部電極層（５ａ，５ｂ)に取り付けられ、当該絶縁バーのそれぞれの積層方向での幅（１７）は、２つの隣接する内部電極層（５ａ，５ｂ）の間隔（１３）より大きいことを特徴とする、請求項１乃至８のいずれか１項に記載の方法。
  10. 前記光感受性材料（２）のパターニングの前に前記内部電極層（５ａ，５ｂ）の位置を確認するために前記基体（１１）を寸法測定するステップを備えることを特徴とする、請求項１乃至９のいずれか１項に記載の方法。
  11. 前記光感受性材料（２）は露光マスクを用いて露光によってパターニングされ、前記露光マスクは、前記基体（１１）の寸法測定の結果に対応して選択されることを特徴とする、請求項１０に記載の方法。
  12. 前記絶縁材料（３）および前記導電性材料（６）は、前記パターニングの後、前記内部電極層（５ａ，５ｂ）上で、交互に帯状にパターンレイアウトされていることを特徴とする、請求項１乃至１１のいずれか１項に記載の方法。
JP2014558079A 2012-02-24 2013-02-19 多層デバイスの電気的接続部の生成方法および電気的接続部を有する多層デバイス Active JP6073932B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012101506.6 2012-02-24
DE102012101506 2012-02-24
PCT/EP2013/053265 WO2013124267A1 (de) 2012-02-24 2013-02-19 Verfahren zur herstellung einer elektrischen kontaktierung eines vielschichtbauelements und vielschichtbauelement mit einer elektrischen kontaktierung

Publications (2)

Publication Number Publication Date
JP2015511406A JP2015511406A (ja) 2015-04-16
JP6073932B2 true JP6073932B2 (ja) 2017-02-01

Family

ID=47780034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014558079A Active JP6073932B2 (ja) 2012-02-24 2013-02-19 多層デバイスの電気的接続部の生成方法および電気的接続部を有する多層デバイス

Country Status (5)

Country Link
US (1) US10090454B2 (ja)
EP (1) EP2817835B1 (ja)
JP (1) JP6073932B2 (ja)
CN (1) CN104126234A (ja)
WO (1) WO2013124267A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882117B2 (en) * 2015-05-28 2018-01-30 Honda Motor Co., Ltd. Actuator including a dielectric elastomer and electrode films
DE102015214778A1 (de) * 2015-08-03 2017-02-09 Continental Automotive Gmbh Herstellungsverfahren zum Herstellen eines elektromechanischen Aktors und elektromechanischer Aktor
CN107180912B (zh) * 2017-06-09 2019-08-20 西人马联合测控（泉州）科技有限公司 压电陶瓷堆叠结构及压电式传感器
CN107591257B (zh) * 2017-10-20 2020-11-10 温州宏丰电工合金股份有限公司 一种银基多层复合电接触材料及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234580A (ja) 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPH0354876A (ja) 1989-07-22 1991-03-08 Hitachi Metals Ltd 積層型変位素子
WO1992005593A1 (en) * 1990-09-13 1992-04-02 Hitachi Metals, Ltd. Method for manufacturing electrostrictive effect element
JPH06232466A (ja) * 1993-02-03 1994-08-19 Toyota Motor Corp 圧電積層体
US5597494A (en) 1993-03-26 1997-01-28 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component
JPH07162049A (ja) 1993-12-07 1995-06-23 Brother Ind Ltd 積層型圧電素子
JPH0851240A (ja) * 1994-08-08 1996-02-20 Brother Ind Ltd 積層型圧電素子
US20010026114A1 (en) 2000-03-29 2001-10-04 Tokin Ceramics Corporation Multilayer piezoelectric actuator with electrodes reinforced in conductivity
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP2002203999A (ja) * 2000-11-06 2002-07-19 Denso Corp 積層型圧電体素子とその製造方法
JP4509621B2 (ja) 2003-10-10 2010-07-21 日本電波工業株式会社 角速度センサ用音叉型水晶振動子の製造方法
JP2005183478A (ja) * 2003-12-16 2005-07-07 Ibiden Co Ltd 積層型圧電素子
JP4729260B2 (ja) 2004-02-18 2011-07-20 富士フイルム株式会社 積層構造体及びその製造方法
JP4736422B2 (ja) * 2004-12-24 2011-07-27 株式会社デンソー 積層型圧電素子の製造方法
JP2006303349A (ja) 2005-04-25 2006-11-02 Nec Tokin Corp 圧電セラミック積層素子の製造方法及び圧電セラミック積層アクチュエータ
DE102006003070B3 (de) 2006-01-20 2007-03-08 Siemens Ag Verfahren zum elektrischen Kontakieren eines elektronischen Bauelements
DE102006011293A1 (de) 2006-03-10 2007-09-13 Siemens Ag Piezoaktor und Verfahren zum Herstellen eines Piezoaktors
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
DE102007004813B4 (de) 2007-01-31 2016-01-14 Continental Automotive Gmbh Verfahren zur Herstellung eines piezokeramischen Vielschichtaktors
DE102007008266A1 (de) 2007-02-20 2008-08-21 Siemens Ag Piezoaktor und Verfahren zum Herstellen eines Piezoaktors
US20080293209A1 (en) * 2007-05-22 2008-11-27 Radall Michael S Thin film multiplayer ceramic capacitor devices and manufacture thereof
DE102007058873A1 (de) 2007-12-06 2009-06-10 Siemens Ag Piezoelektrisches Bauteil mit Außenkontaktierung, die eine Gasphasen-Abscheidung aufweist, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
JP5536310B2 (ja) 2008-03-31 2014-07-02 富士フイルム株式会社 積層型圧電素子及びその製造方法
DE102008027115A1 (de) 2008-06-06 2009-12-24 Continental Automotive Gmbh Kontaktstruktur, elektronisches Bauelement mit einer Kontaktstruktur und Verfahren zu deren Herstellung
US8258677B2 (en) 2008-07-31 2012-09-04 Siemens Aktiengesellschaft Piezoelectric component with directly structured external contacting, method for manufacturing the component and use of said component
DE102009017434A1 (de) 2009-04-15 2010-10-28 Continental Automotive Gmbh Elektronisches Bauelement und Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel

Also Published As

Publication number Publication date
JP2015511406A (ja) 2015-04-16
EP2817835A1 (de) 2014-12-31
WO2013124267A1 (de) 2013-08-29
US20150022055A1 (en) 2015-01-22
US10090454B2 (en) 2018-10-02
CN104126234A (zh) 2014-10-29
EP2817835B1 (de) 2016-07-27

Similar Documents

Publication Publication Date Title
JP4225349B2 (ja) 電子部品の製造方法および親基板および電子部品
TWI412047B (zh) 陶瓷電子零件
JP6073932B2 (ja) 多層デバイスの電気的接続部の生成方法および電気的接続部を有する多層デバイス
JP2017157805A (ja) 電子部品の実装構造及びその電子部品の製造方法
JP2013165180A (ja) 電子部品及び電子部品の製造方法
US20170142838A1 (en) Laminated thin film capacitor
TWM354807U (en) Capacitive touch panel
JP4502130B2 (ja) 積層電子部品の製造方法
JP6306698B2 (ja) 多層デバイスおよび多層デバイスを製造するための方法
JP4539489B2 (ja) 積層コンデンサの製造方法
JP2009246167A (ja) 積層セラミック電子部品の製造方法
JP2005340388A (ja) 積層型電子部品
JPWO2014125930A1 (ja) セラミック電子部品およびその製造方法
JP2006237246A (ja) 積層型圧電素子
JP2008205135A (ja) 積層セラミックコンデンサ及びコンデンサ実装回路基板
JP2006245027A (ja) 積層型圧電素子
JP6375669B2 (ja) 電子部品の製造方法
JP2009246134A (ja) 積層セラミック電子部品の製造方法
JP4178896B2 (ja) Ｌｒ複合部品
JP3879700B2 (ja) 積層セラミックコンデンサの製造方法
JP2008244153A (ja) 積層電子部品の製造方法
KR20070017064A (ko) 적층 콘덴서의 제조 방법 및 적층 콘덴서
JP2004235208A (ja) 複合電子部品及びその特性調整方法
JP2004179585A (ja) 積層チップ部品の製造方法
JP2000299342A (ja) バンプ電極及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6073932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250