JP2004179585A - 積層チップ部品の製造方法 - Google Patents

積層チップ部品の製造方法 Download PDF

Info

Publication number
JP2004179585A
JP2004179585A JP2002347056A JP2002347056A JP2004179585A JP 2004179585 A JP2004179585 A JP 2004179585A JP 2002347056 A JP2002347056 A JP 2002347056A JP 2002347056 A JP2002347056 A JP 2002347056A JP 2004179585 A JP2004179585 A JP 2004179585A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
alignment mark
conductor
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002347056A
Other languages
English (en)
Other versions
JP4214767B2 (ja
Inventor
Yuji Sugiyama
雄二 杉山
Masahiko Kawaguchi
正彦 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002347056A priority Critical patent/JP4214767B2/ja
Publication of JP2004179585A publication Critical patent/JP2004179585A/ja
Application granted granted Critical
Publication of JP4214767B2 publication Critical patent/JP4214767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】絶縁体基板上に絶縁体層および導体層が逐次形成される積層チップ部品の製造方法において、前記絶縁体層および導体層がその主面方向の所定の位置に精度よく形成される方法を提供すること。
【解決手段】絶縁体基板上または前記絶縁体基板上に形成された絶縁体層上に、前記絶縁体基板に最も近い導体層(第一導体層)と、前記第一導体層と同一の材料よりなる位置合わせマークが同時に形成される工程と、前記第一導体層上に、絶縁体層および導体層より構成される複数の層が逐次形成される工程を有する積層チップ部品の製造方法であって、前記位置合わせマークは、その周囲の全部または一部が前記第一導体層を構成する一部分に囲まれるように配置されるとともに、前記第一導体層上に逐次形成される絶縁体層および導体層の全てが、前記位置合わせマークを基準として決められる位置に形成されることを特徴とする。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、積層チップ部品、特に積層コイル部品の製造方法に関する。
【0002】
【従来の技術】
セラミック層と内部導体層の積層構造を有する積層チップ部品は、積層インダクタや積層フィルタ等、種々の用途に製造されている。これらの積層チップ部品の製造においては、各層がその主面方向の所定の位置に精度よく形成されることが必要である。
【0003】
前記各層の位置決めの方法としては、例えば、特開平5−55066号公報に示されるセラミックインダクタの製造方法がある。これは、導体層間を接続するスルーホールが形成されたセラミックグリーンシートと、前記スルーホールを介して接続することによりらせん状のコイルが構成される導体パターンが交互に積層された積層体を作製し、該積層体を圧着後焼成し、外部電極を形成して積層セラミックインダクタを製造する方法であって、導体パターンをスルーホールが形成されたセラミックグリーンシート上に形成する際に、前記導体パターンとの間に一定の位置関係を有する位置合わせ用導体パターンを、前記セラミックグリーンシートにあらかじめ形成されている位置合わせ用スルーホール内の所定位置に配置することにより前記導体パターンの位置合わせを行い、前記導体パターンを前記位置合わせ用導体パターンとともに形成することを特徴とするものである。
【0004】
この製造方法によれば、導体パターンの位置合わせを容易かつ精度良く行うことができ、得られた積層インダクタのインダクタンス値のバラツキが低減し、品質が向上する。
【0005】
【特許文献1】
特開平5−55066号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述の方法においては、導体パターンをセラミックグリーンシート上に形成する際、前記導体パターンとともに形成される位置合わせ用導体パターンと、前記セラミックグリーンシートが有するスルーホールの直下に形成された位置合わせ用導体パターンの間で位置合わせがなされるため、多数の層が積層されるにしたがい位置ズレ量が増大してゆく可能性がある。そのため、積層チップ部品の設計の際に、チップ端面からのマージンを多く設けておく必要が生じるため、製品の小型化、高性能化の障害となるという問題がある。
【0007】
本発明は、絶縁体基板上に絶縁体層および導体層が逐次形成される積層チップ部品の製造方法において、前記絶縁体層および導体層が主面方向の所定の位置に精度よく形成される方法を提供し、位置ズレ量の低減により積層チップ部品を小型化、高性能化することを課題とする。
【0008】
【課題を解決するための手段】
上記の課題を解決するため、本発明の積層チップ部品の製造方法は、絶縁体基板上または前記絶縁体基板上に形成された絶縁体層上に、前記絶縁体基板に最も近い導体層(以下第一導体層とする)と、前記第一導体層と同一の材料よりなる位置合わせマークが同時に形成される工程と、前記第一導体層上に、絶縁体層および導体層より構成される複数の層が逐次形成される工程を有する積層チップ部品の製造方法であって、前記位置合わせマークは、その周囲の全部または一部が前記第一導体層を構成する一部分に囲まれるように配置されるとともに、前記第一導体層上に逐次形成される絶縁体層および導体層の全てが、前記位置合わせマークを基準として決められる位置に形成されることを特徴とする。
【0009】
また、前記の積層チップ部品の製造方法において、前記位置合わせマークが、線状または線の組み合わせによる形状であって、前記位置合わせマークと前記第一導体層を構成する一部分の最近接距離が、前記線の幅の0.2倍以上1倍以下であることを特徴とする。
【0010】
また、前記の積層チップ部品の製造方法において、前記第一導体層を含む全ての導体層が、フォトリソ工程または印刷工程により形成されることを特徴とする。
【0011】
上述の積層チップ部品の製造方法を用いることにより、第一導体層上に逐次形成される絶縁体層および導体層の全てが、同一の位置合わせマークを基準として位置決めされるため、各層が逐次形成されるにしたがい位置ズレが増大するのを防ぐことができる。さらに、前記位置合わせマークの周囲の全部または一部が、前記第一導体層に囲まれるように配置されることにより、前記絶縁体層と導体層が各層毎に焼成されるのに伴い前記位置合わせマークの成分が揮発し、マークの消失による変形が防止される。このため、第一導体層から最上層までの全ての層が精度よく位置決めされる。
【0012】
【発明の実施の形態】
以下、本発明の積層チップ部品の製造方法についての実施の形態について、図面に基づき詳細に説明する。
【0013】
図1は、本発明の一実施の形態による積層チップ部品の製造工程図である。工程(a)に示すように、絶縁体基板1上に感光性導電ペーストがスクリーン印刷され、導電ペースト層2が形成される。前記導電ペースト層2はフォトリソ工程により所定のパターン形状(図示せず)が形成されるとともに、所定の位置に所定の形状(後述)の位置合わせマークが形成される。前記フォトリソ工程においては、前記導電ペースト層2上に露光マスクがセットされ、露光後、現像処理される。その後焼成され、第一導体層3と位置合わせマーク4が形成される(工程(b))。こうして形成された第一導体層3は、絶縁体基板1に最も近い導体層であって、その構成要素として少なくとも積層チップ部品の導体パターンとなる部分と、位置合わせマーク4の周囲を囲む部分(後述)を含んでいる。
【0014】
次に、前記第一導体層3上に、感光性絶縁ペーストがスクリーン印刷され、絶縁ペースト層5が形成される(工程(c))。絶縁ペースト層5はフォトリソ工程により所定の位置にスルーホール(図示せず)が形成される。前記フォトリソ工程においては、前記絶縁ペースト5上の前記位置合わせマーク4を基準に決定される位置に露光マスクがセットされ、露光後、現像処理される。その後、焼成され、絶縁体層6が形成される(工程(d))。
【0015】
次に、前記絶縁体層6上に、前記感光性導電ペーストがスクリーン印刷され、導電ペースト層2が形成される(工程(e))。導電ペースト層2はフォトリソ工程により所定の形状のパターン(図示せず)が形成される。前記フォトリソ工程においては、前記導電ペースト層2上の前記位置合わせマーク4を基準に決定される位置に露光マスクがセットされ、露光後、現像処理される。その後、焼成され、導体層7が形成される(工程(f))。
【0016】
さらに必要に応じて工程(c)〜工程(f)が繰り返され、絶縁体基板1上に所定の層数の積層体が形成される。
【0017】
得られた積層体は絶縁体基板とともに所定のサイズにカットされた後、必要に応じてバレル研磨等の処理がなされる。その後、得られた積層体の外表面に、導体層の引き出し部と接続するように外部電極が形成された後、前記外部電極部にめっき皮膜が形成され、積層チップ部品が得られる。
【0018】
上述の製造方法においては、第一導体層3と位置合わせマーク4が同時に形成される。そして、前記第一導体層3上に形成される絶縁体層5と導体層2のフォトリソ工程において、前記位置合わせマーク4を基準に露光マスクの位置合わせが行われる。すなわち、第一導体層3上に形成される全ての絶縁層と導体層が、同一の位置合わせマーク4を基準に位置決めされることになる。したがって、絶縁層あるいは導体層の位置決めを、各層ごとに異なる位置合わせマークを基準に行う場合よりも精度よく行うことができ、積層数の増加による位置ズレ量の増大を抑えることができる。
【0019】
また、位置合わせマーク4の形状は、例えば図2(a)〜(c)に示す形状が好適に使用される。このように線状あるいは線を組み合わせた形状とすることで、位置合わせを容易に行うことができる。そして、前記位置合わせマーク4は、同じ材料よりなる第一導体層3を構成する一部分にその周囲が囲まれるように形成される。なお、図2(a)〜(c)のように位置合わせマーク4の全周囲が第一導体層3に囲まれる形状のほかにも、位置合わせマークの周囲の一部、例えば1/2周または3/4周が導体層に囲まれる形状であってもよい。
【0020】
このよう位置合わせマーク4の周囲が第一導体層3に囲まれることで、各層の焼成時に、位置合わせマークの近傍で位置合わせマークおよび導体層の金属成分の雰囲気を濃くすることができる。このため、焼成時に位置合わせマークの一部が揮発により消失し、形状が変化することが防止されるため、絶縁層および導体層の位置決めを最下層から最上層まで精度良く行うことができる。したがって、積層チップ部品を小型化、高性能化できるという効果を有する。
【0021】
また、上述の位置合わせマークが導体層に囲まれる形状において、導体層と位置合わせマークの最近接距離は、位置合わせマークの線幅の0.2倍以上1倍以下であることが好ましい。前記最近接距離が前記線幅の0.2倍より短いと、機械装置を用い自動的に位置合わせを行うときに、位置合わせマークの形状を認識することが困難となる。また、前記最近接距離が前記線幅の1倍より長いと、上述した位置合わせマークの消失あるいは収縮を防ぐ効果が低下する。
【0022】
なお、本発明の積層チップ部品の製造方法において、絶縁体基板の材料としては、例えばアルミナ等、絶縁性を有する種々の無機材料が用いられる。また、絶縁体層の材料としては、例えばガラス等、絶縁性を有する種々の無機材料が用いられる。また、導体層の材料としては、例えばAg、AgとPdの合金等、焼成時に揮発する成分を含有する種々の金属あるいは合金が用いられる。
【0023】
本発明の積層チップ部品における絶縁体層や導体層の形成方法は、上述のように感光性ペーストのスクリーン印刷後にフォトリソ工程を経る方法が好適に用いられる。しかし、上述の方法に限定されるものではなく、第一導体層上の全ての絶縁体層および導体層が同一の位置合わせマークを基準に位置決めされること、および前記位置合わせマークの周囲が同じ材料よりなる導体層に囲まれるように形成されることが満たされるのであれば、他の任意の方法でよい。例えば、絶縁ペーストや導電ペーストがスクリーン印刷された後、化学的エッチング等の方法によりパターン形状が形成されてもよい。また、スクリーン印刷にて、所望のパターン形状の絶縁ペースト層または導電ペースト層が直接形成されてもよい。また、各層毎に異なる形成方法が使い分けられてもよい。
【0024】
【実施例】
図3(a)〜(f)は、本発明の実施例の積層コイル部品を上面から見た製造工程図である。また、図4(a)〜(f)は、図3(a)〜(f)各図の、切断面Aによる断面図である。
【0025】
図3および図4の(a)に示すように、アルミナを主成分とする絶縁体基板11上に、Ag粉末、感光性樹脂、溶剤等よりなる感光性導電ペーストをスクリーン印刷し、導電ペースト層12を形成した。
【0026】
前記導電ペースト層12上に露光マスクを載置し、露光後、現像処理を行い、さらに所定温度にて焼成し、(b)に示す形状の第一導体層13および位置合わせマーク(図示せず)を形成した。前記位置合わせマークはその周囲が第一導体層13を構成する一部分に囲まれるように形成し、記位置合わせマークおよびその周囲を囲む第一導体層13の形状は図2(a)に示す通りとした。また、前記位置合わせマークと前記第一導体層13の最近接距離は、前記位置合わせマークの線幅の0.75倍とした。
【0027】
次に、前記第一導体層13上に、ガラス粉末、感光性樹脂、溶剤等よりなる絶縁ペーストをスクリーン印刷し、(c)に示す絶縁ペースト層15を形成した。
【0028】
前記絶縁ペースト層15上に前記位置合わせマークを基準として露光マスクを載置し、露光を行った。その後、現像処理を行い、所定温度にて焼成し、(d)に示すスルーホール18を有する絶縁体層16を形成した。
【0029】
次に、前記絶縁体層16上に前記感光性導電ペーストをスクリーン印刷し、(e)に示す導電ペースト層12を形成した。前記導電ペースト層12上に前記位置合わせマークを基準として露光マスクを載置し、露光を行った。その後、現像処理を行い、所定温度にて焼成し、(f)に示す形状の導電体層17を形成した。こうして導電体層17はスルーホール18を介して第一導体層13と接続され、らせん状のコイルが形成された。
【0030】
得られた積層体をカット線19に沿って切断した後、バレル研磨を行った。その後、前記コイル両端の積層体表面への引き出し部に接続するように、Agペーストを塗布、焼き付けて外部電極を形成した(図示せず)。前記外部電極部に電解めっき処理によりめっき皮膜を形成し、積層コイル部品を得た。
【0031】
上記の焼成工程を経ても、位置合わせマークは消失により形状が変化することがなかった。このため、絶縁体層16あるいは導体層17を形成する際の、露光マスクの位置合わせを精度良く行うことができた。
【0032】
【発明の効果】
以上述べたように、本発明の積層チップ部品の製造方法において、第一導体層上に逐次形成される絶縁体層および導体層の全てが、同一の位置合わせマークを基準として位置決めされるため、各層が逐次形成されるにしたがい位置ズレが増大するのを防ぐことができる。さらに、前記位置合わせマークの周囲の全部または一部が、前記第一導体層に囲まれるように配置されることにより、前記絶縁体層と導体層の逐次焼成において前記位置合わせマークの成分が揮発せず、位置合わせマークの消失による変形が防止される。このため、第一導体層から最上層までの全ての層が精度よく位置決めされる。
【0033】
したがって、積層チップ部品の位置ズレ量が低減され、より小型化、高性能化することができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施の形態による積層チップ部品の製造方法を説明する工程図である。
【図2】本発明の一実施の形態による積層チップ部品の製造方法における、位置合わせマークとその周囲の導体層の形状を示す図である。
【図3】本発明の一実施例による積層コイル部品の製造方法を説明する工程図である。
【図4】図3(a)〜(f)各図の切断面Aによる断面図である。
【符号の説明】
1、11 絶縁体基板
2、12 導電ペースト層
3、13 第一導体層
4、14 位置合わせマーク
5、15 絶縁ペースト層
6、16 絶縁体層
7、17 導体層
8、18 スルーホール
19 カット線

Claims (4)

  1. 絶縁体基板上または前記絶縁体基板上に形成された絶縁体層上に、前記絶縁体基板に最も近い導体層(以下第一導体層とする)と、前記第一導体層と同一の材料よりなる位置合わせマークが同時に形成される工程と、前記第一導体層上に、絶縁体層および導体層より構成される複数の層が逐次形成される工程を有する積層チップ部品の製造方法であって、前記位置合わせマークは、その周囲の全部または一部が前記第一導体層を構成する一部分に囲まれるように配置されるとともに、前記第一導体層上に逐次形成される絶縁体層および導体層の全てが、前記位置合わせマークを基準として決められる位置に形成されることを特徴とする、積層チップ部品の製造方法。
  2. 前記位置合わせマークが、線状または線の組み合わせによる形状であって、前記位置合わせマークと前記第一導体層を構成する一部分の最近接距離が、前記線の幅の0.2倍以上1倍以下であることを特徴とする、請求項1に記載の積層チップ部品の製造方法。
  3. 前記第一導体層を含む全ての導体層が、フォトリソ工程により形成されることを特徴とする、請求項1または請求項2に記載の積層チップ部品の製造方法。
  4. 前記第一導体層を含む全ての導体層が、印刷工程により形成されることを特徴とする、請求項1または請求項2に記載の積層チップ部品の製造方法。
JP2002347056A 2002-11-29 2002-11-29 積層チップ部品の製造方法 Expired - Fee Related JP4214767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002347056A JP4214767B2 (ja) 2002-11-29 2002-11-29 積層チップ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347056A JP4214767B2 (ja) 2002-11-29 2002-11-29 積層チップ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004179585A true JP2004179585A (ja) 2004-06-24
JP4214767B2 JP4214767B2 (ja) 2009-01-28

Family

ID=32707769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002347056A Expired - Fee Related JP4214767B2 (ja) 2002-11-29 2002-11-29 積層チップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP4214767B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180428A (ja) * 2005-12-28 2007-07-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2007221145A (ja) * 2006-02-16 2007-08-30 Samsung Electronics Co Ltd マイクロインダクタ及びその製造方法
WO2010116819A1 (ja) * 2009-04-07 2010-10-14 株式会社村田製作所 電子部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180428A (ja) * 2005-12-28 2007-07-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2007221145A (ja) * 2006-02-16 2007-08-30 Samsung Electronics Co Ltd マイクロインダクタ及びその製造方法
WO2010116819A1 (ja) * 2009-04-07 2010-10-14 株式会社村田製作所 電子部品の製造方法
JPWO2010116819A1 (ja) * 2009-04-07 2012-10-18 株式会社村田製作所 電子部品の製造方法
JP5585576B2 (ja) * 2009-04-07 2014-09-10 株式会社村田製作所 電子部品の製造方法

Also Published As

Publication number Publication date
JP4214767B2 (ja) 2009-01-28

Similar Documents

Publication Publication Date Title
US10418167B2 (en) Inductor component
JP6520861B2 (ja) 電子部品
US7460000B2 (en) Chip inductor and method for manufacturing the same
KR101646505B1 (ko) 적층 인덕터
JP2005109097A (ja) インダクタ及びその製造方法
JP2008166385A (ja) 積層インダクタの製造方法
JP2007180428A (ja) 電子部品及びその製造方法
JP2008091433A (ja) 積層型電子部品及びその製造方法
JP4214767B2 (ja) 積層チップ部品の製造方法
JP2007012825A (ja) チップ部品及びその製造方法
JPH11354326A (ja) 積層型インダクタ、及びその製造方法
WO2019111547A1 (ja) 電子部品及び電子部品の製造方法
JP2008171853A (ja) 電子部品製造方法及び電子部品
JP2001093733A (ja) 積層チップインダクタ及びその製造方法
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP2005347642A (ja) 積層セラミック電子部品の製造方法
JP2004047717A (ja) チップ部品およびその製造方法
JP2008010674A (ja) 電子部品の製造方法及び電子部品
JP2003297633A (ja) 積層部品
JP2003338410A (ja) 積層インダクタ
JP2008177365A (ja) 電子部品製造方法
JP2022139098A (ja) インダクタ部品および電子部品
JP2022183291A (ja) インダクタ部品
JP2001230142A (ja) 積層インダクタの製造方法
JP2004095991A (ja) 積層インダクタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Ref document number: 4214767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees