JP6067172B1

JP6067172B1 - 電源制御装置

Info

Publication number: JP6067172B1
Application number: JP2016173209A
Authority: JP
Inventors: 亮介荻原; 賢一関; 正今泉
Original assignee: PRIMETECH CORPORATION
Current assignee: PRIMETECH CORPORATION
Priority date: 2016-09-05
Filing date: 2016-09-05
Publication date: 2017-01-25
Anticipated expiration: 2036-09-05
Also published as: WO2018042768A1; JP2018042329A

Abstract

【課題】負荷の消費電力とは別に、電源制御装置自体の電力消費を抑制する。【解決手段】電源制御装置であって、負荷に対する電力の供給を遮断する第１の状態と、負荷に電力を供給する第２の状態とのいずれかを、電力が供給されていない状態で維持する半導体ラッチ回路と、電力を供給された状態で磁力を検出した場合に、半導体ラッチ回路を、第１の状態から第２の状態へ遷移させる駆動回路と、磁力が作用した場合に駆動回路に電力を供給し、磁力が作用しない場合に駆動回路への電力供給を遮断する磁気感応スイッチとを備える。【選択図】図１

Description

本発明は、電源制御装置に関する。

ケースに封止された回路のオン−オフをケースの外部から操作する電源制御装置がある（例えば、特許文献１参照）。
［特許文献１］特表２０１０−５３７７７２号公報

上記の特許文献１に記載の装置は、電源を負荷に接続した場合は、その状態を維持するためにホールＩＣに電力を供給し続ける。このため、負荷の消費電力とは別に、電源制御装置自体も電力を消費する。

本発明の一態様においては、負荷に対する電力の供給を遮断する第１の状態と、負荷に電力を供給する第２の状態とのいずれかを、電力が供給されていない状態で維持する半導体ラッチ回路と、電力を供給された状態で磁力を検出した場合に、半導体ラッチ回路を、第１の状態から第２の状態へ遷移させる駆動回路と、磁力が作用した場合に駆動回路に電力を供給し、磁力が作用しない場合に駆動回路への電力供給を遮断する磁気感応スイッチとを備える電源制御装置が提供される。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となり得る。

電源制御装置１００の模式的な回路図である。ホールＩＣチップ１３０の内部構造を示すブロック図である。ホールＩＣチップ１３０に対する磁界の作用を説明する模式図である。ホールＩＣチップ１３０の動作を説明するグラフである。電源制御装置１００の動作を示す表である。

以下、発明の実施の形態を通じて本発明を説明する。以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、電源制御装置１００の模式的な回路図である。電源制御装置１００は、電源１１０、ホールＩＣチップ１３０、およびリードスイッチ１４０を備える。

電源１１０は、例えば電池であり、２次電池であってもよい。また、電源１１０は、スーパーキャパシタ等、他の電力蓄積素子であってもよい。

ホールＩＣチップ１３０は、電源制御装置１００の高電圧側と低電圧側とに個別に接続される高電圧側端子および低電圧側端子と、出力端子およびＰＤＮ端子とを有する。出力端子は、磁界からの磁力がホールＩＣチップ１３０に作用した場合に、電源１１０の高電圧側または低電圧側のいずれかに結合されて、その状態を維持する。

ＰＤＮ端子は、加えられた電圧の状態に応じて、ホールＩＣチップ１３０自体と電源１１０とを結合または遮断する。例えば、ＰＤＮ端子への印加電圧がハイの場合、ホールＩＣチップ１３０の内部回路は電源１１０に結合され、ホールＩＣチップ１３０自体が動作可能な状態になる。よって、ホールＩＣチップ１３０は、磁界から作用する磁力の状態に応じて、出力端子の状態をローからハイまたはハイからローに遷移させ、次に遷移するまでその出力端子の状態を維持する。

ＰＤＮ端子への印加電圧がローの場合、ホールＩＣチップ１３０自体が電源１１０から遮断されて動作を停止する。このため、ホールＩＣチップ１３０の出力端子の状態は遷移しなくなる。また、ホールＩＣチップ１３０は、漏洩電流を含む一切の電力消費が無くなる。ただし、ＰＤＮ端子の印加電圧がローの場合も、ホールＩＣチップ１３０の出力端子の電圧は、直前の状態を維持する。

このような機能を有するホールＩＣチップ１３０としては、例えば、旭化成株式会社が製造するモノリシック型集積回路（型番ＡＫ８７７２）を使用できる。また、ＮＶＥ社（米国）のＡＦＬ０００−１０型等の他のホールＩＣチップ１３０を用いてもよい。更に、株式会社村田製作所のＭＲＭＳ６０１Ａ型等をホール素子１３２として用いて、ホールＩＣチップ１３０に替わる回路を形成してもよい。

電源制御装置１００において、ホールＩＣチップ１３０の高電圧側端子は電源１１０の高電圧側に、ホールＩＣチップ１３０の低電圧側端子は電源１１０の低電圧側に、それぞれ接続される。また、ホールＩＣチップ１３０の高電圧側端子および低電圧側端子の間には、バイパスコンデンサ１２０が電源１１０と並列に接続される。

バイパスコンデンサ１２０は、ホールＩＣチップ１３０の動作により電源制御装置１００から負荷への電力供給が断続した場合に生じる電源電圧の変動を抑制する。バイパスコンデンサ１２０を省略しても、電源制御装置１００が負荷に対して電力供給を断続する機能は変わらないが、バイパスコンデンサ１２０を設けることにより、最終的に負荷に供給される電力が安定する。

また、電源制御装置１００において、ホールＩＣチップ１３０のＰＤＮ端子は、リードスイッチ１４０を介して電源１１０の高電圧側に接続される。リードスイッチ１４０は、重なり合う位置に隙間を空けて配された一対の磁性体金属板によるリード電極を有する。

ここで、リード電極の一方は電源１１０の高電圧側に結合される。リード電極の他方は、プルダウン抵抗１５０を介して基準電位に結合される。また、ホールＩＣチップ１３０のＰＤＮ端子は、リード電極の他方とプルダウン抵抗１５０との間に接続される。

リードスイッチ１４０は、磁力が作用した場合に接続状態が変化する磁気感応スイッチの一例であり、本実施例では、電源制御装置１００の外部の磁界から磁力が作用した場合に、磁界の極性にかかわらず、磁化されたリード電極が互いに吸着しあって接触し、リードスイッチ１４０の両端を電気的に導通させる。これにより、図示の例では、電源１１０とプルダウン抵抗１５０とにより発生した制御電圧が、ホールＩＣチップ１３０のＰＤＮ端子に印加され、ホールＩＣチップ１３０がイネーブル状態になる。

また、リードスイッチ１４０に作用する磁力が消滅した場合、一対のリード電極は金属板としての弾性により互いに離れ、リードスイッチ１４０による電気的な導通は切断される。これにより、ホールＩＣチップ１３０はディスエーブル状態になる。よって、ホールＩＣチップ１３０の出力端子の状態は遷移しなくなるが、出力端子の直前の状態は、リードスイッチ１４０が遮断された後も維持される。

更に、電源制御装置１００において、ホールＩＣチップ１３０の出力端子は、電流増幅素子１６０の制御端子に接続される。電流増幅素子１６０の一端は、電源１１０の高電圧側に接続され、電流増幅素子１６０の他端は、基準電圧側、例えば接地に接続される。更に、電流増幅素子１６０の他端と基準電圧との間には、電源制御装置１００により制御された電力の供給を受ける負荷が接続される。

電流増幅素子１６０は、制御端子の電圧が予め定めた閾値電圧を超えた場合に、両端を導通させるスイッチ素子として動作する。図示の例では、電流増幅素子１６０として電界効果トランジスタが用いられ、ゲート電極Ｇの電圧が閾値を超えるか否かに応じて、ドレインおよびソースの間を導通または遮断する。電流増幅素子１６０としては、バイポーラトランジスタを用いてもよい。また、負荷の消費電力が小さい場合は、電流増幅素子１６０を省略してもよい。

よって、電流増幅素子１６０の制御端子に、ホールＩＣチップ１３０の出力端子から予め定めた閾値電圧以上の電圧が印加された場合、電流増幅素子１６０のドレイン・ソース間で導通し、電源１１０から供給される電力が負荷にも供給される。また、ホールＩＣチップ１３０の出力端子から電流増幅素子１６０の制御端子に加えられる電圧が上記閾値電圧よりも低くなった場合は、電流増幅素子１６０のドレイン・ソース間が遮断され、電源１１０から負荷への電力供給も絶たれる。

図２は、電源制御装置１００で用いたホールＩＣチップ１３０の構造を模式的に示すブロック図である。ホールＩＣチップ１３０は、パワーダウンスイッチ１３１、ホール素子１３２、チョッパスイッチ回路１３３、増幅器１３４、シュミットトリガ回路１３５、およびラッチ回路１３６と、一対の制御素子１３７、１３８を含む出力段とを有するモノリシック回路である。

パワーダウンスイッチ１３１は、ＰＤＮ端子に接続され、ＰＤＮ端子に印加される制御電圧に応じて、電源１１０から供給される電源電圧Ｖ_ＤＤを、ホールＩＣチップ１３０全体に接続するか否かを選択する。ＰＤＮ端子に印加される制御電圧がローの場合、パワーダウンスイッチ１３１はオフになり、ホールＩＣチップ１３０の各要素が電圧源Ｖ_ＤＤから遮断される。これにより、各回路が動作しなくなるので、ホールＩＣチップ１３０による電力消費も完全に抑制される。ただし、ラッチ回路として、電力の供給を絶たれた状態であっても、出力の状態は維持され続ける。ＰＤＮ端子に印加される制御電圧がハイの場合、パワーダウンスイッチ１３１はオンになり、ホールＩＣチップ１３０の各回路がイネーブル状態になる。

パワーダウンスイッチ１３１が、ホールＩＣチップ１３０を電圧源Ｖ_ＤＤに電気的に結合している場合、ホール素子１３２は、電流に直交する磁場から磁力が作用すると、電流および磁場の両方に直交する方向に起電力を生じる。よって、ホール素子１３２の出力電圧の変化により、磁場を電気的に検出できる。

チョッパスイッチ回路１３３および増幅器１３４は、シュミットトリガ回路１３５とも共通のタイミング信号により同期して動作する。チョッパスイッチ回路１３３は、ホール素子１３２の駆動切り替えスイッチであり、上記タイミング信号に基づくチッピングによりホール素子１３２のオフセットを補正してノイズを軽減する。増幅器１３４は、ホール素子１３２の出力電圧を増幅した駆動電圧を、シュミットトリガ回路に出力する。

シュミットトリガ回路１３５は、増幅器１３４が出力した駆動電圧と、予め設定された閾値とを比較して、出力電圧が予め定めた閾値を超えた場合に、ラッチ回路１３６が保持する出力状態を遷移させる。

シュミットトリガ回路１３５は、入力電圧を閾値と比較して、比較結果に応じて、ハイまたはローのいずれかの電圧を出力する。ただし、シュミットトリガ回路１３５は、出力電圧がハイからローに遷移する場合の閾値と、出力電圧がローからハイに遷移する場合の閾値との２つの閾値を有する。このため、入力電圧の僅かな揺らぎでは出力電圧を遷移させないヒステリシスを有する。また、次に閾値を超える入力電圧の変化が生じるまでの間は、出力電圧を維持し続けるラッチとしても機能する。

ラッチ回路１３６は、シュミットトリガ回路１３５によるハイまたはローの出力電圧を維持する機能を有する。この機能は、電源１１０から供給される電源電圧Ｖ_ＤＤに依存しないので、パワーダウンスイッチ１３１により電力が供給されていない場合であっても、ラッチ回路１３６の出力は維持される。

出力段を形成する制御素子１３７、１３８は、ホールＩＣチップ１３０の出力端子に対して高電圧側と低電圧側とに配され、それぞれ、ラッチ回路１３６の出力を制御端子に受ける。図示の例では、制御素子１３７、１３８として電界効果トランジスタが用いられ、ＣＭＯＳ出力を形成している。

上記出力段において、高電圧側の制御素子１３７の一端は、電源１１０の高電圧側Ｖ_ＤＤに直結している。また、低電圧側の制御素子１３８の一端は、電源１１０の低電圧側Ｖ_ＳＳに直結している。ホールＩＣチップ１３０の出力端子は、制御素子１３７および制御素子１３８の他端の間に結合される。これにより、ホールＩＣチップ１３０の出力端子は、パワーダウンスイッチ１３１によりホールＩＣチップ１３０内部への電力供給が遮断されている場合であっても、ホールＩＣチップ１３０の出力状態が維持し続ける。

図３は、上記のようなホールＩＣチップ１３０に磁界を作用させる方法を模式的に示す図である。ホールＩＣチップ１３０は板状のチップ形状を有し、接続パッド等により表裏が判別できる形態を有する。

ホールＩＣチップ１３０には、例えば、磁石１７０により発生した磁界により磁力を作用させることができる。ここで、ホールＩＣチップ１３０のホール素子１３２は、予め定められた方向、例えば、図中でチップの上側がＳ極、下側がＮ極になる方向の磁界を、ホールＩＣチップ１３０の一対の広い平坦な面に対して直交する方向に作用させた場合に磁界を検出する。

図４は、磁界の発生または消失と、極性の反転とを検出した場合のホールＩＣチップ１３０の動作を説明するグラフである。パワーダウンスイッチ１３１がオンでホールＩＣチップ１３０がイネーブルであって、ホールＩＣチップ１３０に作用する磁界の磁束密度が上昇してシュミットトリガ回路１３５がオンになる閾値を超えた場合、ホールＩＣチップ１３０の出力電圧がローからハイに遷移する。

ハイに遷移したホールＩＣチップ１３０の出力の状態は、シュミットトリガ回路１３５の出力が次に遷移するまで、パワーダウンスイッチ１３１のオンオフにかかわらず、ラッチ回路１３６により維持される。よって、電源制御装置１００においてホールＩＣチップ１３０の出力を制御端子に受ける電流増幅素子１６０は導通し続け、電源１１０から負荷への電力供給が継続される。

また、パワーダウンスイッチ１３１がオンでホールＩＣチップ１３０がイネーブルであって、ホールＩＣチップ１３０に作用する逆極性の磁界の磁束密度がオフの閾値を超えた場合は、ホールＩＣチップ１３０の出力電圧がハイからローに遷移する。ローに遷移したホールＩＣチップ１３０の出力の状態は、シュミットトリガ回路１３５の出力が次に遷移するまで、パワーダウンスイッチ１３１のオンオフにかかわらず、ラッチ回路１３６により維持される。よって、電源制御装置１００の電流増幅素子１６０は、電源１１０から負荷への電力供給を遮断し続ける。

上記の一連の動作において、ホール素子１３２による磁力の検出、および、シュミットトリガ回路１３５における出力電圧の遷移は、パワーダウンスイッチ１３１がオンであって、ホールＩＣチップ１３０がイネーブルな状態に限って動作する。これに対して、ラッチ回路１３６は、パワーダウンスイッチ１３１のオンオフにかかわらず、ハイまたはローの出力状態を維持し続ける。

図５は、電源制御装置１００全体の動作状態を示す表である。同図の（Ａ）段に示すように、電源制御装置１００の初期状態において、ホールＩＣチップ１３０の出力は、例えばローにセットされ、電源１１０から負荷への電力供給はない。

なお、初期状態において、電源制御装置１００に作用する磁界はなく、リードスイッチ１４０もオフである。このため、ホールＩＣチップ１３０のＰＤＮ端子にかかる制御電圧はローで、ホールＩＣチップ１３０のパワーダウンスイッチ１３１はオフになっている。よって、ホールＩＣチップ１３０の内部回路は電源１１０から遮断されてディスエーブル状態であり、電子回路に不可避な漏洩電流以外に電力を消費しない。従って、出力端子の状態を維持するために電力を供給し続ける場合に比較して、ホールＩＣチップ１３０の消費電力を数十分の一から百分の一程度に抑制できる。

図５の（Ｂ）段は、電源制御装置１００が負荷に電力を供給していない元の状態からの動作を示す。当初の状態では、電源制御装置１００に作用する磁界はなく、リードスイッチ１４０もオフである。このため、ホールＩＣチップ１３０のＰＤＮ端子にかかる制御電圧はローで、ホールＩＣチップ１３０のパワーダウンスイッチ１３１はオフになっている。よって、（Ａ）段に示した初期状態と同様に、ホールＩＣチップ１３０の内部回路は電源１１０から遮断されてディスエーブル状態であり、電子回路に不可避な漏洩電流以外に電力を消費しない。

ここで、図２に示したように、電源制御装置１００に磁石１７０を近づけて、有効な極性を有する有効磁界をホールＩＣチップ１３０に作用させると、まず、磁界の磁力によりリードスイッチ１４０がオンになる。これにより、ホールＩＣチップ１３０のＰＤＮ端子の制御電圧がハイになり、ホールＩＣチップ１３０がイネーブルになる。

更に、イネーブルになったホールＩＣチップ１３０のホール素子１３２が磁力を検出してシュミットトリガ回路１３５への入力電圧が閾値を超えると、ホールＩＣチップ１３０の出力端子の電圧がハイレベルに遷移する。これにより、電源制御装置１００においては電流増幅素子１６０が導通し、電源１１０から負荷への電力供給が開始される。

その後、磁石１７０を遠ざけて電源制御装置１００に作用する磁界を除去すると、リードスイッチ１４０がオフになるので、ホールＩＣチップ１３０のＰＤＮ端子の制御電圧がローになり、ホールＩＣチップ１３０はディスエーブルになる。よって、（Ａ）段に示した初期状態と同様に、ホールＩＣチップ１３０の内部回路は電源１１０から遮断されてディスエーブル状態であり、電子回路に不可避な漏洩電流以外に電力を消費しない。しかしながら、ホールＩＣチップ１３０の出力端子の端子電圧はハイレベルに維持され、電源１１０から負荷への電力供給は継続される。

図５の（Ｃ）段は、電源制御装置１００が負荷に電力を供給している元の状態からの動作を示す。当初の状態では、電源制御装置１００に作用する磁界はなく、リードスイッチ１４０もオフである。このため、ホールＩＣチップ１３０のＰＤＮ端子にかかる制御電圧はローで、ホールＩＣチップ１３０のパワーダウンスイッチ１３１はオフになっている。よって、（Ａ）段に示した初期状態と同様に、ホールＩＣチップ１３０の内部回路は電源１１０から遮断されてディスエーブル状態であり、電子回路に不可避な漏洩電流以外に電力を消費しない。しかしながら、ホールＩＣチップ１３０の出力電圧は、ラッチ回路１３６によりハイレベルに維持されているので、電源１１０から負荷への電力供給を維持されている。

次に、電源制御装置１００に極性を反転させた磁石１７０を近づけて、ホールＩＣチップ１３０に他の有効磁界を作用させると、まず、磁界の磁力によりリードスイッチ１４０がオンになる。これにより、ホールＩＣチップ１３０のＰＤＮ端子の制御電圧がハイになり、ホールＩＣチップ１３０がイネーブルになる。

イネーブルになったホールＩＣチップ１３０のホール素子１３２が磁力を検出すると、シュミットトリガ回路１３５の出力が遷移して、ホールＩＣチップ１３０の出力電圧がハイレベルからローレベルに遷移する。これにより、電流増幅素子１６０による導通が遮断され、電源１１０から負荷への電力供給が停止される。

その後、電源制御装置１００から磁石１７０を遠ざけて、磁界が作用しない状態にする。これにより、リードスイッチ１４０がオフになるので、ホールＩＣチップ１３０のＰＤＮ端子の制御電圧がローになり、ホールＩＣチップ１３０はディスエーブルになる。よって、ホールＩＣチップ１３０は、電力を殆ど消費しなくなる。しかしながら、ホールＩＣチップ１３０のラッチ回路１３６が、ローになった出力電圧を維持するので、電流増幅素子１６０の導通も維持され、電源１１０から負荷への電力供給は遮断されたままになる。

このように、電源制御装置１００は、直接に接触して機械的な操作をすることなく、負荷に対する電力の供給を断続できる。また、電源制御装置１００は、負荷に対する電力の供給または遮断を遷移させるホールＩＣチップ１３０自体に対して、出力状態が遷移する期間に限って電力を供給する。これにより、負荷に対する電力供給が遷移しない期間は、ホールＩＣチップ１３０への電力供給が遮断され、電源１１０の限られた電力を、本来の負荷に供給できる。

なお、上記の例では、イネーブルになったホールＩＣチップ１３０の出力電圧を遷移させる場合に、極性に応じて磁界が有効である場合と有効ではない場合とがあることを記載した。しかしながら、ホールＩＣチップ１３０は、作用させた磁界の極性に関わりなく出力電圧を遷移させる構成にすることもできる。また、電源制御装置１００は、負荷に対する電力の供給を一度開始したら、電源１１０の電力を使い切るまで電力の供給を継続する仕様にすることもできる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記の実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面に示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示していない限り、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現し得ることに留意すべきである。特許請求の範囲、明細書、および図面に記載した動作フローに関して、便宜上「まず」、「次に」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００電源制御装置、１１０電源、１２０バイパスコンデンサ、１３０ホールＩＣチップ、１３１パワーダウンスイッチ、１３２ホール素子、１３３チョッパスイッチ回路、１３４増幅器、１３５シュミットトリガ回路、１３６ラッチ回路、１３７、１３８制御素子、１４０リードスイッチ、１５０プルダウン抵抗、１６０電流増幅素子、１７０磁石

Claims

負荷に対する電力の供給を遮断する第１の状態と、前記負荷に電力を供給する第２の状態とのいずれかを、電力が供給されていない状態で維持する半導体ラッチ回路と、
電力を供給された状態で磁力を検出した場合に、前記半導体ラッチ回路を、前記第１の状態から前記第２の状態へ遷移させる駆動回路と、
磁力が作用した場合に前記駆動回路に電力を供給し、磁力が作用しない場合に前記駆動回路への電力供給を遮断する磁気感応スイッチと
を備える電源制御装置。
前記駆動回路は、電力を供給された状態で磁力を検出する毎に、前記半導体ラッチ回路の状態を遷移させる請求項１に記載の電源制御装置。
前記駆動回路は、電力を供給された状態で、予め定められた第１の極性の磁力を検出した場合に、前記半導体ラッチ回路を前記第１の状態から前記第２の状態に遷移させ、前記第１の極性と異なる第２の極性の磁力を検出した場合に、前記半導体ラッチ回路を前記第２の状態から前記第１の状態に遷移させる請求項１に記載の電源制御装置。
前記負荷への電力供給を断続する制御素子を更に備え、
前記半導体ラッチ回路は、前記制御素子の制御端子に加える制御電圧を維持することにより前記第１の状態および前記第２の状態のいずれか一方を維持する請求項１から３のいずれか一項に記載の電源制御装置。
前記駆動回路は、磁力を検出した場合に出力電圧を変化させるホール素子を有する請求項１から４のいずれか一項に記載の電源制御装置。
前記負荷および前記駆動回路に共通に電力を供給する電池を更に備える請求項１から５のいずれか一項に記載の電源制御装置。
前記半導体ラッチ回路、前記駆動回路、および前記磁気感応スイッチは、気密に封止された共通のケースに収容される請求項１から６のいずれか一項に記載の電源制御装置。
前記駆動回路および前記磁気感応スイッチは、互いに磁気的に遮蔽されている請求項１から７のいずれか一項に記載の電源制御装置。