JP6030866B2

JP6030866B2 - 電流センサ

Info

Publication number: JP6030866B2
Application number: JP2012135111A
Authority: JP
Inventors: 彬宜坂本; 詩迪彭
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2012-06-14
Filing date: 2012-06-14
Publication date: 2016-11-24
Anticipated expiration: 2032-06-14
Also published as: CN103513086B; US9465054B2; US20130335076A1; CN103513086A; JP2013257294A

Description

本発明は、三相交流の各相の電流を検出し、特にシールドの構造に特徴のある電流センサに関する。

自動車の車載バッテリと車両電装品とを接続する電流路（例えば、バスバー、等）に流れる電流を検出する電流センサは知られている。この種の電流センサの一例を図８に示す（特許文献１参照）。

図８（ａ）及び図８（ｂ）は、従来の電流センサ１００を示し、図８（ａ）は分解斜視図、図８（ｂ）は要部の縦断面図である。電流センサ１００は、ハウジング２００とハウジング２００に固定されるシールド５００とから構成され、ハウジング２００とシールド５００との間に電流路６００を配置して、電流路６００に流れる電流を検出している。電流は、ハウジング２００に取り付けられた基板３００に実装される磁気検出素子４００により磁気強度を検出し、それに相当する電力を出力することにより測定される。シールド５００は略「コ」字状を成し、電流路６００の裏面を完全に包囲している（図８（ｂ）参照）。この構成により、磁気歪み発生が無く信頼度の高い電流センサ１００が実現できることが開示されている。尚、図８（ｂ）は、特許文献１に開示されていないが、本発明の構成との相違を明確にするために作図したものである。

特開２０１０−２２３８６８号公報

特許文献１に記載される電流センサ１００においては、特にシールド５００が、電流センサ１００の取り付け部分において、電流路６００を裏面から完全に覆っている。このため、電流路６００に流れる電流により生じる渦電流が発生し、磁気検出素子４００で検出する磁界の位相が電流の位相より遅れる欠点があるため、高速応答の信頼性に問題が生じている。また、高い周波数の大電流では、シールドの磁気飽和が予想され、磁気検出素子４００が検出した磁束密度と電流間の線形関係が崩れ誤差許容内の測定が困難となる。また、従来技術の電流センサ１００は、低いピーク値の三相交流の電流検出において、良い応答特性を得るには素子位置を中心から左右にずらすことで実現できるが、隣接する相からの磁気干渉を生じてしまう問題もある。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、三相交流の電流路に流れる電流により発生する磁界の検出する高速応答性を良好にして、信頼性の高い電流センサを提供することにある。

前述した目的を達成するために、本発明に係る電流センサは、下記（１）〜（３）を特徴としている。
（１）
三相交流におけるＵ相に対応する第１電流路、Ｖ相に対応する第２電流路及びＷ相に対応する第３電流路の順に所定の配列方向に沿って並んだ３つの平板状の電流路を流れる電流を検出する電流センサであって、
ハウジングと、前記ハウジングに収納される基板と、前記基板に実装されると共に前記３つの電流路に対応する３つの磁気検出素子と、前記ハウジングに収納されると共に前記３つの磁気検出素子に対応する３つのシールド部と、を備え、
前記３つの磁気検出素子は、
前記第１電流路の近傍の位置に配置される第１磁気検出素子と、
前記第２電流路の近傍の位置に配置される第２磁気検出素子と、
前記第３電流路の近傍の位置に配置される第３磁気検出素子と、を含み、
前記３つのシールド部は、
前記第１磁気検出素子及び前記第１電流路を前記第１電流路の軸線周りに周回するように取り囲む第１シールド部であって、前記配列方向に直交する直交方向における前記第１磁気検出素子よりも前記第１電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第１電流路よりも前記第１磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第１シールド部と、
前記第２磁気検出素子及び前記第２電流路を前記第２電流路の軸線周りに周回するように取り囲む第２シールド部であって、前記直交方向における前記第２磁気検出素子よりも前記第２電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第２電流路よりも前記第２磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第２シールド部と、
前記第３磁気検出素子及び前記第３電流路を前記第３電流路の軸線周りに周回するように取り囲む第３シールド部であって、前記直交方向における前記第３磁気検出素子よりも前記第３電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第３電流路よりも前記第３磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第３シールド部と、を含み、
前記第１シールド部、前記第２シールド部及び前記第３シールド部の各々が有する前記一対のシールド板は、
前記直交方向に延びる平板状の一対の支持部、及び、前記一対の支持部の各々の前記電流路側スリット側の端部から前記配列方向において互いに近付く向きに延在する一対の平坦部、を有し、且つ、前記一対の平坦部が前記直交方向において前記電流路の一部と重なる位置に存在するように配置されると共に、前記一対の平坦部によって前記電流路側スリットを画成し、前記一対の支持部の前記素子側スリット側の端部によって前記素子側スリットを画成する、こと。
（２）上記（１）の構成の電流センサであって、
前記第１シールド部、前記第２シールド部及び前記第３シールド部の各々が、
前記配列方向における前記一対の平坦部の長さが同じである前記一対のシールド板を有する、こと。
（３）上記（２）の構成の電流センサであって、
前記第１シールド部、前記第２シールド部及び前記第３シールド部が同一形状を成している、こと。

上記（１）の電流センサによれば、電流路に発生する渦電流を抑制して磁気検出素子が検出する磁界位相の遅れを解消し、特に高速応答性の良く、隣接相からの磁気干渉を抑制した電流センサを提供できる。
上記（２）の電流センサによれば、電流路の断面における均一な電流密度分布が得られ磁気検出素子の応答性が向上する。
上記（３）の電流センサによれば、残留磁界が抑制されオフセット誤差を低減できる。
上記（４）の電流センサによれば、隣接する相の電流路から漏れる磁束が、垂直方向のみ磁気検出素子に印加されるため磁界位相誤差が軽減される。

本発明によれば、シールドを一対とし各端部を離間させたことにより、従来技術で発生する渦電流を抑制して磁気検出素子の検出する磁界の位相遅れを解消し、応答性の向上を図ると共に高速応答性に優れ、各相による磁気干渉を抑制した三相交流用の電流センサを提供できる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、本発明に係る電流センサの一実施形態を示す分解斜視図である。図２は、図１に係る電流センサの組み付け途中の斜視図である。図３は、図１に係る電流センサのＶ相における要部縦断面図である。図４（ａ）は図３と同じ縦断面図、図４（ｂ）はシールドの平坦部の長さによる位相差を示したグラフである。図５（ａ）はシールドのない場合の電流路に発生する磁界を示す説明図、図５（ｂ）は本発明のシールドを備えた場合の磁界を示す説明図である。図６（ａ）は従来技術の構成と本発明の実施形態による９０％―９０％応答時間の比較グラフ、図６（ｂ）は９０％―９０％応答時間を説明するためのグラフである。図７（ａ）は本発明のシールドの平坦部の長さによる磁界位相とオフセット誤差を示すグラフ、図７（ｂ）は電流値と磁束密度における性能を示すグラフである。図８は、従来技術の電流センサを示し、図８（ａ）は分解斜視図、図８（ｂ）は縦断面図である。

以下、本発明に係る好適な実施形態を図面に基づいて詳細に説明する。

図１〜図３に基づいて、本発明の一実施形態である電流センサ１０を説明する。

図１は電流センサ１０の分解斜視図、図２は電流センサ１０の組み付け途中の斜視図、図３はＶ相における要部縦断面図である。電流センサ１０は、ハウジング２０と、ハウジング２０に収納される基板３０と、基板３０に実装される磁気検出素子４０と、ハウジング２０に収納されるシールド５０と、から成り、磁気検出素子４０とシールド５０との間に電流路６０を配置して、電流路６０に流れる電流を検出する。電流センサ１０は、例えば、電気自動車やハイブリッドカーの三相交流のモータ駆動電流や三相交流の経路に接続されるコネクタ電流を測定する。

ハウジング２０は、略箱状を成し、絶縁性の合成樹脂等から成形される。ハウジング２０に基板３０とシールド５０を開口側から所定の位置に収納保持し、カバー２１を開口側に係合固定させて電流センサ１０が完成する。ハウジング２０とカバー２１には、それぞれ複数の貫通孔２２が設けられ、貫通孔２２に電流路６０を挿通することにより、電流路６０に流れる電流を検出できる。回路等と共に基板３０に実装される磁気検出素子４０は、電流路６０で生じる磁界を測定する素子であり、例えば、磁場の中のキャリアが受けるローレンツ力による生じるホール効果を利用した半導体ホール素子やアモルファス磁性体による磁気インピーダンス効果を利用した磁気インピーダンス素子、等である。電流センサ１０は、基板３０に実装された増幅回路等を介して、磁気検出素子４０で検出された磁界に比例した値の電圧値を出力する。シールド５０は、略薄板形状を成し、例えば、パーマロイやケイ素鋼板などの高透磁率の材料からなる。電流路６０は、交流電流等が流れる平板状に形成されたバスバーや導体などである。

本発明の電流センサ１０は、三相交流に設置されるため、以下の構成を成している。

電流路６０は、三相交流用（図面右側からＵ相、Ｖ相、Ｗ相）の３本から成り、この電流路６０に流れる電流を検出するための磁気検出素子４０も電流路６０の各相に配置されている。また、各磁気検出素子４０は、１枚の基板３０上に一体で実装されている。各磁気検出素子４０に対応して、一対のシールド５０が磁気検出素子４０と電流路６０とをそれぞれ取り囲むように配置されている。各電流路６０は、ハウジング２０とカバー２１に設けられたそれぞれの貫通孔２２内に配置される。本発明の一実施形態において、電流路６０は、磁気検出素子４０とシールド５０との間に配置される（図３参照）。

各シールド５０は、略Ｌ字状の同一形状を成し、一つの磁気検出素子４０とそれに対応する電流路６０に対して左右一対であり、ハウジング２０の貫通孔２２を取り囲むように両側にそれぞれハウジング２０内に収納配置される。また、各シールド５０は、磁気検出素子４０及び電流路６０の両側に配置される、平板状の支持部５１と、支持部５１に対して略直角方向に延在する平坦部５２と、平坦部５２の先端に端部５３と、を備えている。即ち、平坦部５２は、貫通孔２２の中心部に向かって突出している。そして、シールド５０の平坦部５２の各端部５３同士は、対向してかつ離間してハウジング２０内に収納配置される。従って、平坦部５２により電流路６０の一部を覆い隠している。換言すれば、シールド５０は電流路６０を裏面から完全に包囲しておらず、所定の間隔のある開口部分（スリット）を備えていると言える。

より詳述すると、基板３０に実装される磁気検出素子４０は、貫通孔２２の中心部に位置づけられるようにハウジング２０内に収納保持される。この結果、磁気検出素子４０は、貫通孔２２を挿通する電流路６０の中心部に配置されることになる。また、磁気検出素子４０の左右両側に配置されるシールド５０は、左右対称形状であり、それぞれの平坦部５２の長さＬも左右同一であるため、磁気検出素子４０は、同時に左右のシールド５０の中心部に配置されることになる。図３でＶ相について説明したが、Ｕ相及びＷ相でも同じである。

上述のシールド５０の形状及び磁気検出素子４０の位置関係は、Ｕ相、Ｖ相、Ｗ相共に共通である。従って、電流路６０に発生する渦電流を抑制して磁気検出素子４０が検出する磁界位相の遅れを解消し、特に高速応答性の良く、隣接相からの磁気干渉を抑制した電流センサ１０を提供できる。また、電流路６０の断面における均一な電流密度分布が得られ磁気検出素子４０の応答性が向上し、残留磁界が抑制されオフセット誤差を低減できる。更に、隣接する相の電流路６０から漏れる磁束が、垂直方向のみ磁気検出素子４０に印加されるため磁界位相誤差が軽減される。

図４（ａ）は図３と同じ縦断面図、図４（ｂ）は平坦部５２の長さＬによる位相差を測定したグラフである。図４（ｂ）のグラフを説明するために、図４（ａ）の右側のシールド５０を第１シールド５０Ａ、図４（ｂ）の左側のシールド５０を第２シールド５０Ｂとする。各シールド５０の形状及び配置状態は、実施形態において共通であるため、Ｖ相の電流路６０に配置されるシールド５０を一例として詳述する。

第１シールド５０Ａの平坦部５２Ａの長さをＬＡとし、第２シールド５０Ｂの平坦部５２Ｂの長さをＬＢとする。また、第１シールド５０Ａの端面と第２シールド５０Ｂの端面との距離をＷとする。実施形態では、ＬＡ＝ＬＢである。この平坦部５２の長さＬ（ＬＡ、ＬＢ）を変更することにより位相差の最適状態を見いだすことが図４（ｂ）のグラフで理解できる。交流電流を流すと電流路６０に渦電流が発生し、磁気検出素子４０の検出する磁界の位相が、電流路６０に流れる電流の位相より遅れるが、平坦部５２の長さＬを調整してこの位相の遅れを解消することが可能である。

図４（ｂ）に示されるグラフは、縦方向に位相差を取り、横方向に平坦部５２の長さＬを取り、長さＬによる中心磁場位相の変化（曲線グラフ参照）の測定結果をグラフ化したものである。位相差の遅れがない点を０°（磁気検出素子４０の応答性が良い）とし、曲線と位相差０°の直線との交点における平坦部３２の長さＬを最適値、曲線の最大値における平坦部３２の長さＬをＭＡＸとしている。このグラフから、平坦部５２の長さＬを最適値からＭＡＸまでの範囲とすることが適切（可能範囲）であることが理解される。またグラフから、平坦部５２の長さＬと応答性の改善効果との間には、強い相関関係が存在していると言える。従って、使用する周波数と最大ピーク電流に基づいて、長さＬを調整すれば、最適な位相制御設計を行うことが可能である。上記効果は、Ｕ相及びＷ相でも同じである。

図５（ａ）及び図５（ｂ）は、本発明のシールド５０により磁界がどのように変化しているかを模式化した説明図である。

電流路６０に正弦交流の電流Ａが矢印方向（図面手前から後方へ）に進行すると、時間に対する電流の大きさの変化率に応じた強さの磁界Ｍが発生し、磁界Ｍの周りに渦電流Ｑが発生する。磁界Ｍは、電流Ａが交流の場合は時間と共に大きさと方向とが変化を繰り返す交番磁界となる。図５（ａ）に示されるように電流路６０の周囲にシールド５０が無いと残留磁界が発生し、磁気検出素子４０の検出に遅れを生じる。電流路６０の周辺に第１シールド５０Ａと第２シールド５０Ｂを設け（図５（ｂ）参照）、第１シールド５０Ａ、第２シールド５０Ｂの各平坦部５２Ａ、５２Ｂを電流路６０の中心方向に延在させると、平坦部５２Ａの端部５３Ａから第２シールド５０Ｂの平坦部５２Ｂの端部５３Ｂに磁界Ｎが発生する。この磁界Ｎが電流路６０を横切るとき、電流路６０で発生した磁界Ｍとの間で磁界の打ち消し合いが生じる結果、残留磁界を抑制して渦電流の発生を防止することができる。また、電流路６０の断面における電流密度分布も均一にすることが可能となり、磁気検出素子４０の検出応答の遅延が解消される。上記効果は、Ｕ相及びＷ相でも同じである。尚、一方向のみの説明をしたが、交流の場合は、短時間に磁界の向きが交互に入れ替わる。

図６（ａ）は、従来技術の構成と本発明の実施形態による９０％―９０％応答時間（μｓ）の比較グラフである。９０％―９０％応答時間とは、図６（ｂ）に示す通り、電流路６０に流れる電流（入力電流）出力９０％に対して、それに対応する磁界に比例した電圧値（出力電圧９０％）が磁気検出素子４０で測定される応答時間のことである。図６（ａ）に基づく実測結果では、従来技術の応答時間６０μｓから本発明の応答時間６μｓ（応答時間６μｓは、実測に用いた磁気検出素子の理論値。）に改善（約９０％改善）され、シールド５０の構成による効果が明らかに現れており、磁気検出素子４０の応答性が向上し、特に高速応答性を確保できている。

図７（ａ）は、本発明のシールド５０の平坦部５２の長さによる磁界位相とオフセット誤差を示すグラフ、図７（ｂ）は電流値と磁束密度における性能を示すグラフである。

図７（ａ）のグラフでは、左縦軸に磁界位相（°）を取り、右縦軸にオフセット誤差（±％Ｖｄｄ）を取り、横軸に平坦部５２の長さＬを取っている。実線は磁界位相（各相共通）、破線はＶ相のオフセット誤差、一点鎖線はＵ相、Ｗ相のオフセット誤差を表している。このグラフから以下の点が理解される。磁界位相は、平坦部５２の長さＬが長くなると−（マイナス）から＋（プラス）に変化し（実線曲線参照）、位相遅れが改善される。一方、Ｕ相及びＷ相にはオフセット誤差がみられる。例えば、位相０°のＵ相が０（Ａ）、位相１２０°のＶ相が５１０（Ａ）、位相−１２０°のＷ相が−５１０（Ａ）、と３相における初期位相が異なっているとすると、Ｖ相とＷ相のセンサから漏れた磁界がＵ相に伝搬することにより、Ｕ相にオフセット誤差が生じる。同様に、Ｖ相とＵ相のセンサから漏れた磁界がＷ相に伝搬することにより、Ｗ相にオフセット誤差が生じる。このように生じるオフセット誤差は、平坦部５２が長くなるとオフセット誤差が減少して、理想的な基準値０に近づけることが可能となる。特に、Ｕ相、Ｗ相ではオフセット誤差の最小値において長さＬの「最適」値となることが分かる。このようにオフセット誤差が減少する理由は、平坦部５２が他の相から漏れでた磁界が合成された磁界ベクトルを、磁気検出素子４０が検出しない垂直方向に偏移させるためである。例えば、Ｕ相には、Ｖ相及びＷ相のシールド５０から漏れ出た磁界が伝搬するが、Ｕ相に位置するシールド５０の平坦部５２は、Ｖ相から伝搬した磁界及びＷ相から伝搬した磁界が合成された磁界ベクトルを、Ｕ相に配置された磁気検出素子４０が検出しない垂直方向に偏移させる。平坦部５２の長さＬは、上記磁界ベクトルを偏移させる程度を定めるものであり、特に、Ｕ相、Ｗ相でのオフセット誤差の最小値となる長さＬが「最適」値となる。

また、図７（ａ）のグラフでは、Ｖ相のオフセット誤差の変化は長さＬと関係なく、低い水準が維持される。これは、Ｖ相がＵ相とＷ相の中間に位置しているため、言い換えるとＵ相とＷ相がＶ相に対して対称な位置に配置されているため、Ｖ相ではＵ相及びＷ相から伝搬してきた磁界が打ち消しあうためである。

以上、左右一対のＬ字状シールド５０を配置することで、Ｕ相、Ｗ相では、オフセット誤差が減少し、出力誤差が軽減される。また、Ｖ相では、Ｕ相とＷ相の電流路６０に同じ異方向の電流が流れるため、磁気検出素子４０が両相から受ける漏れ磁束のベクトルは左右対称になると共に左右方向の分量が打ち消され、磁気干渉が抑制され、オフセット誤差を与えない出力となる。

図７（ｂ）のグラフでは、縦軸に磁束密度（ｍＴ）を取り、横軸に電流（Ａ）を取っている。このグラフから理解されると通り、電流（Ａ）が大きくなると磁気飽和が発生しやすくなる（曲線参照）が、本発明では高い周波数の大電流が流れても磁気飽和の発生を抑え、線形性が維持される区間（線形区間）を拡張することができる。図７（ｂ）における磁束密度（ｍＴ）と電流（Ａ）の間で線形性が認められる区間は、図４（ｂ）を参照して説明した平坦部３２の長さＬに左右される。平坦部３２の長さがＭＡＸに近づくほど、拡張された線形区間は０まで縮まる。このように、図７（ａ）及び図７（ｂ）においても、本発明のシールド５０の構造の効果が顕著である。

尚、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数値、形態、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

１０電流センサ
２０ハウジング
２１カバー
２２貫通孔
３０基板
４０磁気検出素子
５０シールド
５１支持部
５２平坦部
５３端部
６０電流路（Ｕ相、Ｖ相、Ｗ相）
Ｌ長さ

Claims

三相交流におけるＵ相に対応する第１電流路、Ｖ相に対応する第２電流路及びＷ相に対応する第３電流路の順に所定の配列方向に沿って並んだ３つの平板状の電流路を流れる電流を検出する電流センサであって、
ハウジングと、前記ハウジングに収納される基板と、前記基板に実装されると共に前記３つの電流路に対応する３つの磁気検出素子と、前記ハウジングに収納されると共に前記３つの磁気検出素子に対応する３つのシールド部と、を備え、
前記３つの磁気検出素子は、
前記第１電流路の近傍の位置に配置される第１磁気検出素子と、
前記第２電流路の近傍の位置に配置される第２磁気検出素子と、
前記第３電流路の近傍の位置に配置される第３磁気検出素子と、を含み、
前記３つのシールド部は、
前記第１磁気検出素子及び前記第１電流路を前記第１電流路の軸線周りに周回するように取り囲む第１シールド部であって、前記配列方向に直交する直交方向における前記第１磁気検出素子よりも前記第１電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第１電流路よりも前記第１磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第１シールド部と、
前記第２磁気検出素子及び前記第２電流路を前記第２電流路の軸線周りに周回するように取り囲む第２シールド部であって、前記直交方向における前記第２磁気検出素子よりも前記第２電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第２電流路よりも前記第２磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第２シールド部と、
前記第３磁気検出素子及び前記第３電流路を前記第３電流路の軸線周りに周回するように取り囲む第３シールド部であって、前記直交方向における前記第３磁気検出素子よりも前記第３電流路から遠ざかる向きに離れた位置にある素子側スリットと、前記直交方向における前記第３電流路よりも前記第３磁気検出素子から遠ざかる向きに離れた位置にある電流路側スリットと、によって互いに隔離された一対のシールド板、を有する第３シールド部と、を含み、
前記第１シールド部、前記第２シールド部及び前記第３シールド部の各々が有する前記一対のシールド板は、
前記直交方向に延びる平板状の一対の支持部、及び、前記一対の支持部の各々の前記電流路側スリット側の端部から前記配列方向において互いに近付く向きに延在する一対の平坦部、を有し、且つ、前記一対の平坦部が前記直交方向において前記電流路の一部と重なる位置に存在するように配置されると共に、前記一対の平坦部によって前記電流路側スリットを画成し、前記一対の支持部の前記素子側スリット側の端部によって前記素子側スリットを画成する、
電流センサ。
前記第１シールド部、前記第２シールド部及び前記第３シールド部の各々が、
前記配列方向における前記一対の平坦部の長さが同じである前記一対のシールド板を有する、
請求項１に記載した電流センサ。
前記第１シールド部、前記第２シールド部及び前記第３シールド部が同一形状を成している、
請求項２に記載した電流センサ。