JP6673077B2 - 電流センサ - Google Patents

Description

本発明は、電流センサに関する。

従来、電流センサの一例として、特許文献１に開示された電流センサがある。この電流センサは、扁平形状の電流路と、電流路上に配設され電流路に被測定電流が流れたときに発生する磁界を検出する磁電変換素子と、を備えている。電流路には、被測定電流の流れる向きに沿って長い穴部が設けられており、この穴部によって２つに分流した第１分流路と第２分流路が形成されている。磁電変換素子は、磁気センサパッケージ内にパッケージングされ、第１分流路上に配設されている。

特開２０１４−５５７９０号公報

上記電流センサは、電流路の中心付近に穴部が形成されている。そして、電磁変換素子は、電流路における幅が狭い第１分流路上に配置されている。このため、電流センサは、第１分流路上における位置が幅方向にズレると、磁電変換素子で感じる磁場量が減少するため位置ロバスト性が悪いという問題がある。

本開示は、上記問題点に鑑みなされたものであり、高周波特性を向上させつつ、位置ロバスト性を向上できる電流センサを提供することを目的とする。

上記目的を達成するために本開示は、
被検出電流が流れる電流経路（２０）と、
電流経路に被検出電流が流れることによって生じる第１磁界と垂直方向に第２磁界を生成する磁界発生部（１３）と、
第２磁界と、第１磁界と第２磁界とで構成される合成磁界との成す角度θに応じた正弦値を含む信号及び余弦値を含む信号の少なくともいずれか一方を出力するセンサチップ（１１）と、
センサチップから正弦値を含む信号及び余弦値を含む信号の少なくともいずれか一方が入力され、入力された信号を用いて成す角度θにおける正接値を演算し、正接値に対応するセンサ信号を出力する信号処理部（１２）と、
底部と環状の側壁とで収容空間（１５ｅ）が形成され、収容空間にセンサチップと信号処理部を収容した状態で、底部が電流経路に実装されたセラミックパッケージ（１５）と、を備えた電流センサであって、
電流経路は、被検出電流の流れ方向に沿って、第１スリット（２１）と第２スリット（２２）とが形成されており、
第１スリット及び第２スリットは、開口形状が矩形状であり、
センサチップは、電流経路における第１スリットと第２スリットとで挟まれた領域上であり、且つ被検出電流の流れ方向に沿う中心線上に配置されており、
セラミックパッケージは、センサ信号の出力先である絶縁性の樹脂基材に配線が形成された回路基板（２００）に実装されるものであって、底部に対向し側壁で囲まれた開口端を有しており、開口端を囲む側壁の端部が、はんだを介して回路基板に実装されていることを特徴とする。

このように、本開示は、処理回路によって、第２磁界と合成磁界との成す角度θにおける正接値を演算し、この正接値に対応するセンサ信号を出力する。このため、本開示は、センサ信号が被検出電流にリニアに対応する信号となり、検出精度を向上させることができる。

また、本開示は、電流経路に第１スリットと第２スリットとが形成されており、中心線上にセンサチップが配置されている。このため、本開示は、被検出電流の高周波側でも、センサチップで感じる磁場量の減少を抑制でき、高周波特性を向上できる。

また、本開示は、センサチップが電流経路の中心線に配置されているため、位置ロバスト性を向上できる。つまり、本開示は、センサチップが電流経路の中心線上に配置されているため、センサチップの位置が、中心線上から電流経路の幅方向にズレたとしても、センサチップで感じる磁場量の減少を抑えることができる。このように、本開示は、高周波特性を向上させつつ、位置ロバスト性を向上できる。

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

実施形態における電流センサの概略構成を示す断面図である。 図１におけるII-II線に沿う断面図である。 実施形態におけるセンサチップと処理回路の概略構成を示す回路図である。 実施形態における電流センサの概略構成を示す断面図である。 変形例１における電流センサの概略構成を示す断面図である。 変形例２における電流センサの概略構成を示す平面図である。

以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

図１、図２、図３、図４を用いて、本実施形態の電流センサ１００に関して説明する。なお、図１、図２では、センサチップ１１とバスバ２０との位置関係をわかりやすくするために、セラミックパッケージ１５などの図示を省略している。

電流センサ１００は、例えば、車載モータのインバータ制御に用いられる。電流センサ１００は、インバータ制御のために、車載モータに電源を供給するバスバ２０に流れる被検出電流を検出するものである。電流センサ１００は、電流経路に相当するバスバ２０に被検出電流が流れることで、バスバ２０が発生させる検出磁界をセンサチップ１１が電気信号に変換することで被検出電流を検出する。このように、本実施形態では、一例として、インバータ用の電流センサ１００を採用する。しかしながら、本発明は、これに限定されず、車載バッテリの電流の検出にも適用できる。

なお、電流センサ１００は、例えば電気自動車やハイブリッド車に搭載される。また、電流センサ１００は、集磁コアを必要としないコアレス電流センサを採用している。バスバ２０には、高電圧が印加されるため、高電圧部と称することもできる。

電流センサ１００は、検出部１０とバスバ２０とを備えている。検出部１０は、図４に示されるように、バスバ２０に組みつけられている。具体的には、検出部１０は、図１に示すように、バスバ２０に流れる被検出電流の方向とバイアス磁界Ｂｂとが平行となるように、バスバ２０に組み付けられる。また、検出部１０は、バスバ２０に流れる被検出電流によって生成される電流磁界Ｂｉとバイアス磁界Ｂｂとが垂直となるように、バスバ２０に組み付けられる。

そして、検出部１０（センサチップ１１）には、バイアス磁界Ｂｂと電流磁界Ｂｉとによって構成される合成磁界Ｂｓが印加されるようになっている。なお、本実施形態では、電流磁界Ｂｉが第１磁界に相当し、バイアス磁界Ｂｂが第２磁界に相当している。

検出部１０は、図４に示すように、主に、センサチップ１１と、処理回路１２と、バイアス磁石１３とを備えている。また、本実施形態では、この他に、セラミックパッケージ１５と、第１ワイヤ１４ａと、第２ワイヤ１４ｂと、スペーサ１６とを備えた電流センサ１００を採用している。センサチップ１１、処理回路１２、ワイヤ１４ａ，１４ｂ、及び後程説明する信号配線は、バスバ２０よりも電圧が低いため、低電圧部とも称することができる。

センサチップ１１は、バスバ２０に流れる被検出電流が発生する磁束密度（検出磁界）を検知して磁電変換を行い電気信号に変換する。センサチップ１１は、図４に示すように、接着材などを介して処理回路１２に実装されており、第１ワイヤ１４ａを介して処理回路１２と電気的に接続されている。センサチップ１１で磁電変換された電気信号は、第１ワイヤ１４ａを介して処理回路１２に出力される。なお、本実施形態では、一例として、バイアス磁界Ｂｂと合成磁界Ｂｓとのなす角度θに応じた余弦値を含む信号を電気信号として出力するセンサチップ１１を採用している。しかしながら、本発明は、バイアス磁界Ｂｂと合成磁界Ｂｓとのなす角度θに応じた正弦値を含む信号を電気信号として出力するセンサチップ１１でも採用できる。

センサチップ１１は、図３に示すように、ブリッジ回路を構成する第１磁気抵抗素子１１ａ〜第４磁気抵抗素子１１ｄを備えている。各磁気抵抗素子１１ａ〜１１ｄとしては、巨大磁気抵抗素子（ＧＭＲ）、異方性磁気抵抗素子（ＡＭＲ）、トンネル磁気抵抗素子（ＴＭＲ）などの、磁気ベクトルの向きによって電気信号が変化する素子を採用できる。このため、電流センサ１００は、ベクトル検知式電流センサと言える。

なお、各磁気抵抗素子１１ａ〜１１ｄは、特開２０１３−６４６６３号公報に開示された磁気抵抗素子を採用できる。つまり、各磁気抵抗素子１１ａ〜１１ｄは、磁化方向が所定方向に固定されたピン層、絶縁体で構成されるトンネル層、外部磁化に応じて磁化方向が変化するフリー層が順に積層され、下部電極及び上部電極を備えた一般的なものである。

処理回路１２は、信号処理部に相当する。処理回路１２は、図４に示すように、センサチップ１１が実装された状態で、接着材などを介してセラミックパッケージ１５に実装されている。処理回路１２は、上記のように第１ワイヤ１４ａを介してセンサチップ１１と電気的に接続されており、且つ、第２ワイヤ１４ｂを介して信号配線に接続されている。信号配線は、セラミックパッケージ１５に形成されたものであり、後程説明する。

処理回路１２は、センサチップ１１で変換された電気信号が第１ワイヤ１４ａを介して入力される。処理回路１２は、入力された電気信号を用いて演算処理を行うことでセンサ信号を算出する。そして、処理回路１２は、第２ワイヤ１４ｂを介してセンサ信号を出力する。このセンサ信号は、例えば、信号用パッド１５ｄ、はんだ３０を介して、後程説明する回路基板２００の配線の一部であるランド２２０に伝達される。第１ワイヤ１４ａと第２ワイヤ１４ｂのそれぞれは、出力経路と言える。

また、処理回路１２は、図３に示すような回路構成を有している。処理回路１２は、演算処理を行うことで、入力された電気信号を、後程説明する回路基板２００に出力するためのセンサ信号に変換する。なお、処理回路１２は、特開２０１３−６４６６３号公報に開示された回路構成を採用できる。よって、処理回路１２の詳細は、特開２０１３−６４６６３号公報を参照できるため、ここでの説明を簡略化する。

処理回路１２は、電源回路１２ａ、差動増幅回路１２ｂ、演算回路１２ｃ、第１端子１２ｄ、第２端子１２ｅ、第３端子１２ｆ、記憶部１２ｇ、第４端子１２ｈなどを備えている。

電源回路１２ａは、定電圧回路等を備えて構成されており、第１磁気抵抗素子１１ａと第４磁気抵抗素子１１ｄの中点に接続されている。そして、電源回路１２ａは、第１端子１２ｄを介して電源から入力される電圧を定電圧Ｖｃｃに変換し、この定電圧Ｖｃｃを第１磁気抵抗素子１１ａと第４磁気抵抗素子１１ｄの中点に印加する。なお、第２磁気抵抗素子１１ｂと第３磁気抵抗素子１１ｃの中点は、第２端子１２ｅを介してグランドに接続されている。

差動増幅回路１２ｂは、反転入力端子が第３磁気抵抗素子１１ｃと第４磁気抵抗素子１１ｄの中点に接続されて、この中点の電圧Ｖａ１が入力される。また、差動増幅回路１２ｂは、非反転入力端子が第１磁気抵抗素子１１ａと第２磁気抵抗素子１１ｂの中点に接続されて、この中点の電圧Ｖａ２が入力される。そして、差動増幅回路１２ｂは、入力された電圧を差動増幅して、演算回路１２ｃに対して信号Ｖａを出力する。

記憶部１２ｇには、差動増幅回路１２ｂの増幅率Ｇ、センサチップ１１に印加される電圧Ｖｃｃ、センサチップ１１の温度特性Ｋ（ｔ）が記憶されている。なお、これらは、第４端子１２ｈを介して記憶部１２ｇに書き込まれる。

演算回路１２ｃは、差動増幅回路１２ｂから入力された信号Ｖａと、記憶部１２ｇに記憶されている増幅率Ｇ、電圧Ｖｃｃ、温度特性Ｋ（ｔ）を用いて演算処理を行うことでセンサ信号を算出する。つまり、演算回路１２ｃは、Ｖｃ＝Ｇ・Ｖｃｃ・Ｋ（ｔ）・ｃｏｓθを演算して、演算値Ｖｃを算出する。そして、演算回路１２ｃは、信号Ｖａを演算値Ｖｃで除算して正接値を演算し、正接値に対応する信号をセンサ信号として出力する。なお、演算回路１２ｃは、第３端子１２ｆを介してセンサ信号を出力する。この第３端子１２ｆは、第２ワイヤ１４ｂに電気的に接続されている。

バイアス磁石１３は、磁界発生部に相当する。バイアス磁石１３は、電気信号の基準となる磁気ベクトルであるバイアス磁界Ｂｂを与えるために設けられている。つまり、バイアス磁石１３は、バスバ２０に被検出電流が流れることによって生じる電流磁界Ｂｉと垂直方向にバイアス磁界Ｂｂを生成する。本実施形態では、図４に示すように、スペーサ１６を介して、センサチップ１１と対向配置されたバイアス磁石１３を採用している。バイアス磁石１３は、例えば接着材などを介して、スペーサ１６に実装されている。なお、図１では、図面をわかりやすくするためにバイアス磁石１３を二点鎖線で図示している。

スペーサ１６は、センサチップ１１とバイアス磁石１３との間隔を、所定距離に確保するための部材である。スペーサ１６は、図４に示すように、接着剤などを介してセラミックパッケージ１５に実装されている。

なお、図４においては、第１ワイヤ１４ａと第２ワイヤ１４ｂをそれぞれ一つずつ図示している。しかしながら、電流センサ１００は、これに限定されず、複数の第１ワイヤ１４ａを備えていてもよいし、複数の第２ワイヤ１４ｂを備えていてもよい。

セラミックパッケージ１５は、図４に示すように、センサチップ１１などを収容するための収容空間１５ｅが形成された容器である。セラミックパッケージ１５は、環状の側壁と、環状の側壁の一端に形成された底とを有し、環状の側壁の他端が開口して、収容空間１５ｅが形成された箱状の部材と言える。よって、セラミックパッケージ１５は、一部が開口した有底の箱部材とも言える。また、セラミックパッケージ１５は、一面Ｓ１と、一面Ｓ１の反対面であり、一面Ｓ１に平行に設けられた裏面Ｓ２とを有している。

なお、セラミックパッケージ１５は、収容空間１５ｅに処理回路１２、ワイヤ１４ａ，１４ｂ、スペーサ１６も収容している。また、バイアス磁石１３は、一部が収容空間１５ｅに収納され、他部が収容空間１５ｅから突出した状態で配置されている。

セラミックパッケージ１５は、底部における収容空間１５ｅ側にセンサチップ１１や処理回路１２が配置されており、底部における収容空間１５ｅの反対側がバスバ２０に固定されている。つまり、セラミックパッケージ１５は、裏面Ｓ２がバスバ２０に固定されている。よって、電流センサ１００は、センサチップ１１とバスバ２０との間に、セラミックパッケージ１５の一部であるセラミック板１５ａが配置されていると言える。なお、セラミックパッケージ１５は、接着剤などを介して、バスバ２０に固定されている。

セラミックパッケージ１５は、図４に示すように、複数のセラミック板１５ａが積層されて構成されている。本実施形態では、一例として、１５層のセラミック板１５ａが積層されたセラミックパッケージ１５を採用している。開口端側の最外層であるセラミック板１５ａの表面は、一面Ｓ１に相当する。反対側の最外層であるセラミック板１５ａの表面は、裏面Ｓ２に相当する。

また、セラミックパッケージ１５は、例えばＡｌ_２Ｏ_３やＳｉ_３Ｎ_４などの無機物を焼き固めた焼結体である。なお、本実施形態では、外形が略正方形のセラミック板１５ａを採用している。しかしながら、本発明はこれに限定されず、矩形状や円形であっても採用できる。

セラミックパッケージ１５は、収容空間１５ｅを形成するために一部のセラミック板１５ａが環状に構成されており、底部を形成するために他のセラミック板１５ａが板状に構成されている。また、セラミックパッケージ１５は、環状に構成されたセラミック板１５ａで側壁が形成されている。

本実施形態では、積層方向の一方の端から順番に１２層のセラミック板１５ａが環状に構成されており、残りの３層のセラミック板１５ａが板状に構成されている。セラミックパッケージ１５は、積層された環状のセラミック板１５ａの開口壁面によって、内壁面１５ｆが形成されている。

なお、環状のセラミック板１５ａとは、厚み方向に貫通穴が形成されたものである。一方、板状のセラミック板１５ａとは、貫通穴が形成されていないものである。厚み方向は、Ｚ方向に相当する。

また、本実施形態では、センサチップ１１と回路基板２００との電気的な経路である導電性の信号配線を含んだセラミックパッケージ１５を採用している。セラミックパッケージ１５は、例えば、信号配線を構成する信号用パターン１５ｂ、信号用ビア１５ｃ、及び信号用パッド１５ｄを備えている。信号用パターン１５ｂは、セラミック板１５ａ間に設けられて収容空間１５ｅに露出しない部位と、第２ワイヤ１４ｂが接続できるように収容空間１５ｅに露出している部位とを含んでいる。

信号用ビア１５ｃは、セラミック板１５ａを貫通するように設けられており、異なる層の信号用パターン１５ｂどうしや、信号用パターン１５ｂと信号用パッド１５ｄとを電気的に接続している。信号用パッド１５ｄは、一面Ｓ１側に設けられており、回路基板２００のランド２２０とはんだ３０によって電気的及び機械的に接続される部位である。なお、信号用パッド１５ｄは、一面Ｓ１の一部を成しているとも言える。

また、本実施形態では、バスバ２０から生じる電界ノイズを遮蔽するための構成要素であるシールド部１５ｇが設けられたセラミックパッケージ１５を採用している。本実施形態では、一例として、グランドプレーン１５ｇ１、シールド用パターン１５ｇ２、シールド用ビア１５ｇ３、シールド用パッド１５ｇ４を含むシールド部１５ｇを採用している。

シールド用パターン１５ｇ２は、環状に設けられている。このため、シールド用パターン１５ｇ２は、ガードリングとも称することができる。シールド用パターン１５ｇ２は、センサチップ１１や処理回路１２を囲う位置に設けられている。また、シールド用パターン１５ｇ２は、信号配線の一部を囲う位置に設けられている。なお、シールド用パターン１５ｇ２は、収容空間１５ｅを囲う位置に、環状に設けられていると言える。

本実施形態では、一例として、連続して設けられた１２層のセラミック板１５ａに、シールド用パターン１５ｇ２が設けられている例を採用している。また、シールド用パターン１５ｇ２は、グランドプレーン１５ｇ１とシールド用パッド１５ｇ４との間における各セラミック板１５ａに設けられている。

シールド用ビア１５ｇ３は、シールド用パターン１５ｇ２どうし、シールド用パターン１５ｇ２とシールド用パッド１５ｇ４、シールド用パターン１５ｇ２とグランドプレーン１５ｇ１を電気的に接続している。つまり、シールド用ビア１５ｇ３は、各シールド用パターン１５ｇ２を介しつつ、グランドプレーン１５ｇ１からシールド用パッド１５ｇ４までを電気的に接続している。

シールド用ビア１５ｇ３は、グランドプレーン１５ｇ１とシールド用パッド１５ｇ４との間における各セラミック板１５ａの少なくとも一箇所に設けられていればよい。よって、シールド用ビア１５ｇ３は、各セラミック板１５ａにおいて、二箇所以上に設けられていてもよい。なお、本実施形態では、グランドプレーン１５ｇ１とシールド用パッド１５ｇ４との間における各セラミック板１５ａの二箇所にシールド用ビア１５ｇ３が設けられている例を採用している。

シールド用パッド１５ｇ４は、一面Ｓ１側に設けられており、回路基板２００のランド２２０とはんだ３０によって電気的及び機械的に接続される部位である。なお、シールド用パッド１５ｇ４は、一面Ｓ１の一部を成しているとも言える。また、シールド用パッド１５ｇ４が接続されているランド２２０は、回路基板２００のグランドである。

グランドプレーン１５ｇ１は、シールド用パターン１５ｇ２とは異なり、べた状のパターンである。電流センサ１００は、グランドプレーン１５ｇ１のＺ方向における対向領域に低電圧部が含まれるように、グランドプレーン１５ｇ１が設けられている。また、グランドプレーン１５ｇ１は、低電圧部とバスバ２０との間に設けられていると言える。

このように、セラミックパッケージ１５は、シールド用パターン１５ｇ２と、グランドプレーン１５ｇ１と、シールド用ビア１５ｇ３によって、立体構造のシールド部１５ｇが形成されていると言える。また、シールド部１５ｇは、シールド用パターン１５ｇ２と、グランドプレーン１５ｇ１と、シールド用ビア１５ｇ３とで低電圧部を囲うように構成されている。そして、シールド部１５ｇは、シールド用パッド１５ｇ４を介して、回路基板２００のグランドに接続されている。なお、シールド部１５ｇは、処理回路１２が接続されているセンサグランドとは別のボディグランドをとると好ましい。しかしながら、本発明はこれに限定されない。

シールド部１５ｇの構成は、これに限定されない。シールド部１５ｇは、セラミックパッケージ１５の収容空間１５ｅに面する表面に形成されていてもよい。つまり、セラミックパッケージ１５は、シールド部１５ｇで内壁面１５ｆが形成されていてもよい。

バスバ２０は、検出部１０が実装可能に構成されており、センサチップ１１に対向する部位を含んでいる。本実施形態では、図１に示すように、バスバ２０のＹ方向に電流が流れる例を採用している。バスバ２０は、電流が流れることで、図１に示すように電流磁界Ｂｉを発生させる。

バスバ２０は、図１、図２に示すように、第１スリット２１と第２スリット２２が形成されている。第１スリット２１と第２スリット２２は、バスバ２０の厚み方向、すなわちＺ方向に貫通した穴である。また、本実施形態では、一例として、開口形状が矩形状である第１スリット２１と第２スリット２２を採用している。

第１スリット２１と第２スリット２２は、Ｙ方向に沿って平行に設けられている。つまり、第１スリット２１と第２スリット２２は、長手側がＹ方向に沿って、短手側がＸ方向に沿って設けられている。言い換えると、第１スリット２１と第２スリット２２は、バイアス磁界Ｂｂに沿って設けられている。

また、第１スリット２１と第２スリット２２は、バスバ２０の中心線ＣＬを対称軸として、線対称に設けられている。つまり、中心線ＣＬと第１スリット２１との間隔は、中心線ＣＬと第２スリット２２との間隔と同じである。しかしながら、第１スリット２１と第２スリット２２の位置は、これに限定されない。中心線ＣＬと第１スリット２１との間隔は、中心線ＣＬと第２スリット２２との間隔と異なっていてもよい。

なお、中心線ＣＬは、バスバ２０の幅Ｗ１の中心を通り、Ｙ方向に延びる仮想直線である。バスバ２０の幅Ｗ１は、バスバ２０におけるＸ方向の長さである。以下においては、各要素のＸ方向の長さを単に幅とも称する。また、幅方向は、Ｘ方向を示すものとする。

バスバ２０は、第１スリット２１と第２スリット２２とで挟まれた部位に、センサチップ１１に対向する部位を含んでいる。よって、センサチップ１１は、バスバ２０における第１スリット２１と第２スリット２２との間の領域に対向配置されている。さらに、センサチップ１１は、バスバ２０の中心線ＣＬ上に配置されている。

つまり、電流センサ１００は、センサチップ１１などがセラミックパッケージ１５に収容された検出部１０がバスバ２０に実装された状態で、センサチップ１１がバスバ２０の中心線ＣＬ上に配置される。よって、電流センサ１００は、図１に示すように、バスバ２０上に検出部１０が実装された状態で、中心線ＣＬを対称軸として線対称形状をなしているとも言える。

なお、本実施形態では、一例として、セラミックパッケージ１５の一面Ｓ１側に、回路基板２００が固定されている例を採用している。回路基板２００は、電流センサ１００におけるセンサ信号の出力先である。回路基板２００は、絶縁基材２１０、ランド２２０、基板ビア２３０、導体パターン２４０、穴部２５０などを備えている。つまり、回路基板２００は、絶縁性の樹脂基材である絶縁基材２１０に対して、ランド２２０と基板ビア２３０と導体パターン２４０を含む配線が形成され、且つ、絶縁基材２１０の厚み方向に貫通した穴部２５０が形成されている。

本実施形態では、例えばガラスエポキシ等の樹脂を絶縁基材２１０として採用している。また、本実施形態では、絶縁基材２１０を厚み方向に貫通した穴部２５０が形成された回路基板２００を採用している。しかしながら、回路基板２００は、絶縁基材２１０を貫通していない有底の穴部２５０であっても採用できる。

また、電流センサ１００は、信号用パッド１５ｄが、はんだ３０を介してランド２２０と電気的及び機械的に接続されて、回路基板２００に実装されている。よって、電流センサ１００は、はんだ３０を介して、センサ信号を回路基板２００に出力する。このため、はんだ３０は、低電圧部の一部とみなすことができる。

なお、セラミックパッケージ１５は、底部に対向し側壁で囲まれた開口端を有しており、開口端を囲む側壁の端部が回路基板２００に実装されていると言える。また、電流センサ１００は、回路基板２００に実装された状態で、バイアス磁石１３が穴部２５０に配置される。

このように、電流センサ１００は、処理回路１２によって、バイアス磁界Ｂｂと合成磁界Ｂｓとの成す角度θにおける正接値を演算し、この正接値に対応する信号をセンサ信号として出力する。このため、電流センサ１００は、センサ信号が被検出電流にリニアに対応する信号となり、検出精度を向上させることができる。また、電流センサ１００は、Ｘ方向とＹ方向の二方向の磁界を検出する。

また、電流センサ１００は、バスバ２０に第１スリット２１と第２スリット２２とが形成されている。このため、電流センサ１００は、高周波特性を向上できる。この点に関して、比較例の電流センサなどを用いて説明する。比較例の電流センサは、バスバが平板形状であり、スリットが形成されていないものとする。

一般的に、電流センサは、バスバに流れる被検出電流の大電流化に伴って、バスバの発熱が問題となる。バスバの発熱を抑えるためには、バスバの断面積を広くするか、バスバの幅を広くすることが考えられる。

しかしながら、比較例の電流センサは、バスバの断面積が広くなるにつれて、バスバにおける電流密度が減少する。このため、電流センサは、バスバが発生する磁界量も減少して、Ｓ／Ｎ比が悪化する。

比較例の電流センサは、バスバの幅を広くすると、被検出電流の高周波側では、表皮効果により、幅方向の両端に被検出電流が流れることになる。このため、比較例の電流センサでは、バスバの中心線上にセンサチップが配置されていた場合、センサチップで感じる磁場量が減少する。また、比較例の電流センサでは、センサチップで感じる磁場量の減少を抑制するために、バスバの幅方向における一端上にセンサチップを配置した場合、位置ロバスト性が低下する。

これに対して、電流センサ１００は、バスバ２０に第１スリット２１と第２スリット２２とが形成されている。このため、電流センサ１００のバスバ２０には、表皮効果によって、幅方向の両端、第１スリット２１を介して対向している端部、及び、第２スリット２２を介して対向している端部に被検出電流が流れることになる。

よって、電流センサ１００は、被検出電流の高周波側でも、センサチップ１１で感じる磁場量の減少を抑制できる。したがって、電流センサ１００は、高周波特性を向上できる。さらに、電流センサ１００は、バスバ２０の幅Ｗ１を広くしても、高周波特性を向上できるため、バスバ２０の発熱を抑えることができる。

また、電流センサ１００は、センサチップ１１がバスバ２０の中心線ＣＬ上に配置されている。このため、電流センサ１００は、位置ロバスト性を向上できる。つまり、電流センサ１００は、センサチップ１１がバスバ２０の中心線ＣＬ上に配置されているため、センサチップ１１の位置が、中心線ＣＬ上からバスバ２０の幅Ｗ１方向にズレたとしても、センサチップ１１で感じる磁場量の減少を抑えることができる。よって、電流センサ１００は、センサチップ１１が幅方向へ位置ズレしたとしても、センサチップ１１で感じる磁場量を確保しやすく、Ｓ／Ｎ比を向上できる。このように、電流センサ１００は、高周波特定を向上させつつ、位置ロバスト性を向上できる。

特に、電流センサ１００は、上記のように、バスバ２０の幅Ｗ１を広くしても高周波特性を向上できるため、比較的幅が広いバスバ２０を採用できる。このため、電流センサ１００は、バスバの幅が比較的狭い場合よりも、位置ロバスト性を向上させやすい。

また、上記のように、電流センサ１００は、エポキシ系などのモールド樹脂よりも絶縁性に優れたセラミックパッケージ１５にセンサチップ１１が収納されている。このため、電流センサ１００は、センサチップ１１がモールド樹脂で封止されている場合よりも、センサチップ１１とバスバ２０との絶縁を確保しやすく、センサチップ１１とバスバ２０との距離を近づけることができる。

つまり、電流センサ１００は、バスバ２０に対してセンサチップ１１を近づけても絶縁を確保できる。よって、電流センサ１００は、センサチップ１１がモールド樹脂で封止されている場合よりも、検出磁界を増加できる。これに伴って、電流センサ１００は、検出精度を向上できる。

なお、バスバ２０は、電流が流れると、電界ノイズを発生させる。よって、セラミックパッケージ１５は、バスバ２０から生じる電界ノイズを遮蔽するための構成要素であるシールド部１５ｇが設けられている。このシールド部１５ｇは、例えば、低電圧部を囲うように、セラミックパッケージ１５の底部と側壁に形成されている。

また、電流センサ１００は、このようにシールド部１５ｇを有しているため、バスバ２０が発する電界ノイズから低電圧部を保護できる。詳述すると、電流センサ１００は、セラミックパッケージ１５の底に対向する部位からの電界ノイズからだけでなく、セラミックパッケージ１５の側壁に回り込む電界ノイズからも低電圧部を保護できる。

言い換えると、電流センサ１００は、ワイヤ１４ａ，１４ｂや信号配線と、バスバ２０との静電カップリングを抑制できる。このため、電流センサ１００は、センサチップ１１で変換された電気信号や、処理回路１２から出力されたセンサ信号の変動、すなわち出力変動を抑えることができる。

特に、本実施形態の電流センサ１００は、インバータ制御のために、車載モータに電源を供給するバスバ２０に流れる被検出電流を検出する。この場合、バスバ２０は、ＭＯＳＦＥＴやＩＧＢＴ等の高速スイッチングによって過渡的な電界ノイズを発生しやすい。電流センサ１００は、インピーダンスの高いワイヤ１４ａ，１４ｂや信号配線に電界ノイズが静電カップリングした場合、誘導電流が流れて出力変動を引き起こす。しかしながら、電流センサ１００は、上記のように静電カップリングを抑制できるため、インバータ用の電流センサに好適である。

ところで、電流センサ１００は、セラミックパッケージ１５の線膨張係数と、実装される回路基板２００の絶縁基材２１０との線膨張係数が異なる。よって、セラミックパッケージ１５と回路基板２００とは、温度変化に伴う変形量が異なる。このため、はんだ３０には、セラミックパッケージ１５と回路基板２００との変形量の差に起因する熱応力が印加される。

そこで、本実施形態では、セラミックパッケージ１５の開口端側が回路基板２００と対向した状態で、回路基板２００に実装された電流センサ１００を採用している。このため、電流センサ１００は、底側が回路基板２００と接続されている場合より、セラミックパッケージ１５の側壁が変更しやすく、はんだ３０に印加される熱応力を低減できる。

なお、本実施形態では、センサチップ１１や処理回路１２がセラミックパッケージ１５に収容された電流センサ１００を採用した。しかしながら、本発明は、これに限定されず、特開２０１３−６４６６３号公報と同様に、センサチップ１１や処理回路１２が樹脂部材で封止された構成などであっても採用できる。

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の形態として、変形例１〜３に関して説明する。上記実施形態及び変形例１〜３は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

（変形例１）
図５を用いて、変形例１の電流センサ１１０に関して説明する。電流センサ１１０は、セラミックパッケージ１５とバスバ２０の幅が電流センサ１００と異なる。なお、電流センサ１１０は、シールド部１５ｇを備えたセラミックパッケージ１５であってもよい。

電流センサ１１０は、セラミックパッケージ１５の幅が、バスバ２０の幅Ｗ１よりも広くなるように構成されている。また、電流センサ１１０は、裏面Ｓ２の対向領域から幅方向にバスバ２０がはみ出すことなく、バスバ２０にセラミックパッケージ１５が実装されている。

電流センサ１１０は、電流センサ１００と同様の効果を奏することができる。さらに、電流センサ１１０は、セラミックパッケージ１５の幅がバスバ２０の幅よりも広い。このため、電流センサ１１０は、電流センサ１００よりも、高電圧部のバスバ２０と、低電圧部のはんだ３０と沿面距離を長くすることができる。したがって、電流センサ１１０は、電流センサ１００よりも、はんだ３０の絶縁耐性を向上できる。

（変形例２）
図６を用いて、変形例２の電流センサ１２０に関して説明する。電流センサ１２０は、磁気シールド４０を備えている点が電流センサ１００と異なる。なお、電流センサ１２０は、検出部１０として、センサチップ１１と、処理回路１２と、バイアス磁石１３を備えている。

磁気シールド４０は、磁性材料によって構成されており、外部磁界がセンサチップ１１を透過することを抑制するものである。電流センサ１２０は、例えば、一対の磁気シールド４０で、センサチップ１１と、処理回路１２と、バイアス磁石１３と、バスバ２０が挟みこまれている。

また、本変形例では、複数の電流センサ１２０が一体的に組み付けられて構成されている。具体的には、一例として、二つの電流センサ１２０が組み付けられている。このように、複数の電流センサ１２０が一体的に組み付けられ構造体は、電流センサ端子台とも称することができる。

電流センサ１２０は、電流センサ１００と同様の効果を奏することができる。また、電流センサ１２０は、磁気シールド４０を備えているため、センサチップ１１に外部磁界が印加されることを抑制でき、電流センサ１００よりも検出精度を向上できる。

さらに、電流センサ１２０は、バスバ２０の中心線ＣＬ上にセンサチップ１１が配置されているため、隣り合う電流センサ１２０からの磁気ノイズを受けにくい。つまり、電流センサ１２０は、バスバ２０の中心線ＣＬ上よりも隣り合う電流センサ１２０側にズレた位置にセンサチップ１１が配置されている場合より、隣り合う電流センサ１２０からの磁気ノイズを受けにくい。よって、電流センサ１２０は、電流センサ端子台としてのシールド性能確保も期待できる。

（変形例３）
上記実施形態では、ブリッジ回路を構成する第１磁気抵抗素子１１ａ〜第４磁気抵抗素子１１ｄを含む一つのセンサチップ１１を備えた電流センサ１００を採用した。しかしながら、本発明は、これに限定されない。変形例３の電流センサは、特開２０１３−６４６６３号公報と同様に、二つのセンサチップを備えている。つまり、変形例３の電流センサは、センサチップ１１に加えて、他の４つの磁気抵抗素子がブリッジ回路を形成するように形成された第２センサチップを備えている。この変形例３の電流センサは、上記実施形態の電流センサと同様の効果を奏することができる。

１００〜１２０…電流センサ、１０…検出部、１１…センサチップ、１１ａ〜１１ｄ…磁気抵抗素子、１２…処理回路、１２ａ…電源回路、１２ｂ…差動増幅回路、１２ｃ…演算回路、１２ｄ…第１端子、１２ｅ…第２端子、１２ｆ…第３端子、１２ｇ…記憶部、１２ｈ…第４端子、１３…バイアス磁石、１４ａ…第１ワイヤ、１４ｂ…第２ワイヤ、１５…セラミックパッケージ、１５ａ…セラミック板、１５ｂ…信号用パターン、１５ｃ…信号用ビア、１５ｄ…信号用パッド、１５ｅ…収容空間、１５ｆ…内壁面、１６…スペーサ、２０…バスバ、２１…第１スリット、２２…第２スリット、３０…はんだ、４０…磁気シールド、Ｓ１…一面、Ｓ２…裏面、２００…回路基板、２１０…絶縁基材、２２０…ランド、２３０…基板ビア、２４０…導体パターン、２５０…穴部

Claims (5)

1. 被検出電流が流れる電流経路（２０）と、
   前記電流経路に前記被検出電流が流れることによって生じる第１磁界と垂直方向に第２磁界を生成する磁界発生部（１３）と、
   前記第２磁界と、前記第１磁界と前記第２磁界とで構成される合成磁界との成す角度θに応じた正弦値を含む信号及び余弦値を含む信号の少なくともいずれか一方を出力するセンサチップ（１１）と、
   前記センサチップから前記正弦値を含む信号及び余弦値を含む信号の少なくともいずれか一方が入力され、入力された前記信号を用いて前記成す角度θにおける正接値を演算し、前記正接値に対応するセンサ信号を出力する信号処理部（１２）と、
   底部と環状の側壁とで収容空間（１５ｅ）が形成され、前記収容空間に前記センサチップと前記信号処理部を収容した状態で、前記底部が前記電流経路に実装されたセラミックパッケージ（１５）と、を備えた電流センサであって、
   前記電流経路は、前記被検出電流の流れ方向に沿って、第１スリット（２１）と第２スリット（２２）とが形成されており、
   前記第１スリット及び前記第２スリットは、開口形状が矩形状であり、
   前記センサチップは、前記電流経路における前記第１スリットと前記第２スリットとで挟まれた領域上であり、且つ前記被検出電流の流れ方向に沿う中心線上に配置されており、
   前記セラミックパッケージは、前記センサ信号の出力先である絶縁性の樹脂基材に配線が形成された回路基板（２００）に実装されるものであって、前記底部に対向し前記側壁で囲まれた開口端を有しており、前記開口端を囲む前記側壁の端部が、はんだを介して前記回路基板に実装されている電流センサ。
   
2. 前記センサチップは、前記セラミックパッケージに収容され、前記電流経路との間に前記底部を介した状態で、前記領域上であり、且つ前記中心線上に配置されている請求項１に記載の電流センサ。
3. 前記セラミックパッケージは、複数のセラミック板が積層されてなり、前記底部と前記側壁に、前記電流経路から発生する電界ノイズを遮蔽するシールド部（１５ｇ）が形成されている請求項２に記載の電流センサ。
4. 前記シールド部は、前記セラミック板に形成された環状のシールド用パターン（１５ｇ２）と、前記セラミック板に形成されたシールド用ビア（１５ｇ３）と、前記セラミック板に形成されたグランドプレーン（１５ｇ１）とを含んでいる請求項３に記載の電流センサ。
5. 前記セラミックパッケージは、幅が前記電流経路の幅よりも広い請求項１〜４のいずれか１項に記載の電流センサ。

Images