JP5999807B2 - サセプタ - Google Patents

サセプタ Download PDF

Info

Publication number
JP5999807B2
JP5999807B2 JP2012050029A JP2012050029A JP5999807B2 JP 5999807 B2 JP5999807 B2 JP 5999807B2 JP 2012050029 A JP2012050029 A JP 2012050029A JP 2012050029 A JP2012050029 A JP 2012050029A JP 5999807 B2 JP5999807 B2 JP 5999807B2
Authority
JP
Japan
Prior art keywords
counterbore
row
susceptor
rows
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012050029A
Other languages
English (en)
Other versions
JP2013187278A (ja
Inventor
清秀 佐々木
清秀 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Original Assignee
Toyo Tanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd filed Critical Toyo Tanso Co Ltd
Priority to JP2012050029A priority Critical patent/JP5999807B2/ja
Priority to TW102107250A priority patent/TWI594358B/zh
Priority to EP13757808.4A priority patent/EP2824698B1/en
Priority to CN201380012992.3A priority patent/CN104160495B/zh
Priority to PCT/JP2013/055820 priority patent/WO2013133204A1/ja
Priority to KR1020147019994A priority patent/KR102152788B1/ko
Publication of JP2013187278A publication Critical patent/JP2013187278A/ja
Application granted granted Critical
Publication of JP5999807B2 publication Critical patent/JP5999807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造などに用いられるサセプタであって、サセプタ表面に最も多数のザグリが配置された最密充填配置構造のサセプタに関するものである。
例えば、LEDチップの製造工程においてサファイア基板上への化合物成長やSiデバイス製造工程のSiウェーハ基板へのSiエピタキシャル成長時に使用されるサセプタには、各ウェーハを載置するザグリが備えられている。これらサセプタのザグリ配置は同心円状に配置される場合が多かった。しかし、このような同心円状のザグリ配置では無駄な空間が多く、そのため1回の処理でコーティング処理できる基板の個数が充分でなく、処理の効率化が悪かった。
また、サセプタ本体の表面に基板に覆われていない空き部分が多いと、サセプタ本体の表面に吹き付けられるガスの流れに対して抵抗力として作用するため、ガスの流れが乱され、各基板の厚みの均一な成長を阻害する要因となり、品質の低下を招き、歩留まりが低下することになる。
そこで、同心六角形状に配置した蜂の巣状パターンが提案されている(以下の特許文献1参照)。このような配置は最密充填配置であり、無駄な空間を可及的に低減することができる。
特表2010−528466号公報
しかしながら、上記の特許文献1に開示の最密充填配置では、六角形状の配置となるため、サセプタ表面の外周部に無駄な空間が生じることなり、サセプタ表面の外周部において、最密充填配置が得られていないという問題がある。さらに、本来、サセプタ表面の外周部は最も多くの基板を配置できることから、この部分において無駄な空間が多く存在することは、品質低下とされる基板が多数存在することになる恐れがあり、好ましくない。
本発明は、上記の実情を鑑みて考え出されたものである。その目的は、蜂の巣状パターン構造の最密充填配置された複数のザグリ列の外周部に配置された最外周ザグリ列のザグリの配置態様を変更することにより、最外周部に無駄な空間を極力なくして最も多くのザグリを配置したサセプタを提供することである。
上記目的を達成するため本発明は、円形の表面に同一直径の多数の円形状のザグリを配置すると共に、これら多数のザグリは、最密充填配置された複数のザグリ列と、これら複数のザグリ列の外周部に配置された最外周ザグリ列とから構成されているサセプタであって、前記最密充填配置は、円形表面の中心部に1つのザグリを配置し、この中心部に位置するザグリの外周側にN(Nは1以上の任意の整数)個の同心正六角形状のザグリ列が配置されており、各ザグリ列において、ザグリ列を構成する各ザグリは隣り合うザグリと実質的に点接触しており、且つ、これらN個のザグリ列のうち最も内周側に位置する第1番目のザグリ列を構成する各ザグリは前記中心部に位置するザグリと実質的に点接触しており、更に、同心正六角形状のザグリ列の個数Nが2以上の場合には、これら複数のザグリ列のうち前記第1番目のザグリ列より外周側の第E(Eは、2≦E≦Nの任意の整数)番目のザグリ列においては、当該ザグリ列を構成する各ザグリは、当該ザグリ列の内周側の第(E−1)番目のザグリ列を構成する各ザグリと実質的に点接触した構成とされ、前記最外周ザグリ列は、前記最密充填配置を構成するN個のザグリ列のうちの第N番目のザグリ列の各頂点位置にあるザグリが、最外周ザグリ列を構成する2つのザグリにそれぞれ実質的に点接触しており、且つ、第N番目のザグリ列の隣り合う頂点位置のうちの一方の頂点位置に関連する前記2つのザグリと、他方の頂点位置に関連する前記2つのザグリとの間には、前記第N番目のザグリ列の各頂点間に配置されるザグリの個数と同数のザグリが介在配置されて構成されていることを要旨とする。
ここで、用語「実質的に点接触している」とは、点接触しているとみすことできる程度に離れている(例えば百分の数ミリメートルだけ離れいる)ことを意味する。
また、用語「第N番目のザグリ列の隣り合う頂点位置のうちの一方の頂点位置に関連する前記2つのザグリと、他方の頂点位置に関連する前記2つのザグリとの間」とは、サセプタ表面を正面から見た場合において、第N番目のザグリ列の左側頂点位置、中央頂点位置、右側頂点位置の3つの頂点位置に関して、左側頂点位置にあるザグリと実質的に点接触する最外周ザグリ列の2つのザグリのうち左側のザグリをA、右側のザグリをBとし、中央頂点位置にあるザグリと実質的に点接触する最外周ザグリ列の2つのザグリのうち左側のザグリをC、右側のザグリをDとし、右側頂点位置にあるザグリと実質的に点接触する最外周ザグリ列の2つのザグリのうち左側のザグリをE、右側のザグリをFとした場合に、ザグリBとザグリCとの間、及び、ザグリDとザグリEとの間を意味する。
上記構成によれば、最外周部に無駄な空間を極力なくすことができ、最も多くのザグリを配置した最密充填配置のサセプタが実現できる。従って、このような構成のサセプタを備えた気相成長装置を用いることにより、1回の処理でより多くの基板の層の成長処理が可能となり、処理の効率化を図ることができる。
尚、本発明においては、最密充填配置を構成するN個のザグリ列のうちの第N番目のザグリ列の各頂点位置にあるザグリに実質的に点接触する最外周ザグリ列の2つのザグリは、相互に実質的に点接触していてもよく、また、離れていてもよい。
本発明において、前記第N番目のザグリ列の各頂点位置にあるザグリに実質的に点接触する最外周ザグリ列の2つのザグリは、相互に実質的に点接触しており、且つ、当該2つのザグリの中心を結ぶ線と、これら2つのザグリに実質的に点接触する前記第N番目のザグリ列の頂点に位置するザグリの中心とサセプタ表面中心部とを結ぶ線の延長線とが直交した配置態様となっているのが好ましい。このような構成であれば、同一個数のザグリを備えたサセプタのうちサセプタの径を最も小さくできるので、空き部分が少なく、最も効率の良い配置態様を実現できる。
本発明において、前記最外周ザグリ列が、前記同心正六角形状ザグリ列と同心の円形配置となっているのが好ましい。このような構成であれば、反応ガスはサセプタの中心部から外周部に亘って円滑に流れるので、最外周ザグリ列に配置される各基板の層の成長の均一性が保持され、品質を向上することができる。
本発明によれば、最外周部に無駄な空間を極力なくすことができ、最も多くのザグリを配置した最密充填配置のサセプタが実現できる。従って、このような構成のサセプタを備えた気相成長装置を用いることにより、1回の処理でより多くの基板の処理が可能となり、処理の効率化を図ることができる。
本発明に係るサセプタの平面図。 本発明に係るサセプタの一部拡大平面図。 図2のX−X矢視断面図。 最外周ザグリ列のザグリ配置態様を説明するための図。 最外周ザグリ列A3がは正六角形状ザグリ列A1、A2と同心の円形配置となっていることを示す図。 同心正六角形状ザグリ列A1と最外周ザグリ列A2が配置されたサセプタを示す図。 同心正六角形状ザグリ列A1〜A3と最外周ザグリ列A4が配置されたサセプタを示す図。 同心正六角形状ザグリ列A1〜A4と最外周ザグリ列A5が配置されたサセプタを示す図。 最外周ザグリ列A4の2つのザグリM(4),M(4)が離れた配置の場合の最外周ザグリ列A4のザグリ配置態様を示す図。
以下、本発明を実施の形態に基づいて詳述する。なお、本発明は、以下の実施の形態に限定されるものではない。
(実施の形態1)
以下、本発明を実施の形態に基づいて詳述する。なお、本発明は、以下の実施の形態に限定されるものではない。
エピタキシャルウェーハの製造に用いられる気相成長装置は、例えば、複数枚の半導体ウェーハを同時にエピタキシャル成長させることが可能なミニバッチ炉と呼ばれる縦型式の気相成長装置である。この縦型の気相成長装置は、箱形形状のチャンバ、複数枚のウェーハを略水平に載置することができるサセプタ、原料ガスをチャンバ内に供給する原料ガス供給手段、キャリアガスをチャンバ内に供給するキャリアガス供給手段及びチャンバ内を加熱する加熱手段を備えている。この装置に設置される本発明に係るサセプタは図1に示されている。
図1は本発明に係るサセプタの平面図である。サセプタ1は円盤状である。このサセプタ1の円形の表面2には、同一直径の多数の円形状のザグリMが規則的に配置されている。具体的に説明すると、最密充填配置された複数のザグリ列と、これら複数のザグリ列の外周部に配置された最外周ザグリ列とから構成されている。
最密充填配置された複数のザグリ列は、図1に示すように、いわゆる蜂の巣状パターンで構成されている。即ち、サセプタ本体2の中心部に1つのザグリM(0)(中心部のサグリを個別に示すときは参照符号M(0)で表す)を配置し、この中心部に位置するザグリM(0)の外周側にN(本実施の形態では2個)の同心正六角形状のザグリ列A1,A2が配置されている。ザグリ列A1を構成する各ザグリM(1)(ザグリ列A2を構成するザグリを個別に示すときは参照符号M(1)で表す)は、隣り合うザグリM(1)と実質的に点接触している。その他のザグリ列A2もザグリ列A1と同様の構成であり、ザグリ列A2を構成する各ザグリM(2)(ザグリ列A2を構成するザグリを個別に示すときは参照符号M(2)で表す)は、隣り合うザグリM(2)と実質的に点接触している。
ここで、本願明細書において「実質的に点接触している」とは、図2及び図3に示すようにザグリM同士を仕切る仕切り部3により点接触しているとみさすことできる程度に隔てられている(例えば百分の数ミリメートルだけ離れたている)ことを意味する。
また、ザグリ列A1,A2のうちの最も内周側に位置する第1番目のザグリ列A1を構成する各ザグリM(1)は、中心部に位置するザグリM(0)と実質的に点接触している。更に、第2番目のザグリ列A2を構成する各ザグリM(2)は、第1番目のザグリ列A1を構成する各ザグリM(1)と実質的に点接触している。尚、N(Nは2以上の任意の整数)個の同心正六角形状のザグリ列A1〜Anが配置される場合について説明すれば、第1番目のザグリ列より外周側の第E(Eは、2≦E≦Nの任意の整数)番目のザグリ列において、当該第E番目のザグリ列を構成する各ザグリは、当該ザグリ列の内周側の第(E−1)番目のザグリ列を構成する各ザグリと実質的に点接触した構成とされている。
尚、ザグリ列A1,A2はサセプタ表面2の中心点を中心とした同心正六角形状であり、このことは、ザグリ列A1,A2のいずれについても、正六角形の頂点位置にザグリMが配置され、且つ、ザグリ列A1の一辺のザグリの個数が2で、ザグリ列A2の一辺のザグリの個数が3というように、ザグリ列Aの一辺を構成するザグリの個数が1つ内周側のザグリ列の一辺を構成するザグリの個数より1個分多い構成の同心正六角形状である。
上記の構成により、サセプタ表面2の中心部からザグリ列A2までの範囲においては、ザグリの配置態様はいわゆる蜂の巣状パターンで構成され、最密充填配置された構造となっている。
(最外周ザグリ列の配置の態様)
最外周ザグリ列A3は以下のような配置態様となっている。即ち、図1に示すように、ザグリ列A2の各頂点に位置するザグリM(2)が、最外周ザグリ列A3を構成する2つのザグリM(3),M(3)にそれぞれ実質的に点接触している。この2つのザグリM(3),M(3)は、相互に実質的に点接触しており、且つ、図4に示すように、2つのザグリM(3),M(3)の中心を結ぶ線L1と、これら2つのザグリM(3),M(3)に実質的に点接触するザグリ列A2の頂点に位置するM(2)の中心点とサセプタ表面2の中心点とを結ぶ線の延長線L2とが直交した配置態様となっている。
ここで、ザグリ列A2の各頂点B1〜B6のうち頂点B2に着目して説明する。頂点B2の左側頂点B1と、頂点B2の右側頂点B3の3つの頂点に関して、左側頂点B1に位置するザグリM(2)と実質的に点接触する最外周ザグリ列A3の2つのザグリM(3)のうち左側のザグリをM(3)−A、右側のザグリをM(3)−Bとし、中央頂点B2に位置するザグリザグリM(2)と実質的に点接触する最外周ザグリ列A3の2つのザグリM(3)のうち左側のザグリをM(3)−C、右側のザグリをM(3)−Dとし、右側頂点B3に位置するザグリM(2)と実質的に点接触する最外周ザグリ列A3の2つのザグリM(3)のうち左側のザグリをM(3)−E、右側のザグリをM(3)−Fとした場合に、ザグリM(3)−CとザグリM(3)−Bとの間には、ザグリ列A2の頂点B2と頂点B1との間に配置されるザグリの個数(本実施の形態では1個)と同数のザグリが配置されており、ザグリM(3)−DとザグリM(3)−Eとの間には、ザグリ列A2の頂点B2と頂点B3との間に配置されるザグリの個数(本実施の形態では1個)と同数のザグリが配置されている。そして、ザグリM(3)−B、ザグリM(3)−BとザグリM(3)−C間に介在するザグリM(3)と、ザグリM(3)−Cとは、それぞれ隣り合うザグリ同士と実質的に点接触している配置態様となっており、ザグリM(3)−D、ザグリM(3)−DとザグリM(3)−E間に介在するザグリM(3)とは、それぞれ隣り合うザグリ同士と実質的に点接触している配置態様となっている。
尚、上記の例では、頂点B2に着目して説明したが、その他のザグリ列A2の各頂点B1、B2〜B6のそれぞれについても、その頂点に関連する最外周ザグリ列A3の2つのザクリM(3)と、隣り合う頂点に関連する最外周ザグリ列A3の2つのザクリM(3)との間には、ザグリ列A2の当該頂点間に配置されるザグリの個数(本実施の形態では1個)と同数のザグリが配置されている。
尚、頂点に関連する最外周ザグリ列A3の2つのザクリM(3),M(3)と、隣り合う頂点に関連する最外周ザグリ列A3の2つのザクリM(3),M(3)との間に介在するザグリの介在の態様としては、図1に示すように直線状であってもよく、また、図5に示すように円弧状であってもよい。図5に示すよう円弧状の場合は、最外周ザグリ列A3は正六角形状ザグリ列A1、A2と同心の円形配置となっている。
上記したような最外周ザグリ列の配置態様により、最も多くのザグリを配置した最密充填配置のサセプタが実現できる。従って、このような構成のサセプタを備えた気相成長装置を用いることにより、1回の処理でより多くの基板の処理が可能となり、処理の効率化を図ることができる。
特に、図5に示す最外周ザグリ列が円形配置となっている場合は、反応ガスはサセプタの中心部から外周部に亘って円滑に流れるので、最外周ザグリ列に配置される各基板の層の成長の均一性がより一層保持され、品質を向上することができる。
尚、上記実施の形態では、正六角形状ザグリ列A1,A2と最外周ザグリ列A3が配置された構造のサセプタを示したが、本発明はこれに限定されるものではなく、上記実施の形態において示した配置態様を、同心正六角形状ザグリ列A1〜Anと最外周ザグリ列An+1が配置されたサセプタに広く適用することができる。同心正六角形状ザグリ列A1と最外周ザグリ列A2が配置されたサセプタを図6に示し、同心正六角形状ザグリ列A1〜A3と最外周ザグリ列A4が配置されたサセプタを図7に示し、同心正六角形状ザグリ列A1〜A4と最外周ザグリ列A5が配置されたサセプタを図8に示す。図6〜図8のいずれにおいても、最も多くのザグリを配置した最密充填配置のサセプタが実現されている。
(その他の事項)
上記実施の形態では、ザグリ列A2の各頂点に位置するザグリM(2)に実質的に点接触する最外周ザグリ列A3の2つのザグリM(3),M(3)は、互いに実質的に点接触した配置態様であったが、ザグリM(3)とザグリM(3)は、離れた配置態様であってよい。
図9を参照して説明する。ここで、図9は蜂の巣状パターンで構成されるザグリ列A1〜A3と最外周ザグリ列A4とにより配置されたサセプタの一部を拡大して示す図である。この図9においては、最外周ザグリ列A4の2つのザグリM(4),M(4)は、離れた配置態様である。この場合のザグリM(4)とザグリM(4)との間に介在するザグリは、一直線状又は円弧状に配置されず、一部のザグリが若干外方向側に突出した配置状態となる。しかし、このような配置態様であっても、最外周に最も多くのザグリを配置することができ、全体として、空き空間の少ない最密充填配置のサセプタを実現できることになる。
ここで、最外周ザグリ列の2つのザグリM(4),ザグリM(4)を離した配置態様の場合のサセプタの半径をR1とし、また、2つのザグリM(4),ザグリM(4)が相互に実質的に点接触しており且つ2つのザグリM(4),ザグリM(4)の中心を結ぶ線L1と、これら2つのザグリM(4),ザグリM(4)に実質的に点接触するザグリ列A3の頂点に位置するM(3)の中心点とサセプタ表面2の中心点とを結ぶ線の延長線L2とが直交した配置態様となっている場合のサセプタの半径をR2とすると、半径R1は半径R2より若干大きくなる。従って、最外周ザグリ列の2つのザグリM(4),ザグリM(4)を離した配置態様の場合は、2つのザグリM(4),ザグリM(4)が相互に実質的に点接触している配置態様に比べて、空き部分は多くなる。逆に言えば、2つのザグリM(4),ザグリM(4)が相互に実質的に点接触している配置態様が最もサセプタの径を小さくでき、空き部分を少なくできるので、最も効率の良い配置態様である。
また、最外周ザグリ列の2つのザグリM(4),M(4)を離した配置態様の場合に、2つのザグリM(4),M(4)に実質的に点接触するザグリ列A2の頂点に位置するザグリM(3)の中心点とサセプタ表面2の中心点とを結ぶ線の延長線L2に関して、線対称となる配置であってもよく、また、非対称となる配置、即ち、左側のザグリM(4)と延長線L2との間隔が、右側のザグリM(4)と延長線L2との間隔と異なる配置態様であってもよい。このような配置態様の場合、ザグリM(4)とザグリM(4)との間に介在するザグリは、一直線状又は円弧状に配置されず、一部のザグリが若干外方向側に突出した配置状態となるが、このような配置態様であっても、最外周に最も多くのザグリを配置することができ、全体として、空き空間の少ない最密充填配置のサセプタを実現できることになる点において変わりはない。
本発明は、半導体装置の製造などに用いられる気相成長用サセプタ等に適用される。
1: サセプタ
2: サセプタ表面
3:仕切り部
A1〜A5:ザグリ列
M:ザグリ
M(0):中心部の位置するザグリ
M(1):ザグリ列A1を構成するザグリ
M(2):ザグリ列A2を構成するザグリ
M(3):ザグリ列A3を構成するザグリ
M(4):ザグリ列A4を構成するザグリ
M(5):ザグリ列A5を構成するザグリ

Claims (3)

  1. 円形の表面に同一直径の多数の円形状のザグリを配置すると共に、これら多数のザグリは、最密充填配置された複数のザグリ列と、これら複数のザグリ列の外周部に配置された最外周ザグリ列とから構成されているサセプタであって、
    前記最密充填配置は、円形表面の中心部に1つのザグリを配置し、この中心部に位置するザグリの外周側にN(Nは1以上の任意の整数)個の同心正六角形状のザグリ列が配置されており、各ザグリ列において、ザグリ列を構成する各ザグリは隣り合うザグリと実質的に点接触しており、且つ、これらN個のザグリ列のうち最も内周側に位置する第1番目のザグリ列を構成する各ザグリは前記中心部に位置するザグリと実質的に点接触しており、更に、同心正六角形状のザグリ列の個数Nが2以上の場合には、これら複数のザグリ列のうち前記第1番目のザグリ列より外周側の第E(Eは、2≦E≦Nの任意の整数)番目のザグリ列においては、当該ザグリ列を構成する各ザグリは、当該ザグリ列の内周側の第(E−1)番目のザグリ列を構成する各ザグリと実質的に点接触した構成とされ、
    前記最外周ザグリ列は、前記最密充填配置を構成するN個のザグリ列のうちの第N番目のザグリ列の各頂点位置にあるザグリが、最外周ザグリ列を構成する2つのザグリにそれぞれ実質的に点接触しており、且つ、第N番目のザグリ列の隣り合う頂点位置のうちの一方の頂点位置に関連する前記2つのザグリと、他方の頂点位置に関連する前記2つのザグリとの間には、前記第N番目のザグリ列の各頂点間に配置されるザグリの個数と同数のザグリが介在配置されて構成されていることを特徴とするサセプタ。
  2. 前記第N番目のザグリ列の各頂点位置にあるザグリに実質的に点接触する最外周ザグリ列の2つのザグリは、相互に実質的に点接触しており、且つ、当該2つのザグリの中心を結ぶ線と、これら2つのザグリに実質的に点接触する前記第N番目のザグリ列の頂点位置にあるザグリの中心とサセプタ表面中心部とを結ぶ線の延長線とが、直交した配置態様となっている請求項1記載のサセプタ。
  3. 前記最外周ザグリ列が、前記同心正六角形状ザグリ列と同心の円形配置となっている請求項2記載のサセプタ。
JP2012050029A 2012-03-07 2012-03-07 サセプタ Active JP5999807B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012050029A JP5999807B2 (ja) 2012-03-07 2012-03-07 サセプタ
TW102107250A TWI594358B (zh) 2012-03-07 2013-03-01 Receiver
EP13757808.4A EP2824698B1 (en) 2012-03-07 2013-03-04 Susceptor
CN201380012992.3A CN104160495B (zh) 2012-03-07 2013-03-04 基座
PCT/JP2013/055820 WO2013133204A1 (ja) 2012-03-07 2013-03-04 サセプタ
KR1020147019994A KR102152788B1 (ko) 2012-03-07 2013-03-04 서스셉터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050029A JP5999807B2 (ja) 2012-03-07 2012-03-07 サセプタ

Publications (2)

Publication Number Publication Date
JP2013187278A JP2013187278A (ja) 2013-09-19
JP5999807B2 true JP5999807B2 (ja) 2016-09-28

Family

ID=49116681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050029A Active JP5999807B2 (ja) 2012-03-07 2012-03-07 サセプタ

Country Status (6)

Country Link
EP (1) EP2824698B1 (ja)
JP (1) JP5999807B2 (ja)
KR (1) KR102152788B1 (ja)
CN (1) CN104160495B (ja)
TW (1) TWI594358B (ja)
WO (1) WO2013133204A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD793971S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 14-pocket configuration
USD793972S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 31-pocket configuration
USD778247S1 (en) 2015-04-16 2017-02-07 Veeco Instruments Inc. Wafer carrier with a multi-pocket configuration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350578A (en) * 1981-05-11 1982-09-21 International Business Machines Corporation Cathode for etching
JPS6489318A (en) * 1987-09-29 1989-04-03 Nec Corp Vapor growth susceptor
JP2006019572A (ja) * 2004-07-02 2006-01-19 Ricoh Co Ltd 半導体製造装置及び半導体製造方法
JP2006173259A (ja) * 2004-12-14 2006-06-29 Ricoh Co Ltd サセプター及びその製造方法及び半導体製造装置
KR100663749B1 (ko) 2005-04-28 2007-01-03 에피밸리 주식회사 발광소자 기판용 서셉터
US7691205B2 (en) * 2005-10-18 2010-04-06 Asm Japan K.K. Substrate-supporting device
DE102007023970A1 (de) * 2007-05-23 2008-12-04 Aixtron Ag Vorrichtung zum Beschichten einer Vielzahl in dichtester Packung auf einem Suszeptor angeordneter Substrate
KR20090011345A (ko) * 2007-07-25 2009-02-02 엘지이노텍 주식회사 서셉터 및 이를 구비한 반도체 제조장치
TW200931584A (en) * 2008-01-15 2009-07-16 Advance Crystal Technology Inc A susceptor for wafer epitaxy growth.
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
KR20090103193A (ko) * 2008-03-27 2009-10-01 주식회사 에피밸리 3족 질화물 반도체 성장용 서셉터
US8216379B2 (en) * 2009-04-23 2012-07-10 Applied Materials, Inc. Non-circular substrate holders
TWI398545B (zh) * 2010-04-29 2013-06-11 Chi Mei Lighting Tech Corp 有機金屬化學氣相沉積機台

Also Published As

Publication number Publication date
KR20140132331A (ko) 2014-11-17
EP2824698A4 (en) 2015-10-28
TWI594358B (zh) 2017-08-01
JP2013187278A (ja) 2013-09-19
WO2013133204A1 (ja) 2013-09-12
CN104160495B (zh) 2016-12-14
EP2824698B1 (en) 2021-12-15
CN104160495A (zh) 2014-11-19
EP2824698A1 (en) 2015-01-14
TW201401419A (zh) 2014-01-01
KR102152788B1 (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
JP6169809B2 (ja) エピタキシャルウェハ成長装置
JP2007311558A (ja) 気相成長装置および気相成長基板の製造方法
JP5999807B2 (ja) サセプタ
TWM531055U (zh) 具有35個容置區的排列組態之晶圓載具
US9543186B2 (en) Substrate support with controlled sealing gap
US20150270150A1 (en) Boat
JP2011233866A (ja) 有機金属化学気相堆積装置
TWI659496B (zh) 承載盤
EP3863043A1 (en) Susceptor
KR20150001781U (ko) 히터 조립체
US20160348276A1 (en) Process chamber with reflector
JP2013004593A (ja) 基板支持装置及び気相成長装置
JP2011077476A (ja) エピタキシャル成長用サセプタ
JP2015195259A (ja) サセプターおよび気相成長装置
JP2010278196A (ja) 基板保持治具
JP7077331B2 (ja) 基板キャリア構造体
CN113950541A (zh) 在晶片的正面上沉积外延层的方法和实施该方法的装置
CN109072434B (zh) 基板载体组件、基板载体以及用于这种基板载体组件的屏蔽段
JP7400461B2 (ja) サセプタ
CN203721688U (zh) 加热器组件
KR20140115720A (ko) 분리가능한 웨이퍼 포켓 및 이를 포함하는 웨이퍼 캐리어
KR101352886B1 (ko) 기판 지지용 서셉터
KR101562573B1 (ko) 웨이퍼 캐리어
TW201530682A (zh) 晶圓之磊晶反應器及其中央星盤

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160826

R150 Certificate of patent or registration of utility model

Ref document number: 5999807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250