JP5904989B2

JP5904989B2 - 制御装置を調整するための方法および調整ユニット

Info

Publication number: JP5904989B2
Application number: JP2013272735A
Authority: JP
Inventors: ドレスラーマルク; フーフナーゲルトルステン; ケラースバスティアン; ホーフマンダニエル
Original assignee: Dspace Digital Signal Processing and Control Engineering GmbH
Current assignee: Dspace Digital Signal Processing and Control Engineering GmbH
Priority date: 2009-01-28
Filing date: 2013-12-27
Publication date: 2016-04-20
Anticipated expiration: 2030-01-27
Also published as: JP2014123381A; DE102009056758A1; DE102009056758B4; JP2010174891A; DE102009058652A1; US8074118B2; JP2010173633A; US20100192015A1; JP5431188B2; JP5452250B2

Description

本発明は、請求項１〜３の上位概念による制御装置の調整方法、および請求項１４〜１６の上位概念による調整ユニットに関する。

制御装置は多くの技術分野で多数使用されている。とくに重要な適用分野はとりわけ自動車工業での機関制御および飛行機での駆動装置の制御である。

制御装置の調整方法は、特許文献１からも公知である。ここでは調整装置によって、制御装置デバッグインタフェースと、調整装置内に形成された調整装置のメモリ領域を使用して、制御装置のデータが調整装置のメモリ領域に反映され、制御装置デバッグインタフェースをさらに使用して、データが制御装置のメモリにフィードバックされる。実施形態では、調整装置のデータが整合ユニットにより受信され、時間配列のためにタイムスタンプが付される。さらに整合ユニットは内部および外部トリガ信号用の端子を有し、この端子によって相応のサブユニットを調整装置で作動し、例えばバイパスルーチンを開始することができる。

特許文献２から、制御装置を監視するための方法が公知である。この方法では、制御装置を監視するための調整装置が少なくとも一つのマイクロコントローラ、少なくとも一つのメモリ、および少なくとも一つのデバッグインタフェースを有する。デバッグインタフェースはいわゆるトレース機能を有しており、観察すべきアドレスを監視することができる。

これまでの方法から、制御装置機能による操作は時間が掛かり、しばしば外部バイパス法により実行されることが示されている。ここでは制御装置のプログラムに固定的に設定された制御装置のサービス呼出しによるプログラム処理の際に、外部に通知されるトリガパルスによって、割り込み処理が外部操作装置において起動される。割り込み処理の枠内で、計算に必要な値が付加的に操作装置に通知される。操作装置での計算の後、変更されたパラメータが制御装置にフィードバックされる。サービス呼出しを、制御装置のプログラムコードに固定的に結び付けるために、サービス呼出しポイントを後から変更することは非常に面倒であり、制御装置製造業者によっては後から大きな手間を掛けなければ実行不能である。なぜなら既存の制御装置プログラムを新たに置換しなければならないこととなるからである。さらにサービス呼出しポイントによって所要のメモリ容量が拡大し、制御装置プログラムの処理速度に不利な影響を与える。

DE 10 2004 027 033 A1 DE 10 2006 062 555 A1

本発明の課題は、制御装置を有利に調整することのできる方法を提供することである。本発明のさらなる課題は、この方法を実施するための調整ユニットを提供することである。

第１の課題は、請求項１〜３の特徴によって解決される。第２の課題は、請求項１４〜１６の特徴によって解決される。有利な実施形態は従属請求項の対象である。

制御装置を調整ユニットによって調整するための方法であって、該制御装置は、少なくとも一つのマイクロコントローラと、複数のメモリセルを備え、少なくとも第１の値を第１のメモリセル内に備える少なくとも一つのメモリと、少なくとも一つのデバッグインタフェースとを有し、該デバッグインタフェースは、制御装置により処理されるプログラムコードを監視するための監視機能を有し、前記デバッグインタフェースによって、第１の所定の時点が前記プログラムコードの処理時に検知され、デバッグインタフェースから前記第１の時点で調整ユニットに伝送される情報によって、処理ルーチンに対するトリガ時点が調整ユニットにより設定され、処理ルーチンにより調整ユニットから第２の値が、デバッグインタフェースによって第２の時点で第１のメモリの第１のメモリセルに書き込まれ、それから第１のメモリの第１のメモリセルが制御装置により第３の時点で読み出される。

本発明の第２の側面によれば、制御装置を調整するように構成された調整ユニットが提供される。ここで制御装置は、少なくとも一つのコントローラ、複数のメモリセルを備え、第１のメモリセル内に少なくとも第１の値（Ｖ１Ｘ）を備える少なくとも一つのメモリ、および少なくとも一つのデバッグインタフェースを有する。さらにこのデバッグインタフェースは、制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有し、所定の第１の時点を、プログラムコードの処理時に検知し、所属の第１の値を調整ユニットに通知するように構成されており、前記調整ユニットは、通知された時点に基づいて処理ルーチンをスタートさせ、処理ルーチンによって第２の値を決定し、装備されたデバッグインタフェースによって第２の値を第２の時点で第１のメモリの第１のメモリセルに書き込むように構成されており、それから第１のメモリの第１のメモリセルが制御装置により読み出される。

本発明の利点は、操作ユニットによって、サービス呼出しとは関係なく任意のプログラム時点およびプログラムコード処理の任意の時点で、いわゆる「ウォッチポイント」（または監視ポイントとも称する）を検知することによって、監視ポイントの検知の後で値がメモリセルで変更されることである。前記監視ポイントは、例えば、制御装置のメモリセルへの値の書き込みも含む。この種の「ウォッチポイント」は、所定の個所で、したがって一つまたは複数の所定の時点でのプログラムコードの処理時に発生する。この種のウォッチポイントによって本発明の方法は非常にフレキシブルに取り扱われ、とりわけ制御装置プログラムのそれぞれのソースコードの知識がなくても、種々異なる製造業者の多数の制御装置に適用される。さらに制御装置プログラムの適合は不要である。制御装置用のプログラムでは、結合されたプログラム部分を備える相応のサービス呼出しが必要ないから、プログラム処理の不利な調整およびメモリ消費が回避される。

この方法の別の構成では、調整ユニットによって、第２の時点がそれぞれ第３の時点より前にあるか、ないしは前にあったかが検査され、検査結果に応じて所定の値が出力される。これによって、調整の成功、すなわちメモリセルの適時の上書きが検知され、ユーザに通知される。有利には監視および出力は、調整ユニットに実現されたサービスプログラムによって実行される。

別の有利な実施形態では、制御装置が第１のメモリの第１のメモリセルに第１の値を書き込み、第１のメモリの第１のメモリセルを読み出すために必要とする持続時間が制御装置によって決定される。発展形態によれば、所定のメモリセルへの書き込み／読み出しアクセスの持続時間の決定は、制御装置のプログラムコードの分析によって実行される。このために例えばマイクロコントローラの追跡により、制御装置で実行されるプログラムコードが分析される。有利にはプログラムコードの分析は制御装置を使用せずに実行される。そのために分析は外部機器、とりわけＰＣで実行される。関連の時点の決定は、有利にはそれぞれの命令セット、いわゆる「インストラクションコード」をシーケンシャルに評価することによって行われる。プロセッサ形式の使用されるクロック周波数に基づき決定される、各命令に対する典型的な実行時間を用いて、個々の書き込み／読み出しアクセス間の最小持続時間が抽出される。この実施形態の利点は、持続時間の決定を、制御装置プログラムの実行に関係なく真の条件の下で、例えば車両に組み込まれた状態で前もって実施できるである。したがって発生するすべての書き込み／読み出しアクセスの持続時間が調査され、それぞれの値を調整ユニットから該当するメモリセルに上書きするのに、調整ユニットの実行時間が十分であるか否かが検査されることにより、エラーのある上書きによる誤機能の危険性が低減される。制御装置が組み込まれていない場合には、検査を仮想テスト環境ないしシミュレータによって実施することもできる。すなわち制御装置のインタフェースでは、真の条件と同等のデータが使用される。

有利な実施形態では、第１のメモリの読み出し、または別のメモリセルの読み出しがウォッチポイントと結合されている。ここではデバッグインタフェースのウォッチドッグ機能によって制御装置でのプログラムコードの処理時に、ウォッチポイントの発生が処理ルーチンに対する第１の時点またはトリガ時点として解釈される。

別の有利な改善形態によれば、調整ユニットにより、デバッグインタフェースの監視機能を用いることによって制御装置に所要の持続時間が決定される。別の実施形態では、時点の検出が準オンラインで、すなわち制御装置の真の動作時に行われ、その後に制御装置の動作中に、第１のメモリのどのメモリセルに第２の値を調整ユニットにより書き込むかがリアルタイムで決定される。

別の実施形態によれば、制御装置に発生する書き込み／読み出しアクセスの時間インターバルの大きさに基づき、サービスプログラムによって調整可能な、制御装置のメモリセルが調整ユニットから出力される。これによってユーザは、適切なメモリセルを有利には前もって決定する手段が得られる。

別の有利な改善形態では、第２の値の第４の時点で第２のメモリの第１のメモリセルが書き込まれ、調整ユニットにより処理ルーチンによって第２の値が第２のメモリの第１のメモリセルから読み出される。出願人の研究により、第２のメモリは有利には複数のメモリセルを有し、これらを制御装置にも調整ユニットにも配置すると有利であることが示された。さらに第２のメモリの第１のメモリセルは、とりわけ有利な実施形態では遠隔制御装置によって書き込まれる。第２の値が第１のメモリに書き込まれ、それから第１のメモリの第１のメモリセルが制御装置によって第３の時点で読み出されることを確実にするために、第４の時点は第２の時点より時間的に前にあると有利である。これにより操作ルーチンの第２の値が、この操作ルーチンによって第２の値が第１のメモリの第１のメモリセルに書き込まれる時点より前に得られるようになる。

出願人の研究により、制御装置内でとくに時間的にクリティカルに処理すべきタスクの場合、第２の値を第２のメモリの第１のメモリセルに、第４の時点で準備することが有利であると示された。ここでこの第４の時点は第１の時点より時間的に前にある。これによって命令を処理する場合の遅延が回避される。なぜなら第１のメモリの第１のメモリセルの最初の書き込みの前にすでに、引き続き第１の値を上書きするための第２の値が準備されているからである。

択一的実施形態によれば、第２の値は遠隔制御装置によって、すなわちいわゆるＲＣＰ装置によって第２のメモリの第１のメモリセルに書き込まれる。とりわけ調整ユニットの複雑性を低く抑えるべき場合、面倒な計算と入力を計算能力の高い遠隔制御装置によって処理するのが有利である。この場合、第２のメモリは調整ユニットにも、遠隔制御装置にも形成される。第１の択一的実施形態では、第２のメモリが有利には遠隔制御装置によって書き込まれる。

本発明の方法を以下、実施例に基づき概略的図面と関連して説明する。図面中、同じ貴機能には同じ参照符合が付してある。

制御装置と接続された調整ユニットの概略図である。制御装置内で、図１の調整ユニットにより行われるデータ変更の時間シーケンスを示す概略図である。制御装置と接続され、接続された遠隔制御装置を備える調整ユニットの概略図である。第２の値を遠隔制御装置により準備することによりデータ更新を行い、それから第１の値を読み出す時間シーケンスの概略図である。調整ユニットにより行われるデータ変更の時間シーケンスを示す概略図である。

図１によれば調整ユニットＩＮはデータ線路１０によって制御装置ＥＣＵと接続されている。さらに制御装置ＥＣＵは、デバッグインタフェースを備えるマイクロコントローラＰＣを有する。デバッグインタフェースは監視機能（トレース機能）を備えている。マイクロコントローラＰＣと、有利にはマイクロコントローラの集積構成部分として構成されているデバッグインタフェースＴＲＤＥは、データ線路２０によってメモリＳＰ１と接続されている。有利にはメモリはマイクロコントローラの構成部分として構成されている。調整ユニットＩＮ内には一般的に種々異なるサービスプログラムおよびとりわけ処理ルーチンが実現されている（図示せず）。

図２には本発明の方法の実施形態として、メモリセルの調整の時間シーケンスが詳細に示されている。このメモリ調整は、図１の調整ユニットＩＮと制御装置ＥＣＵのデバッグインタフェースＴＲＤＥとの協働作業によって行われる。ここでは図示のステップの時間シーケンスが時間軸ｔの上にプロットされている。制御装置ＥＣＵ内では制御装置プログラムによって第１のタスクＴＡ１が実行され、第１のタスクＴＡ１の処理の枠内で第１の値Ｖ１Ｘが、第１の時点ｔ１でメモリＳＰ１の第１のメモリセルに書込まれる。第１の時点ｔ１での第１の値Ｖ１Ｘの書き込みは、値Ｖ１ＸとともにデバッグインタフェースＴＲＤＥによって調整ユニットＩＮに通知される。調整ユニットＩＮでは伝送された情報によりトリガ時点が決定され、このトリガ時点に基づいて処理ルーチンＲＵ１がスタートされ、処理される。調整ユニットＩＮから処理ルーチンＲＵ１とデバッグインタフェースＴＲＤＥによって第２の値Ｖ１Ｙが、第２の時点ｔ２で第１のメモリＳＰ１の第１のメモリセルに書込まれ、それから第１のメモリセルが制御装置ＥＣＵにより、第２のタスクＴＡ２の処理中に第３の時点ｔ３で読み出される。

別の実施形態では、第１のメモリセルに第１の値を書き込む代わりに、第１の時点ないしはウォッチポイントが第１のメモリセルまたは別のメモリセルの読み出しとも結合される。これによって処理ルーチンに対する読み出し時点が、一つまたは複数のメモリセルの読み出しだけによって決定される。

図３には、図１から公知の調整ユニットＩＮに加えて遠隔制御装置ＲＣＰが形成されている。以下、図１と関連して説明した実施形態との相違点だけを説明する。遠隔制御装置ＲＣＰは、データ線路３０によって調整ユニットＩＮと接続されている。調整ユニットＩＮには処理ルーチンＲＵＩがブロックとして示されている。処理ルーチンＲＵＩは、複数のメモリセルを備える第２のメモリＳＰ２と線路４０によって接続されている。さらに遠隔制御装置ＲＣＰは、同様にブロックとして示されたコントロールルーチンＣＯを有する。

コントロールルーチンＣＯによって、調整ユニットＩＮは第１の値ＶＩＹを第２のメモリＳＰ２の第１のメモリセルに書き込む。第２の値Ｖ１Ｙは引き続き処理ルーチンＲＵＩによって、線路４０を介して第２のメモリＳＰ２から消去され、データ線路１０を介して第１のメモリＳＰ１に記憶される。

図４には、メモリ領域へのアクセスの時間シーケンスの第１の実施形態が示されている。以下、図２および図３と関連して説明した実施形態との相違点だけを説明する。遠隔制御装置ＲＣＰ内では、コントロールルーチンＣＯによって第４の時点ｔ０で第２の値Ｖ１Ｙが第２のメモリＳＰ２にファイルされる。ここで第４の時点ｔ０は第１の時点ｔ１より時間的に前にある。このシーケンスの利点は、第１のメモリＳＰ１に非常に高速に書き込み／読み出しアクセスを行っても、第１のメモリＳＰ１への書き込みアクセスがデバッグインタフェースＴＲＤＥにより検知される第１の時点ｔ１よりすでに前に、第２の値Ｖ１Ｙが第１のメモリＳＰ１への書き込みのためにすでに準備できていることである。これによって、制御装置により処理すべきタスクＴＡ１およびＴＡ２の処理時に遅延が生じない。

図５には、メモリ領域へのアクセスの時間シーケンスの別の実施形態が示されている。以下、図４と関連して説明した実施形態との相違点だけを説明する。遠隔制御装置ＲＣＰ内では、コントロールルーチンＣＯによって第４の時点ｔ０で第２の値Ｖ１Ｙが第２のメモリＳＰ２にファイルされる。しかしここでは第４の時点ｔ０が第１の時点ｔ１より時間的に後にある。この実施形態の利点は、第２の値Ｖ１Ｙが第１の値Ｖ１Ｘと関係する場合に、第１の値Ｖ１Ｘを遠隔制御装置ＲＣＰの処理ルーチンＲＵＩによって使用できることであり、これにより遠隔制御装置ＲＣＰ内で計算が実行される。遠隔制御装置ＲＣＰに、調整ユニットＩＮおよび／または制御装置ＥＣＵよりも格段に高い計算能力が装備されている場合、複雑なアルゴリズムを遠隔制御装置ＲＣＰによって処理し、第２の値Ｖ１Ｙを調整ユニットＩＮまたは制御装置ＥＣＵにより計算する場合よりもこの第２の値Ｖ１Ｙを高速に計算することができる。コントロールルーチンＣＯを処理ルーチンＲＵＩによりトリガする時点と、第２の値Ｖ１Ｙが使用できるようになるまでの間の時間では、処理ルーチンＲＵＩの実行が中断される。または状態ＢＹでは遅くても、第２の値Ｖ１Ｙが第１のメモリＳＰ１にファイルされる第２の時点まで実行される。

第１の値が第１の時点ｔ１、すなわち調整ユニットＩＮ内で処理ルーチンＲＵＩをスタートさせるための「ウォッチポイント」ないしはトリガ時点で書き込まれるのを検知することは、単なる実施形態である。制御装置（ＥＣＵ）のプログラムコード内では、プログラムコードの複数の異なる個所で「ウォッチポイント」が取り決められる。これらのウォッチポイントは、第１のメモリの第１のメモリセルの書き込みには依存せず、前記の実施形態との相違点は、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードの個所と結合されることである。まったく一般的に、この種の「ウォッチポイント」はデバッグインタフェースＴＲＤＥにより検知され、それぞれ所定のルーチンを調整ユニットＩＮ内でスタートさせる。

Claims

制御装置（ＥＣＵ）を調整ユニット（ＩＮ）によって調整するための方法であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
第１のメモリセルおよび別のメモリセルを含む複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を前記第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する方法において、
第１の時点（ｔ１）に、前記制御装置（ＥＣＵ）によって前記別のメモリセルに任意の値が書き込まれ、
前記デバッグインタフェース（ＴＲＤＥ）によって、前記第１の所定の時点（ｔ１）に書き込まれたという情報が、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知され、
前記デバッグインタフェース（ＴＲＤＥ）から前記第１の時点（ｔ１）で前記調整ユニット（ＩＮ）に伝送される情報によって、処理ルーチン（ＲＵ１）に対するトリガ時点が前記調整ユニット（ＩＮ）により設定され、
前記処理ルーチン（ＲＵ１）によって前記調整ユニット（ＩＮ）から第２の値（Ｖ１Ｙ）が、前記デバッグインタフェース（ＴＲＤＥ）によって第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きされ、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により第３の時点（ｔ３）で読み出される、ことを特徴とする方法。
制御装置（ＥＣＵ）を調整ユニット（ＩＮ）によって調整するための方法であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
第１のメモリセルおよび別のメモリセルを含む複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を前記第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する方法において、
メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる第１の時点（ｔ１）で、前記デバッグインタフェース（ＴＲＤＥ）から前記調整ユニット（ＩＮ）に伝送される情報によって、処理ルーチン（ＲＵ１）に対するトリガ時点が前記調整ユニット（ＩＮ）により設定され、
前記処理ルーチン（ＲＵ１）によって前記調整ユニット（ＩＮ）から第２の値（Ｖ１Ｙ）が、前記デバッグインタフェース（ＴＲＤＥ）によって第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きされ、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により第３の時点（ｔ３）で読み出される、ことを特徴とする方法。
制御装置（ＥＣＵ）を調整ユニット（ＩＮ）によって調整するための方法であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する方法において、
前記プログラムコードの処理時に、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる監視ポイントが前記制御装置（ＥＣＵ）内で検出され、
前記デバッグインタフェース（ＴＲＤＥ）によって、前記監視ポイントが発生したという情報が、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知され、前記情報によって、前記調整ユニット（ＩＮ）は、前記監視ポイントが発生したことを認識し、
処理ルーチン（ＲＵ１）に対するトリガ時点が前記調整ユニット（ＩＮ）により設定され、
前記処理ルーチン（ＲＵ１）によって前記調整ユニット（ＩＮ）から第２の値（Ｖ１Ｙ）が、前記デバッグインタフェース（ＴＲＤＥ）によって第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きされ、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により第３の時点（ｔ３）で読み出される、ことを特徴とする方法。
制御装置（ＥＣＵ）を調整ユニット（ＩＮ）によって調整するための方法であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する方法において、
前記プログラムコードの処理時に前記制御装置（ＥＣＵ）内にて可能な、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる監視ポイントの発生に関する情報が発生し、
前記デバッグインタフェース（ＴＲＤＥ）によって、前記情報が、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知され、前記情報によって、前記調整ユニット（ＩＮ）は、前記監視ポイントが発生したことを認識し、
処理ルーチン（ＲＵ１）に対するトリガ時点が前記調整ユニット（ＩＮ）により設定され、
前記処理ルーチン（ＲＵ１）によって前記調整ユニット（ＩＮ）から第２の値（Ｖ１Ｙ）が、前記デバッグインタフェース（ＴＲＤＥ）によって第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きされ、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により第３の時点（ｔ３）で読み出される、ことを特徴とする方法。
請求項１から４のいずれか一項記載の方法において、
前記調整ユニット（ＩＮ）によって、前記第２の時点（ｔ２）が前記第３の時点（ｔ３）より前にあるか否かが検査され、検査結果に応じて所定の値が出力される方法。
請求項１から４のいずれか一項記載の方法において、
前記制御装置（ＥＣＵ）により、前記第１のメモリセルに前記第１の値（Ｖ１Ｘ）を書き込み、前記第１のメモリセルを読み出すために必要である持続時間（Ｔ１）が前記制御装置（ＥＣＵ）によって決定される方法。
請求項６記載の方法において、
前記持続時間（Ｔ１）の決定は、前記制御装置（ＥＣＵ）のプログラムコードの分析によって実行される方法。
請求項７記載の方法において、
前記プログラムコードの分析は、前記制御装置（ＥＣＵ）を使用せずに実行される方法。
請求項６記載の方法において、
前記調整ユニット（ＩＮ）により、前記デバッグインタフェース（ＴＲＤＥ）の監視機能を用いることによって、前記制御装置（ＥＣＵ）が必要な持続時間（Ｔ１）が決定される方法。
請求項６から９までのいずれか一項記載の方法において、
前記制御装置（ＥＣＵ）に発生する書き込み／読み出しアクセスの時間インターバルの大きさに基づき、前記制御装置（ＥＣＵ）の調整可能なメモリセルが前記調整ユニット（ＩＮ）から出力される方法。
請求項１から１０までのいずれか一項記載の方法において、
第４の時点（ｔ０）で第２の値（Ｖ１Ｙ）が第２のメモリ（ＳＰ２）の第１のメモリセルへ書き込まれ、前記調整ユニット（ＩＮ）により第２の値（Ｖ１Ｙ）が処理ルーチン（ＲＵＩ）によって前記第２のメモリ（ＳＰ２）の第１のメモリセルから読み出される方法。
請求項１１記載の方法において、
第４の時点（ｔ０）は第２の時点（ｔ２）より前にある方法。
請求項１１または１２記載の方法において、
第４の時点（ｔ０）は第１の時点（ｔ１）より前にある方法。
請求項１１記載の方法において、
前記第２の値（Ｖ１Ｙ）は、遠隔制御装置（ＲＣＰ）によって前記第２のメモリ（ＳＰ２）の第１のメモリセルに書き込まれる方法。
制御装置（ＥＣＵ）を調整するように構成された調整ユニット（ＩＮ）であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
第１のメモリセルおよび別のメモリセルを含む複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を前記第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する形式の調整ユニット（ＩＮ）において、
第１の時点（ｔ１）に、前記制御装置（ＥＣＵ）によって前記別のメモリセルに任意の値が書き込まれ、
前記デバッグインタフェース（ＴＲＤＥ）は、前記第１の所定の時点（ｔ１）に書き込まれたという情報を、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知するように構成されており、
前記調整ユニット（ＩＮ）は、通知された第１の時点（ｔ１）に基づいて処理ルーチン（ＲＵ１）をスタートさせ、前記処理ルーチン（ＲＵ１）によって第２の値（Ｖ１Ｙ）を決定し、装備されたデバッグインタフェース（ＴＲＤＥ）によって第２の値（Ｖ１Ｙ）を第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きするように構成されており、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により読み出される調整ユニット（ＩＮ）。
制御装置（ＥＣＵ）を調整するように構成された調整ユニット（ＩＮ）であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
第１のメモリセルおよび別のメモリセルを含む複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を前記第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する形式の調整ユニット（ＩＮ）において、
前記調整ユニット（ＩＮ）は、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる第１の時点（ｔ１）で、前記デバッグインタフェース（ＴＲＤＥ）から前記調整ユニット（ＩＮ）に伝送される情報によって、処理ルーチン（ＲＵ１）をスタートさせ、前記処理ルーチン（ＲＵ１）によって第２の値（Ｖ１Ｙ）を決定し、装備されたデバッグインタフェース（ＴＲＤＥ）によって第２の値（Ｖ１Ｙ）を第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きするように構成されており、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により読み出される調整ユニット（ＩＮ）。
制御装置（ＥＣＵ）を調整するように構成された調整ユニット（ＩＮ）であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する形式の調整ユニット（ＩＮ）において、
前記プログラムコードの処理時に、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる監視ポイントが前記制御装置（ＥＣＵ）内で検出され、
前記デバッグインタフェース（ＴＲＤＥ）は、前記監視ポイントが発生したという情報を、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知するように構成されており、前記情報によって、前記調整ユニット（ＩＮ）は、前記監視ポイントが発生したことを認識し、
前記調整ユニット（ＩＮ）は、処理ルーチン（ＲＵ１）をスタートさせ、前記処理ルーチン（ＲＵ１）によって第２の値（Ｖ１Ｙ）を決定し、装備されたデバッグインタフェース（ＴＲＤＥ）によって第２の値（Ｖ１Ｙ）を第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きするように構成されており、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により読み出される調整ユニット（ＩＮ）。
制御装置（ＥＣＵ）を調整するように構成された調整ユニット（ＩＮ）であって、
前記制御装置（ＥＣＵ）は、
少なくとも一つのマイクロコントローラ（ＰＣ）と、
複数のメモリセルを備え、少なくとも第１の値（Ｖ１Ｘ）を第１のメモリセル内に備える少なくとも一つの第１のメモリ（ＳＰ１）と、
少なくとも一つのデバッグインタフェース（ＴＲＤＥ）と、
を有し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記制御装置（ＥＣＵ）により処理されるプログラムコードを監視するための監視機能を有する形式の調整ユニット（ＩＮ）において、
前記プログラムコードの処理時に前記制御装置（ＥＣＵ）内にて可能な、メモリセルの書き込みとはまったく別のイベントまたはプログラムコードとの結合が図られる監視ポイントの発生に関する情報が発生し、
前記デバッグインタフェース（ＴＲＤＥ）は、前記情報を、前記プログラムコードの処理時に前記調整ユニット（ＩＮ）に通知するように構成されており、前記情報によって、前記調整ユニット（ＩＮ）は、前記監視ポイントが発生したことを認識し、
前記調整ユニット（ＩＮ）は、処理ルーチン（ＲＵ１）をスタートさせ、前記処理ルーチン（ＲＵ１）によって第２の値（Ｖ１Ｙ）を決定し、装備されたデバッグインタフェース（ＴＲＤＥ）によって第２の値（Ｖ１Ｙ）を第２の時点（ｔ２）で前記第１のメモリ（ＳＰ１）の第１のメモリセルに上書きするように構成されており、それから前記第１のメモリ（ＳＰ１）の第１のメモリセルが前記制御装置（ＥＣＵ）により読み出される調整ユニット（ＩＮ）。
請求項１５から１８までのいずれか一項記載の調整ユニット（ＩＮ）において、
第２のメモリ（ＳＰ２）の第１のメモリセルは、前記第２の値（Ｖ１Ｙ）を収容するために設けられている調整ユニット（ＩＮ）。
請求項１９記載の調整ユニット（ＩＮ）において、
第２のメモリ（ＳＰ２）の第１のメモリセルは遠隔制御装置（ＲＣＰ）により書き込み可能である調整ユニット（ＩＮ）。