JP4907403B2 - マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置 - Google Patents

マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置 Download PDF

Info

Publication number
JP4907403B2
JP4907403B2 JP2007087090A JP2007087090A JP4907403B2 JP 4907403 B2 JP4907403 B2 JP 4907403B2 JP 2007087090 A JP2007087090 A JP 2007087090A JP 2007087090 A JP2007087090 A JP 2007087090A JP 4907403 B2 JP4907403 B2 JP 4907403B2
Authority
JP
Japan
Prior art keywords
parameter
model
controller
simulating
user interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007087090A
Other languages
English (en)
Other versions
JP2007265415A (ja
JP2007265415A5 (ja
Inventor
誠 石川
茂 於保
ジョージ・サイカリス
ドナルド・ジェイ・マクーン
ジョナサン・ボーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JP2007265415A publication Critical patent/JP2007265415A/ja
Publication of JP2007265415A5 publication Critical patent/JP2007265415A5/ja
Application granted granted Critical
Publication of JP4907403B2 publication Critical patent/JP4907403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00Systems involving the use of models or simulators of said systems
    • G05B17/02Systems involving the use of models or simulators of said systems electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Feedback Control In General (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明はマイクロコンピュータをベースにしたシステムを開発するための方法及び装置に関する。
多くの場合「プラント」と呼ばれるデバイスの制御にマイクロコンピュータを使用した応用例は数多く存在する。例えば、自動車産業においては、マイクロコンピュータはエンジンスロットルの動作制御に利用されることがある。その場合、エンジンスロットがプラントである。
このようなマイクロコンピュータをベースにしたシステムの開発を容易にするための、システムの動作をシミュレーションする既知のシミュレーションプログラムまたは開発プログラムが存在する。これら既知のプログラムは、実際のプラントでは本物のマイクロコントローラを使用する。そしてプログラム制御下で、コントローラはプラントに信号を供給して所望される動作を実行するよう命令する。
マイクロコンピュータをベースにしたシステムの開発の一部として、コントローラで実行されるソフトウェアのデバッグおよび微調整はほぼ常に必要である。これは、コントローラプログラムコード内でブレークポイントを設定することによってこれまで実現されていた。コントローラ内でブレークポイントに一旦到達すると、プログラムの実行が中断され、プログラマはプラントモデル内のみならずコントローラモデル内についても各種パラメータを確認できる。これらのパラメータには、レジスタの値、各種入力信号と出力信号のステータス、割り込みステータス、ストック等が含まれる。
システムの所望の動作を実現した後、ブレークポイントは通常、削除される。さらに、マイクロコンピュータおよびプラントのデバッグと微調整は反復プロセスである。例えば、コントローラプログラムの特定のセクションが一旦微調整、および/またはデバッグされ、ブレークポイントが削除されると、プログラム全体がデバッグおよび微調整され所望されるプラント動作を実現されるまでコントローラのプログラムの他のセクションにブレークポイントを挿入しなければならない。
このコントローラおよびプラントの既知の開発手法のおもな短所は、コントローラのためのプログラムの中に必然的に1つまたは複数のブレークポイントを挿入することが、コントローラのプログラミングの変更を必要としているため煩わしいという点である。このようなコントローラのためのプログラミングの煩わしい変更は、次にはコントローラまたはプラントのどちらか、あるいは両方の動作において不必要かつ予想外の変更を多くの場合においてもたらす。このような予想外の、不必要な変更は、結果としてマイクロコンピュータをベースにしたシステム全体の追加のデバッグと微調整を必要とする。
マイクロコンピュータをベースにしたシステムのための、これらの既知の開発プログラムの短所としてはさらに、コントローラの実行がいつでも所望のタイミングで中断できる一方、プラントは通常、慣性等の機械的特性を示し、これは所望したときにいつでも中断することはできないという点がある。その結果、コントローラの実行が一時的に中止された後、コントローラの継続実行時には、プラントはコントローラプログラムの実行が中断された時点とは異なる位置や構成となっている。この不一致が、システム動作のエラーを引き起こし、さらなるデバッグおよびコントローラプログラミング開発が必要になる。
本発明は、既知の方法および装置における前述の短所を克服する、マイクロコンピュータをベースにしたシステムの開発方法および装置の両方を提供する。
手短にいえば、本発明の方法は、少なくとも1つのパラメータを有し、コントローラモデルによって制御されるプラントモデルのみならず、少なくとも1つのパラメータを有するコントローラモデルについてもシミュレーションを実行する。これらのパラメータは、システム全体の状態を示す他の要素だけではなく、コントローラモデル内のレジスタの値、コントローラモデルおよびプラントモデル両者の入力と出力のステータスも含むことができる。
そして、コントローラモデルおよびプラントモデル両方のパラメータにアクセスできるユーザーインタフェースプロセッサが実装される。シミュレーションの間、ユーザーインタフェースプロセッサはトリガイベントに対応してコントローラモデルとプラントモデルの実行を一時停止させる。トリガイベントはプラントモデル、コントロールモデルのどちらかの状態からなるか、あるいはユーザーインタフェースプロセッサを通して起動されてもよい。
コントローラモデルとプラントモデルの実行の一時停止中、ユーザーインタフェースプロセッサはコントローラモデルパラメータまたはプラントモデルパラメータのどれも変えることなくコントローラモデルパラメータおよび/またはプラントモデルパラメータのステータスを決定する。コントローラモデルとプラントモデルのプログラム実行の一時停止は目立たないように発生する、つまりコントロールモデルのプログラム中にブレークポイントを挿入することによってコントローラプログラムが変更されることはないため、それ以外の場合にこのようなブレークポイントの導入によって引き起こされるであろう不必要かつ予想外のエラーの導入は回避される。
本発明の変型では、ユーザーインタフェースプロセッサは、事前に設定された条件に対応して、プラントモデルとコントローラモデルのシミュレーションを一時停止することなく、プラントモデルおよび/またはコントローラモデルの1つ以上の選択されたパラメータにアクセスし、表示する。
本発明によれば、コントローラモデルとプラントモデルの両方の各種パラメータのステータスをシミュレーションの間目立つことなくモニターできる、マイクロコンピュータをベースにしたシステムの開発方法および装置の両方を提供することができる。
本発明のさらに優れた理解は、添付図面を参照して以下の詳細な説明を読めば得られるであろう。ここで、複数の図面において同様の符号は同様の部材を指す。
まず図1に、マイクロプロセッサをベースにしたシステムの開発のための、本発明の好適な実施の形態であるシステム10のブロック概略図が示されている。システム10はプラントモデル14だけではなくコントローラモデル12のシミュレーションも含む。コントローラモデル12はプログラム制御下で動作し、1本以上のシミュレーションされたコントロール線16を通してプラントモデル14の動作を制御する。プラントモデル14は、マイクロコンピュータによって制御される任意のオブジェクトであってよいが、自動車産業におけるこのようなプラントの1つの例は電気制御式スロットルバルブであろう。このような応用例では、コントローラモデル12がスロットルの動作、つまり開閉を制御する。
次に図2に、例示的なコントローラモデル12のブロック概略図が示されている。コントローラモデル12は、バス20を通して1つ以上の制御レジスタ22と通信する中央演算処理装置18を含む。バス20は、入力および出力ライン26だけではなく、割り込み優先度24とも通信してよい。
従来の様式の中央演算処理装置18は、クロックタイミング信号に応じて実行されるプログラムコードのラインを含むプログラムによる制御の下で動作する。プログラムコードは設計者によって所望の修正を行うことができ、続いて制御レジスタ22、割り込み優先度24、および/またはI/Oライン26の各種値を変更する。さらに、制御レジスタ22、割り込み優先度24及びI/Oライン26の値すべてはコントローラモデル12のパラメータを構成する。
図3に、電子スロットル制御のためのプラントモデル14の例示的なブロック概略図が示されている。このように、プラントモデル14は、モーター電流、したがってモータートルクを示すライン44のパラメータを有する、シミュレーションされたモーター40を含む。プラントモデル14はまた、スロットルプレートの角度を示すシミュレーションされた出力48を有するシミュレーションされたセンサー46も含む。ライン44と48の値はプラントモデル14のパラメータを構成し、コントローラモデル12からの命令に応じて変化する。
ユーザーインタフェースプロセッサ30は、入力/出力ライン32を通してコントローラモデル12と通信する。同様に、ユーザーインタフェースプロセッサ30は、入力/出力ライン34を通してプラントモデル14と通信する。ユーザーインタフェースプロセッサ30はまた、ビデオモニタ、プリンタ、またはデータソースデバイス等の出力デバイス36と通信しており、システムオペレータはシステム全体のシミュレーションの結果を分析できる。同様に、マウス、キーボード等の入力デバイス38はまた、ユーザーインタフェースプロセッサ30と通信しており、オペレータはシステム全体のシミュレーションの実行を制御できる。
ユーザーインタフェースプロセッサ30と、コントローラモデル12とプラントモデル14両方との間の通信ライン32と34によって、オペレータはコントローラモデル12とプラントモデル14両方の各種パラメータにユーザーインタフェースプロセッサ30を介してアクセスできる。加えて、ユーザーインタフェースプロセッサ30の間の通信ライン32と34によって、ユーザーインタフェースプロセッサ30はコントローラモデル12またはプラントモデル14どちらかのパラメータのいずれの値も変えることなく、コントローラモデル12とプラントモデル14の実行を一時停止できる。
さらに、シミュレーションされたコントローラモデル12とプラントモデル14の実行の一時停止の間、オペレータは、コントローラモデル12とプラントモデル14の両方の各種パラメータを、それらの値を変更せずに抽出できる。その結果、コントローラプログラム実行の再開時、コントローラモデルは動作の一時停止によるシステムのシミュレーションに対する影響なしに実行を続行できる。
図1に示されたブロック概略図では、コントローラモデル12、プラントモデル14、及びユーザーインタフェースプロセッサ30それぞれが、ユーザーインタフェースプロセッサ30と同様に、コントローラモデル12およびプラントモデル14のための個別のプロセッサをそれぞれ使用して実装されている。しかしながら、コントローラモデル12、プラントモデル14およびユーザーインタフェースプロセッサ30にそれぞれ個別のプロセッサを使用することは必ずしも必要ではない。代わりに、図4に描かれているように、プラントモデル14およびユーザーインタフェースプロセッサ30と同様にコントローラモデル12を実現するために単一プロセッサコンピュータシステムを使用してもよい。
次に図5Aから図5Fでは、マイクロコンピュータをベースにしたシステム全体のシミュレーションの、出力デバイス36における例示的な出力が示されている。例えば、図5Aでは、コントローラモデル12またはプラントモデル14のいずれかのパラメータの値を示すグラフが画像ディスプレイに表示され示されている。図5Aに描かれているグラフは、自動車において電子的に制御されるスロットルのためのモーター制御の例示的なグラフである。
同様に、図5Bはコントローラモデル12またはプラントモデル14のどちらかの、1つのパラメータの値のグラフ形式での表示が示されている。示されているように、図5Bは、マルチタスクOSシステムのタスクスケジューリングディスプレイまたはGanttチャートである。図5Cは同様に、棒グラフ形式で1つのパラメータの値を示し、図解のために示されるように、周期的なタスク実行時間のヒストグラムである。
図5Dは、コントローラモデル12の動作を制御するプログラムの実行コード、もしくは実行可能コードの例示的な表示である。同様に、図5Eは、コントローラモデル12の複数のレジスタの表示を示す。
最後に、図5Fはコントローラモデル12のためのプログラムのグラフィックプログラムの例示的な表示を示しており、視覚的アルゴリズム記述ツール上の状態フローグラフとして描かれている。このような表示はシステムシミュレーションの間のコントローラモデル12の実行のポイントに応じてグラフィックディスプレイの相対的な位置が変化する。
ここで図6を参照して、本発明の動作を説明する。図6に示されるように、プラントモデル14はスロットルプレートの角度を示す出力パラメータ48を有する電子スロットル制御(図3)として図示されている。ライン48のこの角度パラメータは、ユーザーインタフェースプロセッサ30に入力信号を提供する。
図6に示されている例では、ユーザーインタフェースプロセッサ30は、シミュレーションされたスロットルプレートの、30度等の所定の角度をトリガイベントとして検出するようにプログラミングされている。その結果、いったんユーザーインタフェースプロセッサ30によって30度というスロットル角度が検出されると、ユーザーインタフェースプロセッサ30は、プラントモデル14とコントローラモデル12の両方に対しライン60で出力信号を生成し、コントローラモデル12とプラントモデル14の両方の実行を一時停止する。
トリガイベントに応じてシステムシミュレーションが一時停止している間に、ユーザーインタフェースプロセッサ30はコントローラモデル12および/またはプラントモデル14から所望のパラメータを獲得し、ディスプレイデバイス36にこれらのパラメータを表示する。しかしながら、コントローラモデル12とプラントモデル14の両方からパラメータを獲得するとき、ユーザーインタフェースプロセッサ30はこれらのパラメータを決して変更しない。その結果、コントローラモデル12によるプログラムの実行を再開してシミュレーションを再開すると、システム全体のシミュレーションが、一時停止があたかも発生しなかったかのように続行される。
ここで図7に、本発明の動作を説明するフローチャートが示されている。ステップ80で、シミュレーションのための初期セットアップが開始し、オペレータがユーザーインタフェースプロセッサ30を使用してトリガイベント条件を設定するステップ82に進む。ステップ82から次にステップ84に進む。
ステップ84では、ユーザーインタフェースプロセッサ30の制御下でのシミュレーションが開始される。シミュレーションの間、シミュレーションの速度は、単にユーザーインタフェースプロセッサ30を介してクロック信号の速度を変えることで、ユーザーインタフェースプロセッサによって制御される。
シミュレーションは、ステップ86でトリガイベントが検出されるまで続行される。ステップ86は次に、ステップ88に進み、ユーザーインタフェースプロセッサがコントローラモデル12とプラントモデル14に対するクロック信号を中断することによってシステムシミュレーションを一時停止する。そしてステップ88はステップ90に進む。
ステップ90では、ユーザーインタフェースプロセッサ30は図6に示されるように、適切な命令を実行してディスプレイデバイス36上に所望される表示を生成する。データ表示が設計者によって解析された後、ステップ90はステップ92に進み、ここで、オペレータは必要であれば別のトリガイベントを設定できる。ステップ92は次にステップ86に戻り、上記プロセスが繰り返される。
ここで図8に、本発明の動作を説明するさらなる例が示されている。図8は、トリガイベントがプラントモデル14ではなくコントローラモデル12によって設定される点を除いて、図6と同様である。例えば、コントローラモデル12内の特定のレジスタ100の値は、ユーザーインタフェースプロセッサ30によってモニターされ、レジスタ100の値が特定の値に等しいと、ユーザーインタフェースプロセッサ30がトリガ信号を検出し、ライン60に出力信号を生成してシミュレーションの動作を一時停止させる。この場合、シミュレーションは、前に図7を用いて説明されたように続行される。
さらに図8を参照すると、そのさらなる特長として、トリガイベントが、グラフィックアルゴリズム104のポイント102として図示されているグラフィックで表現されたアルゴリズムで指定できるということが挙げられる。他の手段を代わりに用いてコントローラモデル12のトリガ条件を指定することもできる。
次に図9には、さらなる変更の例が示されており、ここではコントローラモデル12の割り込みステータスがトリガイベントを形成している。さらに図9は、プラントモデル14およびコントローラモデル12の両方の各種パラメータのステータスがディスプレイデバイス36に表示できることを示している。
図9に示されている変更例は、コントローラモデル12における割り込みまたはキャッシュミス等のトリガイベントの検出の際、ユーザーインタフェースプロセッサ30がコントローラモデル12またはプラントモデル14の実行を一時停止しないという点で、本発明の前述された実施形態とさらに異なる。代わりに、ユーザーインタフェースプロセッサ30は、トリガイベントに対応して、プラントモデル14またはコントローラモデル12の1つ以上の選択されたパラメータの値にアクセスし、これら単数または複数のパラメータをディスプレイデバイス36に表示し、コントローラモデル12とプラントモデル14のシミュレーションを続行する。
次に図10には、ユーザーインタフェースプロセッサ30をシミュレーションコントローラ110で置換した本発明の変更例が示されている。シミュレーションコントローラ110は、ユーザーに代わってシステムシミュレーションの実行の処理を行う。しかしながら、シミュレーションコントローラ110は、ユーザーインタフェースプロセッサ30のように、前述された手法でシミュレーションの動作を一時停止することによって、システムに影響を与えない形でコントローラモデル12とプラントモデル14両方の各種パラメータを取り出すことができる。
シミュレーションコントローラの優位点は、シミュレーションの間にコントローラモデル12とプラントモデル14の両方のパラメータを、シミュレーションコントローラ110を使って自動的に変更して、シミュレーションされるシステム全体の最適性能を実現できる点である。シミュレーションコントローラ110は、ライン112上でコントローラモデル12に対し適切なパラメータを提供し、プラントモデル14の結果を出力ライン114上で結果を観測することでこれを実現している。シミュレーションコントローラ110によってコントローラモデル12に提供される別のパラメータの例としては、コントローラモデル12によって維持されている各種ルックアップテーブルや他の定数に新たな値を供給することが挙げられる。
次に図11には、ここではバリデータ120がシステムシミュレーションの実行を制御してその精度を実証する、さらなる変更例を示す。この場合、バリデータ120はテストパターンまたはテストプログラムをコントローラモデル12に提供し、結果としてのプラントモデル14の動作をモニターする。バリデータ120は次に、プラントモデル14の動作をシステム仕様と比較することによりプラントモデル14の精度を検証する。同様に、シミュレーションコントローラは、コントローラモデル12の動作をモニターし、その動作をシステム仕様と比較して、コントローラモデル12を実証する。
これまで述べてきたことから、本発明では、コントローラモデルとプラントモデルの両方の各種パラメータのステータスをシミュレーションの間目立つことなくモニターできる、マイクロコンピュータをベースにしたシステムの開発装置および方法の両方を提供することが理解できるだろう。ここまで本発明について説明してきたが、添付請求項の範囲により定められる本発明の範囲から逸脱することのない、それに対する多くの変型が、当業者には明らかであろう。
本発明の第1の好適な実施形態を示す、ブロック概略図である。 コントローラモデルのブロック概略図である。 プラントモデルのブロック概略図である。 図1に類似しているが、その変型を描く図である。 出力ディスプレイの例示的な図である。 出力ディスプレイの例示的な図である。 出力ディスプレイの例示的な図である。 出力ディスプレイの例示的な図である。 出力ディスプレイの例示的な図である。 出力ディスプレイの例示的な図である。 本発明の動作を示すブロック概略図である。 本発明の動作を示すフローチャートである。 図6に類似しているが、その変型例を示す図である。 図6に類似しているが、その変型例を示す図である。 本発明の追加の好適な実施形態のブロック概略図である。 図10に類似しているが、本発明のさらに追加の実施形態を示す図である。
符号の説明
10 システム
12 コントローラモデル
14 プラントモデル
30 ユーザーインタフェースプロセッサ
36 出力デバイス
38 入力デバイス

Claims (6)

  1. 割り込みコントローラを具備するコントローラモデルを実行するためのデータプロセッサであって、前記割り込みコントローラの割り込みステータスである第1パラメータを有する第1データプロセッサと、
    第2パラメータを有し、前記コントローラモデルによって制御されるプラントモデルを実行するための第2データプロセッサと、
    前記第1パラメータおよび前記第2パラメータにアクセスでき、前記第1パラメータおよび前記第2パラメータを表示するディスプレイデバイスを具備するユーザーインタフェースプロセッサとを有するシステムにおいて、
    前記コントローラモデルをシミュレーションする第1ステップと、
    前記プラントモデルをシミュレーションする第2ステップと、
    前記第1パラメータをトリガイベントとして、前記コントローラモデルのシミュレーションおよび前記プラントモデルのシミュレーションを一時停止することなく、前記ユーザーインタフェースプロセッサを通じて前記第1パラメータおよび前記第2パラメータにアクセスする第3ステップと、
    前記アクセスによって得られた前記第1パラメータおよび前記第2パラメータを、前記ディスプレイデバイスに表示する第4ステップと、
    を備える、前記システムをシミュレーションするための方法。
  2. キャッシュメモリを具備するコントローラモデルを実行するためのデータプロセッサであって、前記キャッシュメモリのキャッシュ動作を示す第1パラメータを有する第1データプロセッサと、
    第2パラメータを有し、前記コントローラモデルによって制御されるプラントモデルを実行するための第2データプロセッサと、
    前記第1パラメータおよび前記第2パラメータにアクセスでき、前記第1パラメータおよび前記第2パラメータを表示するディスプレイデバイスを具備するユーザーインタフェースプロセッサとを有するシステムにおいて、
    前記コントローラモデルをシミュレーションする第1ステップと、
    前記プラントモデルをシミュレーションする第2ステップと、
    前記第1パラメータをトリガイベントとして、前記コントローラモデルのシミュレーションおよび前記プラントモデルのシミュレーションを一時停止することなく、前記ユーザーインタフェースプロセッサを通じて前記第1パラメータおよび前記第2パラメータにアクセスする第3ステップと、
    前記アクセスによって得られた前記第1パラメータおよび前記第2パラメータを、前記ディスプレイデバイスに表示する第4ステップと、
    を備える、前記システムをシミュレーションするための方法。
  3. 請求項2において、
    前記キャッシュ動作は、キャッシュミスであることを特徴とする、前記システムをシミュレーションするための方法。
  4. 割り込みコントローラを具備するコントローラモデルをシミュレーションする手段であって、前記割り込みコントローラの割り込みステータスである第1パラメータを有する手段と、
    第2パラメータを有し、前記コントローラモデルによって制御されるプラントモデルをシミュレーションするための手段と、
    前記第1パラメータおよび前記第2パラメータにアクセスできるユーザーインタフェースプロセッサをシミュレーションするための手段と、
    前記第1パラメータをトリガイベントとして、前記コントローラモデルまたは前記プラントモデルの実行を一時停止することなく、前記ユーザーインタフェースプロセッサを通じて前記第1パラメータおよび前記第2パラメータにアクセスする手段と、
    前記アクセスによって得られた前記第1パラメータおよび前記第2パラメータを表示するための手段と、
    を備える、マイクロコンピュータをベースにしたシステムをシミュレーションするための装置。
  5. キャッシュメモリを具備するコントローラモデルをシミュレーションする手段であって、前記キャッシュメモリのキャッシュ動作を示す第1パラメータを有する手段と、
    第2パラメータを有し、前記コントローラモデルによって制御されるプラントモデルをシミュレーションするための手段と、
    前記第1パラメータおよび前記第2パラメータにアクセスできるユーザーインタフェースプロセッサをシミュレーションするための手段と、
    前記第1パラメータをトリガイベントとして、前記コントローラモデルのシミュレーションまたは前記プラントモデルのシミュレーションを一時停止することなく、前記ユーザーインタフェースプロセッサを通じて前記第1パラメータおよび前記第2パラメータにアクセスする手段と、
    前記アクセスによって得られた前記第1パラメータおよび前記第2パラメータを表示するための手段と、
    を備える、マイクロコンピュータをベースにしたシステムをシミュレーションするための装置。
  6. 請求項5において、
    前記キャッシュ動作は、キャッシュミスであることを特徴とする、前記システムをシミュレーションするための装置。
JP2007087090A 2006-03-29 2007-03-29 マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置 Expired - Fee Related JP4907403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/391,878 US7778806B2 (en) 2006-03-29 2006-03-29 Method and apparatus for simulating microcomputer-based systems
US11/391,878 2006-03-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011148798A Division JP5238056B2 (ja) 2006-03-29 2011-07-05 マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置

Publications (3)

Publication Number Publication Date
JP2007265415A JP2007265415A (ja) 2007-10-11
JP2007265415A5 JP2007265415A5 (ja) 2009-09-03
JP4907403B2 true JP4907403B2 (ja) 2012-03-28

Family

ID=38560367

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007087090A Expired - Fee Related JP4907403B2 (ja) 2006-03-29 2007-03-29 マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置
JP2011148798A Expired - Fee Related JP5238056B2 (ja) 2006-03-29 2011-07-05 マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011148798A Expired - Fee Related JP5238056B2 (ja) 2006-03-29 2011-07-05 マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置

Country Status (2)

Country Link
US (2) US7778806B2 (ja)
JP (2) JP4907403B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4941674B2 (ja) * 2008-03-14 2012-05-30 オムロン株式会社 シミュレーション・システム
US8255200B2 (en) * 2008-05-29 2012-08-28 Siemens Aktiengesellschaft Circuit protection and control device simulator
US7987075B2 (en) * 2008-06-30 2011-07-26 Hitachi, Ltd Apparatus and method to develop multi-core microcomputer-based systems
JP5729896B2 (ja) * 2009-06-05 2015-06-03 株式会社明電舎 機器組込み用ソフトウェアの開発支援システムおよび開発支援方法
EP2702517A1 (en) * 2011-04-23 2014-03-05 Deubzer, Michael Method for the design evaluation of a system
US9846585B2 (en) * 2013-05-14 2017-12-19 Rockwell Automation Technologies, Inc. System and method for emulation of an automation control system
CN107615184B (zh) * 2015-06-05 2021-02-09 国际壳牌研究有限公司 用于针对模型预测估计和控制应用程序中的模型的后台元件切换的系统和方法
DE102016205030A1 (de) 2016-03-24 2017-09-28 Viessmann Werke Gmbh & Co Kg Verfahren zum Steuern einer multivalenten Energieversorgungsanlage
DE102016205033A1 (de) * 2016-03-24 2017-09-28 Viessmann Werke Gmbh & Co Kg Vorrichtung und Verfahren zum Konfigurieren einer multivalenten Energieversorgungsanlage
DE102016205028A1 (de) 2016-03-24 2017-09-28 Viessmann Werke Gmbh & Co Kg Verfahren zum Steuern einer multivalenten Energieversorgungsanlage
DE102016205035A1 (de) 2016-03-24 2017-09-28 Viessmann Werke Gmbh & Co Kg Verfahren zum Steuern einer multivalenten Energieversorgungsanlage
DE102016205036B4 (de) 2016-03-24 2018-12-13 Viessmann Werke Gmbh & Co Kg Verfahren zum Steuern einer Energieversorgungsanlage
US11314907B2 (en) 2016-08-26 2022-04-26 Hitachi, Ltd. Simulation including multiple simulators
CN110245406B (zh) * 2019-06-05 2021-06-08 腾讯科技(深圳)有限公司 行驶仿真方法、装置及存储介质
CN110471308A (zh) * 2019-07-17 2019-11-19 南京航空航天大学 基于TrueTime的航空发动机分布式控制系统仿真模型建模方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534683A (ja) * 1991-07-29 1993-02-12 Sharp Corp 液晶プロジエクタ
JPH09228426A (ja) * 1996-02-21 1997-09-02 Shin Caterpillar Mitsubishi Ltd 建設機械の作業機制御装置
US6081885A (en) 1996-12-20 2000-06-27 Texas Instruments Incorporated Method and apparatus for halting a processor and providing state visibility on a pipeline phase basis
US6065106A (en) 1996-12-20 2000-05-16 Texas Instruments Incorporated Resuming normal execution by restoring without refetching instructions in multi-word instruction register interrupted by debug instructions loading and processing
JP3272987B2 (ja) * 1997-07-28 2002-04-08 川崎重工業株式会社 プラント操作訓練用シミュレータ
US6016555A (en) 1997-11-19 2000-01-18 Texas Instruments Incorporated Non-intrusive software breakpoints in a processor instruction execution pipeline
JP2000200026A (ja) * 1999-01-04 2000-07-18 Hitachi Ltd プラント運転訓練用シミュレ―タ
US6643803B1 (en) 1999-02-19 2003-11-04 Texas Instruments Incorporated Emulation suspend mode with instruction jamming
US6553513B1 (en) 1999-02-19 2003-04-22 Texas Instruments Incorporated Emulation suspend mode with differing response to differing classes of interrupts
JP2001273173A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 資源情報収集装置,資源情報収集用プログラム記録媒体および資源情報収集用プログラム
JP2001290516A (ja) * 2000-04-10 2001-10-19 Toshiba Corp 監視制御システム、制御装置のシミュレーション方法及び記憶媒体
US6973508B2 (en) * 2002-02-12 2005-12-06 Fisher-Rosemount Systems, Inc. Highly versatile process control system controller
JP2003256239A (ja) 2002-02-28 2003-09-10 Oki Data Corp 動作検証シミュレーションの実行方法及びシミュレーション実行装置並びにプログラム
US7392165B2 (en) * 2002-10-21 2008-06-24 Fisher-Rosemount Systems, Inc. Simulation system for multi-node process control systems
DE10348563B4 (de) * 2002-10-22 2014-01-09 Fisher-Rosemount Systems, Inc. Integration von Grafikdisplayelementen, Prozeßmodulen und Steuermodulen in Prozeßanlagen
US6898542B2 (en) * 2003-04-01 2005-05-24 Fisher-Rosemount Systems, Inc. On-line device testing block integrated into a process control/safety system
JP4722461B2 (ja) * 2003-12-03 2011-07-13 フィッシャー−ローズマウント システムズ, インコーポレイテッド モデルスイッチングおよび属性補間を用いた適応型多変数プロセスコントローラ
US7729789B2 (en) * 2004-05-04 2010-06-01 Fisher-Rosemount Systems, Inc. Process plant monitoring based on multivariate statistical analysis and on-line process simulation
JP2007536634A (ja) * 2004-05-04 2007-12-13 フィッシャー−ローズマウント・システムズ・インコーポレーテッド プロセス制御システムのためのサービス指向型アーキテクチャ
JP2006350549A (ja) * 2005-06-14 2006-12-28 Hitachi Ltd 統合シミュレーションシステム
US8532795B2 (en) * 2010-10-04 2013-09-10 General Electric Company Method and system for offline code validation

Also Published As

Publication number Publication date
JP5238056B2 (ja) 2013-07-17
JP2011204275A (ja) 2011-10-13
US20070233286A1 (en) 2007-10-04
JP2007265415A (ja) 2007-10-11
US20100286970A1 (en) 2010-11-11
US7778806B2 (en) 2010-08-17
US8700379B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
JP4907403B2 (ja) マイクロコンピュータをベースにしたシステムをシミュレーションするための方法及び装置
JP5904989B2 (ja) 制御装置を調整するための方法および調整ユニット
JP5270330B2 (ja) マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置
US20030037225A1 (en) Apparatus and method for microcontroller debugging
US8464203B2 (en) System and program product for executing program to thereby test the program
US20040181781A1 (en) Method, apparatus and program for testing control program
US8108840B2 (en) Method for enhancing debugger performance of hardware assisted breakpoints
US20180157571A1 (en) Method for the realistic estimation of function run times in pil simulation
US20100077383A1 (en) Simulation method and storage medium for storing program
US20100192016A1 (en) Method For Controlling An Operating Mechanism And A Manipulation Unit
JP2005353020A (ja) コンピュータプログラムのシミュレーション方式
JP5610146B2 (ja) データ解析支援方法、データ解析支援プログラム及びデータ解析支援システム
US11927629B2 (en) Global time counter based debug
EP0525672A2 (en) Microprocessor with program tracing
US8166344B2 (en) Method for controlling an operating mechanism and a manipulation unit
JPH05250221A (ja) シミュレータ実行方式
JP5262002B2 (ja) コンピュータ装置の試験方法及び装置及びプログラム
JPH03141436A (ja) デバッグ装置
CN116775454A (zh) 用于测试计算机程序的方法
JP2005327175A (ja) インサーキットエミュレータ装置およびスタックアクセス異常検知方法
JPH05173830A (ja) 異常動作検出方法、及びエミュレータ
JP2001290672A (ja) デバッガ、デバッグ方法、記録媒体
JPS61235955A (ja) プログラムのデバツグ方式
JPH07219808A (ja) エミュレータのトレース方法およびエミュレータ
JPH07295834A (ja) デバッグモニタ処理方法と処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees