JP5861259B2 - 直列多重pwmインバータ装置の電圧誤差補償方法 - Google Patents

直列多重pwmインバータ装置の電圧誤差補償方法 Download PDF

Info

Publication number
JP5861259B2
JP5861259B2 JP2011047123A JP2011047123A JP5861259B2 JP 5861259 B2 JP5861259 B2 JP 5861259B2 JP 2011047123 A JP2011047123 A JP 2011047123A JP 2011047123 A JP2011047123 A JP 2011047123A JP 5861259 B2 JP5861259 B2 JP 5861259B2
Authority
JP
Japan
Prior art keywords
voltage
phase
command
pwm
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011047123A
Other languages
English (en)
Other versions
JP2012186894A (ja
Inventor
平尾 邦朗
邦朗 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2011047123A priority Critical patent/JP5861259B2/ja
Publication of JP2012186894A publication Critical patent/JP2012186894A/ja
Application granted granted Critical
Publication of JP5861259B2 publication Critical patent/JP5861259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、電圧型PWM単相インバータを直列多重接続した直列多重PWMインバータ装置に係り、特にPWM制御で発生する電圧誤差の補償制御に関する。
図2の(a)に直列多重インバータ装置の構成例を示す。同図において、交流モータMotorのU、V、W相に電圧を印加する各相アームは、(b)に示す電圧型単相インバータ構成のセルユニットU1〜U3,V1〜V3,W1〜W3の出力端をそれぞれ直列多重接続し、セルユニットU1〜U3,V1〜V3,W1〜W3の交流電源は共通の入力トランスTRの各二次巻線から取り込み、交流モータMotorに可変速駆動の正弦波電流を供給する。
このような直列多重インバータ装置には以下の特徴がある。
(1)複数のセルユニットを直列接続することにより、低圧のセルユニットを使用して高電圧の出力を得ることができる。例えば、直流電圧が900Vのセルユニットを3段直列接続することで交流電圧出力に3kVを得ることができる。
(2)各セルユニットを電圧型PWM単相インバータとする場合、キャリア周波数は各セルユニットのキャリア周波数に直列接続段数×2をかけたものになり、高いキャリア周波数によるPWM制御によって制御の応答性を高めることができる。
このキャリア周波数は、一般に、単相インバータのキャリア周波数の上限は主回路のスイッチング素子(IGBT)のロスや電圧精度を考慮して8〜15kHz程度である。例えば、3段構成で各セルのキャリア周波数を8kHzにすると、8kHz×6=48kHzの最終キャリア周波数となる。このように、直列接続段数を多くすることで高キャリア周波数化し、電流制御応答を上げることができる。
さらに、同じアームの各セルユニットU1〜U3,V1〜V3,W1〜W3は互いにキャリア周波数の位相をずらすことで等価的に高いキャリア周波数のPWMインバータ出力(高応答制御)を得るものがある(例えば、特許文献1参照)。
さらに、高キャリア周波数化は、以下の作用効果もある。
(a)インバータ出力のPWMリップルが減少するため、ダイナモメータやエレベータのようなPWMリップルによるトルクリップルを小さくする用途に有効である。
(b)直列多重方式にすることで、キャリア周波数で決まるスイッチング損失を分散することができ、大容量化が容易となる。
(c)高キャリア周波数化することで、高回転まで制御が可能となる。従来、高回転での制御を実現するためには、PWMと出力周波数を同期させる同期PWM方式を採用する必要があったが、高キャリア周波数化することで、非同期PWM方式でも高回転での制御が可能となる。
上記のように、電圧型PWMインバータは、PWM制御により擬似正弦波電圧を出力することができる。このとき、図3にPWM制御波形図を示すように、インバータのスイッチング素子のコレクタ・エミッタ間電圧Vceによる電圧低下により、出力電圧の振幅に電圧誤差が生じる。また、電圧型PWMインバータは、スイッチング素子の上下アーム同時オンによる直流電圧短絡を防ぐために、PWMキャリアによるスイッチングの度にデッドタイムを設けている。このデッドタイムとスイッチングの遅れによっても電圧誤差を生じる。
このような電圧誤差は、図4に波形図で示すように、インバータの出力電流波形と同じ位相で方形波状の電圧降下分として発生し、この電圧降下分でインバータ出力電流も歪んだ正弦波になり、電流制御の性能を低下させる。
特に、直列多重PWMインバータ装置において高キャリア化した場合、上記の電圧誤差が通常の2レベルインバータと比較して大きくなる。すなわち、直列多重PWMインバータ装置の場合、単相インバータで構成された各セルユニットの出力電圧を直列に重畳して装置出力電圧とするため、図3に示すように、スイッチング素子のコレクタ・エミッタ間電圧Vceによる電圧誤差成分が段数が多くなるほど大きくなる。また、デッドタイムなどスイッチングにより発生する電圧誤差ついては、キャリア周波数に依存して大きくなるため、多段方式で高キャリア周波数化した場合には、スイッチングによる電圧誤差成分が大きくなる。これらの電圧誤差成分の増大は、電圧誤差の補償分も大きくなり、電流制御および電圧制御の精度に影響する。
これら電圧誤差の影響を無くすため、インバータの出力電圧を電圧センサで直接計測して電圧指令を補正する方式がある。この方式は、電流制御応答を上げるためには、無駄時間の少ない高性能な電圧センサが必要であり、高価である。また、直列多重構成として出力電圧を高くした場合、高耐圧のセンサとなり高価となる。なお、トランスなどにより降圧して検出する方法もあるが、検出遅れや装置の複雑化などの問題が生じる。
上記の高価な電圧センサや、複雑な検出器の構成を取ることなく電圧誤差を補償する他の方式として、インバータの出力電流を検出し、その位相(極性)を判別して誤差電圧を補償する方式がある(例えば、特許文献2参照)。
この方式による電圧誤差補償装置の構成例を図5に示す。同図中、ACR部1d、1qは、dq軸の電流指令に検出電流が追従するように電流制御するもので、通常はPI(比例積分)演算をし、この演算結果を電圧指令として出力する。回転座標変換器(e-jθ)2は、エンコーダ3および位相演算器4で検出するモータ(負荷)の回転位相を基準位相θとし、この基準位相θを使ってACR部1d、1qからの電圧指令を逆回転座標変換および2相/3相変換する。これにより2軸成分の直流量の電圧指令を3相交流電圧(Vu,Vv,Vw)指令に変換する。回転座標変換器(e)5は、電流検出センサ6で検出する電流検出値をロータ回転位相θにより回転座標変換および3相/2相変換する。これにより3相交流の電流検出(iu,iv,iw)を2軸成分の直流量の電流検出値(id,iq)に変換する。多段PWM制御回路7は、3相交流の電圧指令をパルス幅変調したPWM波形を生成する。ドライブ回路8は、PWM波形を増幅して各セルユニットのスイッチング素子のゲート信号として生成する。
電圧補償回路9は、3相の電流検出信号から、図4に示す電圧誤差を補償する電圧補償信号を生成し、この電圧補償信号を回転座標変換器(e-jθ)2からのPWM電圧指令に加算して多段PWM制御回路7の新たな電圧指令とする。
図6は、(a)に電圧補償回路9のU相の回路構成例を示し、(b)に補償電圧波形を示す。同図の(a)では、U相電流検出信号(電圧信号)の振幅を電圧降下分に合わせたゲインをもつアンプ9Aで増幅し、さらに微分補償器9Bで電流検出遅れを補償し、リミッタ9Cで正弦波の山部分を切る振幅制限し、(b)に示すような台形波状のU相電圧補償信号を得る。微分補償器9B中のDelayは遅延回路(Z-1)であり、Ampは微分ゲインが設定されたアンプである。
特開2009−194949号公報 特開2001−145368号公報
図5に示すように、PWM制御による電圧誤差の補償信号をインバータ出力電流から得る方式では、出力電流波形に位相を合わせた電圧補償信号を生成できるが、以下の問題がある。
・電流検出値に高調波やPWMリプルが重畳して波形が歪んだ場合、補償に必要な電流零クロス付近の極性判別が困難となり、補償位相ずれが発生して補償電圧が逆に外乱電圧となってしまう。
・出力電流を高周波で振動させるような用途のインバータ装置の場合、電流検出遅延時間や補償電圧出力遅延時間、また位相検出遅れにより、補償電圧の位相ずれが発生し、上記と同様に補償電圧が外乱電圧となってしまう。
これらの外乱成分は、インバータ出力電流に歪みとして現れ、電流制御の性能を低下させる。また、電流制御系のゲインが上げられないため電流制御および電圧制御の精度が問題となる。
本発明の目的は、電流制御の応答性や精度を下げることなく、PWM制御による電圧誤差を補償できる直列多重PWMインバータ装置の電圧誤差補償方法を提供することにある。
本発明は、前記の課題を解決するため、電流検出に代えて、電流指令値を電圧誤差補償用の電流情報とするもので、以下の補償装置および補償方法を特徴とする。
電圧型PWM単相インバータを直列多重接続した直列多重PWMインバータ装置であって、dq軸の電流指令値と、負荷の回転位相によって回転座標が3相/2相に変換された検出電流値の偏差をACR部に入力して電圧指令を生成し、生成された電圧指令を回転座標変換器を介して多段PWM制御回路への出力時に、電圧誤差補償値を加算する電圧誤差補償方法において、
前記負荷の回転位相θを位相進み補償器に入力してエンコーダによる検出位置から演算した負荷の回転位相θを任意の位相だけ進み補償し、
前記位相進み補償器で進み補償した回転位相を基準位相として、2軸成分の直流量の電流指令を3相交流電流指令に変換し、
前記3相交流電流指令を電圧補償回路に入力し、電圧補償回路は、前記回転座標変換器に得る電流指令に位相を合わせて、PWM制御による出力電圧降下分を補償する3相電圧補償信号を生成し、この電圧補償信号を多段PWM3相電圧指令に加算して新たな電圧指令とすることを特徴とする。
以上のとおり、本発明によれば、電流検出に代えて、電流指令値を電圧誤差補償用の電流情報とするため、電流制御の応答性や精度を下げることなく、PWM制御による電圧誤差を補償できる。
本発明の実施形態を示す電圧誤差補償装置の構成図。 直列多重インバータ装置の構成例。 PWM制御波形図。 PWM制御による電圧降下分の波形図。 従来の電圧誤差補償装置の構成図。 電圧補償回路の回路構成例と補償電圧波形図。
図1は、本発明の実施形態を示す電圧誤差補償装置の構成を示す。同図が図5と異なる部分は、エンコーダ3による検出位置から演算した位相θを任意の位相だけ進み補償する位相進み補償器10と、その進み位相(θ_cmp)により、2軸成分の直流量の電流指令(dq軸電流指令)を3相交流電流指令(Iu_cmd,Iv_cmd,Iw_cmd)に変換すると共に座標変換する回転座標変換器(e-jθ)11とを設けた点にある。これら回路の追加により、電圧補償回路9は、回転座標変換器11からの3相交流電流指令(Iu_cmd,Iv_cmd,Iw_cmd)の位相(極性)を判別して3相電圧補償信号を生成し、この3相電圧補償信号を回転座標変換器(e-jθ)2からの3相PWM電圧指令に加算して誤差電圧を補償する。
図5に示す従来方式では、3相電流検出を使って各相の電圧誤差を補償していたため、電圧検出遅れの影響や、波形ひずみ時のゼロクロス付近の極性判別の失敗が発生していた。
この点、図1に示す本実施形態の電圧誤差補償装置は、検出した3相電流に代えて、3相電流指令(Iu_cmd,Iv_cmd,Iw_cmd)を電圧誤差補償用の電流情報とする。これにより、出力電流を高い周波数で振動させるような用途においても、検出遅延の影響なく電圧誤差の補償が可能なため、電流制御の応答性が改善される。また、電流指令には高調波成分やPWMリプルが重畳することなく、ゼロクロス付近の極性判別の困難さが改善される。
さらに、3相電流指令演算用の2相/3相変換への入力である位相には位相進み補償器10により位相進み補償を行うことにより、位相検出遅れを補償できる。
このように、本実施形態による電圧誤差補償装置は、従来の電流検出を使ったフィードバック型の補償方式でなく、電流指令を使った進み補償を有するフィードフォワード型の補償方式とする。これにより、インバータのスイッチング素子のコレクタ・エミッタ間電圧Vceによる電圧低下やデッドタイム挿入により生じる電圧誤差の補償にも、電圧外乱による影響を受けることがなくなり、電流制御の応答性を下げることなく補償ができる。
また、電流指令を使った電圧誤差補償により、外乱成分による影響を無くすことができ、電流制御系のゲインを高くした電流制御によって電流および電圧制御の精度を下げることもなくなる。
U1〜U3,V1〜V3,W1〜W3 セルユニット
Motor 交流モータ
TR 入力トランス
1d、1q ACR部
2 回転座標変換器(e-jθ
3 エンコーダ
4 位相演算器
5 回転座標変換器(e
6 電流検出センサ
7 多段PWM制御回路
8 ドライブ回路
9 電圧補償回路
10 位相進み補償器
11 回転座標変換器(e-jθ

Claims (1)

  1. 電圧型PWM単相インバータを直列多重接続した直列多重PWMインバータ装置であって、dq軸の電流指令値と、負荷の回転位相によって回転座標が3相/2相に変換された検出電流値の偏差をACR部に入力して電圧指令を生成し、生成された電圧指令を回転座標変換器を介して多段PWM制御回路への出力時に、電圧誤差補償値を加算する電圧誤差補償方法において、
    前記負荷の回転位相θを位相進み補償器に入力してエンコーダによる検出位置から演算した負荷の回転位相θを任意の位相だけ進み補償し、
    前記位相進み補償器で進み補償した回転位相を基準位相として、2軸成分の直流量の電流指令を3相交流電流指令に変換し、
    前記3相交流電流指令を電圧補償回路に入力し、電圧補償回路は、前記回転座標変換器に得る電流指令に位相を合わせて、PWM制御による出力電圧降下分を補償する3相電圧補償信号を生成し、この電圧補償信号を多段PWM3相電圧指令に加算して新たな電圧指令とすることを特徴とする直列多重PWMインバータ装置の電圧誤差補償方法。
JP2011047123A 2011-03-04 2011-03-04 直列多重pwmインバータ装置の電圧誤差補償方法 Active JP5861259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011047123A JP5861259B2 (ja) 2011-03-04 2011-03-04 直列多重pwmインバータ装置の電圧誤差補償方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047123A JP5861259B2 (ja) 2011-03-04 2011-03-04 直列多重pwmインバータ装置の電圧誤差補償方法

Publications (2)

Publication Number Publication Date
JP2012186894A JP2012186894A (ja) 2012-09-27
JP5861259B2 true JP5861259B2 (ja) 2016-02-16

Family

ID=47016462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047123A Active JP5861259B2 (ja) 2011-03-04 2011-03-04 直列多重pwmインバータ装置の電圧誤差補償方法

Country Status (1)

Country Link
JP (1) JP5861259B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239391B2 (ja) * 2014-01-22 2017-11-29 株式会社日立製作所 電力変換装置
CN113809957B (zh) * 2021-09-28 2024-01-12 北京航空航天大学 换相误差补偿方法和换相误差补偿系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320853A (ja) * 2003-04-14 2004-11-11 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置
JP4779442B2 (ja) * 2005-05-25 2011-09-28 三菱電機株式会社 電力変換器の制御装置
US7485987B2 (en) * 2006-02-23 2009-02-03 Mitsubishi Denki Kabushiki Kaisha Power converting device
JP2009194949A (ja) * 2008-02-12 2009-08-27 Meidensha Corp Pwmインバータ装置

Also Published As

Publication number Publication date
JP2012186894A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
US8164297B2 (en) Power converter and motor driving system
US20140268970A1 (en) Matrix converter and method for controlling matrix converter
CA2745664C (en) Multi-phase drive system
JP6138276B2 (ja) 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機
KR102485705B1 (ko) 멀티 레벨 인버터의 3상 평형 전압 제어 방법
JP2013255317A (ja) 3レベルインバータの制御装置
JP2008199709A (ja) インバータ制御装置及び交流電動機制御装置
JP2009201248A (ja) クランプ式電力変換装置
JP4432396B2 (ja) 9相モータ駆動装置
JP5888074B2 (ja) 電力変換装置
JP2733724B2 (ja) 多巻線交流電動機の電流制御装置
JP2005065439A (ja) 電圧形インバータの制御方法
JP5861259B2 (ja) 直列多重pwmインバータ装置の電圧誤差補償方法
JP3547117B2 (ja) 交流電動機のトルク検出装置及び駆動制御装置
KR20180026070A (ko) 이중 병렬 전동기의 구동 장치
Oka et al. Active front-end topology for 5 level medium voltage drive system with isolated DC bus
JP2018126021A (ja) モータ制御装置
JP5473071B2 (ja) 負荷制御装置
JP6157599B2 (ja) 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機
JP6471670B2 (ja) 電力制御方法、及び、電力制御装置
Khadar et al. Real-Time Digital Simulation for Sensorless Control Scheme based on Reduced-Order Sliding Mode Observer for Dual Star Induction Motor
JP6381662B2 (ja) 電力変換装置およびその制御方法、電動パワーステアリングの制御装置
JP6477397B2 (ja) 電力制御方法、及び、電力制御装置
JP7409471B1 (ja) セル多重インバータ
WO2022074715A1 (ja) 電力変換装置の制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150