JP7409471B1 - セル多重インバータ - Google Patents

Abstract

【課題】交流系統の各相にスター結線で複数のセルを多重に接続したセル多重インバータにおいて、交流電圧に不平衡が生じた場合や意図的に不平衡な交流電圧を出力する場合でもセルの交流出力電圧を均等にする。【解決手段】補正電圧指令値生成部は、ある相の電圧指令値の振幅が他の相の電圧指令値の振幅よりも大きければ、ある相とは逆位相の正弦波を零相電圧として電圧指令値に重畳し、ある相の電圧指令値の振幅が他の相の電圧指令値の振幅よりも小さければ、ある相と同位相の正弦波を零相電圧として電圧指令値に重畳する。【選択図】図２

Description

本発明は、交流系統の各相にスター結線で複数のセルを多重に接続したセル多重インバータに関する。

セル多重インバータの一例として、三相交流の系統に連系するシングルスター・ブリッジセル（ＳＳＢＣ）のモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）が知られている。また、ＭＭＣＣ－ＳＳＢＣのフルブリッジセルの直流側に別途電源やＤＣ／ＤＣコンバータなどが接続された構成も知られている。

この構成の主な例としては、例えば特許文献１にあるようなソリッドステート・トランスフォーマー（ＳＳＴ）がある。図１にＭＭＣＣ－ＳＳＢＣとデュアルアクティブブリッジ（ＤＡＢ）方式の双方向絶縁型ＤＣ／ＤＣコンバータを組み合わせた１相あたりセル３台からなるＳＳＴを示す。

高圧の交流電力を直列接続したセルで直流電力に変換し、直流電力を高周波の交流電力に変換し、トランスで絶縁、整流することで直流電力に変換できる。逆向きの電力融通も可能である。ＳＳＴは高周波トランスを用いるため、従来の商用周波数トランスよりも小型にできる。

また、別の用途としては特許文献２の高圧多重インバータも該当する。

ＳＳＴで不平衡な三相交流系統に連系する場合、あるいは高圧多重インバータで意図的に不平衡な三相交流電圧を出力する場合では、ある相の相電圧振幅が増加し該当相に接続されるセルが出力すべき交流電圧も増加する。

これに対応するためには、セルの直流電圧を増加する必要があるが、部品に要求される耐圧も増加する必要が生じてしまいコストやサイズ増加の原因となる。セルに耐圧の大きなスイッチングデバイスを使用すれば損失が増加する原因にもなる。

また、装置によっては一部のセルが故障しても運転継続を求められる場合がある。

特許文献１はＳＳＴの主回路構成が、特許文献２は高圧多重インバータの構成が開示されている。

特許文献３，４はセルが故障した際に運転を継続するための方法が開示されている。両方の文献にて最初に故障したセルの短絡を行う。ただし、これだけでは故障セルのある相の出力できる交流電圧振幅が低下してしまう。そこで、特許文献３では該当相にあらかじめ用意した予備セルを投入する。特許文献４では該当相の故障していないセルの直流電圧を増加する。

特許文献５，６はＭＭＣＣ－ＳＳＢＣにおいて零相電圧を用いることで電圧不平衡に対応する技術が開示されている。この技術の目的は、各セルのコンデンサ電圧をバランスさせることである。

特許文献７はセル多重を行わない単機の３相インバータの電圧指令値に零相電圧を重畳することで、電圧指令値のピークを下げる技術である。不平衡な三相交流電圧を出力する場合にも対応でき、各相の電圧指令値ピークを等しくすることができる。特許文献７の技術は、ＭＭＣＣ－ＳＳＢＣや高圧多重インバータに適用することができる。

特開平１０－７５５８０号公報 特開平１１－１２２９４３号公報 特開２０１２－１４７６１３号公報 ＷＯ２０１７／０９４３７９ Ａ１ 特開２０１３－５６９４号公報 特開２０２１－１９４８１号公報 特開平３－１０７３７３号公報

しかしながら、特許文献１，２では不平衡な系統への連系や不平衡電圧の出力、セルが故障したときの対処法は特に言及されていない。

特許文献３では予備セルを装置に組み込む必要があり、また予備セルを投入するためのスイッチも必要になるため、コストやサイズが増加してしまう。故障が起こらなければ予備セルは使用されず、無駄になることもあり得る。

特許文献４では該当相の他のセルの直流電圧を増加するため、それを踏まえたセルの設計が必要となりコストやサイズ、損失増加の問題が生じる。また、特許文献３，４ともに電圧不平衡への対応方法は記載されていない。

特許文献５，６では各セルの直流側にはコンデンサのみが接続され無効電力補償装置など有効電力を扱わない用途が想定されている。しかし、高圧多重インバータやＳＳＴでは別途有効電力の通過経路を有するため、この経路を用いてセル間の電力融通を行い、コンデンサ電圧をバランスさせることができる。そのため、特許文献５，６の技術の重要性は低下する。また、特許文献５，６ともにセルの故障への対応方法は記載されていない。

特許文献７では、零相電圧として３の奇数倍の高調波を重畳する。しかし、重畳する零相電圧の周波数が高いほど回路の浮遊容量を通して大きなコモンモード電流が流れてしまう。これにより、部品の発熱増加、効率低下、地絡検出器の誤動作、高周波トランスの絶縁破壊、他の機器への電磁障害といった多くの問題を引き起こす恐れがある。そのため、重畳する零相電圧の周波数を下げる必要がある。また、特許文献７もセルの故障への対応方法は記載されていない。

以上示したようなことから、交流系統の各相にスター結線で複数のセルを多重に接続したセル多重インバータにおいて、交流電圧に不平衡が生じた場合や意図的に不平衡な交流電圧を出力する場合でもセルの交流出力電圧を均等にすることが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、交流系統の各相にスター結線で多重に接続した複数のセルと、基本波と同じ周波数の零相電圧を電圧指令値に重畳して補正電圧指令値を生成する補正電圧指令値生成部と、前記補正電圧指令値に基づいて前記セルのゲート信号を生成するゲート信号生成部と、を備えたセル多重インバータであって、前記補正電圧指令値生成部は、ある相の前記電圧指令値の振幅が他の相の前記電圧指令値の振幅よりも大きければ、ある相とは逆位相の正弦波を前記零相電圧として前記電圧指令値に重畳し、ある相の前記電圧指令値の振幅が他の相の前記電圧指令値の振幅よりも小さければ、ある相と同位相の正弦波を前記零相電圧として前記電圧指令値に重畳することを特徴とする。

また、その一態様として、前記補正電圧指令値生成部は、前記電圧指令値に前記零相電圧を加算して前記補正電圧指令値を出力する第１加算器と、各相の前記補正電圧指令値の振幅を出力する振幅検出器と、前記補正電圧指令値の前記振幅の三相平均値と前記補正電圧指令値の前記振幅との偏差を算出する第１減算器と、前記三相平均値と前記振幅との偏差を増幅するアンプと、前記アンプの出力と前記電圧指令値と同位相の正弦波を乗算する第３乗算器と、三相の前記第３乗算器の出力を足し合わせて前記零相電圧として出力する第４加算器と、を備えたことを特徴とする。

また、その一態様として、前記第１減算器で用いる前記振幅は、前記電圧指令値の前記振幅に故障したセル台数に基づいた係数を乗算した値とし、前記三相平均値は前記係数乗算後の前記振幅の三相平均値とすることを特徴とする。

また、その一態様として、前記電圧指令値の前記振幅は、前記電圧指令値の実効値とすることを特徴とする。

また、他の態様として、前記電圧指令値の前記振幅は、前記電圧指令値の基本波成分の振幅を抽出した値とすることを特徴とする。

また、他の態様として、前記電圧指令値の前記振幅は、前記電圧指令値の１周期あたりのピーク値とすることを特徴とする。

また、その一態様として、前記電圧指令値と同位相の正弦波は、三相のうち一相はＰＬＬまたはロータリーエンコーダまたはレゾルバにより得られた位相、または、オブザーバで推定された位相とし、他の相は当該三相のうち一相の位相に固定値を加算した位相とすることを特徴とする。

また、他の態様として、前記補正電圧指令値生成部は、系統の交流電圧に同期した位相ωｔを出力する位相出力部と、前記補正電圧指令値とｃｏｓωｔを乗算する第４乗算器と、前記第４乗算器の出力を２倍する第５乗算器と、前記第５乗算器の出力から直流成分を抽出し、前記補正電圧指令値のうちｃｏｓωｔに同期した同相成分を出力する第２ローパスフィルタと、前記補正電圧指令値とｓｉｎωｔを乗算する第６乗算器と、前記第６乗算器の出力を２倍する第７乗算器と、前記第７乗算器の出力から直流成分を抽出し、前記補正電圧指令値のうちｓｉｎωｔに同期した直交成分を出力する第３ローパスフィルタと、前記同相成分にｃｏｓωｔを乗算する第８乗算器と、前記直交成分にｓｉｎωｔを乗算する第９乗算器と、前記第８乗算器の出力と前記第９乗算器の出力を加算する第５加算器と、
を備え、前記第５加算器の出力を前記電圧指令値と同位相の正弦波とすることを特徴とする。

また、その一態様として、前記補正電圧指令値生成部は、系統の交流電圧に同期した位相ωｔを出力する位相出力部と、相電圧検出信号または前記電圧指令値を系統周波数に同期した回転座標上の値に変換する第１ｄｑ変換器と、前記相電圧検出信号または前記電圧指令値を前記系統周波数と逆向きに回転する回転座標上の値に変換する第２ｄｑ変換器と、前記第１ｄｑ変換器の出力から直流成分を抽出した正相ｄ軸成分，正相ｑ軸成分と、前記第２ｄｑ変換器の出力から直流成分を抽出した逆相ｄ軸成分，逆相ｑ軸成分に基づいて、各前記セルの交流側出力電圧を均一にする零相電圧ｄ軸成分、零相電圧ｑ軸成分を演算する演算器と、前記零相電圧ｄ軸成分にｃｏｓωｔを乗算する第１０乗算器と、前記零相電圧ｑ軸成分にｓｉｎωｔを乗算する第１１乗算器と、前記第１０乗算器の出力と前記第１１乗算器の出力を加算する第７加算器と、前記電圧指令値に前記第７加算器の出力を加算する第８加算器と、を備え、前記第１加算器は、前記第８加算器で前記第７加算器の出力が加算された前記電圧指令値を用いることを特徴とする。

また、その一態様として、前記演算器は、（１）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする。

Ｖ_０ｄ：零相電圧ｄ軸成分
Ｖ_０ｑ：零相電圧ｑ軸成分
Ｖ_１ｄ：正相電圧ｄ軸成分
Ｖ_１ｑ：正相電圧ｑ軸成分
Ｖ_２ｄ：逆相電圧ｄ軸成分
Ｖ_２ｑ：逆相電圧ｑ軸成分。

また、他の態様として、前記演算器は、（２）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする。

Ｖ_０ｄ：零相電圧ｄ軸成分
Ｖ_０ｑ：零相電圧ｑ軸成分
Ｖ_１ｄ：正相電圧ｄ軸成分
Ｖ_１ｑ：正相電圧ｑ軸成分
Ｖ_２ｄ：逆相電圧ｄ軸成分
Ｖ_２ｑ：逆相電圧ｑ軸成分。

また、他の態様として、前記演算器は、（３）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする。

Ｖ_０ｄ：零相電圧ｄ軸成分
Ｖ_０ｑ：零相電圧ｑ軸成分
Ｖ_２ｄ：逆相電圧ｄ軸成分
Ｖ_２ｑ：逆相電圧ｑ軸成分
Ｖ_１：電圧正相成分。

また、その一態様として、前記第１ｄｑ変換器と前記第２ｄｑ変換器で用いる前記相電圧検出信号または前記電圧指令値は、前記相電圧検出信号または前記電圧指令値に、各相のセル台数を各相で故障せず動作しているセル台数で除算した係数を乗算した値とすることを特徴とする。

本発明によれば、交流系統の各相にスター結線で複数のセルを多重に接続したセル多重インバータにおいて、交流電圧に不平衡が生じた場合や意図的に不平衡な交流電圧を出力する場合でもセルの交流出力電圧を均等にすることが可能となる。

実施形態１～４の主回路構成を示す回路図。 実施形態１の補正電圧指令値生成部を示すブロック図。 実施形態２の補正電圧指令値生成部を示すブロック図。 実施形態３の補正電圧指令値生成部を示すブロック図。 実施形態４の補正電圧指令値生成部を示すブロック図。

以下、本願発明におけるセル多重インバータの実施形態１～４を図１～図５に基づいて詳述する。

［実施形態１］
まず、セル多重インバータの一例として、図１に示すＭＭＣＣ－ＳＳＢＣの主回路構成を説明する。

図１（ａ）に示すように、交流系統ＡＣのＵ相には、リアクトルＬｕを介して、セルｃｅｌｌｕ１，セルｃｅｌｌｕ２、セルｃｅｌｌｕ３が直列接続される。同様に、交流系統ＡＣのＶ相には、リアクトルＬｖを介して、セルｃｅｌｌｖ１，セルｃｅｌｌｖ２、セルｃｅｌｌｖ３が直列接続され、交流系統ＡＣのＷ相には、リアクトルＬｗを介して、セルｃｅｌｌｗ１，セルｃｅｌｌｗ２、セルｃｅｌｌｗ３が直列接続される。ここで、交流の相電圧（相電圧検出信号）をｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗとする。

セルｃｅｌｌｕ１，セルｃｅｌｌｕ２、セルｃｅｌｌｕ３，セルｃｅｌｌｖ１，セルｃｅｌｌｖ２、セルｃｅｌｌｖ３，セルｃｅｌｌｗ１，セルｃｅｌｌｗ２、セルｃｅｌｌｗ３の直流端子は並列接続される。セルｃｅｌｌｕ１～ｃｅｌｌｗ３の直流電圧をＶ_ＤＣとする。

図１（ｂ）にセル１台当たりの構成を示す。セルの一方の交流端子にはスイッチングデバイスＳ１，Ｓ３の一端が接続される。また、セルの他方の交流端子にはスイッチングデバイスＳ２，Ｓ４の一端が接続される。スイッチングデバイスＳ１，Ｓ２の他端は第１コンデンサＣ１の一端に接続される。スイッチングデバイスＳ３，Ｓ４の他端は第１コンデンサＣ１の他端に接続される。

第１コンデンサＣ１の一端と他端との間にはスイッチングデバイスＳ５，Ｓ７が直列接続される。また、第１コンデンサＣ１の一端と他端との間にはスイッチングデバイスＳ６，Ｓ８が直列接続される。

スイッチングデバイスＳ５，Ｓ７の接続点にはリアクトルＬ１の一端が接続される。スイッチングデバイスＳ６，Ｓ８の接続点にはリアクトルＬ２の一端が接続される。リアクトルＬ１の他端とリアクトルＬ２の他端との間にはトランスＴｒの一次巻線が接続される。

セルの一方の直流端子と他方の直流端子との間には第２コンデンサＣ２が接続される。第２コンデンサＣ２の一端と他端との間にはスイッチングデバイスＳ９，Ｓ１１が直列接続される。また、第２コンデンサＣ２の一端と他端との間にはスイッチングデバイスＳ１０，Ｓ１２が直列接続される。

スイッチングデバイスＳ９，Ｓ１１の接続点にはリアクトルＬ３の一端が接続される。スイッチングデバイスＳ１０，Ｓ１２の接続点にはリアクトルＬ４の一端が接続される。リアクトルＬ３の他端とリアクトルＬ４の他端との間にはトランスＴｒの二次巻線が接続される。なお、図１（ｂ）のリアクトルＬ１～Ｌ４は省略してもよい。

図２に本実施形態１の補正電圧指令値生成部のブロック図を示す。本実施形態１は、各セルの電力責務を均等にする必要がない用途において、各セルの電圧責務を均等にする。

第１加算器１ｕ，１ｖ，１ｗは、電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊に前回の演算周期で得られた零相電圧を重畳し、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’を出力する。電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊は決められた振幅・周波数の正弦波として与えられる場合や、電圧や電流のフィードバック制御により得られる場合がある。

補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’は、後段（ゲート信号生成部）でキャリア三角波比較などによりゲート信号（オンオフ指令信号）を生成し、各セルのスイッチングデバイスに入力される。

振幅検出器２ｕ，２ｖ，２ｗは、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を検出する。振幅検出器２ｕ，２ｖ，２ｗは、実施形態１では補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の実効値を求める例として以下により構成される。他にも、後述する実施形態３に示すように補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の基本波の振幅を求めてもよく、または補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の１周期あたりのピーク値を記憶して出力するようにしてもよい。

第１乗算器３ｕ，３ｖ，３ｗは、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の自乗を求める。第１ローパスフィルタ４ｕ，４ｖ，４ｗは、第１乗算器３ｕ，３ｖ，３ｗの出力から１周期あたりの直流成分を抽出する。平方根演算器５ｕ，５ｖ，５ｗは、第１ローパスフィルタ４ｕ，４ｖ，４ｗの出力の平方根を求める。平方根演算器５ｕ，５ｖ，５ｗの出力が補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅となる。

平方根演算器５ｕ，５ｖ，５ｗは演算負荷が高いため省略してもよい。この場合、後述のアンプ９ｕ，９ｖ，９ｗで増幅する対象は実効値の自乗となるためゲインが過剰になりやすくなる点に注意する必要がある。

第２加算器６は、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅の和を求める。第２乗算器７は、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅の和（第２加算器６の出力）に１／３をかけ三相平均値を求める。第１減算器８ｕ，８ｖ，８ｗは、その三相平均値と、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅と、の偏差を求める。

アンプ９ｕ，９ｖ，９ｗは、第１減算器８ｕ，８ｖ，８ｗの出力（三相平均値と振幅の偏差）を増幅する。ここでは例として比例積分器を使用する。

位相出力部（例えば、ＰＬＬ：Ｐｈａｓｅ－Ｌｏｃｋｅｄ Ｌｏｏｐ）１０は、交流系統ＡＣの相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗから系統の交流電圧に同期した位相ωｔを出力する。

相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗは線間電圧を検出し計算により相電圧に変換してもよい。また、相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗの代わりに、電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊を入力してもよい。位相出力部１０に入力する系統交流電圧は、代表の１相のみでもよい。モータドライブ用途では、ロータリーエンコーダやレゾルバなどから位相ωｔを検出してもよく、オブザーバなどで推定した位相を用いてもよい。以下、位相出力部１０はＰＬＬ１０と示す。

発振器１１ｕは、位相ωｔから電圧指令値ｖ_Ｕ＊と同じ位相・振幅１の正弦波を出力する。第２減算器１２ｖは、位相ωｔから２π／３を減算する。発振器１１ｖは、位相ωｔ－２π／３から電圧指令値ｖ_Ｖ＊と同じ位相・振幅１の正弦波を出力する。第３加算器１２ｗは、位相ωｔに２π／３を加算する。発振器１１ｗは、位相ωｔ＋２π／３から電圧指令値ｖ_Ｗ＊と同じ位相・振幅１の正弦波を出力する。

第３乗算器１３ｕ，１３ｖ，１３ｗは、各相のアンプ９ｕ，９ｖ，９ｗの出力と、各相の電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊に同期した正弦波（発振器１１ｕ，１１ｖ，１１ｗの出力）を乗算する。

第４加算器１４は、３つの第３乗算器１３ｕ，１３ｖ，１３ｗの和を、各相の電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊に重畳すべき零相電圧として出力する。第４加算器１４の出力はバッファ１５にいったん記憶され、次の演算周期で電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊に加算され補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’を得る。

本実施形態１では、三相の電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊に零相電圧を重畳することで各相の電圧指令値の振幅を等しくすることを目的とする。

本実施形態１では、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を検出し、三相平均値との偏差を求める。補正電圧指令値ｖ_Ｕ＊’の振幅が三相平均値よりも小さければ、補正電圧指令値ｖ_Ｕ＊’と同じ位相の正弦波を零相電圧として加算し、補正電圧指令値ｖ_Ｕ＊’の振幅を増加させる。補正電圧指令値ｖ_Ｕ＊’の振幅が三相平均値よりも大きければ、補正電圧指令値ｖ_Ｕ＊’とは逆の位相の正弦波を零相電圧として加算し、補正電圧指令値ｖ_Ｕ＊’の振幅を減少させる。

これを三相で行い重畳する零相電圧は三相分の総和とする。次の演算周期では、前回求めた零相電圧を重畳した補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を検出し、アンプに積分要素があれば偏差が零になり補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅が等しくなるまで繰り返す。積分要素がなければ、偏差がゲインに応じた値まで小さくなるまでとなる。

以上の動作により、交流電圧に不平衡がある場合、または意図的に不平衡な交流電圧を出力する場合において、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を等しくすることができる。

本実施形態１では、電圧指令値と同位相の正弦波が、三相のうち一相はＰＬＬまたはロータリーエンコーダまたはレゾルバにより得られた位相、または、オブザーバで推定された位相とし、他の相は当該三相のうち一相の位相に固定値を加算した位相とする。すなわち、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’がそれぞれｃｏｓωｔ、ｃｏｓ（ωｔ－２π／３）、ｃｏｓ（ωｔ＋２π／３）に同期していると仮定している。

これは、ＰＬＬ１０が正常に動作している限り成立する。故障や負荷急変などで交流電圧の位相が急変すると、一時的に同期が外れることがある。

位相差が大きくなるほど補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅が等しくなるまでに時間がかかり、特に位相差がπ／２を超えると補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を増加させる零相電圧を重畳してしまうことになる。

しかし、例えば事故時運転継続（ＦＲＴ）要件では４１°以内の位相跳躍に対して運転を継続することが求められており、この条件ならば本実施形態１を適用しても不安定にならない。

以上示したように、本実施形態１によれば、ＭＭＣＣ－ＳＳＢＣを始めスター結線のセル多重インバータにおいて、交流電圧に不平衡が生じた場合、あるいは意図的に不平衡な交流電圧を出力する場合でもセルの交流出力電圧を均等にできる。これにより、ある相の電圧振幅が増加した場合でも該当相にセルを投入する、該当相のみセル直流電圧を引き上げる、といった必要がなくなる。

また、重畳する零相電圧は基本波成分のみであるため、コモンモード電流を抑えることができる。

本実施形態１では、すべてのセルの直流電圧をあらかじめ高くしておく、あるいは引き上げる必要があるが、従来技術に比べて直流電圧の増加分を大幅に抑制でき、セルの耐圧増加を最小限に抑えコスト・サイズを減少させることができる。

また、重畳する零相電圧はフィードバックにより求めるため、本実施形態１は交流電圧の検出誤差がある場合など外乱があってもセルの交流出力電圧を均等にできる。

［実施形態２］
図３に本実施形態２の補正電圧指令値生成部のブロック図を示す。本実施形態２は実施形態１に対して以下の点が異なる。

係数乗算器１６ｕ，１６ｖ，１６ｗは、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅（振幅検出器２ｕ，２ｖ，２ｗの出力）に係数Ｎ／ｎ_Ｕ，Ｎ／ｎ_Ｖ，Ｎ／ｎ_Ｗをかける。係数の分子Ｎは、各相のセル台数である。係数の分母ｎ_Ｕ，ｎ_Ｖ，ｎ_Ｗは各相で故障せず動作しているセル台数である。

前記第１減算器８ｕ，８ｖ，８ｗで用いる振幅は、振幅に係数を乗算した値とし、三相平均値は係数乗算後の振幅の三相平均値とする。

本実施形態２は、実施形態１に対して故障したセルのある相の電圧責務を軽減する機能を追加した。検出した補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅に係数をかけ、故障したセルを含む相の交流電圧を故障セル台数に応じて大きく見せかけ平均値および偏差を求める。

この偏差を増幅して得られた零相電圧を重畳することで、故障したセルのある相の電圧指令値の振幅を減少させることができる。

なお、図３に基づいてゲート信号を生成するのは、故障をしていない健全なセルについてである。故障したセルについては、高圧交流側はスイッチングデバイスＳ１，Ｓ３をＯＮ、またはスイッチングデバイスＳ２，Ｓ４をＯＮして零電圧を出力、または外付けスイッチで短絡処置を行う。スイッチングデバイスＳ５～Ｓ１２はＯＦＦする。

以上示したように、本実施形態２により、実施形態１の効果に加えてセルの一部が故障し短絡処置を行った場合でもセルの交流出力電圧を均等にできる。従来技術よりも多くのセルが故障した場合においても運転を継続することができる。

［実施形態３］
図４に本実施形態３の補正電圧指令値生成部のブロック図を示す。本実施形態３は実施形態２に対して以下の点が異なる。

発振器１７は、ＰＬＬ１０から出力された位相ωｔを入力し、正弦波ｓｉｎωｔを出力する。発振器１８は、ＰＬＬ１０から出力された位相ωｔを入力し、余弦波ｃｏｓωｔを出力する。

実施形態１では、電圧指令値ｖ_Ｕ＊がｃｏｓωｔに同期、電圧指令値ｖ_Ｖ＊がｃｏｓ（ωｔ－２π／３）に同期、ｖ_Ｗ＊がｃｏｓ（ωｔ＋２π／３）に同期すると仮定したが、本実施形態３では各相の電圧指令値に同期した（同位相の）正弦波を以下のブロックで用意する。

第４乗算器１９ｕは補正電圧指令値ｖ_Ｕ＊’と余弦波ｃｏｓωｔとの積を求める。第５乗算器２０ｕは第４乗算器１９ｕの出力を２倍する。第２ローパスフィルタ４ｕは、２ｖ_Ｕ＊’ｃｏｓωｔから直流成分を抽出する。第２ローパスフィルタ４ｕの出力が、補正電圧指令値ｖ_Ｕ＊’のうち余弦波ｃｏｓωｔに同期した成分（ｖ_Ｕ＊同相成分）である
第６乗算器２１ｕは、補正電圧指令値ｖ_Ｕ＊’と正弦波ｓｉｎωｔとの積を求める。第７乗算器２２ｕは第６乗算器２１ｕの出力を２倍する。第３ローパスフィルタ４ｕは２ｖ_Ｕ＊’ｓｉｎωｔから直流成分を抽出する。第３ローパスフィルタ４ｕの出力が、補正電圧指令値ｖ_Ｕ＊’のうち正弦波ｓｉｎωｔに同期した成分（ｖ_Ｕ＊直交成分）である。

第８乗算器２３ｕは、ｖ_Ｕ＊同相成分と余弦波ｃｏｓωｔとの積を求める。第９乗算器２４ｕはｖ_Ｕ＊直交成分と正弦波ｓｉｎωｔとの積を求める。第５加算器２５ｕは、２つの第８，第９乗算器２３ｕ，２４ｕの出力を加算する。第５加算器２５ｕの出力が、電圧指令値ｖ_Ｕ＊の基本波成分と同じ位相・振幅を持つ正弦波である。第３乗算器１３ｕは、この正弦波をｃｏｓωｔの代わりにＵ相アンプ９ｕの出力と乗算する。Ｖ相・Ｗ相も同様である。

これに伴い補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅検出器２ｕ，２ｖ，２ｗを、上記ブロックの値を用いて基本波の振幅を求める以下の構成に変更している。実施形態２同様に実効値を用いてもよく、または１周期あたりのピーク値を記憶して出力するようにしてもよい。

第１０乗算器２６ｕは、ｖ_Ｕ＊同相成分とｖ_Ｕ＊直交成分それぞれ自乗を求める。第６加算器２７ｕは、２つの第１０乗算器２６の出力を加算する。平方根演算器２８ｕは、第６加算器２７ｕの出力の平方根を求める。平方根演算器２８ｕは演算負荷が高いため省略してもよい。この場合の注意点は実施形態１と同じである。Ｖ相・Ｗ相も同様である。

本実施形態３は、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’に同期した正弦波を正確に求める点が実施形態１とは異なる。これにより、系統の位相跳躍が頻発する場合、ＦＲＴ要件を超える位相跳躍での運転継続が求められる場合において、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅が等しくなるまでの時間短縮やフィードバック制御の不安定化を防ぐ効果を得られる。

また、同期モータのドライブ用途では位相ωｔの検出にロータリーエンコーダなどを用いるが、ロータリーエンコーダの位相と電圧位相が必ずしも一致するとは限らない。実施形態１，２では差が大きい場合には補正が必要になるが、本実施形態３ならば差が大きくても補正せずに適用することができる。

本実施形態３により、系統が不安定で位相跳躍が頻発する場合、大きな位相跳躍に対しても運転継続が求められる場合において、実施形態１や実施形態２よりも収束時間を短縮でき、不安定化を防ぐことができる。また、モータドライブ用途にも容易に適用することができる。ただし、演算負荷は実施形態１や実施形態２の方が小さくなる。

［実施形態４］
図５に本実施形態４の補正電圧指令値生成部のブロック図を示す。本実施形態４は実施形態３に対してフィードフォワード制御を組み合わせたものである。

フィードフォワード制御の入力は電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊としているが、これは零相電圧を加算する前の値を用いる必要がある。相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗを入力してもよい。フィードバック制御の入力は、前の演算周期のフィードバック制御による零相電圧の他に、フィードフォワードによる零相電圧も加算したものとする必要がある。

第２係数乗算器２９ｕ，２９ｖ，２９ｗにおいて、電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊（または相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗ）に係数Ｎ／ｎ_Ｕ，Ｎ／ｎ_Ｖ，Ｎ／ｎ_Ｗを乗算する。係数の分子Ｎは、各相のセル台数である。図１の例ではＮ＝３である。係数の分母ｎ_Ｕ，ｎ_Ｖ，ｎ_Ｗは各相で故障せず動作しているセル台数である。そして、後述する第１ｄｑ変換器３０と第２ｄｑ変換器３１で用いる電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊（または相電圧検出信号ｖ_Ｕ，ｖ_Ｖ，ｖ_Ｗ）はこの係数を乗算した値を用いる。

第１ｄｑ変換器３０は、係数Ｎ／ｎ_Ｕ，Ｎ／ｎ_Ｖ，Ｎ／ｎ_Ｗを乗算した電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊を位相ωｔに基づいて、系統周波数に同期した回転座標上の値に変換する。

第１ｄｑ変換器３０の出力から直流成分のみを抽出すると、ｄ軸成分が電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊の正相ｄ軸成分Ｖ_１ｄ、ｑ軸成分が正相ｑ軸成分Ｖ_１ｑとなる。ＰＬＬ１０が正常に動作していれば正相ｑ軸成分Ｖ_１ｑは零であるため、使用しない。

第２ｄｑ変換器３１は、係数Ｎ／ｎ_Ｕ，Ｎ／ｎ_Ｖ，Ｎ／ｎ_Ｗを乗算した電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊を位相－ωｔに基づいて、系統の周波数とは逆向きに回転する回転座標上の値に変換する。

第２ｄｑ変換器３１の出力から直流成分のみを抽出すると、それぞれ電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊の逆相ｄ軸成分Ｖ_２ｄ，逆相ｑ軸成分Ｖ_２ｑとなる。

演算器３２は、得られた正相ｄ軸成分Ｖ_１ｄ，正相ｑ軸成分Ｖ_１ｑ，逆相ｄ軸成分Ｖ_２ｄ，逆相ｑ軸成分Ｖ_２ｑから後述する（１）式を用いて零相電圧ｄ軸成分Ｖ_０ｄ，零相電圧ｑ軸成分Ｖ_０ｑを求める。（１）式の代わりに（２）式や（３）式を用いて零相電圧ｄ軸成分Ｖ_０ｄと零相電圧ｑ軸成分Ｖ_０ｑを求めてもよい。この演算器３２では、交流電圧の正相成分と逆相成分の振幅がほぼ等しい場合にはＶ_０ｄ＝Ｖ_０ｑ＝０を出力する。

第１１乗算器３３は、零相電圧ｄ軸成分Ｖ_０ｄと余弦波ｃｏｓωｔの積を求める。第１２乗算器３４は、零相電圧ｑ軸成分Ｖ_０ｑと正弦波ｓｉｎωｔの積を求める。

第７加算器３５は、第１１乗算器３３が出力するＶ_０ｄｃｏｓωｔと第１２乗算器３４が出力するＶ_０ｑｓｉｎωｔの和を求める。

第８加算器３６ｕ，３６ｖ，３６ｗは、電圧指令値ｖ_Ｕ＊，ｖ_Ｖ＊，ｖ_Ｗ＊それぞれに、第７加算器３５で求めたＶ_０ｄｃｏｓωｔ＋Ｖ_０ｑｓｉｎωｔを加算する。本実施形態４では、第８加算器３６ｕ，３６ｖ，３６ｗの出力を第１加算器１ｕ，１ｖ，１ｗに出力する。第１加算器１ｕ，１ｖ，１ｗでは、第８加算器３６ｕ，３６ｖ，３６ｗの出力に前回の演算周期で得られた零相電圧を重畳し、補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’を出力する。

以下、（１）式～（３）式を示す。

正相ｑ軸成分Ｖ_１ｑが零に近ければ、（１）式は（２）式に近似できる。

正相ｑ軸成分Ｖ_１ｑが零に等しければ、（１）式は（３）式に簡略化できる。（３）式においてＶ_１は交流電圧の正相成分を示す。

本実施形態４は、実施形態３に対して、フィードフォワードで補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅を等しくし、検出誤差などによるずれをフィードバックで補正する。そのため、フィードバックゲインを小さくしても補正電圧指令値ｖ_Ｕ＊’，ｖ_Ｖ＊’，ｖ_Ｗ＊’の振幅が等しくなるまでの時間を短縮でき、安定性も向上する。偏差を小さくできる（積分アンプを使用すれば零にできる）フィードバックの効果に加え、フィードフォワードによる効果も得ることができる。

以上示したように、本実施形態４によれば、フィードフォワードとフィードバックを併用して重畳する零相電圧を決定する。フィードバックのゲインを下げても電圧変動に対する応答は高速であり、安定性を向上させつつ外乱があってもセルの交流出力電圧を均等にできる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

ＡＣ…交流系統
１ｕ，１ｖ，１ｗ…第１加算器
２ｕ，２ｖ，２ｗ…振幅検出器
３ｕ，３ｖ，３ｗ…第１乗算器
４ｕ，４ｖ，４ｗ…第１ローパスフィルタ
５ｕ，５ｖ，５ｗ…平方根演算器
６…第２加算器
７…第２乗算器
８ｕ，８ｖ，８ｗ…第１減算器
９ｕ，９ｖ，９ｗ…アンプ
１０…位相出力部（ＰＬＬ）
１１ｕ，１１ｖ，１１ｗ…発振器
１２ｖ…第２減算器
１２ｗ…第３加算器
１３ｕ，１３ｖ，１３ｗ…第２乗算器
１４…第４加算器
１５…バッファ

Claims (13)

1. 交流系統の各相にスター結線で多重に接続した複数のセルと、基本波と同じ周波数の零相電圧を電圧指令値に重畳して補正電圧指令値を生成する補正電圧指令値生成部と、前記補正電圧指令値に基づいて前記セルのゲート信号を生成するゲート信号生成部と、を備えたセル多重インバータであって、
   前記補正電圧指令値生成部は、
   ある相の前記電圧指令値の振幅が他の相の前記電圧指令値の振幅よりも大きければ、ある相とは逆位相の正弦波を前記零相電圧として前記電圧指令値に重畳し、ある相の前記電圧指令値の振幅が他の相の前記電圧指令値の振幅よりも小さければ、ある相と同位相の正弦波を前記零相電圧として前記電圧指令値に重畳することを特徴とするセル多重インバータ。
2. 前記補正電圧指令値生成部は、
   前記電圧指令値に前記零相電圧を加算して前記補正電圧指令値を出力する第１加算器と、
   各相の前記補正電圧指令値の振幅を出力する振幅検出器と、
   前記補正電圧指令値の前記振幅の三相平均値と前記補正電圧指令値の前記振幅との偏差を算出する第１減算器と、
   前記三相平均値と前記振幅との偏差を増幅するアンプと、
   前記アンプの出力と前記電圧指令値と同位相の正弦波を乗算する第３乗算器と、
   三相の前記第３乗算器の出力を足し合わせて前記零相電圧として出力する第４加算器と、
   を備えたことを特徴とする請求項１記載のセル多重インバータ。
3. 前記第１減算器で用いる前記振幅は、前記電圧指令値の前記振幅に故障したセル台数に基づいた係数を乗算した値とし、前記三相平均値は前記係数乗算後の前記振幅の三相平均値とすることを特徴とする請求項２記載のセル多重インバータ。
4. 前記電圧指令値の前記振幅は、前記電圧指令値の実効値とすることを特徴とする請求項１記載のセル多重インバータ。
5. 前記電圧指令値の前記振幅は、前記電圧指令値の基本波成分の振幅を抽出した値とすることを特徴とする請求項１記載のセル多重インバータ。
6. 前記電圧指令値の前記振幅は、前記電圧指令値の１周期あたりのピーク値とすることを特徴とする請求項１記載のセル多重インバータ。
7. 前記電圧指令値と同位相の正弦波は、三相のうち一相はＰＬＬまたはロータリーエンコーダまたはレゾルバにより得られた位相、または、オブザーバで推定された位相とし、他の相は当該三相のうち一相の位相に固定値を加算した位相とすることを特徴とする請求項２記載のセル多重インバータ。
8. 前記補正電圧指令値生成部は、
   系統の交流電圧に同期した位相ωｔを出力する位相出力部と、
   前記補正電圧指令値とｃｏｓωｔを乗算する第４乗算器と、
   前記第４乗算器の出力を２倍する第５乗算器と、
   前記第５乗算器の出力から直流成分を抽出し、前記補正電圧指令値のうちｃｏｓωｔに同期した同相成分を出力する第２ローパスフィルタと、
   前記補正電圧指令値とｓｉｎωｔを乗算する第６乗算器と、
   前記第６乗算器の出力を２倍する第７乗算器と、
   前記第７乗算器の出力から直流成分を抽出し、前記補正電圧指令値のうちｓｉｎωｔに同期した直交成分を出力する第３ローパスフィルタと、
   前記同相成分にｃｏｓωｔを乗算する第８乗算器と、
   前記直交成分にｓｉｎωｔを乗算する第９乗算器と、
   前記第８乗算器の出力と前記第９乗算器の出力を加算する第５加算器と、
   を備え、前記第５加算器の出力を前記電圧指令値と同位相の正弦波とすることを特徴とする請求項２記載のセル多重インバータ。
9. 前記補正電圧指令値生成部は、
   系統の交流電圧に同期した位相ωｔを出力する位相出力部と、
   相電圧検出信号または前記電圧指令値を系統周波数に同期した回転座標上の値に変換する第１ｄｑ変換器と、
   前記相電圧検出信号または前記電圧指令値を前記系統周波数と逆向きに回転する回転座標上の値に変換する第２ｄｑ変換器と、
   前記第１ｄｑ変換器の出力から直流成分を抽出した正相ｄ軸成分，正相ｑ軸成分と、前記第２ｄｑ変換器の出力から直流成分を抽出した逆相ｄ軸成分，逆相ｑ軸成分に基づいて、各前記セルの交流側出力電圧を均一にする零相電圧ｄ軸成分、零相電圧ｑ軸成分を演算する演算器と、
   前記零相電圧ｄ軸成分にｃｏｓωｔを乗算する第１０乗算器と、
   前記零相電圧ｑ軸成分にｓｉｎωｔを乗算する第１１乗算器と、
   前記第１０乗算器の出力と前記第１１乗算器の出力を加算する第７加算器と、
   前記電圧指令値に前記第７加算器の出力を加算する第８加算器と、
   を備え、
   前記第１加算器は、前記第８加算器で前記第７加算器の出力が加算された前記電圧指令値を用いることを特徴とする請求項２記載のセル多重インバータ。
10. 前記演算器は、（１）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする請求項９記載のセル多重インバータ。
    

    

    
    Ｖ_０ｄ：零相電圧ｄ軸成分
    Ｖ_０ｑ：零相電圧ｑ軸成分
    Ｖ_１ｄ：正相電圧ｄ軸成分
    Ｖ_１ｑ：正相電圧ｑ軸成分
    Ｖ_２ｄ：逆相電圧ｄ軸成分
    Ｖ_２ｑ：逆相電圧ｑ軸成分
11. 前記演算器は、（２）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする請求項９記載のセル多重インバータ。
    

    

    
    Ｖ_０ｄ：零相電圧ｄ軸成分
    Ｖ_０ｑ：零相電圧ｑ軸成分
    Ｖ_１ｄ：正相電圧ｄ軸成分
    Ｖ_１ｑ：正相電圧ｑ軸成分
    Ｖ_２ｄ：逆相電圧ｄ軸成分
    Ｖ_２ｑ：逆相電圧ｑ軸成分
12. 前記演算器は、（３）式に基づいて、前記零相電圧ｄ軸成分と前記零相電圧ｑ軸成分を算出することを特徴とする請求項９記載のセル多重インバータ。
    

    

    
    Ｖ_０ｄ：零相電圧ｄ軸成分
    Ｖ_０ｑ：零相電圧ｑ軸成分
    Ｖ_２ｄ：逆相電圧ｄ軸成分
    Ｖ_２ｑ：逆相電圧ｑ軸成分
    Ｖ_１：電圧正相成分
13. 前記第１ｄｑ変換器と前記第２ｄｑ変換器で用いる前記相電圧検出信号または前記電圧指令値は、
    前記相電圧検出信号または前記電圧指令値に、各相のセル台数を各相で故障せず動作しているセル台数で除算した係数を乗算した値とすることを特徴とする請求項９記載のセル多重インバータ。

Images