JP5848089B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5848089B2
JP5848089B2 JP2011228657A JP2011228657A JP5848089B2 JP 5848089 B2 JP5848089 B2 JP 5848089B2 JP 2011228657 A JP2011228657 A JP 2011228657A JP 2011228657 A JP2011228657 A JP 2011228657A JP 5848089 B2 JP5848089 B2 JP 5848089B2
Authority
JP
Japan
Prior art keywords
layer
buffer
oxide
oxide semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011228657A
Other languages
English (en)
Other versions
JP2012109546A (ja
JP2012109546A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011228657A priority Critical patent/JP5848089B2/ja
Publication of JP2012109546A publication Critical patent/JP2012109546A/ja
Publication of JP2012109546A5 publication Critical patent/JP2012109546A5/ja
Application granted granted Critical
Publication of JP5848089B2 publication Critical patent/JP5848089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１０−０５６５３９号公報
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
本発明の一形態は、上記課題に鑑み、新規な構造の半導体装置あるいはその作製方法を提供することを課題とする。例えば、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題とする。
本発明の一態様は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられたトランジスタを有する半導体装置である。バッファ層は、チャネル形成領域を形成する半導体層との接触抵抗を大きくするために、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。
当該半導体層は、シリコン半導体よりもバンドギャップの大きいワイドギャップ半導体材料が適用される。当該ワイドギャップ半導体材料として、金属酸化物でなる酸化物半導体材料が用いられる。酸化物半導体材料として好適なものは、酸化亜鉛を含む酸化物半導体材料であり、例えば、酸化亜鉛に加えて、ガリウム、インジウム若しくはスズなどの酸化物を含む酸化物半導体材料が適用される。
チャネル形成領域を形成するための酸化物半導体層は、高純度化された真性若しくは実質的に真性型の酸化物半導体層とすることが好ましい。酸化物半導体に含まれる水素はキャリア濃度を増加させる要因となり得るので、これを５×１０１９ｃｍ−３以下、好ましくは５×１０１８ｃｍ−３以下とすることが好ましい。
また、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属も酸化物半導体においては好ましくない元素であるので可能な限り含まれないようにすることが好ましい。特にアルカリ金属のうち、ナトリウムは酸化物半導体において、金属元素と酸素の結合を分断し、あるいは結合中に割り込むことで欠陥を生成し、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の要因となるためこれを低減することが好ましい。
このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を十分に低くすることが強く求められる。例えば、酸化物半導体層におけるナトリウムの濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とするとよい。同じく、リチウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、カリウムの濃度は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。
高純度化された酸化物半導体層の抵抗は非常に高いものとなる。このような状況において耐圧不良が生ずるとすると、（１）ソース電極層及びドレイン電極層と酸化物半導体層との接触界面で起こると予想される前記電極層の酸化反応でドレインが実質的に失われてしまうことが考えられる。また、（２）バックチャネル側（酸化物半導体層において、ゲート絶縁層とは反対側の面）のチャネルエッチ部に水素、水酸基（ＯＨ）、水分（Ｈ２Ｏ）が残存すると、この領域がｎ型化することで寄生チャネルが出来てしまい、この寄生チャネルが耐圧不良を引き起こす要因となる。
よって、上記（１）に対しては、酸化物半導体層とソース電極層及びドレイン電極層とはｎ型若しくはｎ＋型のバッファ層を間に介して電気的に接続させることが好ましい態様となる。また、上記（２）に対しては、ソース電極層及びドレイン電極層と酸化物半導体層との間に設けるバッファ層で電界を緩和する構造とすることで、その対策がなされるようにする。例えば、バッファ層は、ソース電極層及びドレイン電極層と重なる領域から、チャネル形成領域に向けてひさし部が形成されるように、チャネル形成領域の側に向けて延在した形状とすることが好ましい。このようにひさし部が設けられることによって、ドレイン電極層の端部で電界が集中するのを防ぐことができ、電界緩和の効果を高めることができる。
バッファ層は、チャネル形成領域と同様に酸化物材料を用いることが好ましい。酸化物材料同士を用いることでチャネル形成領域を形成する半導体層とバッファ層を積層させた構造としても、酸素のクロスコンタミネーションを防ぐことができる。また、酸化物半導体層とソース電極層及びドレイン電極層とが直接接触しない構造とすることで、酸化物半導体層から酸素が引き抜かれるような酸化反応を防止できる。バッファ層を形成する材料としては、インジウムの酸化物、亜鉛の酸化物、スズの酸化物又はこれらのいずれか二種以上を組み合わせた導電性の酸化物材料を用いることができる。
バッファ層は、チャネル形成領域を形成する酸化物半導体層よりも抵抗率を低くすることが好ましい。このバッファ層はトランジスタの高耐圧化を図るために設けられるものであり、そのためバッファ層の抵抗率は、具体的には１Ωｃｍ以上とすることが好ましい。バッファ層は、ｎ−層とも呼べ、シリコンを用いたトランジスタにおけるＬＤＤ領域の一つであるｎ−層に相当する機能を持たせるものであり、酸化物半導体層との接触抵抗を大きくするために設けられる。本明細書では、抵抗率が１Ωｃｍ以上の導電性の酸化物材料をバッファ層、即ちｎ−層と呼び、その抵抗率は、上記の導電性の酸化物材料に絶縁材料を混合させることによりに調整することができる。導電性の酸化物材料に混合する絶縁材料としては酸化物絶縁材料が好ましく、例えば酸化シリコンなどは素材として安定な物質であり好ましいものとなる。
バッファ層は、チャネル形成領域を形成する半導体層と積層される構造を有するので、バッファ層の厚さを調整することによっても、この領域の抵抗値を調整することができる。
バッファ層は、単層又は複数の層を積層して構成される。バッファ層を複数の層で構成する場合には、チャネル形成領域が形成される半導体層側から、段階的に若しくは連続的に抵抗率が低くなるようにすることが好ましい。このような積層バッファ層の構成は、電界の集中を緩和してトランジスタの耐圧を高めるように作用する。
本発明の一態様によれば、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層を設けることで、当該バッファ層が電界の集中を緩和して、トランジスタの耐圧を高めることができる。
チャネル形成領域を形成する半導体層とバッファ層の双方を酸化物材料で構成することで、酸素のクロスコンタミネーションを防ぐことができ、トランジスタの動作の安定化、すなわちトランジスタの信頼性を高めることができる。
バッファ層を複数の層でなる積層バッファ層とすることで、チャネル形成領域とドレイン電極層及びソース電極層との間における電界の集中を緩和してトランジスタの耐圧を高めることができる。
本発明の一態様を示す断面図及び上面図。 本発明の一態様を示す断面図。 バッファ層の端部周辺を拡大した模式図。 等電位線分図。 ドレイン端（ｐｏｉｎｔ Ａ）における電界強度とドレイン電圧との関係をしめすグラフ。
以下では、本発明の実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、トランジスタ及びその作製工程について、図１及び図２を用いて説明する。
図１（Ｂ）は上面図であり、図１（Ａ）は図１（Ｂ）における鎖線Ａ−Ｂで切断した断面図である。
図１（Ａ）及び図１（Ｂ）において、絶縁表面を有する基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１０３、バッファ層１０７ａ、１０７ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むトランジスタ１７２が設けられている。
バッファ層１０７ａ、１０７ｂ、は、酸化物半導体層１０３とソース電極層の間に生じる恐れのある電界集中や、酸化物半導体層１０３とドレイン電極層の間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑えることができる。
また、図２は、バッファ層を積層とした他の例を示す断面図であり、図２において、絶縁表面を有する基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１０３、第１のバッファ層１０６ａ、１０６ｂ、第２のバッファ層１０４ａ、１０４ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むトランジスタ１７３が設けられている。なお、図２において、図１（Ａ）と同じ箇所には同じ符号を用いる。
第１のバッファ層１０６ａ、１０６ｂ、及び第２のバッファ層１０４ａ、１０４ｂは、積層バッファ層として機能し、酸化物半導体層１０３とソース電極層の間に生じる恐れのある電界集中や、酸化物半導体層１０３とドレイン電極層の間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑えることができる。
バッファ層１０７ａ、１０７ｂ、第１のバッファ層１０６ａ、１０６ｂ、及び第２のバッファ層１０４ａ、１０４ｂの材料としては、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、その膜厚は１００ｎｍ以上、具体的には、１００ｎｍ以上１×１０５ｎｍ以下の範囲内で適宜選択する。
それぞれ１重量％、３重量％、５重量％、１５重量％、２０重量％のＳｉＯ２を含むＩｎ−Ｓｎ−Ｏ系ターゲットを用いて成膜を行い、抵抗率を測定した結果を表１に示す。なお、成膜条件は、直径８インチのターゲットを用い、圧力０．４Ｐａ、アルゴンガス流量５０ｓｃｃｍ、酸素ガス流量２ｓｃｃｍ、電力１ｋＷとした。
Figure 0005848089
図１の構造においては、ＳｉＯ２を１重量％以上２０重量％以下含むＩｎ−Ｓｎ−Ｏ系ターゲットを用いて成膜を行いバッファ層１０７ａ、１０７ｂを形成する。従って、バッファ層１０７ａ、１０７ｂに含有するＳｉＯ２を１重量％以上２０重量％以下に適宜調節することによって、バッファ層１０７ａ、１０７ｂの抵抗率を８００μΩｃｍ以上１２１０５３００μΩｃｍ以下とすることができる。また、図２の構造においては、第１のバッファ層の抵抗率よりも第２のバッファ層の抵抗率を小さくし、例えば、スパッタ法を用いて、ＳｉＯ２を１５重量％以上２０重量％以下含むＩｎ−Ｓｎ−Ｏ系ターゲットを用いて成膜を行い第１のバッファ層１０６ａ、１０６ｂを形成し、ＳｉＯ２を１重量％以上１５重量％未満含むＩｎ−Ｓｎ−Ｏ系ターゲットを用いて成膜を行い第２のバッファ層１０４ａ、１０４ｂを形成する。
本実施の形態のバッファ層を有するトランジスタは、オフ電流が少なく、そのようなトランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。
図１（Ａ）、図１（Ｂ）、及び図２のトランジスタ１７２、１７３の作製方法の一例を以下に説明する。
まず、基板１００上にゲート電極層１０１、ゲート絶縁層１０２、及び酸化物半導体層１０３を形成する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。
ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層１０１は、スパッタ法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。
また、ゲート電極層１０１を積層構造とし、その一層として、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を用いてもよい。ゲート電極層１０１を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜とも呼ぶ）を用いることが好ましい。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰囲気下で成膜することにより得られる。
ゲート絶縁層１０２は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を単層でまたは積層して形成することができる。
酸化物半導体層１０３は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
金属酸化物ターゲットの一例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比としたものを用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットを用いたスパッタ法で得られる酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏで表記され、その酸化物半導体材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）であり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて確認することができる。
また、酸化物半導体層１０３の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。
また、酸化物半導体層１０３の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
また、スパッタリング法による酸化物半導体層１０３の形成時において、被成膜面の温度は２５０℃以上好ましくは基板の熱処理上限温度以下とする。２５０℃は、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは被成膜物の上限温度（その温度を超えると大きく成膜中の成分が変化する温度）とする。
また、酸化物半導体層１０３の形成時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体層１０３中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
ゲート絶縁層１０２、及び酸化物半導体層１０３は大気に曝さずに連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。
酸化物半導体層１０３の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上７００℃以下）を行ってもよい。この加熱処理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
次いで、酸化物半導体層１０３上に接してバッファ層１０７ａ、１０７ｂを形成する。バッファ層も大気に曝さずに酸化物半導体層１０３の形成後に連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。
バッファ層１０７ａ、１０７ｂは、酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合雰囲気下でスパッタ法によりＳｉＯ２を１重量％以上２０重量％以下含むＩｎ−Ｓｎ−Ｏ系ターゲットを用い、膜厚１００ｎｍ以上１００００ｎｍ以下の成膜を行う。なお、得られたバッファ層１０７ａ、１０７ｂの抵抗率は、チャネル形成領域を形成する酸化物半導体層１０３よりも低く、後に形成されるソース電極層またはドレイン電極層よりも高い。
また、バッファ層を積層する場合には、図２に示すように第１のバッファ層１０６ａ、１０６ｂ上に接して第２のバッファ層１０４ａ、１０４ｂを形成する。なお、得られた第２のバッファ層１０４ａ、１０４ｂの抵抗率は、第１のバッファ層１０６ａ、１０６ｂよりも低く、後に形成されるソース電極層またはドレイン電極層よりも高い。勿論、第１のバッファ層１０６ａ、１０６ｂの抵抗率は、チャネル形成領域を形成する酸化物半導体層１０３よりも低い。
次いで、バッファ層上に金属導電膜を形成する。
ソース電極層またはドレイン電極層１０５ａ、１０５ｂとなる金属導電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属層の下側もしくは上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。
例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタングステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論、金属導電膜として単層、または４層以上の積層構造としてもよい。
次いで、金属導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層またはドレイン電極層１０５ａ、１０５ｂを形成した後、続いてバッファ層を選択的にエッチングして酸化物半導体層１０３の一部を露出させ、レジストマスクを除去する。なお、このフォトリソグラフィ工程では、酸化物半導体層１０３は一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となる。
また、電界集中の緩和を効果的に行わせるために、図３（Ａ）に示すようにバッファ層１０７ａ、１０７ｂの端部が、ソース電極層またはドレイン電極層１０５ａ、１０５ｂの側面から突出しており、バッファ層の上面の一部も露出している形状とすることが好ましい。なお、バッファ層の端部がソース電極層またはドレイン電極層の側面から突出しているとは、ソース電極層またはドレイン電極層の下端部の端面と、酸化物半導体からなるチャネル形成領域の間にバッファ層の端部が存在していることを示す。図３（Ａ）は、図１（Ａ）のバッファ層１０７ａ、１０７ｂの端部周辺を拡大した模式図である。図３（Ａ）に示すように、酸化物半導体層１０３の一部を露呈させるフォトリソグラフィ工程でバッファ層の側面をテーパ形状（ひさし形状とも呼ぶ）とし、そのテーパ部分（ひさし部とも呼ぶ）が電界集中緩和領域として機能するようにしてもよい。なお、バッファ層１０７ａ、１０７ｂは、端部の先端に近づくにつれて膜厚が薄くなり高抵抗となる。
また、図３（Ａ）に示すテーパ形状に限定されず、バッファ層の材料やエッチング条件によってバッファ層の端部は、様々な断面形状となることがある。図３（Ａ）と異なる例の拡大図を図３（Ｂ）に示す。電界集中緩和領域のチャネル長方向の長さ（Ｌｓ）は、ソース電極層またはドレイン電極層１０５ａ、１０５ｂの下端部からバッファ層１０７ａ、１０７ｂの下端部までの水平距離とする。
また、図２と異なる例の拡大図を図３（Ｃ）に示す。図３（Ｃ）では、第１のバッファ層１０６ａ、１０６ｂの上端部と第２のバッファ層１０４ａ、１０４ｂの下端部の端面の位置が一致しておらず、第１のバッファ層１０６ａ、１０６ｂの上面の一部が露出している例を示している。電界集中緩和領域のチャネル長方向の長さ（Ｌｓ）は、ソース電極層またはドレイン電極層１０５ａ、１０５ｂの下端部から第１のバッファ層１０６ａ、１０６ｂの下端部までの水平距離とする。
電界集中緩和領域であるテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さ（Ｌｓ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１０３のチャネル形成領域よりも低い値とする。
次いで、酸化物半導体層１０３を保護するため、酸化物半導体層１０３の露出部を覆うように、保護絶縁層１０９を形成する。保護絶縁層１０９としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化アルミニウムガリウム、及び酸化ガリウムのいずれか一以上との積層構造を用いることができる。
なお、保護絶縁層１０９として酸化ガリウムを用いる場合、ＤＣスパッタリング法で成膜するために酸化ガリウム中に酸化亜鉛（１重量％以上）を混入させたターゲットを用いて成膜することが好ましい。この場合、保護絶縁層１０９は、酸化亜鉛を含む酸化ガリウムとなる。
なお、保護絶縁層１０９の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。保護絶縁層を厚くすることで、保護絶縁層１０９からの酸素放出量を増加させることができると共に、その増加によって保護絶縁層１０９及び酸化物半導体層１０３との界面における欠陥を低減することが可能である。なお、加熱により酸素の一部が放出する保護絶縁層１０９は、スパッタリング法を用いることで形成しやすいため好ましい。加熱により酸素の一部が放出する保護絶縁層１０９をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。
以上の工程でトランジスタ１７２が形成される（図１（Ａ）参照。）。トランジスタ１７２は、チャネル形成領域を形成する酸化物半導体層とソース電極層及びドレイン電極層との間にバッファ層を設けることで、当該バッファ層が電界の集中を緩和して、トランジスタの耐圧を高めることができる。
また、バッファ層が積層である場合、ソース電極層またはドレイン電極層１０５ａ、１０５ｂを形成した後、続いて第１のバッファ層及び第２のバッファ層を選択的にエッチングして酸化物半導体層１０３の一部を露出させ、レジストマスクを除去する。こうして、トランジスタ１７３が形成される（図２参照。）。バッファ層を複数の層でなる積層バッファ層とすることで、チャネル形成領域とドレイン電極層及びソース電極層との間における電界の集中を緩和してトランジスタの耐圧を高めることができる。また、電界集中の緩和を効果的に行わせるために、図２に示すように第１のバッファ層１０６ａ、１０６ｂの端部、及び第２のバッファ層１０４ａ、１０４ｂの端部がソース電極層またはドレイン電極層１０５ａ、１０５ｂの側面から突出しており、第２のバッファ層１０４ａ、１０４ｂの上面の一部も露出している形状とすることが好ましい。
また、チャネル形成領域を形成する半導体層とバッファ層の双方を酸化物材料で構成することで、酸素のクロスコンタミネーションを防ぐことができ、トランジスタの動作の安定化、すなわちトランジスタの信頼性を高めることができる。
なお、本実施の形態で得られる酸化物半導体層１０３は、層全体が単結晶になっているのではなく、酸化物半導体層１０３の表面に対して垂直方向にｃ軸配向をしている非単結晶層であり、層内に複数の結晶を含んでいるが、それぞれのａ−ｂ面は一致していない。
なお、本実施の形態ではボトムゲート構造の例を示したが特に限定されず、トップゲート型のトランジスタを適宜適用することができる。また、酸化物半導体層を間に挟んで上下にゲート電極層を設ける構造としてもよい。
図３（Ｂ）に示す構造を用いて、シノプシス社製デバイスシミュレータＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅで計算を行った。
計算に用いた条件は、１００ｎｍのＳｉＯｘからなるゲート絶縁層、バッファ層１０７ａ、１０７ｂと重ならない領域の酸化物半導体層の膜厚２５ｎｍ、バッファ層１０７ａ、１０７ｂと重なる酸化物半導体層の膜厚３０ｎｍ、膜厚５０ｎｍのＩＴＳＯからなるバッファ層１０７ａ、１０７ｂとする。ＩＴＳＯは、Ｉｎ２Ｏ３、ＳｎＯ、及びＳｉＯ２を含む材料である。また、トランジスタのＬ／Ｗは、３μｍ／３００μｍとする。
酸化物半導体層１０３は、誘電率を１５とし、電子親和力を４．３ｅＶとし、ＩＴＳＯとのバンドギャップ（Ｅｇ）は３．１５ｅＶとする。また、ゲート電極層１０１の仕事関数は、５．３ｅＶ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの仕事関数を４ｅＶとして計算した結果を図４に示す。
図４はトランジスタにＶｄｓ＝Ｖｇｓ＝＋３０Ｖとして電圧を印加した場合の等電位線分図である。なお、バッファ層の抵抗率は、３．３Ｅ−３（Ω・ｃｍ）とする。図４にｐｏｉｎｔ Ａとして示したドレイン端部に大きな電位勾配が確認でき、強い電界集中が生じていることがわかる。
電界集中緩和領域のチャネル長方向の長さ（Ｌｓ）を２μｍとした場合と０μｍとした場合を比較、即ち、ドレイン端（ｐｏｉｎｔ Ａ）における電界強度とドレイン電圧との関係を図５（Ａ）に示す。バッファ層の抵抗率は、３．３Ｅ−３（Ω・ｃｍ）である場合、ほとんど変化がない。
一方、バッファ層の抵抗率は、１．２Ｅ＋１（Ω・ｃｍ）とし、電界集中緩和領域のチャネル長方向の長さ（Ｌｓ）を２μｍとした場合と０μｍとした場合を比較、即ち、ドレイン端（ｐｏｉｎｔ Ａ）における電界強度とドレイン電圧との関係を図５（Ｂ）に示す。図５（Ｂ）では電界集中緩和領域のチャネル長方向の長さ（Ｌｓ）を長くするとｐｏｉｎｔ Ａでの電界を弱めることができる。これらの結果から、バッファ層をＬＤＤ領域として機能させるためには、低抵抗な材料より高抵抗な材料を用いることが好ましいといえる。
また、図３（Ａ）は、バッファ層の断面形状がテーパー形状となっており、図３（Ｂ）のバッファ層に比べて膜厚の薄い部分があるため、図３（Ａ）のバッファ層は、図３（Ｂ）のバッファ層よりも高抵抗となる。従って、バッファ層に同じ材料を用いる場合でも、図３（Ｂ）の構造よりも図３（Ａ）の構造のほうがバッファ層が高抵抗となるため、ｐｏｉｎｔ Ａでの電界を弱めることができ、好ましい。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０４ａ 第２のバッファ層
１０４ｂ 第２のバッファ層
１０５ａ ソース電極層又はドレイン電極層
１０５ｂ ソース電極層又はドレイン電極層
１０６ａ 第１のバッファ層
１０６ｂ 第１のバッファ層
１０７ａ バッファ層
１０７ｂ バッファ層
１０９ 保護絶縁層
１７２ トランジスタ
１７３ トランジスタ

Claims (2)

  1. ゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上にチャネル領域を含む半導体層と、
    前記半導体層上の第１のバッファ層と、
    前記第１のバッファ層上に第２のバッファ層と、
    前記第２のバッファ層上にソース電極層及びドレイン電極層と、を含むトランジスタを有し、
    前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
    前記第１のバッファ層は、インジウム、スズ、シリコンを含む酸化物層であり、
    前記第２のバッファ層は、インジウム、スズ、シリコンを含む酸化物層であり、
    前記第１のバッファ層の抵抗率は、前記半導体層の抵抗率よりも低く、
    前記第２のバッファ層の抵抗率は、前記第１のバッファ層の抵抗率よりも低く、前記ソース電極層及び前記ドレイン電極層よりも高く、
    前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記第１のバッファ層及び前記第２のバッファ層を介してのみ電気的に接続されることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１のバッファ層及び前記第２のバッファ層は、抵抗率が１Ωｃｍより大きいことを特徴とする半導体装置。
JP2011228657A 2010-10-20 2011-10-18 半導体装置 Expired - Fee Related JP5848089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011228657A JP5848089B2 (ja) 2010-10-20 2011-10-18 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010235986 2010-10-20
JP2010235986 2010-10-20
JP2011228657A JP5848089B2 (ja) 2010-10-20 2011-10-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015230778A Division JP6174668B2 (ja) 2010-10-20 2015-11-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2012109546A JP2012109546A (ja) 2012-06-07
JP2012109546A5 JP2012109546A5 (ja) 2014-10-02
JP5848089B2 true JP5848089B2 (ja) 2016-01-27

Family

ID=45972200

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011228657A Expired - Fee Related JP5848089B2 (ja) 2010-10-20 2011-10-18 半導体装置
JP2015230778A Expired - Fee Related JP6174668B2 (ja) 2010-10-20 2015-11-26 半導体装置
JP2017132381A Active JP6421221B2 (ja) 2010-10-20 2017-07-06 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015230778A Expired - Fee Related JP6174668B2 (ja) 2010-10-20 2015-11-26 半導体装置
JP2017132381A Active JP6421221B2 (ja) 2010-10-20 2017-07-06 半導体装置

Country Status (4)

Country Link
US (2) US8803143B2 (ja)
JP (3) JP5848089B2 (ja)
KR (1) KR101917882B1 (ja)
TW (1) TWI556451B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102159684B1 (ko) 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN109192663B (zh) * 2018-09-12 2021-07-16 长江存储科技有限责任公司 制作高压器件与半导体器件的方法
GB201819570D0 (en) * 2018-11-30 2019-01-16 Univ Surrey Multiple-gate transistor
US11133464B2 (en) * 2019-08-20 2021-09-28 4DS Memory, Limited Conductive amorphous oxide contact layers

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
ATE147511T1 (de) * 1988-02-08 1997-01-15 I Stat Corp Metalloxid-elektrode
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100320661B1 (ko) * 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI574423B (zh) 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102576737B (zh) * 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity

Also Published As

Publication number Publication date
JP2016042597A (ja) 2016-03-31
KR20120047770A (ko) 2012-05-14
KR101917882B1 (ko) 2018-11-12
JP2012109546A (ja) 2012-06-07
JP6174668B2 (ja) 2017-08-02
JP6421221B2 (ja) 2018-11-07
US9397224B2 (en) 2016-07-19
TW201222826A (en) 2012-06-01
US8803143B2 (en) 2014-08-12
US20120097941A1 (en) 2012-04-26
US20140339557A1 (en) 2014-11-20
TWI556451B (zh) 2016-11-01
JP2017201711A (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
JP6421221B2 (ja) 半導体装置
JP5955538B2 (ja) 半導体装置
JP6283402B2 (ja) トランジスタ
JP6363258B2 (ja) 半導体装置
JP5608520B2 (ja) トランジスタの作製方法
JP6611866B2 (ja) 半導体装置
TWI500153B (zh) 場效電晶體
JP5657878B2 (ja) トランジスタの作製方法
TWI640098B (zh) 半導體裝置及半導體裝置之製造方法
JP6046794B2 (ja) トランジスタの作製方法
JP2015062250A (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151126

R150 Certificate of patent or registration of utility model

Ref document number: 5848089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees