JP5838653B2 - 薄膜磁気センサの製造方法 - Google Patents
薄膜磁気センサの製造方法 Download PDFInfo
- Publication number
- JP5838653B2 JP5838653B2 JP2011181811A JP2011181811A JP5838653B2 JP 5838653 B2 JP5838653 B2 JP 5838653B2 JP 2011181811 A JP2011181811 A JP 2011181811A JP 2011181811 A JP2011181811 A JP 2011181811A JP 5838653 B2 JP5838653 B2 JP 5838653B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- based insulating
- insulating film
- gmr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
Description
本発明は、薄膜磁気センサの製造方法に関し、さらに詳しくは、自動車の車軸、ロータリーエンコーダ、産業用歯車等の回転情報の検出、油圧式シリンダ／空気式シリンダのストロークポジション、工作機械のスライド等の位置・速度情報の検出、工業用溶接ロボットのアーク電流等の電流情報の検出、地磁気方位コンパスなどに好適な薄膜磁気センサの製造方法に関する。
磁気センサは、電磁気力（例えば、電流、電圧、電力、磁界、磁束など。）、力学量（例えば、位置、速度、加速度、変位、距離、張力、圧力、トルク、温度、湿度など。）、生化学量等の被検出量を、磁界を介して電圧に変換する電子デバイスである。磁気センサは、磁界の検出方法に応じて、ホールセンサ、異方的磁気抵抗（ＡＭＲ： Anisotropic Magneto-Resistiity）センサ、巨大磁気抵抗（ＧＭＲ： Giant MR）センサ等に分類される。
これらの中でもＧＭＲセンサは、
（１）ＡＭＲセンサに比べて電気比抵抗の変化率の最大値（すなわち、ＭＲ比＝△ρ／ρ０（△ρ＝ρＨ−ρ０：ρＨは、外部磁界Ｈにおける電気比抵抗、ρ０は、外部磁界ゼロにおける電気比抵抗））が極めて大きい、
（２）ホールセンサに比べて抵抗値の温度変化が小さい、
（３）ＧＭＲ効果を有する材料が薄膜材料であるために、マイクロ化に適している、
等の利点がある。そのため、ＧＭＲセンサは、コンピュータ、電力、自動車、家電、携帯機器等に用いられる高感度マイクロ磁気センサとしての応用が期待されている。
（１）ＡＭＲセンサに比べて電気比抵抗の変化率の最大値（すなわち、ＭＲ比＝△ρ／ρ０（△ρ＝ρＨ−ρ０：ρＨは、外部磁界Ｈにおける電気比抵抗、ρ０は、外部磁界ゼロにおける電気比抵抗））が極めて大きい、
（２）ホールセンサに比べて抵抗値の温度変化が小さい、
（３）ＧＭＲ効果を有する材料が薄膜材料であるために、マイクロ化に適している、
等の利点がある。そのため、ＧＭＲセンサは、コンピュータ、電力、自動車、家電、携帯機器等に用いられる高感度マイクロ磁気センサとしての応用が期待されている。
ＧＭＲ効果を示す材料としては、強磁性層（例えば、パーマロイ等）と非磁性層（例えば、Ｃｕ、Ａｇ、Ａｕ等）の多層膜、あるいは、反強磁性層、強磁性層（固定層）、非磁性層及び強磁性層（自由層）の４層構造を備えた多層膜（いわゆる、「スピンバルブ」）からなる金属人工格子、強磁性金属（例えば、パーマロイ等）からなるｎｍサイズの微粒子と、非磁性金属（例えば、Ｃｕ、Ａｇ、Ａｕ等）からなる粒界相とを備えた金属−金属系ナノグラニュラー材料、スピン依存トンネル効果によってＭＲ（Magneto-Resistivity）効果が生ずるトンネル接合膜、ｎｍサイズの強磁性金属合金微粒子と、非磁性・絶縁性材料からなる粒界相とを備えた金属−絶縁体系ナノグラニュラー材料等が知られている。
これらの内、スピンバルブに代表される多層膜は、一般に、低磁界における感度が高いという特徴がある。しかしながら、多層膜は、種々の材料からなる薄膜を高精度で積層する必要があるために、安定性や歩留まりが悪く、製作コストを抑えるには限界がある。そのため、この種の多層膜は、専ら付加価値の大きなデバイス（例えば、ハードディスク用の磁気ヘッド）にのみ用いられ、単価の安いＡＭＲセンサやホールセンサとの価格競争を強いられる磁気センサに応用するのは困難であると考えられている。また、多層膜間の拡散が生じやすく、ＧＭＲ効果が消失しやすいため、耐熱性が悪いという大きな欠点がある。
一方、ナノグラニュラー材料は、一般に、作製が容易で、再現性も良い。そのため、これを磁気センサに応用すれば、磁気センサを低コスト化することができる。特に、金属−絶縁体系ナノグラニュラー材料は、
（１）その組成を最適化すれば、室温において１０％を越える高いＭＲ比を示す、
（２）電気比抵抗ρが桁違いに高いので、磁気センサの超小型化と低消費電力化が同時に実現可能である、
（３）耐熱性の悪い反強磁性膜を含むスピンバルブ膜と異なり、高温環境下でも使用可能である、
等の利点がある。しかしながら、金属−絶縁体系ナノグラニュラー材料は、低磁界における磁界感度が非常に小さいという問題がある。そのため、このような場合には、ＧＭＲ膜の両端に軟磁性材料からなるヨークを配置し、ＧＭＲ膜の磁界感度を上げることが行われる。
（１）その組成を最適化すれば、室温において１０％を越える高いＭＲ比を示す、
（２）電気比抵抗ρが桁違いに高いので、磁気センサの超小型化と低消費電力化が同時に実現可能である、
（３）耐熱性の悪い反強磁性膜を含むスピンバルブ膜と異なり、高温環境下でも使用可能である、
等の利点がある。しかしながら、金属−絶縁体系ナノグラニュラー材料は、低磁界における磁界感度が非常に小さいという問題がある。そのため、このような場合には、ＧＭＲ膜の両端に軟磁性材料からなるヨークを配置し、ＧＭＲ膜の磁界感度を上げることが行われる。
ＧＭＲ膜の両端に軟磁性材料からなるヨークを配置した薄膜磁気センサ及びその製造方法については、従来から種々の提案がなされている。
例えば、特許文献１には、
（１）基板表面に突起を形成し、
（２）突起の両側に薄膜ヨークを形成し、
（３）突起先端面及びこれに隣接する薄膜ヨークの表面にＧＭＲ膜を形成する
薄膜磁気センサの製造方法が開示されている。
同文献には、このような方法により、
（ａ）ギャップ長間に、均一な膜厚を有するＧＭＲ膜を形成できる点、及び、
（ｂ）薄膜磁気センサの電気的及び磁気的特性が安定化する点、
が記載されている。
例えば、特許文献１には、
（１）基板表面に突起を形成し、
（２）突起の両側に薄膜ヨークを形成し、
（３）突起先端面及びこれに隣接する薄膜ヨークの表面にＧＭＲ膜を形成する
薄膜磁気センサの製造方法が開示されている。
同文献には、このような方法により、
（ａ）ギャップ長間に、均一な膜厚を有するＧＭＲ膜を形成できる点、及び、
（ｂ）薄膜磁気センサの電気的及び磁気的特性が安定化する点、
が記載されている。
また、特許文献２には、ＧＭＲ膜と基板の間にバリア層が形成された薄膜磁気センサが開示されている。
同文献には、ＧＭＲ膜と基板の間にバリア層を設けると、アニール処理後のＧＭＲ膜の電気抵抗Ｒの変化率及び磁気抵抗変化率のアニールによる変化が、ＧＭＲ膜単独の場合とほぼ同等になる点が記載されている。
同文献には、ＧＭＲ膜と基板の間にバリア層を設けると、アニール処理後のＧＭＲ膜の電気抵抗Ｒの変化率及び磁気抵抗変化率のアニールによる変化が、ＧＭＲ膜単独の場合とほぼ同等になる点が記載されている。
さらに、特許文献３には、ＧＭＲ膜の両端に軟磁性薄膜が形成され、さらに軟磁性薄膜の下面に硬磁性薄膜が形成された薄膜磁気センサが開示されている。
同文献には、硬磁性薄膜を用いて軟磁性薄膜にバイアス磁界を印加すると、外部磁界の大きさ及び極性を同時に検出できる点が記載されている。
同文献には、硬磁性薄膜を用いて軟磁性薄膜にバイアス磁界を印加すると、外部磁界の大きさ及び極性を同時に検出できる点が記載されている。
電子デバイスの長期信頼性を向上させるためには、素子の回路部を大気中の水分から保護することが求められる。従来、回路保護用の絶縁膜には、酸化珪素、窒化珪素、炭化珪素等のＳｉ系絶縁膜や、アルミナなどのＡｌ系絶縁膜が用いられている。
薄膜磁気センサにおいても長期信頼性が求められるときには、外部機器との接続に用いられる電極部分を除き、回路部の表面に絶縁膜が形成されている。従来、薄膜磁気センサの回路保護用の絶縁膜には、アルミナが用いられている。しかしながら、アルミナは、水分透過度が１ｇ／ｍ2／ｄａｙ以上であり、十分とは言えない。
薄膜磁気センサにおいても長期信頼性が求められるときには、外部機器との接続に用いられる電極部分を除き、回路部の表面に絶縁膜が形成されている。従来、薄膜磁気センサの回路保護用の絶縁膜には、アルミナが用いられている。しかしながら、アルミナは、水分透過度が１ｇ／ｍ2／ｄａｙ以上であり、十分とは言えない。
これに対し、窒化珪素などのＳｉ系絶縁膜は、水分透過量が小さく、防水性の機能がアルミナより優れていることが知られている。Ｓｉ系絶縁膜は、一般に、ＣＶＤ法により形成されている。
しかしながら、熱ＣＶＤ法を用いてＳｉ系絶縁膜を形成する場合、成膜時の基板温度は、３００℃以上となる。そのため、電極表面への絶縁膜の付着を防ぐために電極の表面をフォトレジスト膜で覆い、その上にＳｉ系絶縁膜を形成すると、フォトレジスト膜の熱架橋反応が進行してフォトレジスト膜が硬化する。その結果、フォトレジスト膜を溶剤により除去（リフトオフ）するのが困難になるという問題がある。また、素子の耐熱性が低い場合には、Ｓｉ系絶縁膜を成膜する際の熱によって、素子の磁気特性が低下するという問題がある。
しかしながら、熱ＣＶＤ法を用いてＳｉ系絶縁膜を形成する場合、成膜時の基板温度は、３００℃以上となる。そのため、電極表面への絶縁膜の付着を防ぐために電極の表面をフォトレジスト膜で覆い、その上にＳｉ系絶縁膜を形成すると、フォトレジスト膜の熱架橋反応が進行してフォトレジスト膜が硬化する。その結果、フォトレジスト膜を溶剤により除去（リフトオフ）するのが困難になるという問題がある。また、素子の耐熱性が低い場合には、Ｓｉ系絶縁膜を成膜する際の熱によって、素子の磁気特性が低下するという問題がある。
一方、基板を相対的に低温に保持したまま薄膜を形成することが可能な方法として、プラズマＣＶＤ法や触媒化学気相成長（Ｃａｔ−ＣＶＤ）法などが知られている。Ｃａｔ−ＣＶＤ法とは、原料ガスを加熱した触媒体に接触させ、その表面で原料ガスを接触分解させ、分解種を基板上に堆積させる方法をいう。プラズマＣＶＤ法やＣａｔ−ＣＶＤ法は、基板を低温に保つことができるので、所定の形状にパターニングされたフォトレジスト膜の上にＳｉ系絶縁膜を形成しても、フォトレジスト膜が過度に硬化することがない。
しかしながら、静電気放電（ＥＳＤ）耐性の低い素子（例えば、ＴＭＲ型素子）に対してプラズマＣＶＤ法を適用すると、プラズマ中のイオンにより素子が静電破壊を起こす可能性が高いという問題がある。一方、Ｃａｔ−ＣＶＤ法は、素子を静電破壊させることはないが、プラズマＣＶＤ法に比べて高濃度の水素ラジカルが発生する。そのため、Ｓｉ系絶縁膜の成膜中にフォトレジスト膜と水素ラジカルが反応し、多量の反応残渣が発生する。発生した反応残渣は、Ｓｉ系絶縁膜中に取り込まれ、Ｓｉ系絶縁膜の密着性を低下させる原因となる。
しかしながら、静電気放電（ＥＳＤ）耐性の低い素子（例えば、ＴＭＲ型素子）に対してプラズマＣＶＤ法を適用すると、プラズマ中のイオンにより素子が静電破壊を起こす可能性が高いという問題がある。一方、Ｃａｔ−ＣＶＤ法は、素子を静電破壊させることはないが、プラズマＣＶＤ法に比べて高濃度の水素ラジカルが発生する。そのため、Ｓｉ系絶縁膜の成膜中にフォトレジスト膜と水素ラジカルが反応し、多量の反応残渣が発生する。発生した反応残渣は、Ｓｉ系絶縁膜中に取り込まれ、Ｓｉ系絶縁膜の密着性を低下させる原因となる。
さらに、Ｃａｔ−ＣＶＤ法を用いた場合であっても、成膜されたＳｉ系絶縁膜は、相対的に大きな残留応力を持つ。そのため、素子部にミクロンオーダーの段差があると、段差部においてクラックが発生しやすい。
本発明が解決しようとする課題は、水分透過量が小さいＳｉ系絶縁膜が回路表面に形成されており、しかも、Ｓｉ系絶縁膜の密着性に優れた薄膜磁気センサの製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、素子部の表面にミクロンオーダーの段差がある場合であっても、Ｓｉ系絶縁膜中にクラックが発生しにくい薄膜磁気センサの製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、密着性及び耐クラック性に優れたＳｉ系絶縁膜が素子部の表面に選択的に形成された薄膜磁気センサの製造方法を提供することにある。
さらに、本発明が解決しようとする他の課題は、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることなく上記のような特性を備えたＳｉ系絶縁膜を形成することが可能な薄膜磁気センサの製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、素子部の表面にミクロンオーダーの段差がある場合であっても、Ｓｉ系絶縁膜中にクラックが発生しにくい薄膜磁気センサの製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、密着性及び耐クラック性に優れたＳｉ系絶縁膜が素子部の表面に選択的に形成された薄膜磁気センサの製造方法を提供することにある。
さらに、本発明が解決しようとする他の課題は、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることなく上記のような特性を備えたＳｉ系絶縁膜を形成することが可能な薄膜磁気センサの製造方法を提供することにある。
上記課題を解決するために本発明に係る薄膜磁気センサの製造方法は、以下の工程を備えていることを要旨とする。
（１）基板表面に、１対の薄膜ヨークと、前記薄膜ヨークのギャップ間に形成された巨大磁気抵抗（ＧＭＲ）膜と、前記ＧＭＲ膜の電気抵抗変化を外部に取り出すための電極と、前記薄膜ヨークと前記電極とを繋ぐ配線とを備えた素子部を形成する素子部形成工程。
（２）少なくとも前記電極の表面の全部又は一部を含む領域（但し、前記薄膜ヨーク、前記ＧＭＲ膜及び前記配線の表面を除く）に、フォトレジスト膜を形成するフォトレジスト膜形成工程。
（３）前記基板の表面に、Ａｌ2Ｏ3膜を形成するＡｌ2Ｏ3膜形成工程。
（４）前記Ａｌ2Ｏ3膜の表面に、触媒化学気相成長（Ｃａｔ−ＣＶＤ）法を用いてＳｉ系絶縁膜を形成するＳｉ系絶縁膜形成工程。
（５）前記フォトレジスト膜、並びに、前記フォトレジスト膜の上に形成された余分な前記Ａｌ2Ｏ3膜及び前記Ｓｉ系絶縁膜を除去する除去工程。
（１）基板表面に、１対の薄膜ヨークと、前記薄膜ヨークのギャップ間に形成された巨大磁気抵抗（ＧＭＲ）膜と、前記ＧＭＲ膜の電気抵抗変化を外部に取り出すための電極と、前記薄膜ヨークと前記電極とを繋ぐ配線とを備えた素子部を形成する素子部形成工程。
（２）少なくとも前記電極の表面の全部又は一部を含む領域（但し、前記薄膜ヨーク、前記ＧＭＲ膜及び前記配線の表面を除く）に、フォトレジスト膜を形成するフォトレジスト膜形成工程。
（３）前記基板の表面に、Ａｌ2Ｏ3膜を形成するＡｌ2Ｏ3膜形成工程。
（４）前記Ａｌ2Ｏ3膜の表面に、触媒化学気相成長（Ｃａｔ−ＣＶＤ）法を用いてＳｉ系絶縁膜を形成するＳｉ系絶縁膜形成工程。
（５）前記フォトレジスト膜、並びに、前記フォトレジスト膜の上に形成された余分な前記Ａｌ2Ｏ3膜及び前記Ｓｉ系絶縁膜を除去する除去工程。
この場合、前記Ａｌ2Ｏ3膜形成工程及び前記Ｓｉ系絶縁膜形成工程は、それぞれ、
Ｔ≦ｍｉｎ(Ｔ1、Ｔ2)
となる条件下で成膜を行うのが好ましい。
但し、
Ｔは、成膜時の前記基板の温度、
Ｔ1は、成膜前の前記素子部の抵抗値Ｒ1に対する成膜後の前記素子部の抵抗値Ｒ2の比（＝Ｒ2／Ｒ1）が２．０以下となる上限温度、
Ｔ2は、前記フォトレジスト膜の溶剤による除去が可能となる上限温度、
ｍｉｎ(Ｔ1、Ｔ2)は、前記Ｔ1及び前記Ｔ2の内のいずれか低い方の温度。
Ｔ≦ｍｉｎ(Ｔ1、Ｔ2)
となる条件下で成膜を行うのが好ましい。
但し、
Ｔは、成膜時の前記基板の温度、
Ｔ1は、成膜前の前記素子部の抵抗値Ｒ1に対する成膜後の前記素子部の抵抗値Ｒ2の比（＝Ｒ2／Ｒ1）が２．０以下となる上限温度、
Ｔ2は、前記フォトレジスト膜の溶剤による除去が可能となる上限温度、
ｍｉｎ(Ｔ1、Ｔ2)は、前記Ｔ1及び前記Ｔ2の内のいずれか低い方の温度。
（削除）
電極の表面にフォトレジスト膜を形成した後、基板の表面にＡｌ2Ｏ3膜を形成すると、フォトレジスト膜がＡｌ2Ｏ3膜で保護される。これと同時に、素子部の上にＡｌ2Ｏ3膜が堆積し、素子部の凹凸も軽減される。
この状態でＣａｔ−ＣＶＤ法を用いて基板表面にＳｉ系絶縁膜を形成すると、Ａｌ2Ｏ3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がＳｉ系絶縁膜に取り込まれることがなく、Ｓｉ系絶縁膜の密着性が向上する。また、Ａｌ2Ｏ3膜によって素子部表面の凹凸が軽減されているので、Ｓｉ系絶縁膜の残留応力が軽減される。その結果、Ｓｉ系絶縁膜中のクラックの発生を抑制することができる。
さらに、Ｓｉ系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることもない。
この状態でＣａｔ−ＣＶＤ法を用いて基板表面にＳｉ系絶縁膜を形成すると、Ａｌ2Ｏ3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がＳｉ系絶縁膜に取り込まれることがなく、Ｓｉ系絶縁膜の密着性が向上する。また、Ａｌ2Ｏ3膜によって素子部表面の凹凸が軽減されているので、Ｓｉ系絶縁膜の残留応力が軽減される。その結果、Ｓｉ系絶縁膜中のクラックの発生を抑制することができる。
さらに、Ｓｉ系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることもない。
以下、本発明の一実施の形態について詳細に説明する。
［１． 薄膜磁気センサ］
図１（ａ）及び図１（ｂ）に、本発明に係る薄膜磁気センサの平面図及びそのＢ−Ｂ'線断面図を示す。図１において、薄膜磁気センサ１０は、基板１２と、ＧＭＲ膜１４（１４ａ〜１４ｄ）と、薄膜ヨーク１６、１８（１６ａ〜１６ｄ、１８ａ〜１８ｄ）と、電極２０（２０ａ〜２０ｄ）と、配線２２、２４（２２ａ〜２２ｄ、２４ａ〜２４ｄ）と、Ａｌ2Ｏ3膜２６と、Ｓｉ系絶縁膜２８とを備えている。
なお、図１において、薄膜磁気センサ１０は、薄膜ヨーク１６−ＧＭＲ膜１４−薄膜ヨーク１８からなる４個の素子がフルブリッジ回路を構成するように配線２２、２４を介して電極２０に接続された例が記載されているが、これは単なる例示であり、薄膜磁気センサ１０に含まれる素子の数は、目的に応じて任意に選択することができる。例えば、温度変化を相殺するために、２個の素子を用いてハーフブリッジ回路を構成しても良い。
また、薄膜磁気センサ１０の寸法は、一辺が０．２〜２．０ｍｍ程度である。
［１． 薄膜磁気センサ］
図１（ａ）及び図１（ｂ）に、本発明に係る薄膜磁気センサの平面図及びそのＢ−Ｂ'線断面図を示す。図１において、薄膜磁気センサ１０は、基板１２と、ＧＭＲ膜１４（１４ａ〜１４ｄ）と、薄膜ヨーク１６、１８（１６ａ〜１６ｄ、１８ａ〜１８ｄ）と、電極２０（２０ａ〜２０ｄ）と、配線２２、２４（２２ａ〜２２ｄ、２４ａ〜２４ｄ）と、Ａｌ2Ｏ3膜２６と、Ｓｉ系絶縁膜２８とを備えている。
なお、図１において、薄膜磁気センサ１０は、薄膜ヨーク１６−ＧＭＲ膜１４−薄膜ヨーク１８からなる４個の素子がフルブリッジ回路を構成するように配線２２、２４を介して電極２０に接続された例が記載されているが、これは単なる例示であり、薄膜磁気センサ１０に含まれる素子の数は、目的に応じて任意に選択することができる。例えば、温度変化を相殺するために、２個の素子を用いてハーフブリッジ回路を構成しても良い。
また、薄膜磁気センサ１０の寸法は、一辺が０．２〜２．０ｍｍ程度である。
［１．１． 基板］
基板１２は、ＧＭＲ膜１４、薄膜ヨーク１６、１８、電極２０、及び、配線２２、２４からなる素子部を支持するためのものである。基板１２は、表面に形成される素子部の絶縁を確保できるものであればよい。
基板１２としては、例えば、表面に熱酸化膜が形成されたＳｉ基板、ＡｌＴｉＣ基板、ＧａＡｓ基板、ＧａＰ基板などがある。
基板１２は、ＧＭＲ膜１４、薄膜ヨーク１６、１８、電極２０、及び、配線２２、２４からなる素子部を支持するためのものである。基板１２は、表面に形成される素子部の絶縁を確保できるものであればよい。
基板１２としては、例えば、表面に熱酸化膜が形成されたＳｉ基板、ＡｌＴｉＣ基板、ＧａＡｓ基板、ＧａＰ基板などがある。
［１．２． ＧＭＲ膜］
［１．２．１． 材料］
ＧＭＲ膜１４は、外部磁界の変化を電気抵抗Ｒの変化として感じ、結果的に電圧の変化として検出するためのものであり、巨大磁気抵抗（ＧＭＲ）効果を有する材料からなる。外部磁界の変化を高い感度で検出するためには、ＧＭＲ膜１４のＭＲ比の絶対値は、大きいほど良い。ＧＭＲ膜１４のＭＲ比の絶対値は、具体的には、５％以上が好ましく、さらに好ましくは、１０％以上である。
［１．２．１． 材料］
ＧＭＲ膜１４は、外部磁界の変化を電気抵抗Ｒの変化として感じ、結果的に電圧の変化として検出するためのものであり、巨大磁気抵抗（ＧＭＲ）効果を有する材料からなる。外部磁界の変化を高い感度で検出するためには、ＧＭＲ膜１４のＭＲ比の絶対値は、大きいほど良い。ＧＭＲ膜１４のＭＲ比の絶対値は、具体的には、５％以上が好ましく、さらに好ましくは、１０％以上である。
また、ＧＭＲ膜１４は、薄膜ヨーク１６、１８と直接、電気的に接続されるので、ＧＭＲ膜１４には、薄膜ヨーク１６、１８より高い電気比抵抗ρを有するものが用いられる。一般に、ＧＭＲ膜１４の電気比抵抗ρが小さすぎると、薄膜ヨーク１６、１８間が電気的に短絡するので好ましくない。一方、ＧＭＲ膜１４の電気比抵抗ρが高すぎる場合には、ノイズが増加し、外部磁界の変化を電圧変化として検出するのが困難となる。ＧＭＲ膜１４の電気比抵抗ρは、具体的には、１０3μΩｃｍ以上１０12μΩｃｍ以下が好ましく、さらに好ましくは、１０4μΩｃｍ以上１０11μΩｃｍ以下である。
このような条件を満たす材料には、種々の材料があるが、中でも上述した金属−絶縁体系ナノグラニュラー材料が特に好適である。金属−絶縁体系ナノグラニュラー材料は、高いＭＲ比と高い電気比抵抗ρを有するだけでなく、僅かな組成変動によってＭＲ比が大きく変動することがないので、安定した磁気特性を有する薄膜を、再現性良く、かつ低コストで作製することができるという利点がある。
ＧＭＲ膜１４として用いられる金属−絶縁体系ナノグラニュラー材料としては、具体的には、
（１）Ｃｏ−Ｙ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ａｌ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ｓｍ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ｄｙ2Ｏ3系ナノグラニュラー合金、ＦｅＣｏ−Ｙ2Ｏ3系ナノグラニュラー合金等の酸化物系ナノグラニュラー合金、
（２）Ｆｅ−ＭｇＦ2、ＦｅＣｏ−ＭｇＦ2、Ｆｅ−ＣａＦ2、ＦｅＣｏ−ＡｌＦ3等のフッ化物系ナノグラニュラー合金、
などがある。
（１）Ｃｏ−Ｙ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ａｌ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ｓｍ2Ｏ3系ナノグラニュラー合金、Ｃｏ−Ｄｙ2Ｏ3系ナノグラニュラー合金、ＦｅＣｏ−Ｙ2Ｏ3系ナノグラニュラー合金等の酸化物系ナノグラニュラー合金、
（２）Ｆｅ−ＭｇＦ2、ＦｅＣｏ−ＭｇＦ2、Ｆｅ−ＣａＦ2、ＦｅＣｏ−ＡｌＦ3等のフッ化物系ナノグラニュラー合金、
などがある。
［１．２．２． 形状及び寸法］
ＧＭＲ膜１４の形状及び寸法は、特に限定されるものではなく、目的とする磁界感度が得られるように定める。一般に、抵抗値は抵抗体の長さに比例し、断面積に反比例する。そのため、ＧＭＲ膜１４の感磁方向の長さを長くし、その膜厚（図１（ａ）の紙面に対して垂直方向の長さ）を薄くし、あるいはその横幅（感磁方向に対して垂直方向の長さ）を狭くするほど、電気抵抗Ｒを大きくすることができる。この電気抵抗Ｒを大きくすることにより、デバイスの消費電力を下げることができる。しかし、ＧＭＲ膜１４の電気抵抗Ｒが高くなりすぎると、増幅器との間でインピーダンス不良を起こす場合がある。
ここで、「感磁方向」とは、ＧＭＲ膜１４の磁界感度が最大となるときの外部磁界印加方向をいう。
ＧＭＲ膜１４の形状及び寸法は、特に限定されるものではなく、目的とする磁界感度が得られるように定める。一般に、抵抗値は抵抗体の長さに比例し、断面積に反比例する。そのため、ＧＭＲ膜１４の感磁方向の長さを長くし、その膜厚（図１（ａ）の紙面に対して垂直方向の長さ）を薄くし、あるいはその横幅（感磁方向に対して垂直方向の長さ）を狭くするほど、電気抵抗Ｒを大きくすることができる。この電気抵抗Ｒを大きくすることにより、デバイスの消費電力を下げることができる。しかし、ＧＭＲ膜１４の電気抵抗Ｒが高くなりすぎると、増幅器との間でインピーダンス不良を起こす場合がある。
ここで、「感磁方向」とは、ＧＭＲ膜１４の磁界感度が最大となるときの外部磁界印加方向をいう。
［１．３． 薄膜ヨーク］
［１．３．１． 構成］
薄膜ヨーク１６、１８は、ギャップを介して対向しており、ＧＭＲ膜１４は、ギャップ内又はその近傍において、薄膜ヨークと電気的に接続される。
ここで、「ギャップ近傍」とは、薄膜ヨーク１６、１８先端に発生する増幅された大きな磁界の影響を受ける領域をいう。薄膜ヨーク１６、１８間に発生する磁界は、ギャップ内が最も大きくなるので、ＧＭＲ膜１４は、ギャップ内に形成するのが最も好ましいが、ＧＭＲ膜１４に作用する磁界が実用上十分な大きさであるときは、その全部又は一部がギャップ外（例えば、薄膜ヨーク１６、１８の上面側又は下面側）にあっても良いことを意味する。
［１．３．１． 構成］
薄膜ヨーク１６、１８は、ギャップを介して対向しており、ＧＭＲ膜１４は、ギャップ内又はその近傍において、薄膜ヨークと電気的に接続される。
ここで、「ギャップ近傍」とは、薄膜ヨーク１６、１８先端に発生する増幅された大きな磁界の影響を受ける領域をいう。薄膜ヨーク１６、１８間に発生する磁界は、ギャップ内が最も大きくなるので、ＧＭＲ膜１４は、ギャップ内に形成するのが最も好ましいが、ＧＭＲ膜１４に作用する磁界が実用上十分な大きさであるときは、その全部又は一部がギャップ外（例えば、薄膜ヨーク１６、１８の上面側又は下面側）にあっても良いことを意味する。
［１．３．２． 材料］
薄膜ヨーク１６、１８は、ＧＭＲ膜１４の磁界感度を高めるためのものであり、軟磁性材料からなる。弱磁界に対する高い磁界感度を得るためには、薄膜ヨーク１６、１８には、透磁率μ及び／又は飽和磁化Ｍｓの高い材料を用いるのが好ましい。具体的には、その透磁率μは、１００以上が好ましく、さらに好ましくは、１０００以上である。また、その飽和磁化Ｍｓは、５（ｋＧａｕｓｓ）以上が好ましく、さらに好ましくは、１０（ｋＧａｕｓｓ）以上である。
薄膜ヨーク１６、１８は、ＧＭＲ膜１４の磁界感度を高めるためのものであり、軟磁性材料からなる。弱磁界に対する高い磁界感度を得るためには、薄膜ヨーク１６、１８には、透磁率μ及び／又は飽和磁化Ｍｓの高い材料を用いるのが好ましい。具体的には、その透磁率μは、１００以上が好ましく、さらに好ましくは、１０００以上である。また、その飽和磁化Ｍｓは、５（ｋＧａｕｓｓ）以上が好ましく、さらに好ましくは、１０（ｋＧａｕｓｓ）以上である。
薄膜ヨーク１６、１８を構成する軟磁性材料は、結晶系又は微結晶系の軟磁性材料であっても良く、あるいは、アモルファス系の軟磁性材料であっても良い。
結晶系又は微結晶系の軟磁性材料は、一般に、成膜直後には良好な軟磁気特性が得られない（透磁率が低い、保磁力が大きいなど）。軟磁気特性を向上させるためには、成膜後に熱処理を行う必要がある。一方、ＧＭＲ膜１４をある臨界温度以上に加熱すると、ＧＭＲ膜１４のＭＲ特性が低下する。
これに対し、アモルファス系の軟磁性材料は、室温で成膜するだけで必要な性能が得られ、軟磁気特性を向上させるための熱処理が不要であるという特徴がある。そのため、薄膜ヨーク１６、１８がアモルファス系の軟磁性材料からなる薄膜磁気センサ１０に対して本発明を適用すると、高い効果が得られる。
結晶系又は微結晶系の軟磁性材料は、一般に、成膜直後には良好な軟磁気特性が得られない（透磁率が低い、保磁力が大きいなど）。軟磁気特性を向上させるためには、成膜後に熱処理を行う必要がある。一方、ＧＭＲ膜１４をある臨界温度以上に加熱すると、ＧＭＲ膜１４のＭＲ特性が低下する。
これに対し、アモルファス系の軟磁性材料は、室温で成膜するだけで必要な性能が得られ、軟磁気特性を向上させるための熱処理が不要であるという特徴がある。そのため、薄膜ヨーク１６、１８がアモルファス系の軟磁性材料からなる薄膜磁気センサ１０に対して本発明を適用すると、高い効果が得られる。
薄膜ヨーク１６、１８を構成する軟磁性材料としては、具体的には、
（ａ）４０〜９０％Ｎｉ−Ｆｅ合金、Ｆｅ74Ｓｉ9Ａｌ17、Ｆｅ12Ｎｉ82Ｎｂ6、Ｆｅ75.6Ｓｉ13.2Ｂ8.5Ｎｂ1.9Ｃｕ0.8、Ｆｅ83Ｈｆ6Ｃ11、Ｆｅ85Ｚｒ10Ｂ5合金、Ｆｅ93Ｓｉ3Ｎ4合金、Ｆｅ71Ｂ11Ｎ18合金、
（ｂ）４０〜９０％Ｎｉ−Ｆｅ合金／ＳｉＯ2多層膜、
（ｃ）Ｆｅ71.3Ｎｄ9.6Ｏ19.1ナノグラニュラー合金、Ｃｏ70Ａｌ10Ｏ20ナノグラニュラー合金、Ｃｏ65Ｆｅ5Ａｌ10Ｏ20ナノグラニュラー合金、
（ｄ）Ｃｏ35Ｆｅ35Ｍｇ10Ｆ20ナノグラニュラー合金、
（ｅ）(Ｃｏ94Ｆｅ6)70Ｓｉ15Ｂ15アモルファス合金、Ｃｏ88Ｎｂ6Ｚｒ6アモルファス合金、
などが好適である。
（ａ）４０〜９０％Ｎｉ−Ｆｅ合金、Ｆｅ74Ｓｉ9Ａｌ17、Ｆｅ12Ｎｉ82Ｎｂ6、Ｆｅ75.6Ｓｉ13.2Ｂ8.5Ｎｂ1.9Ｃｕ0.8、Ｆｅ83Ｈｆ6Ｃ11、Ｆｅ85Ｚｒ10Ｂ5合金、Ｆｅ93Ｓｉ3Ｎ4合金、Ｆｅ71Ｂ11Ｎ18合金、
（ｂ）４０〜９０％Ｎｉ−Ｆｅ合金／ＳｉＯ2多層膜、
（ｃ）Ｆｅ71.3Ｎｄ9.6Ｏ19.1ナノグラニュラー合金、Ｃｏ70Ａｌ10Ｏ20ナノグラニュラー合金、Ｃｏ65Ｆｅ5Ａｌ10Ｏ20ナノグラニュラー合金、
（ｄ）Ｃｏ35Ｆｅ35Ｍｇ10Ｆ20ナノグラニュラー合金、
（ｅ）(Ｃｏ94Ｆｅ6)70Ｓｉ15Ｂ15アモルファス合金、Ｃｏ88Ｎｂ6Ｚｒ6アモルファス合金、
などが好適である。
［１．３．３． 形状及び寸法］
薄膜ヨーク１６、１８の形状及び寸法は、特に限定されるものではなく、目的に応じて任意に選択することができる。一般に、薄膜ヨーク１６、１８の幅に対して感磁方向の長さが長くなるほど、薄膜ヨーク１６、１８の反磁界係数が小さくなるので、高い出力が得られる。
薄膜ヨーク１６、１８の形状及び寸法は、特に限定されるものではなく、目的に応じて任意に選択することができる。一般に、薄膜ヨーク１６、１８の幅に対して感磁方向の長さが長くなるほど、薄膜ヨーク１６、１８の反磁界係数が小さくなるので、高い出力が得られる。
［１．４． 電極］
電極２０は、ＧＭＲ膜１４の電気抵抗Ｒの変化を外部に取り出すためのものである。
電極２０の材料は、特に限定されるものではなく、電気抵抗Ｒの変化を取り出すことが可能なものであれば良い。電極２０の材料としては、例えば、ＡｕやＣｕなどがある。
電極２０の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。
電極２０は、ＧＭＲ膜１４の電気抵抗Ｒの変化を外部に取り出すためのものである。
電極２０の材料は、特に限定されるものではなく、電気抵抗Ｒの変化を取り出すことが可能なものであれば良い。電極２０の材料としては、例えば、ＡｕやＣｕなどがある。
電極２０の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。
［１．５． 配線］
配線２２、２４は、薄膜ヨーク１６、１８の外側（ＧＭＲ膜１４が接続される側とは反対側）の端部と、電極２０とを接続するためのものである。薄膜ヨーク１６、１８の外側の端部に電極２０を直接、接続しても良いが、本発明においては、薄膜ヨーク１６、１８と電極２０との間に、配線２２、２４が設けられている。これは、電極２０を、ＧＭＲ膜１４を挟む薄膜ヨーク１６、１８の位置に対して独立に配置可能とするためである。
配線２２、２４の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌなどがある。
配線２２、２４の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。
配線２２、２４は、薄膜ヨーク１６、１８の外側（ＧＭＲ膜１４が接続される側とは反対側）の端部と、電極２０とを接続するためのものである。薄膜ヨーク１６、１８の外側の端部に電極２０を直接、接続しても良いが、本発明においては、薄膜ヨーク１６、１８と電極２０との間に、配線２２、２４が設けられている。これは、電極２０を、ＧＭＲ膜１４を挟む薄膜ヨーク１６、１８の位置に対して独立に配置可能とするためである。
配線２２、２４の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌなどがある。
配線２２、２４の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。
［１．６． Ａｌ2Ｏ3膜］
本発明において、Ａｌ2Ｏ3膜２６は、
（ａ）Ｓｉ系絶縁膜２８をパターン形成するためのフォトレジスト膜を成膜雰囲気から保護し、これによってＳｉ系絶縁膜２８の密着性を向上させるため、及び、
（ｂ）素子部の表面の凹凸を軽減することによって、Ｓｉ系絶縁膜２８の内部応力を緩和するため、
に用いられる。
Ａｌ2Ｏ3膜は、素子部の長期信頼性を向上させるために、少なくとも電極２０を除く素子部の上（すなわち、ＧＭＲ膜１４、薄膜ヨーク１６、１８、及び、配線２２、２４の上）に形成されている。電極２０は、完全に露出している必要はなく、外部機器への接続が可能な限りにおいて、電極２０の表面の一部にＡｌ2Ｏ3膜が形成されていても良い。
本発明において、Ａｌ2Ｏ3膜２６は、
（ａ）Ｓｉ系絶縁膜２８をパターン形成するためのフォトレジスト膜を成膜雰囲気から保護し、これによってＳｉ系絶縁膜２８の密着性を向上させるため、及び、
（ｂ）素子部の表面の凹凸を軽減することによって、Ｓｉ系絶縁膜２８の内部応力を緩和するため、
に用いられる。
Ａｌ2Ｏ3膜は、素子部の長期信頼性を向上させるために、少なくとも電極２０を除く素子部の上（すなわち、ＧＭＲ膜１４、薄膜ヨーク１６、１８、及び、配線２２、２４の上）に形成されている。電極２０は、完全に露出している必要はなく、外部機器への接続が可能な限りにおいて、電極２０の表面の一部にＡｌ2Ｏ3膜が形成されていても良い。
また、図１に示すように、４個の素子部によってフルブリッジ回路が構成されているときは、４個の素子部で囲まれた中央の空白領域にもＡｌ2Ｏ3膜２６及び後述するＳｉ系絶縁膜２８からなる保護膜を形成するのが好ましい。
これは、
（１）チップ上に形成される保護膜のエッジ部分の長さを相対的に短くし、保護膜のエッジ部分から素子部に向かって水分が拡散するのを極力低減するため、及び
（２）空白領域に型番等を金属薄膜で形成することがあり、これを水分から保護するため
である。
基板上にハーフブリッジ回路を構成する場合や、１個の素子部のみを形成する場合も同様であり、素子部だけでなく、素子部が形成されていない基板の空白領域を保護膜で覆っても良い。
これは、
（１）チップ上に形成される保護膜のエッジ部分の長さを相対的に短くし、保護膜のエッジ部分から素子部に向かって水分が拡散するのを極力低減するため、及び
（２）空白領域に型番等を金属薄膜で形成することがあり、これを水分から保護するため
である。
基板上にハーフブリッジ回路を構成する場合や、１個の素子部のみを形成する場合も同様であり、素子部だけでなく、素子部が形成されていない基板の空白領域を保護膜で覆っても良い。
Ａｌ2Ｏ3膜２６の厚さは、薄膜磁気センサ１０の長期信頼性に影響を与える。一般に、Ａｌ2Ｏ3膜の厚さが薄すぎると、素子部表面の凹凸の軽減が不十分となり、その上に形成されるＳｉ系絶縁膜２８にクラックが生じるおそれがある。従って、Ａｌ2Ｏ3膜２６の厚さは、１．５ｈmax以上が好ましい。ここで、「ｈmax」は、ＧＭＲ膜１４、薄膜ヨーク１６、１８及び配線２２、２４の膜厚の内の最大値である。
一方、Ａｌ2Ｏ3膜２６の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Ａｌ2Ｏ3膜２６が厚すぎると、電極２０にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。この点は、後述するＳｉ系絶縁膜２８も同様である。従って、Ａｌ2Ｏ3膜２６の厚さ及びＳｉ系絶縁膜２８の総厚さは、８μｍ以下が好ましい。総厚さは、さらに好ましくは、６μｍ以下である。
一方、Ａｌ2Ｏ3膜２６の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Ａｌ2Ｏ3膜２６が厚すぎると、電極２０にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。この点は、後述するＳｉ系絶縁膜２８も同様である。従って、Ａｌ2Ｏ3膜２６の厚さ及びＳｉ系絶縁膜２８の総厚さは、８μｍ以下が好ましい。総厚さは、さらに好ましくは、６μｍ以下である。
［１．７． Ｓｉ系絶縁膜］
Ｓｉ系絶縁膜２８は、素子部を水蒸気から保護するために用いられる。Ｓｉ系絶縁膜２８は、Ａｌ2Ｏ3膜の上に形成される。
「Ｓｉ系絶縁膜」とは、Ｓｉを主構成元素として含み、かつ、電気絶縁性を有する材料からなる薄膜をいう。Ｓｉ系絶縁膜２８としては、例えば、ＳｉＮx膜（０．５≦ｘ≦１．０）、ＳｉＯxＮy膜（０．６≦ｘ≦２．０、０．１≦ｙ≦０．７）、ＳｉＯ2膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜などがある。
これらの中でも、Ｓｉ系絶縁膜２８は、ＳｉＮx膜、又は、ＳｉＯxＮy膜が好ましい。これは、一般にＳｉＮ系の膜は、他の膜に比べてバリア性（水分透過抑制機能）や耐酸化性が高いためである。
Ｓｉ系絶縁膜２８は、素子部を水蒸気から保護するために用いられる。Ｓｉ系絶縁膜２８は、Ａｌ2Ｏ3膜の上に形成される。
「Ｓｉ系絶縁膜」とは、Ｓｉを主構成元素として含み、かつ、電気絶縁性を有する材料からなる薄膜をいう。Ｓｉ系絶縁膜２８としては、例えば、ＳｉＮx膜（０．５≦ｘ≦１．０）、ＳｉＯxＮy膜（０．６≦ｘ≦２．０、０．１≦ｙ≦０．７）、ＳｉＯ2膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜などがある。
これらの中でも、Ｓｉ系絶縁膜２８は、ＳｉＮx膜、又は、ＳｉＯxＮy膜が好ましい。これは、一般にＳｉＮ系の膜は、他の膜に比べてバリア性（水分透過抑制機能）や耐酸化性が高いためである。
Ｓｉ系絶縁膜２８の厚さは、薄膜磁気センサ１０の長期信頼性に影響を与える。一般に、Ｓｉ系絶縁膜２８の厚さが薄すぎると、水分透過性が劣化したり、素子部の段差を十分に被覆できなくなるおそれがある。従って、Ｓｉ系絶縁膜２８の厚さは、０．５μｍ以上が好ましい。
一方、Ｓｉ系絶縁膜２８の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Ｓｉ系絶縁膜２８が厚すぎると、電極２０にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。従って、Ｓｉ系絶縁膜２８の厚さ及びＡｌ2Ｏ3膜の総厚さは、上述した値以下が好ましい。
一方、Ｓｉ系絶縁膜２８の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Ｓｉ系絶縁膜２８が厚すぎると、電極２０にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。従って、Ｓｉ系絶縁膜２８の厚さ及びＡｌ2Ｏ3膜の総厚さは、上述した値以下が好ましい。
［２． 薄膜磁気センサの製造方法］
図２に、本発明に係る薄膜磁気センサの製造方法の工程図を示す。なお、図２は、図１（ａ）のＣ−Ｃ’線断面図を表す。
図２において、薄膜磁気センサの製造方法は、素子部形成工程と、フォトレジスト膜形成工程と、Ａｌ2Ｏ3膜形成工程と、Ｓｉ系絶縁膜形成工程と、除去工程とを備えている。
図２に、本発明に係る薄膜磁気センサの製造方法の工程図を示す。なお、図２は、図１（ａ）のＣ−Ｃ’線断面図を表す。
図２において、薄膜磁気センサの製造方法は、素子部形成工程と、フォトレジスト膜形成工程と、Ａｌ2Ｏ3膜形成工程と、Ｓｉ系絶縁膜形成工程と、除去工程とを備えている。
［２．１． 素子部形成工程］
素子部形成工程は、図２（ａ）に示すように、基板１２’表面に、１対の薄膜ヨーク１６ｂ、１８ｂ…と、薄膜ヨーク１６ｂ、１８ｂ…のギャップ間に形成された巨大磁気抵抗（ＧＭＲ）膜１４ｂ…と、ＧＭＲ膜１４ｂ…の電気抵抗変化を外部に取り出すための電極２０ａ…と、薄膜ヨークと電極２０ａ…とを繋ぐ配線２２ｂ、２４ｂ、２４ｃ…とを備えた素子部を形成する工程である。
素子部は、通常のフォトリソグラフィ技術を用いて所定の薄膜を所定の順序で形成することにより製造することができる。基板１２’、薄膜ヨーク１６ｂ、１８ｂ…、ＧＭＲ膜１４ｂ…、電極２０ａ…、配線２２ｂ、２４ｂ、２４ｃ…の形状や材質については、上述した通りであるので、説明を省略する。
素子部形成工程は、図２（ａ）に示すように、基板１２’表面に、１対の薄膜ヨーク１６ｂ、１８ｂ…と、薄膜ヨーク１６ｂ、１８ｂ…のギャップ間に形成された巨大磁気抵抗（ＧＭＲ）膜１４ｂ…と、ＧＭＲ膜１４ｂ…の電気抵抗変化を外部に取り出すための電極２０ａ…と、薄膜ヨークと電極２０ａ…とを繋ぐ配線２２ｂ、２４ｂ、２４ｃ…とを備えた素子部を形成する工程である。
素子部は、通常のフォトリソグラフィ技術を用いて所定の薄膜を所定の順序で形成することにより製造することができる。基板１２’、薄膜ヨーク１６ｂ、１８ｂ…、ＧＭＲ膜１４ｂ…、電極２０ａ…、配線２２ｂ、２４ｂ、２４ｃ…の形状や材質については、上述した通りであるので、説明を省略する。
［２．２． フォトレジスト膜形成工程］
フォトレジスト膜形成工程は、図２（ｂ）に示すように、少なくとも電極２０ａ…の表面の全部又は一部を含む領域（但し、薄膜ヨーク１６、１８、ＧＭＲ膜１４、及び、配線２２、２４の表面を除く）に、フォトレジスト膜３０を形成する工程である。図１に示すように、４個の素子部によってフルブリッジ回路が構成されている場合には、電極２０ａ…を除く素子部の表面及び素子部で囲まれた基板１２’の表面以外の領域にフォトレジスト膜３０を形成するのが好ましい。すなわち、４個の素子部の表面だけでなく、４個の素子部で囲まれた空白領域内にも保護膜が形成されるように、フォトレジスト膜３０を形成するのが好ましい。
電極２０ａ…の表面にフォトレジスト膜３０を形成するのは、後述する工程において形成される素子部の保護膜（Ａｌ2Ｏ3膜＋Ｓｉ系絶縁膜）が電極２０ａ…の表面に直接成膜されるのを防ぐためである。図２（ｂ）に示す例においては、電極２０ａ…の表面の全面がフォトレジスト膜３０で覆われているが、電極２０ａ…と外部機器との接続が可能となる限りにおいて、電極２０ａ…の表面の一部がフォトレジスト膜３０で覆われていても良い。
また、保護膜は、電極２０ａを除く素子部の表面及び素子部で囲まれた基板１２’表面以外の部分に形成する実益はない上に、逆にそこから保護膜が割れることもある。そのため、図２（ｂ）に示す例において、フォトレジスト膜３０は、電極２０ａ…表面だけでなく、素子部の外側まで延長されている。すなわち、図２（ｂ）に示す例においては、図１（ａ）の平面図に示す形状を有する保護膜が形成されるように、基板１２’の表面にフォトレジスト膜３０が形成されている。
フォトレジスト膜形成工程は、図２（ｂ）に示すように、少なくとも電極２０ａ…の表面の全部又は一部を含む領域（但し、薄膜ヨーク１６、１８、ＧＭＲ膜１４、及び、配線２２、２４の表面を除く）に、フォトレジスト膜３０を形成する工程である。図１に示すように、４個の素子部によってフルブリッジ回路が構成されている場合には、電極２０ａ…を除く素子部の表面及び素子部で囲まれた基板１２’の表面以外の領域にフォトレジスト膜３０を形成するのが好ましい。すなわち、４個の素子部の表面だけでなく、４個の素子部で囲まれた空白領域内にも保護膜が形成されるように、フォトレジスト膜３０を形成するのが好ましい。
電極２０ａ…の表面にフォトレジスト膜３０を形成するのは、後述する工程において形成される素子部の保護膜（Ａｌ2Ｏ3膜＋Ｓｉ系絶縁膜）が電極２０ａ…の表面に直接成膜されるのを防ぐためである。図２（ｂ）に示す例においては、電極２０ａ…の表面の全面がフォトレジスト膜３０で覆われているが、電極２０ａ…と外部機器との接続が可能となる限りにおいて、電極２０ａ…の表面の一部がフォトレジスト膜３０で覆われていても良い。
また、保護膜は、電極２０ａを除く素子部の表面及び素子部で囲まれた基板１２’表面以外の部分に形成する実益はない上に、逆にそこから保護膜が割れることもある。そのため、図２（ｂ）に示す例において、フォトレジスト膜３０は、電極２０ａ…表面だけでなく、素子部の外側まで延長されている。すなわち、図２（ｂ）に示す例においては、図１（ａ）の平面図に示す形状を有する保護膜が形成されるように、基板１２’の表面にフォトレジスト膜３０が形成されている。
［２．３． Ａｌ2Ｏ3膜形成工程］
Ａｌ2Ｏ3膜形成工程は、図２（ｃ）に示すように、基板１２’の表面に、Ａｌ2Ｏ3膜２６’を形成する工程である。
Ａｌ2Ｏ3膜２６’は、素子部の凹凸軽減及びフォトレジスト膜３０の保護のために、素子部の表面だけでなく、フォトレジスト膜３０の表面にも形成される。素子部の表面に形成されるＡｌ2Ｏ3膜２６’の厚さについては、上述した通りであるので、説明を省略する。
Ａｌ2Ｏ3膜形成工程は、図２（ｃ）に示すように、基板１２’の表面に、Ａｌ2Ｏ3膜２６’を形成する工程である。
Ａｌ2Ｏ3膜２６’は、素子部の凹凸軽減及びフォトレジスト膜３０の保護のために、素子部の表面だけでなく、フォトレジスト膜３０の表面にも形成される。素子部の表面に形成されるＡｌ2Ｏ3膜２６’の厚さについては、上述した通りであるので、説明を省略する。
Ａｌ2Ｏ3膜２６’の成膜温度は、特に限定されるものではなく、目的に応じて任意に選択することができる。但し、Ａｌ2Ｏ3膜２６’の成膜時に基板１２’が高温に加熱されると、ＧＭＲ膜や薄膜ヨークの磁気特性が低下したり、あるいは、フォトレジスト膜３０の熱架橋反応が過度に進行し、フォトレジスト膜３０の溶剤による除去（リフトオフ）が困難になる場合がある。従って、Ａｌ2Ｏ3膜２６’は、Ｔ≦ｍｉｎ(Ｔ1、Ｔ2)となる条件下で成膜を行うのが好ましい。
但し、
Ｔは、成膜時の基板１２’の温度、
Ｔ1は、成膜前の素子部の抵抗値Ｒ1に対する成膜後の素子部の抵抗値Ｒ2の比（＝Ｒ2／Ｒ1）が２．０以下となる上限温度、
Ｔ2は、フォトレジスト膜３０の溶剤による除去が可能となる上限温度、
ｍｉｎ(Ｔ1、Ｔ2)は、前記Ｔ1及び前記Ｔ2の内のいずれか低い方の温度。
但し、
Ｔは、成膜時の基板１２’の温度、
Ｔ1は、成膜前の素子部の抵抗値Ｒ1に対する成膜後の素子部の抵抗値Ｒ2の比（＝Ｒ2／Ｒ1）が２．０以下となる上限温度、
Ｔ2は、フォトレジスト膜３０の溶剤による除去が可能となる上限温度、
ｍｉｎ(Ｔ1、Ｔ2)は、前記Ｔ1及び前記Ｔ2の内のいずれか低い方の温度。
素子部の抵抗値変化が２倍以下となる上限温度Ｔ1は、ＧＭＲ膜や薄膜ヨークの材質により異なる。
例えば、ＧＭＲ膜としてナノグラニュラー合金を用いた場合や、薄膜ヨークとしてアモルファス系の軟磁性材料を用いた場合、上限温度Ｔ1は、１００〜１７０℃である。具体的には、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)100のＴ1は１２０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)95Ｂ5のＴ1は１５０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)90Ｂ10のＴ1は１７０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)80Ｂ20のＴ1は１５０℃である。
一方、レジストの硬化温度は、レジストの種類により異なる。例えば、ヘキスト社製ＡＺ４６２０の場合、硬化温度は、１５０〜２００℃である。
よって、この場合、基板温度Ｔの上限は、１００℃〜１５０℃程度となる。
例えば、ＧＭＲ膜としてナノグラニュラー合金を用いた場合や、薄膜ヨークとしてアモルファス系の軟磁性材料を用いた場合、上限温度Ｔ1は、１００〜１７０℃である。具体的には、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)100のＴ1は１２０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)95Ｂ5のＴ1は１５０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)90Ｂ10のＴ1は１７０℃、ＭｇＦ2−(Ｆｅ0.6Ｃｏ0.4)80Ｂ20のＴ1は１５０℃である。
一方、レジストの硬化温度は、レジストの種類により異なる。例えば、ヘキスト社製ＡＺ４６２０の場合、硬化温度は、１５０〜２００℃である。
よって、この場合、基板温度Ｔの上限は、１００℃〜１５０℃程度となる。
Ａｌ2Ｏ3膜の成膜方法は、特に限定されるものではなく、種々の方法を用いることができる。Ａｌ2Ｏ3の製膜方法としては、例えば、スパッタ法、蒸着法、プラズマＣＶＤ法、熱ＣＶＤ法などがある。
特に、スパッタ法は、基板温度Ｔを室温近傍に維持したまま成膜することができるだけでなく、成膜時にエッチング処理が入るため、素子部の段差がより軽減される。そのため、スパッタ法は、Ａｌ2Ｏ3膜の成膜方法として好適である。
特に、スパッタ法は、基板温度Ｔを室温近傍に維持したまま成膜することができるだけでなく、成膜時にエッチング処理が入るため、素子部の段差がより軽減される。そのため、スパッタ法は、Ａｌ2Ｏ3膜の成膜方法として好適である。
［２．４． Ｓｉ系絶縁膜形成工程］
Ｓｉ系絶縁膜形成工程は、図２（ｄ）に示すように、Ａｌ2Ｏ3膜２６’の表面に、触媒化学気相成長（Ｃａｔ−ＣＶＤ）法を用いてＳｉ系絶縁膜２８’を形成する工程である。
Ｓｉ系絶縁膜２８’は、素子部を大気から保護するために、素子部の表面に形成されるが、成膜時には、Ａｌ2Ｏ3膜の表面全面に形成される。Ｓｉ系絶縁膜２８’の組成、及び、素子部の表面に形成されるＳｉ系絶縁膜２８’の厚さについては、上述した通りであるので、説明を省略する。
Ｓｉ系絶縁膜形成工程は、図２（ｄ）に示すように、Ａｌ2Ｏ3膜２６’の表面に、触媒化学気相成長（Ｃａｔ−ＣＶＤ）法を用いてＳｉ系絶縁膜２８’を形成する工程である。
Ｓｉ系絶縁膜２８’は、素子部を大気から保護するために、素子部の表面に形成されるが、成膜時には、Ａｌ2Ｏ3膜の表面全面に形成される。Ｓｉ系絶縁膜２８’の組成、及び、素子部の表面に形成されるＳｉ系絶縁膜２８’の厚さについては、上述した通りであるので、説明を省略する。
「触媒化学気相成長（Ｃａｔ−ＣＶＤ法）」とは、上述したように、原料ガスを加熱した触媒体に接触させ、その表面で原料ガスを接触分解させ、分解種を基板上に堆積させる方法をいう。触媒体には、通常、Ｗフィラメントが用いられる。Ｗフィラメントを所定の温度に加熱し、Ｗフィラメント表面に原料ガスを接触させると、表面において原料ガスが分解する。そのため、Ｗフィラメントの下方に基板１２’を配置すると、基板１２’表面に分解種を堆積させることができる。Ｃａｔ−ＣＶＤ法は、基板１２’全体を反応温度に加熱する必要がない。また、Ｗフィラメントと基板１２’の距離を制御すると、基板１２’の温度を制御することができる。
Ｃａｔ−ＣＶＤ法を用いて、Ｓｉ系絶縁被膜２８’を形成する場合、原料ガスには、ヘキサメチルジシラザン（ＨＭＤＳ）、シラン（ＳｉＨ4）、トリメチルアルミニウム（ＴＭＡ）、テトラエトキシシラン（ＴＥＯＳ）などが用いられる。
また、Ｃａｔ−ＣＶＤ時に雰囲気を制御すると、窒素含有量や酸素含有量の異なる種々の膜を成膜することができる。
また、Ｃａｔ−ＣＶＤ時に雰囲気を制御すると、窒素含有量や酸素含有量の異なる種々の膜を成膜することができる。
Ｓｉ系絶縁膜２８’の成膜温度は、特に限定されるものではなく、目的に応じて任意に選択することができる。但し、Ｓｉ系絶縁膜２８’の成膜時に基板１２’が高温に加熱されると、ＧＭＲ膜や薄膜ヨークの磁気特性が低下したり、あるいは、フォトレジスト膜３０の熱架橋反応が過度に進行し、フォトレジスト膜３０の溶剤による除去（リフトオフ）が困難になる場合がある。従って、Ｓｉ系絶縁膜２８’は、Ｔ≦ｍｉｎ(Ｔ1、Ｔ2)となる条件下で成膜を行うのが好ましい。なお、成膜温度Ｔに関する詳細は、Ａｌ2Ｏ3膜形成工程と同様であるので、説明を省略する。
［２．５． 除去工程］
除去工程は、図２（ｅ）に示すように、フォトレジスト膜３０、並びに、フォトレジスト膜３０の上に形成された余分なＡｌ2Ｏ3膜２６’及びＳｉ系絶縁膜２８’を除去する工程である。
フォトレジスト膜３０を除去する方法としては、溶剤を用いる方法、アッシングによる方法などがある。特に、溶剤による除去は、簡便であるので、フォトレジスト膜３０の除去方法として好適である。
溶剤を用いてフォトレジスト膜３０を除去（リフトオフ）する場合、溶剤には、一般に、アセトンなどが用いられる。
除去工程は、図２（ｅ）に示すように、フォトレジスト膜３０、並びに、フォトレジスト膜３０の上に形成された余分なＡｌ2Ｏ3膜２６’及びＳｉ系絶縁膜２８’を除去する工程である。
フォトレジスト膜３０を除去する方法としては、溶剤を用いる方法、アッシングによる方法などがある。特に、溶剤による除去は、簡便であるので、フォトレジスト膜３０の除去方法として好適である。
溶剤を用いてフォトレジスト膜３０を除去（リフトオフ）する場合、溶剤には、一般に、アセトンなどが用いられる。
フォトレジスト膜３０を除去した後、基板１２’をダイシングすると、図２（ｆ）に示すように、基板１２表面に、ＧＭＲ膜（図示せず）、薄膜ヨーク（図示せず）、電極２０ａ…、及び、配線２４ｂ、２４ｃ…からなる素子部が形成され、かつ、電極２０ａを除く素子部の表面に、Ａｌ2Ｏ3膜２６及びＳｉ系絶縁膜２８からなる保護膜が形成された薄膜磁気センサ１０が得られる。
［３． 薄膜磁気センサ及びその製造方法の作用］
薄膜磁気センサの長期信頼性を保つためには、素子部を大気中の水分から保護する必要がある。従来から、このような保護膜としてＡｌ2Ｏ3膜が用いられていた。しかしながら、Ａｌ2Ｏ3膜は、水分透過量が大きく、十分な効果は得られない。
一方、Ｓｉ系絶縁膜は、Ａｌ2Ｏ3膜に比べて水分透過性が低いことが知られている。しかしながら、熱ＣＶＤ法を用いてＳｉ系絶縁膜を形成する場合、通常、基板温度は、３００℃以上となる。そのため、Ｓｉ系絶縁膜を形成したくない部分をフォトレジスト膜で覆ったとしても、成膜時にフォトレジスト膜が加熱され、成膜後のフォトレジスト膜の除去（特に、溶剤による除去）が困難となる。
薄膜磁気センサの長期信頼性を保つためには、素子部を大気中の水分から保護する必要がある。従来から、このような保護膜としてＡｌ2Ｏ3膜が用いられていた。しかしながら、Ａｌ2Ｏ3膜は、水分透過量が大きく、十分な効果は得られない。
一方、Ｓｉ系絶縁膜は、Ａｌ2Ｏ3膜に比べて水分透過性が低いことが知られている。しかしながら、熱ＣＶＤ法を用いてＳｉ系絶縁膜を形成する場合、通常、基板温度は、３００℃以上となる。そのため、Ｓｉ系絶縁膜を形成したくない部分をフォトレジスト膜で覆ったとしても、成膜時にフォトレジスト膜が加熱され、成膜後のフォトレジスト膜の除去（特に、溶剤による除去）が困難となる。
これに対し、Ｃａｔ−ＣＶＤ法は、低温での成膜が可能であるので、フォトレジスト膜を用いたＳｉ系絶縁膜の選択的な成膜が可能となる。また、Ｃａｔ−ＣＶＤ法は、プラズマＣＶＤ法のようにイオンが発生しないので、素子のＥＳＤ耐性が低い場合であっても素子を静電破壊させるおそれが少ない。しかしながら、Ｃａｔ−ＣＶＤ法は、プラズマＣＶＤ法に比べて水素ラジカルの濃度が高い。そのため、表面の一部がフォトレジスト膜で覆われた基板表面に、Ｃａｔ−ＣＶＤ法を用いてＳｉ系絶縁膜を形成すると、フォトレジスト膜が水素ラジカルと反応し、反応残渣がＳｉ系絶縁膜中に取り込まれる。そのため、Ｓｉ系絶縁膜の密着性が低下し、剥離しやすくなる。
さらに、Ｓｉ系絶縁膜は、Ａｌ2Ｏ3膜に比べて、残留応力が大きい。そのため、Ｓｉ系絶縁膜の厚さが薄すぎると、フォトレジスト膜のリフトオフやダイシングの際に膜剥がれが起きやすい。これを避けるために膜厚を厚くすると、膜にクラックが発生しやすくなる。特に、相対的に大きな凹凸がある素子部に内部応力の大きいＳｉ系絶縁膜を形成すると、このような膜剥がれやクラックが発生しやすくなる。
さらに、Ｓｉ系絶縁膜は、Ａｌ2Ｏ3膜に比べて、残留応力が大きい。そのため、Ｓｉ系絶縁膜の厚さが薄すぎると、フォトレジスト膜のリフトオフやダイシングの際に膜剥がれが起きやすい。これを避けるために膜厚を厚くすると、膜にクラックが発生しやすくなる。特に、相対的に大きな凹凸がある素子部に内部応力の大きいＳｉ系絶縁膜を形成すると、このような膜剥がれやクラックが発生しやすくなる。
これに対し、電極の表面にフォトレジスト膜を形成した後、基板の表面にＡｌ2Ｏ3膜を形成すると、フォトレジスト膜がＡｌ2Ｏ3膜で保護されると同時に、素子部の上にＡｌ2Ｏ3膜が堆積し、素子部の凹凸も軽減される。
この状態でＣａｔ−ＣＶＤ法を用いて基板表面にＳｉ系絶縁膜を形成すると、Ａｌ2Ｏ3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がＳｉ系絶縁膜に取り込まれることがなく、Ｓｉ系絶縁膜の密着性が向上する。また、Ａｌ2Ｏ3膜によって素子部表面の凹凸が軽減されているので、Ｓｉ系絶縁膜の残留応力が軽減され、クラックが発生しにくい。
さらに、Ｓｉ系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることもない。
この状態でＣａｔ−ＣＶＤ法を用いて基板表面にＳｉ系絶縁膜を形成すると、Ａｌ2Ｏ3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がＳｉ系絶縁膜に取り込まれることがなく、Ｓｉ系絶縁膜の密着性が向上する。また、Ａｌ2Ｏ3膜によって素子部表面の凹凸が軽減されているので、Ｓｉ系絶縁膜の残留応力が軽減され、クラックが発生しにくい。
さらに、Ｓｉ系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やＥＳＤ耐性が低い場合であっても、素子の磁気特性を低下させることもない。
（実施例１、比較例１）
［１． 試料の作製］
Ｃａｔ−ＣＶＤ法を用いて、基板表面にＳｉＯxＮy膜を成膜した（実施例１）。原料には、ヘキサメチルジシラザンを用いた。また、基板には、ＰＥＴ基板を用いた。
また、比較として、スパッタ法を用いて基板表面にＡｌ2Ｏ3膜を成膜した（比較例１）。基板には、ＰＥＴ基板を用いた。
［１． 試料の作製］
Ｃａｔ−ＣＶＤ法を用いて、基板表面にＳｉＯxＮy膜を成膜した（実施例１）。原料には、ヘキサメチルジシラザンを用いた。また、基板には、ＰＥＴ基板を用いた。
また、比較として、スパッタ法を用いて基板表面にＡｌ2Ｏ3膜を成膜した（比較例１）。基板には、ＰＥＴ基板を用いた。
［２． 試験方法及び結果］
保護膜の水蒸気透過率（Water Vapor Transmission Rate; WVTR）の測定には、等圧法（モコン法）を用いた。測定装置には、Illinois Instruments社のmodel 7000を用いた。測定条件は、４０℃×９０％ＲＨとした。
図３に、ＳｉＯxＮy膜及びＡｌ2Ｏ3膜の水蒸気透過率を示す。図３より、ＳｉＯxＮy膜の水蒸気透過率は、Ａｌ2Ｏ3膜に比べて著しく小さいことがわかる。
保護膜の水蒸気透過率（Water Vapor Transmission Rate; WVTR）の測定には、等圧法（モコン法）を用いた。測定装置には、Illinois Instruments社のmodel 7000を用いた。測定条件は、４０℃×９０％ＲＨとした。
図３に、ＳｉＯxＮy膜及びＡｌ2Ｏ3膜の水蒸気透過率を示す。図３より、ＳｉＯxＮy膜の水蒸気透過率は、Ａｌ2Ｏ3膜に比べて著しく小さいことがわかる。
（実施例２）
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００〜３０００ｎｍとし、ＳｉＯxＮy膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、１０００ｎｍであった。
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００〜３０００ｎｍとし、ＳｉＯxＮy膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、１０００ｎｍであった。
［２． 試験方法及び結果］
得られた薄膜磁気センサ１０に対して、プッシャークッカーバイアス（ＰＣＢＴ）試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．５Ｖ、試験時間：１００ｈとした。
表１に結果を示す。表１より、Ａｌ2Ｏ3膜の厚さが１．５ｈmax以上、かつＳｉＯxＮy膜の厚さが５００ｎｍ以上の時に、不良率が１％以下になることがわかる。Ａｌ2Ｏ3膜のみの場合に不良率が高いのは、Ａｌ2Ｏ3膜の水分透過率が高いためと考えられる。また、Ａｌ2Ｏ3膜：１０００ｎｍ、ＳｉＯxＮｙ膜：１０００ｎｍの時は、改善効果が見られる場合もあるが、不良率がばらついた。これは、Ａｌ2Ｏ3膜が相対的に薄い（Ａｌ2Ｏ3膜の膜厚が１．５ｈmax未満である）ために基板表面の凹凸軽減が不十分となり、これによってＳｉ系絶縁膜にクラックが入る場合があったためと考えられる。
得られた薄膜磁気センサ１０に対して、プッシャークッカーバイアス（ＰＣＢＴ）試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．５Ｖ、試験時間：１００ｈとした。
表１に結果を示す。表１より、Ａｌ2Ｏ3膜の厚さが１．５ｈmax以上、かつＳｉＯxＮy膜の厚さが５００ｎｍ以上の時に、不良率が１％以下になることがわかる。Ａｌ2Ｏ3膜のみの場合に不良率が高いのは、Ａｌ2Ｏ3膜の水分透過率が高いためと考えられる。また、Ａｌ2Ｏ3膜：１０００ｎｍ、ＳｉＯxＮｙ膜：１０００ｎｍの時は、改善効果が見られる場合もあるが、不良率がばらついた。これは、Ａｌ2Ｏ3膜が相対的に薄い（Ａｌ2Ｏ3膜の膜厚が１．５ｈmax未満である）ために基板表面の凹凸軽減が不十分となり、これによってＳｉ系絶縁膜にクラックが入る場合があったためと考えられる。
（実施例３）
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００〜２０００ｎｍとし、ＳｉＯxＮy膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、６００ｎｍであった。
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００〜２０００ｎｍとし、ＳｉＯxＮy膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、６００ｎｍであった。
［２． 試験方法及び結果］
得られた薄膜磁気センサ１０に対して、ＰＣＢＴ試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．０Ｖ、試験時間：１００ｈとした。
表２に結果を示す。表２及び表１より、以下のことがわかる。
（１）Ｓｉ系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。
（２）Ｓｉ系絶縁膜の厚さを５００ｎｍ以上とすると、不良率が低くなる。
得られた薄膜磁気センサ１０に対して、ＰＣＢＴ試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．０Ｖ、試験時間：１００ｈとした。
表２に結果を示す。表２及び表１より、以下のことがわかる。
（１）Ｓｉ系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。
（２）Ｓｉ系絶縁膜の厚さを５００ｎｍ以上とすると、不良率が低くなる。
（実施例４）
［１． 試料の作製］
図１に示す構造を備えた０．４ｍｍ×０．４ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯＣ膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００ｎｍとし、ＳｉＯＣ膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、６００ｎｍであった。
［１． 試料の作製］
図１に示す構造を備えた０．４ｍｍ×０．４ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯＣ膜を用いた。Ａｌ2Ｏ3膜の膜厚は、１０００ｎｍとし、ＳｉＯＣ膜の膜厚は、０〜１０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、６００ｎｍであった。
［２． 試験方法及び結果］
得られた薄膜磁気センサ１０に対して、ＰＣＢＴ試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．０Ｖ、試験時間：１２６ｈとした。
表３に結果を示す。表３より、以下のことがわかる。
（１）Ｓｉ系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。
（２）Ｓｉ系絶縁膜の厚さを５００ｎｍ以上とすると、不良率が低くなる。
得られた薄膜磁気センサ１０に対して、ＰＣＢＴ試験を行った。試験条件は、温度：１２１℃、湿度：１００％ＲＨ、圧力：０．２ＭＰａ、印加電圧：５．０Ｖ、試験時間：１２６ｈとした。
表３に結果を示す。表３より、以下のことがわかる。
（１）Ｓｉ系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。
（２）Ｓｉ系絶縁膜の厚さを５００ｎｍ以上とすると、不良率が低くなる。
（実施例５）
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は１．５ｈmax以上、ＳｉＯxＮy膜の膜厚５００ｎｍ以上とし、Ｓｉ系絶縁膜の膜厚＋Ａｌ2Ｏ3膜の膜厚は２０００〜９０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、１０００ｎｍであった。
［１． 試料の作製］
図１に示す構造を備えた１．０ｍｍ×１．０ｍｍの薄膜磁気センサ１０を作製した。薄膜ヨーク１６、１８には、アモルファス系材料を用いた。Ａｌ2Ｏ3膜２６の成膜には、スパッタ法を用いた。また、Ｓｉ系絶縁膜２８には、Ｃａｔ−ＣＶＤ法を用いて成膜されたＳｉＯxＮy膜を用いた。Ａｌ2Ｏ3膜の膜厚は１．５ｈmax以上、ＳｉＯxＮy膜の膜厚５００ｎｍ以上とし、Ｓｉ系絶縁膜の膜厚＋Ａｌ2Ｏ3膜の膜厚は２０００〜９０００ｎｍとした。なお、素子部を構成する薄膜の内、膜厚の最大値ｈmaxは、１０００ｎｍであった。
［２． 試験方法及び結果］
フォトレジスト膜のリフトオフに要する時間を測定した。リフトオフ条件は、超音波出力３５０Ｗの５０％とした。
表４に結果を示す。表４より、以下のことがわかる。
（１）Ａｌ2Ｏ3膜とＳｉＯxＮy膜の総厚さが８０００ｎｍ以上であると、リフトオフに要する時間が３００分以上となり、生産性が著しく低下する。
（２）Ａｌ2Ｏ3膜とＳｉＯxＮy膜の総厚さを６０００ｎｍ以下にすると、リフトオフに要する時間が６０分以下となり、急速に時間を短縮できる。
フォトレジスト膜のリフトオフに要する時間を測定した。リフトオフ条件は、超音波出力３５０Ｗの５０％とした。
表４に結果を示す。表４より、以下のことがわかる。
（１）Ａｌ2Ｏ3膜とＳｉＯxＮy膜の総厚さが８０００ｎｍ以上であると、リフトオフに要する時間が３００分以上となり、生産性が著しく低下する。
（２）Ａｌ2Ｏ3膜とＳｉＯxＮy膜の総厚さを６０００ｎｍ以下にすると、リフトオフに要する時間が６０分以下となり、急速に時間を短縮できる。
以上、本発明の実施の形態について詳細に説明したが、本発明は、上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改変が可能である。
本発明に係る薄膜磁気センサは、自動車の車軸、ロータリーエンコーダ、産業用歯車等の回転情報の検出、油圧式シリンダ／空気式シリンダのストロークポジション、工作機械のスライド等の位置・速度情報の検出、工業用溶接ロボットのアーク電流等の電流情報の検出、地磁気方位コンパスなどに用いることができる。
また、ＧＭＲ膜とその両端に配置された薄膜ヨークを備えた磁気抵抗素子は、磁気センサとして特に好適であるが、磁気抵抗素子の用途は、これに限定されるものではなく、磁気メモリ、磁気ヘッド等としても用いることができる。
また、ＧＭＲ膜とその両端に配置された薄膜ヨークを備えた磁気抵抗素子は、磁気センサとして特に好適であるが、磁気抵抗素子の用途は、これに限定されるものではなく、磁気メモリ、磁気ヘッド等としても用いることができる。
１０ 薄膜磁気センサ
１２ 基板
１４（１４ａ〜１４ｄ） ＧＭＲ膜
１６（１６ａ〜１６ｄ）、１８（１８ａ〜１８ｄ） 薄膜ヨーク
２０（２０ａ〜２０ｄ） 電極
２２（２２ａ〜２２ｄ）、２４（２４ａ〜２４ｄ） 配線
２６ Ａｌ2Ｏ3膜
２８ Ｓｉ系絶縁膜
１２ 基板
１４（１４ａ〜１４ｄ） ＧＭＲ膜
１６（１６ａ〜１６ｄ）、１８（１８ａ〜１８ｄ） 薄膜ヨーク
２０（２０ａ〜２０ｄ） 電極
２２（２２ａ〜２２ｄ）、２４（２４ａ〜２４ｄ） 配線
２６ Ａｌ2Ｏ3膜
２８ Ｓｉ系絶縁膜
Claims (5)
- 以下の工程を備えた薄膜磁気センサの製造方法。
（１）基板表面に、１対の薄膜ヨークと、前記薄膜ヨークのギャップ間に形成された、金属−絶縁体系ナノグラニュラー材料からなる巨大磁気抵抗（ＧＭＲ）膜と、前記ＧＭＲ膜の電気抵抗変化を外部に取り出すための電極と、前記薄膜ヨークと前記電極とを繋ぐ配線とを備えた素子部を形成する素子部形成工程。
（２）少なくとも前記電極の表面の全部又は一部を含む領域（但し、前記薄膜ヨーク、前記ＧＭＲ膜及び前記配線の表面を除く）に、フォトレジスト膜を形成するフォトレジスト膜形成工程。
（３）前記基板の表面に、Ａｌ2Ｏ3膜を形成するＡｌ2Ｏ3膜形成工程。
（４）前記Ａｌ2Ｏ3膜の表面に、触媒化学気相成長（Ｃａｔ−ＣＶＤ）法を用いてＳｉ系絶縁膜を形成するＳｉ系絶縁膜形成工程。
（５）前記フォトレジスト膜、並びに、前記フォトレジスト膜の上に形成された余分な前記Ａｌ2Ｏ3膜及び前記Ｓｉ系絶縁膜を除去する除去工程。
（６）前記Ａｌ2Ｏ3膜は、厚さが１．０ｈmax以上（但し、ｈmaxは、前記ＧＭＲ膜、前記薄膜ヨーク及び前記配線の膜厚の内の最大値）であり、
前記Ｓｉ系絶縁膜は、ＳｉＮ系絶縁膜からなり、かつ、膜厚が０．５μｍ以上である。 - 前記Ａｌ2Ｏ3膜形成工程及び前記Ｓｉ系絶縁膜形成工程は、それぞれ、
Ｔ≦ｍｉｎ(Ｔ1、Ｔ2)
となる条件下で成膜を行うものである請求項１に記載の薄膜磁気センサの製造方法。
但し、
Ｔは、成膜時の前記基板の温度、
Ｔ1は、成膜前の前記素子部の抵抗値Ｒ1に対する成膜後の前記素子部の抵抗値Ｒ2の比（＝Ｒ2／Ｒ1）が２．０以下となる上限温度、
Ｔ2は、前記フォトレジスト膜の溶剤による除去が可能となる上限温度、
ｍｉｎ(Ｔ1、Ｔ2)は、前記Ｔ1及び前記Ｔ2の内のいずれか低い方の温度。 - 前記薄膜ヨークは、アモルファス系の軟磁性材料からなる請求項１又は２に記載の薄膜磁気センサの製造方法。
- 前記Ｓｉ系絶縁膜は、ＳｉＮx膜、又は、ＳｉＯxＮy膜からなる請求項１から３までのいずれかに記載の薄膜磁気センサの製造方法。
- 前記Ａｌ2Ｏ3膜の厚さは、１．５ｈmax以上（但し、ｈmaxは、前記ＧＭＲ膜、前記薄膜ヨーク及び前記配線の膜厚の内の最大値）であり、
前記Ｓｉ系絶縁膜の厚さは、０．５μｍ以上であり、
前記Ａｌ2Ｏ3膜と前記Ｓｉ系絶縁膜の総厚さは８μｍ以下である
請求項１から４までのいずれかに記載の薄膜磁気センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181811A JP5838653B2 (ja) | 2011-08-23 | 2011-08-23 | 薄膜磁気センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181811A JP5838653B2 (ja) | 2011-08-23 | 2011-08-23 | 薄膜磁気センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013045851A JP2013045851A (ja) | 2013-03-04 |
| JP5838653B2 true JP5838653B2 (ja) | 2016-01-06 |
Family
ID=48009534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011181811A Expired - Fee Related JP5838653B2 (ja) | 2011-08-23 | 2011-08-23 | 薄膜磁気センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5838653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6216598B2 (ja) * | 2013-10-07 | 2017-10-18 | 大同特殊鋼株式会社 | 単位素子対及び薄膜磁気センサ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3952515B2 (ja) * | 1994-09-09 | 2007-08-01 | 富士通株式会社 | 磁気抵抗効果素子、磁気記録装置及び磁気抵抗効果素子の製造方法 |
| JP3544141B2 (ja) * | 1998-05-13 | 2004-07-21 | 三菱電機株式会社 | 磁気検出素子および磁気検出装置 |
| JP2002217193A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 半導体装置の製造方法 |
| JP2004363157A (ja) * | 2003-06-02 | 2004-12-24 | Res Inst Electric Magnetic Alloys | 薄膜磁気センサ及びその製造方法 |
| JP2004361864A (ja) * | 2003-06-09 | 2004-12-24 | Hideki Matsumura | 画素制御素子の選択転写方法 |
| JP4485499B2 (ja) * | 2006-09-04 | 2010-06-23 | アルプス電気株式会社 | 磁気検出装置およびその製造方法 |
| JP4984962B2 (ja) * | 2007-02-27 | 2012-07-25 | 大同特殊鋼株式会社 | 磁気式角度センサ |
| JP2009081254A (ja) * | 2007-09-26 | 2009-04-16 | Fujifilm Corp | 固体撮像装置及びその製造方法 |
-
2011
- 2011-08-23 JP JP2011181811A patent/JP5838653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013045851A (ja) | 2013-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4323220B2 (ja) | 薄膜磁気センサ及びその製造方法 | |
| JPWO2010029684A1 (ja) | セルフピン型スピンバルブ磁気抵抗効果膜とそれを用いた磁気センサおよび回転角度検出装置 | |
| WO2018079404A1 (ja) | 磁気センサおよびその製造方法 | |
| JP4285695B2 (ja) | 薄膜磁気センサ及び回転センサ | |
| JP5392108B2 (ja) | 薄膜磁気センサ及びその製造方法 | |
| JP4624864B2 (ja) | 薄膜磁気センサ | |
| JP5597305B2 (ja) | 電流センサ | |
| US9146260B2 (en) | Magnetic balance type current sensor | |
| JP2012255796A (ja) | 磁気センサおよびその製造方法 | |
| JP5838653B2 (ja) | 薄膜磁気センサの製造方法 | |
| JPWO2003069691A1 (ja) | 磁気抵抗素子とその製造方法、およびこの素子を含む不揮発メモリ | |
| US9523746B2 (en) | Giant magnetoresistance element and current sensor using the same | |
| JP2011027633A (ja) | 磁気センサおよびその製造方法 | |
| JP4334914B2 (ja) | 薄膜磁気センサ | |
| KR20050051655A (ko) | 자기 저항 효과 소자, 이 제조 방법 및 사용 방법 | |
| JP5447796B2 (ja) | 金属−絶縁体系ナノグラニュラー材料及び薄膜磁気センサ | |
| JP2018200307A (ja) | 磁気センサ | |
| JP5630598B2 (ja) | 薄膜磁気センサ | |
| US9964606B2 (en) | Sensor module and method of manufacture | |
| JP5927648B2 (ja) | 磁気シールド構造体、電流センサ及び磁気シールド構造体の製造方法 | |
| JP4640370B2 (ja) | 磁気センサ | |
| CN110199352A (zh) | 磁阻元件以及磁阻元件的制造方法 | |
| JP2010101658A (ja) | 薄膜磁気センサ | |
| JP2007164831A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JP2023048427A (ja) | 磁気センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5838653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |