JP5630598B2 - 薄膜磁気センサ - Google Patents
薄膜磁気センサ Download PDFInfo
- Publication number
- JP5630598B2 JP5630598B2 JP2009118081A JP2009118081A JP5630598B2 JP 5630598 B2 JP5630598 B2 JP 5630598B2 JP 2009118081 A JP2009118081 A JP 2009118081A JP 2009118081 A JP2009118081 A JP 2009118081A JP 5630598 B2 JP5630598 B2 JP 5630598B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- thin film
- magnetic sensor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、薄膜磁気センサに関し、さらに詳しくは、自動車の車軸、ロータリーエンコーダ、産業用歯車等の回転情報の検出、油圧式シリンダ／空気式シリンダのストロークポジション、工作機械のスライド等の位置・速度情報の検出、工業用溶接ロボットのアーク電流等の電流情報の検出、地磁気方位コンパスなどに好適な薄膜磁気センサに関する。
磁気センサは、電磁気力（例えば、電流、電圧、電力、磁界、磁束など。）、力学量（例えば、位置、速度、加速度、変位、距離、張力、圧力、トルク、温度、湿度など。）、生化学量等の被検出量を、磁界を介して電圧に変換する電子デバイスである。磁気センサは、磁界の検出方法に応じて、ホールセンサ、異方的磁気抵抗（ＡＭＲ： Anisotropic Magneto-Resistiity）センサ、巨大磁気抵抗（ＧＭＲ： Gaiant MR）センサ等に分類される。
これらの中でもＧＭＲセンサは、
（１）ＡＭＲセンサに比べて電気比抵抗の変化率の最大値（すなわち、ＭＲ比＝△ρ／ρ０（△ρ＝ρＨ−ρ０：ρＨは、外部磁界Ｈにおける電気比抵抗、ρ０は、外部磁界ゼロにおける電気比抵抗））が極めて大きい、
（２）ホールセンサに比べて抵抗値の温度変化が小さい、
（３）巨大磁気抵抗効果を有する材料が薄膜材料であるために、マイクロ化に適している、
等の利点がある。そのため、ＧＭＲセンサは、コンピュータ、電力、自動車、家電、携帯機器等に用いられる高感度マイクロ磁気センサとしての応用が期待されている。
（１）ＡＭＲセンサに比べて電気比抵抗の変化率の最大値（すなわち、ＭＲ比＝△ρ／ρ０（△ρ＝ρＨ−ρ０：ρＨは、外部磁界Ｈにおける電気比抵抗、ρ０は、外部磁界ゼロにおける電気比抵抗））が極めて大きい、
（２）ホールセンサに比べて抵抗値の温度変化が小さい、
（３）巨大磁気抵抗効果を有する材料が薄膜材料であるために、マイクロ化に適している、
等の利点がある。そのため、ＧＭＲセンサは、コンピュータ、電力、自動車、家電、携帯機器等に用いられる高感度マイクロ磁気センサとしての応用が期待されている。
ＧＭＲ効果を示す材料としては、強磁性層（例えば、パーマロイ等）と非磁性層（例えば、Ｃｕ、Ａｇ、Ａｕ等）の多層膜、あるいは、反強磁性層、強磁性層（固定層）、非磁性層及び強磁性層（自由層）の４層構造を備えた多層膜（いわゆる、「スピンバルブ」）からなる金属人工格子、強磁性金属（例えば、パーマロイ等）からなるｎｍサイズの微粒子と、非磁性金属（例えば、Ｃｕ、Ａｇ、Ａｕ等）からなる粒界相とを備えた金属−金属系ナノグラニュラー材料、スピン依存トンネル効果によってＭＲ（Magneto-Resistivity）効果が生ずるトンネル接合膜、ｎｍサイズの強磁性金属合金微粒子と、非磁性・絶縁性材料からなる粒界相とを備えた金属−絶縁体系ナノグラニュラー材料等が知られている。
これらの内、スピンバルブに代表される多層膜は、一般に、低磁界における感度が高いという特徴がある。しかしながら、多層膜は、種々の材料からなる薄膜を高精度で積層する必要があるために、安定性や歩留まりが悪く、製作コストを抑えるには限界がある。そのため、この種の多層膜は、専ら付加価値の大きなデバイス（例えば、ハードディスク用の磁気ヘッド）にのみ用いられ、単価の安いＡＭＲセンサやホールセンサとの価格競争を強いられる磁気センサに応用するのは困難であると考えられている。また、多層膜間の拡散が生じやすく、ＧＭＲ効果が消失しやすいため、耐熱性が悪いという大きな欠点がある。
一方、ナノグラニュラー材料は、一般に、作製が容易で、再現性も良い。そのため、これを磁気センサに応用すれば、磁気センサを低コスト化することができる。特に、金属−絶縁体系ナノグラニュラー材料は、
（１）その組成を最適化すれば、室温において１０％を越える高いＭＲ比を示す、
（２）電気比抵抗ρが桁違いに高いので、磁気センサの超小型化と低消費電力化が同時に実現可能である、
（３）耐熱性の悪い反強磁性膜を含むスピンバルブ膜と異なり、高温環境下でも使用可能である、
等の利点がある。しかしながら、金属−絶縁体系ナノグラニュラー材料は、低磁界における磁界感度が非常に小さいという問題がある。そのため、巨大磁気抵抗薄膜の両端に軟磁性薄膜を配置し、巨大磁気抵抗薄膜の磁界感度を上げることも行われる。
（１）その組成を最適化すれば、室温において１０％を越える高いＭＲ比を示す、
（２）電気比抵抗ρが桁違いに高いので、磁気センサの超小型化と低消費電力化が同時に実現可能である、
（３）耐熱性の悪い反強磁性膜を含むスピンバルブ膜と異なり、高温環境下でも使用可能である、
等の利点がある。しかしながら、金属−絶縁体系ナノグラニュラー材料は、低磁界における磁界感度が非常に小さいという問題がある。そのため、巨大磁気抵抗薄膜の両端に軟磁性薄膜を配置し、巨大磁気抵抗薄膜の磁界感度を上げることも行われる。
上述したＧＭＲ効果を示す材料の中でも、磁性体粒子又は磁性体薄膜の間に薄い絶縁膜があるものは、磁界の大きさに応じて磁性体間を流れるトンネル電流が変わる。磁性体間のトンネル電流の大きさが外部磁界により変化する現象は、「トンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistive）効果」呼ばれている。また、ＴＭＲ効果を利用した感磁素子は、「ＴＭＲ素子」と呼ばれている。
ＴＭＲ素子は、大きなＭＲ比が得られるため磁気ヘッドや磁気センサなどに広く用いられている。しかしながら、絶縁層が非常に薄いために、一般に、静電気破壊（ＥＳＤ：Electrostatic-Discharge）耐性は低い。そのため、ＴＭＲ型の磁気センサを実際に使用する際には、過剰な電圧がＴＭＲ素子にかからないようにするために、ＴＭＲ素子とダイオード等の保護素子、フィルターなどの保護回路、又は、保護回路付きのアンプや計測用ＩＣとを接続することが行われている。
ＴＭＲ素子は、大きなＭＲ比が得られるため磁気ヘッドや磁気センサなどに広く用いられている。しかしながら、絶縁層が非常に薄いために、一般に、静電気破壊（ＥＳＤ：Electrostatic-Discharge）耐性は低い。そのため、ＴＭＲ型の磁気センサを実際に使用する際には、過剰な電圧がＴＭＲ素子にかからないようにするために、ＴＭＲ素子とダイオード等の保護素子、フィルターなどの保護回路、又は、保護回路付きのアンプや計測用ＩＣとを接続することが行われている。
例えば、特許文献１には、シリコンを基材とするスライダと、スライダの上に形成された絶縁層と、絶縁層の上に形成された磁気抵抗効果素子を有する再生ヘッドと、絶縁膜の上に形成された磁気抵抗効果素子の過電圧保護回路とを有する磁気抵抗効果型磁気ヘッドが開示されている。
同文献には、
（１）スライダ上に磁気抵抗効果素子とＥＳＤ保護回路とを共存して配置することにより、ＥＳＤ保護回路を磁気抵抗効果素子に近づけることができ、配線のインダクタンスによる影響を受けることなくクランプ電圧を所望の値に設定できる点、及び、
（２）ＥＳＤ保護回路はスライダから電気的に分離されているので、スライダや各回路に帯電した静電荷が配線を経由してＥＳＤ保護回路に流れ込むことがなく、ダイオード使用上、電位制限がまったくなくなる点、
が記載されている。
同文献には、
（１）スライダ上に磁気抵抗効果素子とＥＳＤ保護回路とを共存して配置することにより、ＥＳＤ保護回路を磁気抵抗効果素子に近づけることができ、配線のインダクタンスによる影響を受けることなくクランプ電圧を所望の値に設定できる点、及び、
（２）ＥＳＤ保護回路はスライダから電気的に分離されているので、スライダや各回路に帯電した静電荷が配線を経由してＥＳＤ保護回路に流れ込むことがなく、ダイオード使用上、電位制限がまったくなくなる点、
が記載されている。
また、特許文献２には、磁気センサではないが、主接合の外周にガードリングを形成する構造の低電圧用ツェナーダイオードにおいて、ガードリングの表面層に高ＥＳＤ耐量をもたらす不純物ドープ層を形成した低電圧用ツェナーダイオードが開示されている。
ＴＭＲ素子と、これを保護するための保護素子は、一般に、ＴＭＲ素子と保護素子とを基板やフレーム上に実装し、ワイヤーボンディングで接続されている。しかしながら、このような形態にすると、磁気センサ全体のサイズが大きくなってしまい、製品の小型化や微少領域の磁界の計測に対して制約が大きくなる。
また、磁気センサは、コイルの中に挿入してバイアス磁界をかける場合が多い。そのため、磁気センサ全体のサイズが大きくなると、コイル径を大きくせざるを得ない。コイル径の増大は、消費電力を増大させる原因となる。
さらに、保護素子と接続する前のＴＭＲ素子は、ＥＳＤ耐性が弱いので、製造プロセス中に破壊する可能性がある。
また、磁気センサは、コイルの中に挿入してバイアス磁界をかける場合が多い。そのため、磁気センサ全体のサイズが大きくなると、コイル径を大きくせざるを得ない。コイル径の増大は、消費電力を増大させる原因となる。
さらに、保護素子と接続する前のＴＭＲ素子は、ＥＳＤ耐性が弱いので、製造プロセス中に破壊する可能性がある。
本発明が解決しようとする課題は、磁気センサ全体を小型化することができ、しかも、使用中だけでなく製造工程においてもＴＭＲ素子のＥＤＳ耐性が高い薄膜磁気センサを提供することにある。
上記課題を解決するために本発明に係る薄膜磁気センサは、以下の構成を備えていることを要旨とする。
（１）前記薄膜磁気センサは、
ツェナーダイオード型のｐｎ接合を備えたダイオード基板と、
前記ダイオード基板の表面に形成されたＴＭＲ素子と
を備え、
前記ＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に、軟磁性材料からなる薄膜ヨークが配置された構造を持つ。
（２）前記ダイオード基板は、
前記ｐｎ接合を構成するｐ型半導体層及びｎ型半導体層を備えた半導体層と、
前記ｎ型半導体層に接続されるように、前記半導体層の表面に形成された第１基板電極と、
前記ｐ型半導体層に接続されるように、前記半導体層の裏面に形成された第２基板電極と、
前記半導体層の表面の内、前記第１基板電極を露出させる領域以外の領域に形成された絶縁膜と
を備えている。
（３）前記ＴＭＲ素子は、少なくともその一端が前記第１基板電極と電気的に接続されるように、前記絶縁膜の上に形成されている。
（１）前記薄膜磁気センサは、
ツェナーダイオード型のｐｎ接合を備えたダイオード基板と、
前記ダイオード基板の表面に形成されたＴＭＲ素子と
を備え、
前記ＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に、軟磁性材料からなる薄膜ヨークが配置された構造を持つ。
（２）前記ダイオード基板は、
前記ｐｎ接合を構成するｐ型半導体層及びｎ型半導体層を備えた半導体層と、
前記ｎ型半導体層に接続されるように、前記半導体層の表面に形成された第１基板電極と、
前記ｐ型半導体層に接続されるように、前記半導体層の裏面に形成された第２基板電極と、
前記半導体層の表面の内、前記第１基板電極を露出させる領域以外の領域に形成された絶縁膜と
を備えている。
（３）前記ＴＭＲ素子は、少なくともその一端が前記第１基板電極と電気的に接続されるように、前記絶縁膜の上に形成されている。
ＴＭＲ素子を作り込むための基板として、ツェナーダイオード機能を持ったダイオード基板を用いると、基板そのものが保護回路として機能する。そのため、ＴＭＲ素子に隣接して保護回路を形成する必要がなく、薄膜磁気センサ全体を小型化することができる。
また、ダイオード基板は、ウェハ段階においてもツェナーダイオード機能を発現させることができる。そのため、使用中だけでなく、製造工程においてもＴＭＲ素子の静電気破壊を防ぐことができる。
また、ダイオード基板は、ウェハ段階においてもツェナーダイオード機能を発現させることができる。そのため、使用中だけでなく、製造工程においてもＴＭＲ素子の静電気破壊を防ぐことができる。
以下、本発明の一実施の形態について詳細に説明する。
［１． 薄膜磁気センサ］
本発明に係る薄膜磁気センサは、ダイオード基板と、ＴＭＲ素子とを備えている。
［１． 薄膜磁気センサ］
本発明に係る薄膜磁気センサは、ダイオード基板と、ＴＭＲ素子とを備えている。
［１．１． ダイオード基板］
本発明において、「ダイオード基板」とは、降伏電圧以上の電圧がかかったときに、逆方向に向かって電流を流すことが可能なツェナーダイオード型のｐｎ接合を備えた基板をいう。ダイオード基板は、具体的には、半導体層と、第１基板電極と、第２基板電極と、絶縁膜とを備えている。
本発明において、「ダイオード基板」とは、降伏電圧以上の電圧がかかったときに、逆方向に向かって電流を流すことが可能なツェナーダイオード型のｐｎ接合を備えた基板をいう。ダイオード基板は、具体的には、半導体層と、第１基板電極と、第２基板電極と、絶縁膜とを備えている。
［１．１．１． 半導体層］
「半導体層」とは、ツェナーダイオード型のｐｎ接合を構成するｐ型半導体層及びｎ型半導体層を備えた層をいう。
半導体ダイオードは、ｐ型半導体とｎ型半導体を接合させることにより整流効果を得ている。半導体ダイオードは、一般に、ｐ型からｎ型（順方向）には電流が流れるが、逆方向には電流が流れない。逆方向に大きな電圧（アバランシェ降伏以上の電圧）をかけると、逆方向にも電流が流れるが、このような使い方をすると素子が破壊に至る。
これに対し、ツェナーダイオードは、降伏電圧（ツェナー電圧）以上の電圧がかかったときに逆方向に電流が流れる特性を有する。一般に、ツェナー電圧は、アバランシェ電圧に比べて大幅に小さいため、逆方向に電流が流れても素子が破壊されることはない。
本発明においては、ＴＭＲ素子は、このようなツェナーダイオード機能を持った基板の上に形成される。そのため、基板そのものが保護回路として機能するので、ＴＭＲ素子に隣接して保護回路を形成する必要がない。
「半導体層」とは、ツェナーダイオード型のｐｎ接合を構成するｐ型半導体層及びｎ型半導体層を備えた層をいう。
半導体ダイオードは、ｐ型半導体とｎ型半導体を接合させることにより整流効果を得ている。半導体ダイオードは、一般に、ｐ型からｎ型（順方向）には電流が流れるが、逆方向には電流が流れない。逆方向に大きな電圧（アバランシェ降伏以上の電圧）をかけると、逆方向にも電流が流れるが、このような使い方をすると素子が破壊に至る。
これに対し、ツェナーダイオードは、降伏電圧（ツェナー電圧）以上の電圧がかかったときに逆方向に電流が流れる特性を有する。一般に、ツェナー電圧は、アバランシェ電圧に比べて大幅に小さいため、逆方向に電流が流れても素子が破壊されることはない。
本発明においては、ＴＭＲ素子は、このようなツェナーダイオード機能を持った基板の上に形成される。そのため、基板そのものが保護回路として機能するので、ＴＭＲ素子に隣接して保護回路を形成する必要がない。
一般のダイオードとツェナーダイオードの違いは、ｐｎ接合部の不純物濃度にある。ツェナーダイオードのｐｎ接合部は、一般のダイオードよりもＰやＢなどの不純物が大量にドーピングされている。ツェナー電圧は、この不純物濃度により制御することができる。
半導体層のツェナー電圧は、ＴＭＲ素子のＥＳＤ耐性と使用電圧により選定する。例えば、ＴＭＲ素子の使用電圧が５Ｖである場合、ツェナー電圧は、６〜１０Ｖが適している。また、ツェナーダイオードのリーク電流（ツェナー電圧以下の時に逆方向に流れる電流）は、０．５μＡ以下が好ましい。
半導体層のツェナー電圧は、ＴＭＲ素子のＥＳＤ耐性と使用電圧により選定する。例えば、ＴＭＲ素子の使用電圧が５Ｖである場合、ツェナー電圧は、６〜１０Ｖが適している。また、ツェナーダイオードのリーク電流（ツェナー電圧以下の時に逆方向に流れる電流）は、０．５μＡ以下が好ましい。
ツェナーダイオード型のｐｎ接合を備えた半導体層は、一般に、
（１）ｐ+型半導体基板（p+sub）上にｐ型半導体をエピタキシャル成長させ、
（２）エピタキシャル層（p epi）にｎ型不純物をイオン注入及び熱処理などの方法で拡散させ、ｎ+ドーピング領域（n+）を形成する
ことにより製造することができる。
この場合、ｐ型半導体からなるエピタキシャル層（p epi）とｎ+ドーピング領域（n+）の界面で整流効果が得られる。なお、「ｐ+」、「ｎ+」は、通常よりも不純物量が多いことを表す。
（１）ｐ+型半導体基板（p+sub）上にｐ型半導体をエピタキシャル成長させ、
（２）エピタキシャル層（p epi）にｎ型不純物をイオン注入及び熱処理などの方法で拡散させ、ｎ+ドーピング領域（n+）を形成する
ことにより製造することができる。
この場合、ｐ型半導体からなるエピタキシャル層（p epi）とｎ+ドーピング領域（n+）の界面で整流効果が得られる。なお、「ｐ+」、「ｎ+」は、通常よりも不純物量が多いことを表す。
ｎ+ドーピング領域は、半導体層の表面の全面に形成しても良く、あるいは、半導体層の表面の一部に形成しても良い。また、半導体層の表面の一部にｎ+ドーピング領域を形成する場合、ｎ+ドーピング領域の個数及び配置は、特に限定されるものではなく、ダイオード基板の表面に形成されるＴＭＲ素子の個数や回路配置等に応じて、最適な個数及び配置を選択する。半導体層の表面の一部にｎ+ドーピング領域を形成する場合、通常、複数個のｎ+ドーピング領域が形成される。
［１．１．２． 第１基板電極］
第１基板電極は、半導体層中のｎ型半導体層に接続されるように、半導体層の表面に形成される。すなわち、第１基板電極は、半導体層中に形成されたｐｎ接合のカソードとなる。
第１基板電極の個数及び配置は、特に限定されるものではなく、ダイオード基板表面に形成されるＴＭＲ素子の個数や回路配置等に応じて、最適な個数及び配置を選択する。第１基板電極は、通常、半導体層の表面に複数個形成される。
第１基板電極の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。第１基板電極の材料としては、具体的には、Ｃｕ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ、Ｎｉなどがある。
第１基板電極は、半導体層中のｎ型半導体層に接続されるように、半導体層の表面に形成される。すなわち、第１基板電極は、半導体層中に形成されたｐｎ接合のカソードとなる。
第１基板電極の個数及び配置は、特に限定されるものではなく、ダイオード基板表面に形成されるＴＭＲ素子の個数や回路配置等に応じて、最適な個数及び配置を選択する。第１基板電極は、通常、半導体層の表面に複数個形成される。
第１基板電極の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。第１基板電極の材料としては、具体的には、Ｃｕ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ、Ｎｉなどがある。
［１．１．３． 第２基板電極］
第２基板電極は、半導体層中のｐ型半導体層に接続されるように、半導体層の表面又は裏面に形成される。すなわち、第２基板電極は、半導体層中に形成されたｐｎ接合のアノードとなる。
第２基板電極は、第１基板電極と同一平面上に形成されていても良い。しかしながら、第２基板電極を半導体層の裏面に形成すると、ＴＭＲ素子の保護がより容易となる。第２基板電極を半導体層の裏面に形成する場合、第２基板電極は、半導体層の裏面の全面に形成しても良く、あるいは、半導体層をツェナーダイオードとして機能させることができる限りにおいて、半導体層の裏面の一部に形成しても良い。
第２電極基板の個数及び配置は、特に限定されるものではなく、ダイオード基板表面に形成されるＴＭＲ素子の個数や回路配置、第２電極基板の位置等に応じて、最適な個数を選択する。例えば、第２電極基板を半導体層の裏面に配置する場合、第２電極は、通常、１個あれば足りる。
第２基板電極の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。第２基板電極の材料としては、具体的には、Ｃｕ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ、Ｎｉなどがある。
第２基板電極は、半導体層中のｐ型半導体層に接続されるように、半導体層の表面又は裏面に形成される。すなわち、第２基板電極は、半導体層中に形成されたｐｎ接合のアノードとなる。
第２基板電極は、第１基板電極と同一平面上に形成されていても良い。しかしながら、第２基板電極を半導体層の裏面に形成すると、ＴＭＲ素子の保護がより容易となる。第２基板電極を半導体層の裏面に形成する場合、第２基板電極は、半導体層の裏面の全面に形成しても良く、あるいは、半導体層をツェナーダイオードとして機能させることができる限りにおいて、半導体層の裏面の一部に形成しても良い。
第２電極基板の個数及び配置は、特に限定されるものではなく、ダイオード基板表面に形成されるＴＭＲ素子の個数や回路配置、第２電極基板の位置等に応じて、最適な個数を選択する。例えば、第２電極基板を半導体層の裏面に配置する場合、第２電極は、通常、１個あれば足りる。
第２基板電極の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。第２基板電極の材料としては、具体的には、Ｃｕ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ、Ｎｉなどがある。
［１．１．４． 絶縁膜］
絶縁膜は、ダイオード基板と、この上に形成されるＴＭＲ素子とを電気的に絶縁するためのものである。絶縁膜は、半導体層の表面の内、第１電極及び第２基板電極を露出させる領域以外の領域に形成される。
絶縁膜の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。絶縁膜の材料としては、具体的には、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＭｇＯ、ＡｌＦ3、ＭｇＦ2、ＣａＦ2、Ｙ2Ｏ3、Ｓｍ2Ｏ3、Ｄｙ2Ｏ3などがある。
絶縁膜は、ダイオード基板と、この上に形成されるＴＭＲ素子とを電気的に絶縁するためのものである。絶縁膜は、半導体層の表面の内、第１電極及び第２基板電極を露出させる領域以外の領域に形成される。
絶縁膜の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。絶縁膜の材料としては、具体的には、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＭｇＯ、ＡｌＦ3、ＭｇＦ2、ＣａＦ2、Ｙ2Ｏ3、Ｓｍ2Ｏ3、Ｄｙ2Ｏ3などがある。
［１．１．５． ダイオード基板の具体例］
図１（ａ）に、ダイオード基板の第１の具体例を示す。
図１（ａ）において、ダイオード基板１０は、半導体層１２と、第１基板電極（カソード）１８と、第２基板電極（アノード）２０と、絶縁膜２２とを備えている。
半導体層１２は、ｐ型半導体層１４と、ｎ型半導体層１６とを備えている。ｐ型半導体層１４は、ｐ+型半導体基板１４ａと、ｐ+型半導体基板１４ａの上に形成されたエピタキシャル層１４ｂからなる。ｎ型半導体層（ｎ+ドーピング領域）１６は、エピタキシャル層１４ｂにｎ型不純物を拡散させることにより得られる。
図１（ａ）に、ダイオード基板の第１の具体例を示す。
図１（ａ）において、ダイオード基板１０は、半導体層１２と、第１基板電極（カソード）１８と、第２基板電極（アノード）２０と、絶縁膜２２とを備えている。
半導体層１２は、ｐ型半導体層１４と、ｎ型半導体層１６とを備えている。ｐ型半導体層１４は、ｐ+型半導体基板１４ａと、ｐ+型半導体基板１４ａの上に形成されたエピタキシャル層１４ｂからなる。ｎ型半導体層（ｎ+ドーピング領域）１６は、エピタキシャル層１４ｂにｎ型不純物を拡散させることにより得られる。
第１基板電極１８は、ｎ型半導体層１６に接続されるように、半導体層１２の表面に形成されている。一方、第２基板電極２０は、ｐ型半導体層１４（すなわち、ｐ+型半導体基板１４ａ）に接続されるように、半導体層１２の裏面に形成されている。すなわち、ダイオード基板１０は、降伏電圧以上の電圧がかかったときに、厚さ方向に電流が流れるようになっている。さらに、絶縁膜２２は、半導体層１２の表面の内、第１基板電極１８を露出させる領域以外の領域に形成されている。
図１（ｂ）に、ダイオード基板の第２の具体例を示す。
図１（ｂ）において、ダイオード基板３０は、半導体層１２と、第１基板電極（カソード）１８と、第２基板電極（アノード）２４と、絶縁膜２６とを備えている。
半導体層１２は、ｐ型半導体層１４と、ｎ型半導体層１６とを備えている。ｐ型半導体層１４は、ｐ+型半導体基板１４ａと、ｐ+型半導体基板１４ａの上に形成されたエピタキシャル層１４ｂからなる。ｎ型半導体層（ｎ+ドーピング領域）１６は、エピタキシャル層１４ｂにｎ型不純物を拡散させることにより得られる。
図１（ｂ）において、ダイオード基板３０は、半導体層１２と、第１基板電極（カソード）１８と、第２基板電極（アノード）２４と、絶縁膜２６とを備えている。
半導体層１２は、ｐ型半導体層１４と、ｎ型半導体層１６とを備えている。ｐ型半導体層１４は、ｐ+型半導体基板１４ａと、ｐ+型半導体基板１４ａの上に形成されたエピタキシャル層１４ｂからなる。ｎ型半導体層（ｎ+ドーピング領域）１６は、エピタキシャル層１４ｂにｎ型不純物を拡散させることにより得られる。
第１基板電極１８は、ｎ型半導体層１６に接続されるように、半導体層１２の表面に形成されている。一方、第２基板電極２４は、ｐ型半導体層１４（すなわち、エピタキシャル層１４ｂ）に接続されるように、半導体層１２の表面に形成されている。すなわち、ダイオード基板３０は、降伏電圧以上の電圧がかかったときに、平面方向に電流が流れるようになっている。さらに、絶縁膜２６は、半導体層１２の表面の内、第１基板電極１８及び第２基板電極２４を露出させる領域以外の領域に形成されている。
図１（ｂ）に示すように、半導体層１２の同一面上に第１電極（カソード）１８及び第２電極（アノード）２４を形成した場合であっても、ＴＭＲ素子を保護することができる。しかしながら、製造工程におけるＴＭＲ素子の静電気破壊を防止するためには、ウェハ段階において第２電極２４を接地しておく必要があり、そのためには、ウェハ段階において予め第２電極２４に接地のための配線及び接地を施す必要がある。
これに対し、図１（ａ）に示すように、第２電極（アノード）２０をダイオード基板１０の裏面に形成すると、ダイオード基板１０を導電性のあるステージ上に載せるだけで第２電極２０を接地することができる。そのため、ウェハ段階においてダイオード基板１０に予め接地のための配線を施す必要がない。また、通常の基板を用いた場合と全く同様のプロセスにより、ダイオード基板１０上にＴＭＲ素子を作り込むことができる。
これに対し、図１（ａ）に示すように、第２電極（アノード）２０をダイオード基板１０の裏面に形成すると、ダイオード基板１０を導電性のあるステージ上に載せるだけで第２電極２０を接地することができる。そのため、ウェハ段階においてダイオード基板１０に予め接地のための配線を施す必要がない。また、通常の基板を用いた場合と全く同様のプロセスにより、ダイオード基板１０上にＴＭＲ素子を作り込むことができる。
［１．２． ＴＭＲ素子］
本発明において、「ＴＭＲ素子」とは、磁性体粒子又は磁性体薄膜の間に薄い絶縁膜がある構造を備えた感磁素子をいう。ＴＭＲ素子に外部磁界が作用すると、磁性体／絶縁膜／磁性体間に流れるトンネル電流の大きさが外部磁界の大きさに応じて変化する。
本発明において、「ＴＭＲ素子」とは、磁性体粒子又は磁性体薄膜の間に薄い絶縁膜がある構造を備えた感磁素子をいう。ＴＭＲ素子に外部磁界が作用すると、磁性体／絶縁膜／磁性体間に流れるトンネル電流の大きさが外部磁界の大きさに応じて変化する。
［１．２．１． ＴＭＲ素子の接続、配置及び個数］
ＴＭＲ素子は、少なくともその一端が第１基板電極に電気的に接続されるように、絶縁膜の上に形成される。
ＴＭＲ素子の一端が接地されている場合、他端を第１基板電極に接続すれば、ＴＭＲ素子の静電気破壊を防ぐことができる。また、ＴＭＲ素子の両端を、それぞれ、別個の第1基板電極に接続すれば、ＴＭＲ素子の静電気破壊を確実に防ぐことができる。
ＴＭＲ素子は、少なくともその一端が第１基板電極に電気的に接続されるように、絶縁膜の上に形成される。
ＴＭＲ素子の一端が接地されている場合、他端を第１基板電極に接続すれば、ＴＭＲ素子の静電気破壊を防ぐことができる。また、ＴＭＲ素子の両端を、それぞれ、別個の第1基板電極に接続すれば、ＴＭＲ素子の静電気破壊を確実に防ぐことができる。
ＴＭＲ素子は、その端部が第１基板電極に、直接、接続されるように、ダイオード基板の上に形成されていても良い。
また、ＴＭＲ素子の両端には、通常、電流を取り出すための電極（素子電極）が設けられ、素子電極とＴＭＲ素子の端部は、配線で繋がれる場合が多い。この場合、第１基板電極は、素子電極に接続されていても良く、あるいは、配線に接続されていても良い。
また、ＴＭＲ素子の両端には、通常、電流を取り出すための電極（素子電極）が設けられ、素子電極とＴＭＲ素子の端部は、配線で繋がれる場合が多い。この場合、第１基板電極は、素子電極に接続されていても良く、あるいは、配線に接続されていても良い。
ダイオード基板上に形成されるＴＭＲ素子の個数及び配置は、特に限定されるものではなく、目的に応じて最適な個数及び配置を選択することができる。
例えば、ダイオード基板上には、１個のＴＭＲ素子が形成されていても良い。また、２個のＴＭＲ素子を用いてハーフブリッジ回路を構成しても良く、あるいは、４個のＴＭＲ素子を用いてフルブリッジ回路を構成しても良い。さらに、ダイオード基板上には、複数個のハーフブリッジ回路やフルブリッジ回路か形成されていても良い。
感磁方向が９０°異なる２個のＴＭＲ素子を用いてハーフブリッジ回路を構成した場合、中点電位を計測することによって、外部磁界の大きさ及び方向を検出することができる。
また、感磁方向が９０°異なる４個のＴＭＲ素子を用いてフルブリッジ回路を構成した場合、中点電位の差分を計測することによって、外部磁界の大きさ及び方向をハーフブリッジ回路の２倍の感度で検出することができる。このようなブリッジ回路を形成することで、温度変化により素子の抵抗値が変化しても中点電位は変化しないので、温度変化する環境下においても安定な出力が得られる。
例えば、ダイオード基板上には、１個のＴＭＲ素子が形成されていても良い。また、２個のＴＭＲ素子を用いてハーフブリッジ回路を構成しても良く、あるいは、４個のＴＭＲ素子を用いてフルブリッジ回路を構成しても良い。さらに、ダイオード基板上には、複数個のハーフブリッジ回路やフルブリッジ回路か形成されていても良い。
感磁方向が９０°異なる２個のＴＭＲ素子を用いてハーフブリッジ回路を構成した場合、中点電位を計測することによって、外部磁界の大きさ及び方向を検出することができる。
また、感磁方向が９０°異なる４個のＴＭＲ素子を用いてフルブリッジ回路を構成した場合、中点電位の差分を計測することによって、外部磁界の大きさ及び方向をハーフブリッジ回路の２倍の感度で検出することができる。このようなブリッジ回路を形成することで、温度変化により素子の抵抗値が変化しても中点電位は変化しないので、温度変化する環境下においても安定な出力が得られる。
［１．２．２． ＴＭＲ素子の具体例］
ＴＭＲ素子としては、具体的には、以下のようなものがある。
（１） 積層型：
積層型のＴＭＲ素子は、下地層／反強磁性層／強磁性層１／トンネルバリア層／強磁性層２／キャップ層の積層構造を持つ素子である。
強磁性層１の磁化の方向は、反強磁性層によりピン止めされている。一方、強磁性層２の磁化の方向は、外部磁界により回転可能になっている。そのため、外部磁界が作用すると、強磁性層２の磁化の方向のみが変化し、これによってトンネル電流の大きさが変化する。
各層の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。各層の材料としては、具体的には、以下のようなものがある。
（イ）下地層： Ｔａ、ＮｉＦｅなど。
（ロ）反強磁性層： ＩｒＭｎなど。
（ハ）強磁性層１： ＣｏＦｅ、Ｒｕ、ＣｏＦｅ積層膜、ＣｏＦｅＢなど。
（ニ）トンネルバリア層： Ａｌ2Ｏ3、ＭｇＯ、ＭｇＦｅ2、ＡｌＦ3など。
（ホ）強磁性層２： ＣｏＦｅ、ＮｉＦｅ、ＣｏＦｅ積層膜、ＮｉＦｅ積層膜、ＣｏＦｅＢなど。
（へ）キャップ層： Ｔａ積層膜、ＮｉＦｅ／Ｒｕ積層膜、Ｔａ合金、Ｔｉ合金、ＩｎＴｉ酸化物など。
ＴＭＲ素子としては、具体的には、以下のようなものがある。
（１） 積層型：
積層型のＴＭＲ素子は、下地層／反強磁性層／強磁性層１／トンネルバリア層／強磁性層２／キャップ層の積層構造を持つ素子である。
強磁性層１の磁化の方向は、反強磁性層によりピン止めされている。一方、強磁性層２の磁化の方向は、外部磁界により回転可能になっている。そのため、外部磁界が作用すると、強磁性層２の磁化の方向のみが変化し、これによってトンネル電流の大きさが変化する。
各層の材料は、特に限定されるものではなく、目的に応じて種々の材料を用いることができる。各層の材料としては、具体的には、以下のようなものがある。
（イ）下地層： Ｔａ、ＮｉＦｅなど。
（ロ）反強磁性層： ＩｒＭｎなど。
（ハ）強磁性層１： ＣｏＦｅ、Ｒｕ、ＣｏＦｅ積層膜、ＣｏＦｅＢなど。
（ニ）トンネルバリア層： Ａｌ2Ｏ3、ＭｇＯ、ＭｇＦｅ2、ＡｌＦ3など。
（ホ）強磁性層２： ＣｏＦｅ、ＮｉＦｅ、ＣｏＦｅ積層膜、ＮｉＦｅ積層膜、ＣｏＦｅＢなど。
（へ）キャップ層： Ｔａ積層膜、ＮｉＦｅ／Ｒｕ積層膜、Ｔａ合金、Ｔｉ合金、ＩｎＴｉ酸化物など。
（２） ナノグラニュラー型：
ナノグラニュラー型のＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜を備えた素子である。金属−絶縁体系ナノグラニュラー材料とは、ｎｍサイズの強磁性金属粒子と、非磁性・絶縁性材料からなる粒界相を備えた材料をいう。
金属−絶縁体系ナノグラニュラー材料中の強磁性金属粒子の磁化の方向は、通常、ランダムな方向を向いている。一方、金属−絶縁体系ナノグラニュラー材料に外部磁界が作用すると、強磁性金属粒子の磁化の方向が揃い、これがトンネル電流の大きさの変化となって現れる。金属−絶縁体系ナノグラニュラー材料は、高いＭＲ比と高い電気比抵抗ρを有するだけでなく、僅かな組成変動によってＭＲ比が大きく変動することがないので、安定した磁気特性を有する薄膜を、再現性良く、かつ低コストで作製することができるという利点がある。
金属−絶縁体系ナノグラニュラー材料としては、具体的には、
（イ）Ｃｏ−Ｙ2Ｏ3系、Ｃｏ−Ａｌ2Ｏ3系、Ｃｏ−Ｓｍ2Ｏ3系、Ｃｏ−Ｄｙ2Ｏ3系、ＦｅＣｏ−Ｙ2Ｏ3系などの酸化物系ナノグラニュラー材料、
（ロ）Ｆｅ−ＭｇＦ2系、ＦｅＣｏ−ＭｇＦ2系、ＦｅＣｏＢ−ＭｇＦ2系、Ｆｅ−ＣａＦ2系、Ｆｅ−ＡｌＦ3系などのフッ化物系ナノグラニュラー材料、
などがある。
ナノグラニュラー型のＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜を備えた素子である。金属−絶縁体系ナノグラニュラー材料とは、ｎｍサイズの強磁性金属粒子と、非磁性・絶縁性材料からなる粒界相を備えた材料をいう。
金属−絶縁体系ナノグラニュラー材料中の強磁性金属粒子の磁化の方向は、通常、ランダムな方向を向いている。一方、金属−絶縁体系ナノグラニュラー材料に外部磁界が作用すると、強磁性金属粒子の磁化の方向が揃い、これがトンネル電流の大きさの変化となって現れる。金属−絶縁体系ナノグラニュラー材料は、高いＭＲ比と高い電気比抵抗ρを有するだけでなく、僅かな組成変動によってＭＲ比が大きく変動することがないので、安定した磁気特性を有する薄膜を、再現性良く、かつ低コストで作製することができるという利点がある。
金属−絶縁体系ナノグラニュラー材料としては、具体的には、
（イ）Ｃｏ−Ｙ2Ｏ3系、Ｃｏ−Ａｌ2Ｏ3系、Ｃｏ−Ｓｍ2Ｏ3系、Ｃｏ−Ｄｙ2Ｏ3系、ＦｅＣｏ−Ｙ2Ｏ3系などの酸化物系ナノグラニュラー材料、
（ロ）Ｆｅ−ＭｇＦ2系、ＦｅＣｏ−ＭｇＦ2系、ＦｅＣｏＢ−ＭｇＦ2系、Ｆｅ−ＣａＦ2系、Ｆｅ−ＡｌＦ3系などのフッ化物系ナノグラニュラー材料、
などがある。
（３） グラニュラーインギャップ（ＧＩＧ）型：
ＧＩＧ型のＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に、軟磁性材料からなる薄膜ヨークが配置された構造を持つ素子をいう。
金属−絶縁体系ナノグラニュラー材料は、高いＭＲ比を示すが、低磁界における磁界感度が非常に小さい。一方、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に軟磁性材料からなる薄膜ヨークを配置すると、金属−絶縁体系ナノグラニュラー材料の磁界感度を向上させることができる。
薄膜ヨークの材料としては、具体的には、４０〜９０％Ｎｉ−Ｆｅ合金、Ｆｅ74Ｓｉ9Ａｌ17、Ｆｅ12Ｎｉ82Ｎｂ6、Ｃｏ88Ｎｂ6Ｚｒ6アモルファス合金、(Ｃｏ94Ｆｅ6)70Ｓｉ15Ｂ15アモルファス合金、Ｆｅ75.6Ｓｉ13.2Ｂ8.5Ｎｂ1.9Ｃｕ0.8、Ｆｅ83Ｈｆ6Ｃ11、Ｆｅ85Ｚｒ10Ｂ5合金、Ｆｅ93Ｓｉ3Ｎ4合金、Ｆｅ71Ｂ11Ｎ18合金、Ｆｅ71.3Ｎｄ9.6Ｏ19.1ナノグラニュラー合金、Ｃｏ70Ａｌ10Ｏ20ナノグラニュラー合金、Ｃｏ65Ｆｅ5Ａｌ10Ｏ20合金などがある。
ＧＩＧ型のＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に、軟磁性材料からなる薄膜ヨークが配置された構造を持つ素子をいう。
金属−絶縁体系ナノグラニュラー材料は、高いＭＲ比を示すが、低磁界における磁界感度が非常に小さい。一方、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に軟磁性材料からなる薄膜ヨークを配置すると、金属−絶縁体系ナノグラニュラー材料の磁界感度を向上させることができる。
薄膜ヨークの材料としては、具体的には、４０〜９０％Ｎｉ−Ｆｅ合金、Ｆｅ74Ｓｉ9Ａｌ17、Ｆｅ12Ｎｉ82Ｎｂ6、Ｃｏ88Ｎｂ6Ｚｒ6アモルファス合金、(Ｃｏ94Ｆｅ6)70Ｓｉ15Ｂ15アモルファス合金、Ｆｅ75.6Ｓｉ13.2Ｂ8.5Ｎｂ1.9Ｃｕ0.8、Ｆｅ83Ｈｆ6Ｃ11、Ｆｅ85Ｚｒ10Ｂ5合金、Ｆｅ93Ｓｉ3Ｎ4合金、Ｆｅ71Ｂ11Ｎ18合金、Ｆｅ71.3Ｎｄ9.6Ｏ19.1ナノグラニュラー合金、Ｃｏ70Ａｌ10Ｏ20ナノグラニュラー合金、Ｃｏ65Ｆｅ5Ａｌ10Ｏ20合金などがある。
［２． 薄膜磁気センサの具体例］
［２．１． 第１の具体例］
図２（ｂ）に、本発明の第１の実施の形態に係る薄膜磁気センサの平面図を示す。図２（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図２（ａ）及び図２（ｂ）において、薄膜磁気センサ４０は、ダイオード基板１０と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
ダイオード基板１０は、ツェナーダイオード型のｐｎ接合を備えた半導体層１２と、半導体層１２の表面に形成された３個の第１基板電極（カソード）１８ａ、１８ｂ、１８ｃと、半導体層１２の裏面に形成された第２基板電極（アノード）２０とを備えている。半導体層１２の表面の内、第１基板電極１８ａ、１８ｂ、１８ｃが形成された領域以外の領域には、絶縁膜２２が形成されている。
［２．１． 第１の具体例］
図２（ｂ）に、本発明の第１の実施の形態に係る薄膜磁気センサの平面図を示す。図２（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図２（ａ）及び図２（ｂ）において、薄膜磁気センサ４０は、ダイオード基板１０と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
ダイオード基板１０は、ツェナーダイオード型のｐｎ接合を備えた半導体層１２と、半導体層１２の表面に形成された３個の第１基板電極（カソード）１８ａ、１８ｂ、１８ｃと、半導体層１２の裏面に形成された第２基板電極（アノード）２０とを備えている。半導体層１２の表面の内、第１基板電極１８ａ、１８ｂ、１８ｃが形成された領域以外の領域には、絶縁膜２２が形成されている。
３個の第１基板電極１８ａ、１８ｂ、１８ｃは、第１基板電極１８ｂを中心として直角に配置されている。ＴＭＲ素子４２ａ、４２ｂは、感磁方向が互いに９０°異なるように、絶縁膜２２の上に形成されている。
第１電極１８ａ、１８ｂ、１８ｃの上には、それぞれ、素子電極４４ａ、４４ｂ、４４ｃが形成されている。素子電極４４ａ、４４ｂと、ＴＭＲ素子４２ａの両端は、それぞれ、配線４６ａ、４６ｂで繋がれている。また、素子電極４４ｂ、４４ｃとＴＭＲ素子４２ｂの両端は、それぞれ、配線４６ｃ、４６ｄで繋がれている。
第１電極１８ａ、１８ｂ、１８ｃの上には、それぞれ、素子電極４４ａ、４４ｂ、４４ｃが形成されている。素子電極４４ａ、４４ｂと、ＴＭＲ素子４２ａの両端は、それぞれ、配線４６ａ、４６ｂで繋がれている。また、素子電極４４ｂ、４４ｃとＴＭＲ素子４２ｂの両端は、それぞれ、配線４６ｃ、４６ｄで繋がれている。
図２（ｃ）に、図２（ａ）及び図２（ｂ）に示す薄膜磁気センサ４０の等価回路を示す。素子電極４４ｃを接地し、素子電極４４ａに電圧Ｖccを印加する。ＴＭＲ素子４２ａ、４２ｂにかかる電圧がツェナー電圧以下である場合、Ｖcc−Ｖa−ＧＮＤ間にのみ電流が流れる。また、この薄膜磁気センサ４０に外部磁界が作用すると、素子電極４４ｂで検出される中点電位Ｖaが外部磁界の強さ及び方向に応じて変化する。
一方、静電気によってＴＭＲ素子４２ａ、４２ｂにかかる電圧がツェナー電圧を超えた場合には、各ダイオードを通じて（すなわち、第１基板電極１８ａ、１８ｂ、１８ｃから第２基板電極２０に向かって）電流が流れ、ＴＭＲ素子４２ａ、４２ｂには、ほとんど電流が流れない。そのため、ＴＭＲ素子４２ａ、４２ｂのＥＳＤ耐性が向上する。
一方、静電気によってＴＭＲ素子４２ａ、４２ｂにかかる電圧がツェナー電圧を超えた場合には、各ダイオードを通じて（すなわち、第１基板電極１８ａ、１８ｂ、１８ｃから第２基板電極２０に向かって）電流が流れ、ＴＭＲ素子４２ａ、４２ｂには、ほとんど電流が流れない。そのため、ＴＭＲ素子４２ａ、４２ｂのＥＳＤ耐性が向上する。
［２．２． 第２の具体例］
図３（ｂ）に、本発明の第２の実施の形態に係る薄膜磁気センサの平面図を示す。図３（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図３（ａ）及び図３（ｂ）において、薄膜磁気センサ５０は、ダイオード基板１０と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
図３（ａ）及び図３（ｂ）に示す薄膜磁気センサ５０は、素子電極４４ｃが第１基板電極１８ｃの上に形成されておらず、配線４６ｄと第１基板電極１８ｃとが接続されている。この点が第１の実施の形態とは異なる。その他の点については、第１の実施の形態と同様であるので説明を省略する。
図３（ｂ）に、本発明の第２の実施の形態に係る薄膜磁気センサの平面図を示す。図３（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図３（ａ）及び図３（ｂ）において、薄膜磁気センサ５０は、ダイオード基板１０と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
図３（ａ）及び図３（ｂ）に示す薄膜磁気センサ５０は、素子電極４４ｃが第１基板電極１８ｃの上に形成されておらず、配線４６ｄと第１基板電極１８ｃとが接続されている。この点が第１の実施の形態とは異なる。その他の点については、第１の実施の形態と同様であるので説明を省略する。
図３（ｃ）に、図３（ａ）及び図３（ｂ）に示す薄膜磁気センサ５０の等価回路を示す。薄膜磁気センサ５０の等価回路は、図２に示す薄膜磁気センサ４０の等価回路と同一であるので、説明を省略する。
［２．３． 第３の具体例］
図４（ｂ）に、本発明の第３の実施の形態に係る薄膜磁気センサの平面図を示す。図４（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図４（ａ）及び図４（ｂ）において、薄膜磁気センサ６０は、ダイオード基板１０'と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
図４（ａ）及び図４（ｂ）に示す薄膜磁気センサ６０は、第１の実施の形態で説明した第１基板電極１８ｃが設けられておらず、ＴＭＲ素子４２ｂの素子電極４４ｃが、直接、接地されている。すなわち、ＴＭＲ素子４２ｂの素子電極４４ｃ側の端部には、ツェナーダイオードが接続されていない。この点が、第１の実施の形態とは異なる。その他の点については、第１の実施の形態と同様であるので、説明を省略する。
図４（ｂ）に、本発明の第３の実施の形態に係る薄膜磁気センサの平面図を示す。図４（ａ）に、そのＡ−Ａ'線断面図を平面に展開した図を示す。
図４（ａ）及び図４（ｂ）において、薄膜磁気センサ６０は、ダイオード基板１０'と、２個のＴＭＲ素子４２ａ、４２ｂとを備えている。
図４（ａ）及び図４（ｂ）に示す薄膜磁気センサ６０は、第１の実施の形態で説明した第１基板電極１８ｃが設けられておらず、ＴＭＲ素子４２ｂの素子電極４４ｃが、直接、接地されている。すなわち、ＴＭＲ素子４２ｂの素子電極４４ｃ側の端部には、ツェナーダイオードが接続されていない。この点が、第１の実施の形態とは異なる。その他の点については、第１の実施の形態と同様であるので、説明を省略する。
図４（ｃ）に、図４（ａ）及び図４（ｂ）に示す薄膜磁気センサ６０の等価回路を示す。薄膜磁気センサ６０の場合、ＴＭＲ素子４２ｂの素子電極４４ｃが接地されている。そのため、使用中におけるＴＭＲ素子４２ｂの静電気破壊を防ぐためには、素子電極４４ｃ側に必ずしもツェナーダイオードを接続する必要はない。
但し、製造工程における素子電極４４ｃ側からの静電気の流入を防ぐためには、素子電極４４ｃ側にもツェナーダイオードを接続するのが好ましい。
但し、製造工程における素子電極４４ｃ側からの静電気の流入を防ぐためには、素子電極４４ｃ側にもツェナーダイオードを接続するのが好ましい。
［３． 薄膜磁気センサの製造方法］
本発明に係る薄膜磁気センサは、以下のようにして製造することができる。
すなわち、まず、ツェナーダイオード型のｐｎ接合を備えた半導体層を作製する。このような半導体層は、上述したように、ｐ+型半導体基板（ｐ+型のシリコン基板）上にｐ型半導体からなるエピタキシャル層を形成し、さらに、イオン注入及び熱処理などの方法を用いて、エピタキシャル層にｎ+ドーピング領域を形成することにより得られる。
本発明に係る薄膜磁気センサは、以下のようにして製造することができる。
すなわち、まず、ツェナーダイオード型のｐｎ接合を備えた半導体層を作製する。このような半導体層は、上述したように、ｐ+型半導体基板（ｐ+型のシリコン基板）上にｐ型半導体からなるエピタキシャル層を形成し、さらに、イオン注入及び熱処理などの方法を用いて、エピタキシャル層にｎ+ドーピング領域を形成することにより得られる。
次に、ｎ型半導体層（ｎ+ドーピング領域）に接続されるように第１基板電極を形成し、ｐ型半導体層（ｐ+型半導体基板又はエピタキシャル層）に接続されるように第２基板電極を形成する。電極の形成方法は、特に限定されるものではなく、種々の方法を用いることができる。電極の形成方法としては、例えば、スパッタリング法、メッキ法、イオンプレーティング法などがある。
次に、ＴＭＲ素子を形成する面の内、電極が形成された領域以外の領域に絶縁膜を形成する。絶縁膜の形成方法は、特に限定されるものではなく、種々の方法を用いることができる。
絶縁膜の形成方法としては、例えば、
（１）半導体層の表面の内、電極が形成された領域以外の領域を酸化させる方法、
（２）半導体層の表面の内、電極が形成された領域以外の領域に、スパッタリング法などを用いて絶縁膜を積層する方法、
などがある。
絶縁膜の形成方法としては、例えば、
（１）半導体層の表面の内、電極が形成された領域以外の領域を酸化させる方法、
（２）半導体層の表面の内、電極が形成された領域以外の領域に、スパッタリング法などを用いて絶縁膜を積層する方法、
などがある。
このようにして得られたダイオード基板の上に、各種のＴＭＲ素子（必要な素子電極や配線も含む。以下、同じ。）を形成する。ＴＭＲ素子形成方法は、特に限定されるものではなく、種々の方法を用いることができる。ＴＭＲ素子は、通常、リソグラフィ技術を用いて、所定の領域に所定の組成を有する薄膜を所定の順序で積層することにより製造することができる。
［４． 薄膜磁気センサの作用］
ＴＭＲ素子を作り込むための基板として、ツェナーダイオード機能を持ったダイオード基板を用いると、基板そのものが保護回路として機能する。そのため、ＴＭＲ素子に隣接して保護回路を形成する必要がなく、薄膜磁気センサ全体を小型化することができる。
また、ダイオード基板は、ウェハ段階においてもツェナーダイオード機能を発現させることができる。そのため、使用中だけでなく、製造工程においてもＴＭＲ素子の静電気破壊を防ぐことができる。
特に、ｐ型半導体層に接続される第２電極（アノード）をダイオード基板の裏面に形成すると、製造工程におけるＴＭＲ素子の静電気破壊を容易に防ぐことができる。
ＴＭＲ素子を作り込むための基板として、ツェナーダイオード機能を持ったダイオード基板を用いると、基板そのものが保護回路として機能する。そのため、ＴＭＲ素子に隣接して保護回路を形成する必要がなく、薄膜磁気センサ全体を小型化することができる。
また、ダイオード基板は、ウェハ段階においてもツェナーダイオード機能を発現させることができる。そのため、使用中だけでなく、製造工程においてもＴＭＲ素子の静電気破壊を防ぐことができる。
特に、ｐ型半導体層に接続される第２電極（アノード）をダイオード基板の裏面に形成すると、製造工程におけるＴＭＲ素子の静電気破壊を容易に防ぐことができる。
（実施例１、比較例１）
［１． 試料の作製］
図２に示す薄膜磁気センサ４０を作製した。まず、シリコン基板（厚み：０．２ｍｍ）にイオン注入によりツェナーダイオードを作り込んだ。次に、ダイオード基板の裏面全面に第２電極を形成し、表面に複数個の第１電極を形成した。第１電極のサイズは□１５０μｍとし、第１電極間の間隔（第１電極１８ａ−１８ｂ間の間隔及び第１電極１８ｂ−１８ｃ間の間隔）は５００μｍとした。さらに第１電極以外の部分を絶縁膜で覆った。ドープする不純物濃度は、ダイオード基板が以下のような特性を持つように調整した。
・ツェナー電圧：６．８Ｖ
・端子間容量：３ｐＦ
・逆方向漏れ電流：０．５μＡ
次に、ウェハ状のダイオード基板の上に、フォトリソグラフィ技術を用いてＧＩＧ型のＴＭＲ素子を形成した。ＧＩＧ型のＴＭＲ素子は、第１電極間の中心（第１電極１８ａ−１８ｂ間の中心及び第１電極１８ｂ−１８ｃ間の中心）に来るように配置した。また、ヨーク幅：５０μｍ、ヨーク長：１００μｍ、ギャップ：１μｍ、厚さ：１μｍとした。さらに、ウェハを所定の大きさに切断し、薄膜磁気センサを得た（実施例１）。
比較として、通常のシリコン基板を用いた以外は、実施例１と同様にして、薄膜磁気センサを作製した（比較例１）。
［１． 試料の作製］
図２に示す薄膜磁気センサ４０を作製した。まず、シリコン基板（厚み：０．２ｍｍ）にイオン注入によりツェナーダイオードを作り込んだ。次に、ダイオード基板の裏面全面に第２電極を形成し、表面に複数個の第１電極を形成した。第１電極のサイズは□１５０μｍとし、第１電極間の間隔（第１電極１８ａ−１８ｂ間の間隔及び第１電極１８ｂ−１８ｃ間の間隔）は５００μｍとした。さらに第１電極以外の部分を絶縁膜で覆った。ドープする不純物濃度は、ダイオード基板が以下のような特性を持つように調整した。
・ツェナー電圧：６．８Ｖ
・端子間容量：３ｐＦ
・逆方向漏れ電流：０．５μＡ
次に、ウェハ状のダイオード基板の上に、フォトリソグラフィ技術を用いてＧＩＧ型のＴＭＲ素子を形成した。ＧＩＧ型のＴＭＲ素子は、第１電極間の中心（第１電極１８ａ−１８ｂ間の中心及び第１電極１８ｂ−１８ｃ間の中心）に来るように配置した。また、ヨーク幅：５０μｍ、ヨーク長：１００μｍ、ギャップ：１μｍ、厚さ：１μｍとした。さらに、ウェハを所定の大きさに切断し、薄膜磁気センサを得た（実施例１）。
比較として、通常のシリコン基板を用いた以外は、実施例１と同様にして、薄膜磁気センサを作製した（比較例１）。
［２． 試験方法］
製造直後のＴＭＲ素子の抵抗の初期値（Ｒ0）、及び、所定の電圧をＴＭＲ素子に印加した後の抵抗値（Ｒ）を測定した。得られた抵抗値から、抵抗変化率（＝（Ｒ−Ｒ0）×１００／Ｒ0（％））を算出した。
製造直後のＴＭＲ素子の抵抗の初期値（Ｒ0）、及び、所定の電圧をＴＭＲ素子に印加した後の抵抗値（Ｒ）を測定した。得られた抵抗値から、抵抗変化率（＝（Ｒ−Ｒ0）×１００／Ｒ0（％））を算出した。
［３． 結果］
図５（ａ）及び図５（ｂ）に、それぞれ、比較例１及び実施例１で得られた薄膜磁気センサの抵抗変化率を示す。比較例１の場合、印加電圧が９０Ｖ以上になると、素子の抵抗変化率が急増した。これは、過大な電流がＴＭＲ素子に流れることによって、ＴＭＲ素子が破壊されたことを示す。
一方、実施例１の場合、印加電圧が４０００Ｖを超えても、素子の抵抗変化率はほぼ０％であった。図５より、ダイオード基板を用いると、ＴＭＲ素子のＥＳＤ破壊電圧が大幅に向上することがわかる。
図５（ａ）及び図５（ｂ）に、それぞれ、比較例１及び実施例１で得られた薄膜磁気センサの抵抗変化率を示す。比較例１の場合、印加電圧が９０Ｖ以上になると、素子の抵抗変化率が急増した。これは、過大な電流がＴＭＲ素子に流れることによって、ＴＭＲ素子が破壊されたことを示す。
一方、実施例１の場合、印加電圧が４０００Ｖを超えても、素子の抵抗変化率はほぼ０％であった。図５より、ダイオード基板を用いると、ＴＭＲ素子のＥＳＤ破壊電圧が大幅に向上することがわかる。
（実施例２、比較例２）
［１． 試料の作製］
実施例１と同様の手順に従い、図３に示す薄膜磁気センサ５０を作製した（実施例２）。また、通常のシリコン基板を用いた以外は、実施例２と同様にして薄膜磁気センサを作製した（比較例２）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例２のＥＳＤ破壊電圧は、９０Ｖであった。一方、実施例２のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
［１． 試料の作製］
実施例１と同様の手順に従い、図３に示す薄膜磁気センサ５０を作製した（実施例２）。また、通常のシリコン基板を用いた以外は、実施例２と同様にして薄膜磁気センサを作製した（比較例２）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例２のＥＳＤ破壊電圧は、９０Ｖであった。一方、実施例２のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
（実施例３、比較例３）
［１． 試料の作製］
実施例１と同様の手順に従い、図４に示す薄膜磁気センサ６０を作製した（実施例３）。また、通常のシリコン基板を用いた以外は、実施例３と同様にした薄膜磁気センサを作製した（比較例３）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例３のＥＳＤ破壊電圧は、９０Ｖであった。一方、実施例３のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
［１． 試料の作製］
実施例１と同様の手順に従い、図４に示す薄膜磁気センサ６０を作製した（実施例３）。また、通常のシリコン基板を用いた以外は、実施例３と同様にした薄膜磁気センサを作製した（比較例３）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例３のＥＳＤ破壊電圧は、９０Ｖであった。一方、実施例３のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
（実施例４、比較例４）
［１． 試料の作製］
ＧＩＧ型のＴＭＲ素子に代えて、積層型のＴＭＲ素子を形成した以外は、実施例１と同様にして、薄膜磁気センサを作製した（実施例４）。なお、積層型のＴＭＲ素子には、Ｔａ／ＩｒＭｎ／ＣｏＦｅ／ＭｇＯ／ＣｏＦｅ／Ｔａを用いた。また、通常のシリコン基板を用いた以外は、実施例４と同様にして、薄膜磁気センサを作製した（比較例４）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例４のＥＳＤ破壊電圧は、８０Ｖであった。一方、実施例４のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
［１． 試料の作製］
ＧＩＧ型のＴＭＲ素子に代えて、積層型のＴＭＲ素子を形成した以外は、実施例１と同様にして、薄膜磁気センサを作製した（実施例４）。なお、積層型のＴＭＲ素子には、Ｔａ／ＩｒＭｎ／ＣｏＦｅ／ＭｇＯ／ＣｏＦｅ／Ｔａを用いた。また、通常のシリコン基板を用いた以外は、実施例４と同様にして、薄膜磁気センサを作製した（比較例４）。
［２． 評価］
実施例１と同一条件下で、素子の抵抗変化率を算出した。
［３． 結果］
比較例４のＥＳＤ破壊電圧は、８０Ｖであった。一方、実施例４のＥＳＤ破壊電圧は、４０００Ｖを超えていた。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改変が可能である。
本発明に係る薄膜磁気センサは、自動車の車軸、ロータリーエンコーダ、産業用歯車等の回転情報の検出、油圧式シリンダ／空気式シリンダのストロークポジション、工作機械のスライド等の位置・速度情報の検出、工業用溶接ロボットのアーク電流等の電流情報の検出、地磁気方位コンパスなどに用いることができる。
Claims (1)
- 以下の構成を備えた薄膜磁気センサ。
（１）前記薄膜磁気センサは、
ツェナーダイオード型のｐｎ接合を備えたダイオード基板と、
前記ダイオード基板の表面に形成されたＴＭＲ素子と
を備え
前記ＴＭＲ素子は、金属−絶縁体系ナノグラニュラー材料からなる薄膜の両端に、軟磁性材料からなる薄膜ヨークが配置された構造を持つ。
（２）前記ダイオード基板は、
前記ｐｎ接合を構成するｐ型半導体層及びｎ型半導体層を備えた半導体層と、
前記ｎ型半導体層に接続されるように、前記半導体層の表面に形成された第１基板電極と、
前記ｐ型半導体層に接続されるように、前記半導体層の裏面に形成された第２基板電極と、
前記半導体層の表面の内、前記第１基板電極を露出させる領域以外の領域に形成された絶縁膜と
を備えている。
（３）前記ＴＭＲ素子は、少なくともその一端が前記第１基板電極に電気的に接続されるように、前記絶縁膜の上に形成されている。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009118081A JP5630598B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009118081A JP5630598B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010266337A JP2010266337A (ja) | 2010-11-25 |
| JP5630598B2 true JP5630598B2 (ja) | 2014-11-26 |
Family
ID=43363440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009118081A Expired - Fee Related JP5630598B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5630598B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014006053A (ja) * | 2012-06-21 | 2014-01-16 | Murata Mfg Co Ltd | 磁気センサ |
| JP5766321B1 (ja) | 2014-03-07 | 2015-08-19 | 三菱電機株式会社 | Ｔｍｒ磁気センサ、及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595743B2 (ja) * | 1989-05-15 | 1997-04-02 | 日本電装株式会社 | 半導体装置およびそれを用いた磁気検出装置 |
| JPH04139755A (ja) * | 1990-09-29 | 1992-05-13 | Glory Ltd | 光・磁気検出装置 |
| US5757591A (en) * | 1996-11-25 | 1998-05-26 | International Business Machines Corporation | Magnetoresistive read/inductive write magnetic head assembly fabricated with silicon on hard insulator for improved durability and electrostatic discharge protection and method for manufacturing same |
| JP2924845B2 (ja) * | 1997-03-24 | 1999-07-26 | ティーディーケイ株式会社 | スピンバルブ磁気抵抗素子を備えた磁気ヘッド及びその製造方法 |
| JP2001056913A (ja) * | 1999-08-11 | 2001-02-27 | Hitachi Metals Ltd | 磁気抵抗効果ヘッドおよびその製造方法 |
| JP2002358608A (ja) * | 2001-05-29 | 2002-12-13 | Hitachi Ltd | 磁気ヘッド及び磁気ヘッドの製造方法 |
| JP2004294362A (ja) * | 2003-03-28 | 2004-10-21 | Denso Corp | 回転検出装置 |
| JP2005190610A (ja) * | 2003-12-26 | 2005-07-14 | Hitachi Global Storage Technologies Netherlands Bv | 磁気抵抗効果型磁気ヘッド及びその製造方法 |
-
2009
- 2009-05-14 JP JP2009118081A patent/JP5630598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010266337A (ja) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6247631B2 (ja) | 単一チップ参照フルブリッジ磁場センサ | |
| JP6193212B2 (ja) | シングルチップ２軸ブリッジ型磁界センサ | |
| US9465056B2 (en) | Current sensor with temperature-compensated magnetic tunnel junction bridge | |
| JP6189426B2 (ja) | 磁気抵抗歯車センサ | |
| EP2818884B1 (en) | Magneto-resistive sensor for measuring magnetic field | |
| US6577124B2 (en) | Magnetic field sensor with perpendicular axis sensitivity, comprising a giant magnetoresistance material or a spin tunnel junction | |
| EP2752675A1 (en) | Mtj three-axis magnetic field sensor and encapsulation method thereof | |
| JP2009204435A (ja) | 薄膜磁気センサ | |
| US11047709B2 (en) | Magnetic field sensor and magnetic field sensing method | |
| US11467232B2 (en) | Magnetoresistive sensor and fabrication method for a magnetoresistive sensor | |
| WO2021040799A1 (en) | High sensitivity tmr magnetic sensor | |
| JP5447616B2 (ja) | 磁気センサの製造方法 | |
| US8410893B2 (en) | Magnetic detector and method for manufacturing the same | |
| JP5392108B2 (ja) | 薄膜磁気センサ及びその製造方法 | |
| JP7207671B2 (ja) | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 | |
| JP5630598B2 (ja) | 薄膜磁気センサ | |
| JPWO2012120940A1 (ja) | 電流センサ | |
| JP2011027633A (ja) | 磁気センサおよびその製造方法 | |
| US9523746B2 (en) | Giant magnetoresistance element and current sensor using the same | |
| CN113227814A (zh) | 磁性隧道结包括具有固有各向异性的自由层的tmr传感器 | |
| JP2003179283A (ja) | 磁気センサ | |
| JP4334914B2 (ja) | 薄膜磁気センサ | |
| JP2006300540A (ja) | 薄膜磁気センサ | |
| JP2000193407A (ja) | 磁気式位置検出装置 | |
| US20150198430A1 (en) | Magnetism detection element and rotation detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5630598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |