JP5775026B2 - ダイナミックダンパ - Google Patents

Description

本発明は、ダイナミックダンパ、より具体的には、突入電流を制限するためのダイナミックダンパに関する。

照明要素を駆動するための照明駆動回路において、照明要素の輝度を調節するために調光器が一般に使用される。調光器は、例えば交流三極管（トライアック）やシリコン制御整流器（ＳＣＲ）等である。この場合、入力ＡＣ電源の電流、電圧、又は位相を調節することで照明要素の輝度を調節する。

図１は従来の調光器を備えた照明駆動回路のシステムブロック図である。同図の照明駆動回路１００は、ＡＣ電源１１０、調光器１２０、整流回路１３０、電磁障害（ＥＭＩ）フィルター１４０、及び変換器１５０を備える。この照明駆動回路１００は、照明要素１６０を駆動するべく電流を供給するよう構成されている。しかし、調光器１２０を使用すると、ＡＣ電源１１０が印加するＡＣ電圧の立ち上がり、又は立ち下がりがカットオフされる結果、次段の素子には急な立ち上がり電圧が印加されるおそれがある。また、ＥＭＩフィルター１４０により、入力電流に突入振動電流が発生するおそれがある。入力電流が振動すると、調光器１２０が異常な遮断状態になるために、照明要素１６０が明滅する。

本発明の１つの態様では、突入電流を制限するためのダイナミックダンパは、第１コンデンサを有するタイミング回路と、タイミング回路に接続されたダンパ回路とを備えている。入力電圧がダイナミックダンパに印加されるとき、第１コンデンサは充電され、この入力電圧がゼロのとき、第１コンデンサは放電を開始する。第１コンデンサが充電され始めると、ダンパ回路は第１動作状態に入って、ダイナミックダンパ抵抗値を生成する。第１コンデンサの容量電圧が第１閾値電圧より大きくなると、ダンパ回路は第２動作状態に入って、ダイナミックダンパ抵抗値は減少を開始する。容量電圧が第２閾値電圧より大きくなると、ダンパ回路は短絡状態に入って、ダイナミックダンパ抵抗値は減少してゼロとなる。

本発明は、以下の詳細な説明からより完全に理解されるであろう。但し、この詳細な説明は、本発明の例示に過ぎず、本発明を限定するものではない。

従来の調光器を備えた照明駆動回路のシステムブロック図である。 本実施形態に係る調光器を備えた照明駆動回路のシステムブロック図である。 本実施形態に係るダイナミックダンパの構成図である。 本実施形態に係るダイナミックダンパの構成図である。 本実施形態に係るダイナミックダンパの動作時のタイミング図である。 本実施形態に係るダイナミックダンパの動作時の各パラメータの波形である。 本実施形態に係る照明駆動回路のシステムブロック図である。 本実施形態に係るダイナミックダンパの構成図である。 本実施形態に係るダイナミックダンパの動作時の各パラメータの波形である。

本発明に係るダイナミックダンパは、突入電流を制限するために様々な照明駆動回路において使用される。一実施形態として、ダイナミックダンパは照明要素を駆動するための照明駆動回路に組み込まれているが、本発明はこの実施形態に限定されない。

図２は、本実施形態に係る調光器を備えた照明駆動回路のシステムブロック図である。同図の照明駆動回路２００は照明要素２７０を駆動するために使用される。この照明駆動回路２００は、交流（ＡＣ）電源２１０、調光器２２０、整流回路２３０、ダイナミックダンパ２４０、電磁障害（ＥＭＩ）フィルター２５０、及び変換器２６０を備える。

ＡＣ電源２１０はＡＣ電力を調光器２２０に供給し、調光器２２０はユーザの要求に応じて照明要素２７０に供給される電力を調節して照明要素２７０の輝度及び彩度を調節する。本発明では、調光器２２０は、これらに限定されるものではなく、例えばトライアックや他の電子素子等でもよい。ここで、トライアックとは、ＡＣ電源２１０が供給する電力の位相を調節するものである。整流回路２３０は、位相調節後の電力に基づいて直流（ＤＣ）電力を生成し、このＤＣ電力を、整流回路２３０に接続されたダイナミックダンパ２４０に供給する。

図２に例示するように、ダイナミックダンパ２４０は、タイミング回路２４１とダンパ回路２４２とを備える。タイミング回路２４１は、ダンパ回路２４２のダンパ期間を制御して、ダンパ回路２４２による過剰なエネルギー消費を防ぐ。また、ダンパ回路２４２のダイナミックダンパ抵抗値をダンパ期間に応じて調節できる。従って、ダンパ回路２４２は、この照明駆動回路への損傷を低減するために、整流回路２３０が供給する電力（即ち、突入電流）を制限することが出来る。

タイミング回路２４１は、充電ループ及び放電ループ（図２では不図示）を備える。充電及び放電の期間は、整流回路２３０が供給する電力により決定される。整流回路２３０が次段の部品への電力供給を開始すると、タイミング回路２４１の充電ループによりタイミングが開始される。充電ループ及び放電ループに制御されることによって、タイミング回路２４１に接続されたダンパ回路２４２の状態は、短絡状態、第１動作状態、第２動作状態の間で切り替えられる。ダンパ期間が始まると、ダンパ回路２４２はダイナミックダンパ抵抗値を生成して突入電流を制限する。そして、ダンパ期間が終了する前に、ダイナミックダンパ抵抗値は減少を始め、ダンパ期間終了時にゼロになる。ここでダンパ期間とは、ダンパ回路２４２の前の短絡状態から次の短絡状態までの期間、又は第１動作状態から第２動作状態を経て短絡状態に至る期間を意味する。

最後に、ＤＣ電力はＥＭＩフィルター２５０によるフィルタリングと変換器２６０による変換とを経て出力されて、照明要素２７０に供給される。

図３Ａは、ダイナミックダンパ２４０の詳細な実施形態を説明するために、本実施形態に係るダイナミックダンパの構成を例示している。ダイナミックダンパ２４０の端子Ａ及びＢは入力回路に接続され、端子Ｃ及びＤは負荷回路に接続され、端子Ｂは接地され得る。従って、ダイナミックダンパ２４０は、任意の駆動回路において、入力回路からの突入電流を制限するために使用できる。

ダイナミックダンパ２４０は、電流源Ｉ_S、一方向導電（one-way conductive）素子Ｄ１、コンデンサＣ１、スイッチ素子Ｍ１、及び抵抗Ｒ１を備える。電流源Ｉ_Sの第１端はコンデンサＣ１の第１端に接続され、電流源Ｉ_Sの第２端は端子Ａに接続され、コンデンサＣ１の第２端は接地されている。従って、電流源Ｉ_SとコンデンサＣ１とは接続されて充電ループを形成する。

一方向導電素子Ｄ１は電流源Ｉ_Sに平行に接続されている。即ち、一方向導電素子Ｄ１の第１端は、スイッチ素子Ｍ１の第１端、電流源Ｉ_Sの第１端、及びコンデンサＣ１の第１端に接続されている。一方向導電素子Ｄ１の第２端は端子Ａに接続されている。一方向導電素子Ｄ１とコンデンサＣ１とは接続されて放電ループを形成する。すなわち、ダンパ回路２４２の第１端が一方向導電素子Ｄ１の第１端に接続され、ダンパ回路２４２の第２端がコンデンサＣ１の第２端とともに接地されている。

スイッチ素子Ｍ１の第２端は接地されている。抵抗Ｒ１はスイッチ素子Ｍ１の第２端と第３端との間に接続されている。スイッチ素子Ｍ１の第３端は端子Ｄに接続されている。このように、スイッチ素子Ｍ１と抵抗Ｒ１とは接続されてダンパ回路を形成する。スイッチ素子Ｍ１はＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ、又は閾値電圧と導電特性を有する他の電子素子でもよい。もう一つ実施形態として、ダンパ回路はスイッチ素子Ｍ１だけを備えていてもよい。

ＥＭＩフィルター２５０はインダクタＬ１とコンデンサＣ２とを使用してインダクタ・コンデンサ（ＬＣ）フィルターループを構成する。インダクタＬ１の第１端は、端子Ａ、一方向導電素子Ｄ１の第２端、及び電流源Ｉ_Sの第２端に接続されている。インダクタＬ１の第２端は、コンデンサＣ２の第１端及び端子Ｃに接続されている。コンデンサＣ２の第２端は、端子Ｄ、スイッチ素子Ｍ１の第３端、及び抵抗Ｒ１に接続されている。

電流源Ｉ_Sの詳細な実施形態は、図３Ｂに例示している。更に図４Ａ及び図４Ｂを参照しつつ、ダイナミックダンパ２４０の動作について説明する。図３Ｂは本実施形態に係るダイナミックダンパの構成図である。図４Ａは本実施形態に係るダイナミックダンパの動作時のタイミング図である。図４Ｂは本実施形態に係るダイナミックダンパの動作時の各パラメータの波形である。

電流源Ｉ_Sは、ツェナーダイオードＤ２、抵抗Ｒ２、及び抵抗Ｒ３からなる。しかし、本発明はこれに限定されない。電流源Ｉ_Sは、例えば電圧分割により電流を生成できる任意の回路により実現されてもよい。本実施形態では、抵抗Ｒ２の第１端は、抵抗Ｒ３の第１端とツェナーダイオードＤ２のカソード端とに接続されている。抵抗Ｒ２の第２端は、端子ＡとダイオードＤ１の第２端とに接続されている。ツェナーダイオードＤ２のアノード端と、コンデンサＣ１の第２端とは、ともに接地されている。抵抗Ｒ３の第２端は、コンデンサＣ１の第１端、ダイオードＤ１の第１端、及びスイッチ素子Ｍ１（ＮＭＯＳトランジスタ）の第１端に接続されている。

一実施形態として、正半サイクル正弦波形の入力電圧Ｖ_in1が端子Ａと端子Ｂとの間に印加された時に、入力電流Ｉ_in1が生成される。この入力電流Ｉ_in1は、ＥＭＩフィルター２５０のＬＣフィルターループにダイナミックダンパ２４０を介して供給される。

ノード電圧Ｖ_Z1が入力電圧Ｖ_in1に基づいてツェナーダイオードＤ２の逆降伏電圧特性を利用して抵抗Ｒ２とツェナーダイオードＤ２との接続点に生成される。ノード電圧Ｖ_Z1はツェナーダイオードＤ２の降伏電圧に等しい。ノード電圧Ｖ_Z1は時間とともに変わらない固定値である。容量電圧Ｖ_gs1は、抵抗Ｒ３を通してコンデンサＣ１を充電することで、スイッチ素子Ｍ１の第１端と第２端との間に得られる。

容量電圧Ｖ_gs1が第１閾値電圧Ｖ_th1（スイッチ素子Ｍ１の閾値電圧）より低い時、スイッチ素子Ｍ１はオフ状態であり、ダンパ回路は第１動作状態にある。この時、抵抗Ｒ１に印加される電圧Ｖ_ds1は、入力電流Ｉ_in1が抵抗Ｒ１を流れることで生成される。スイッチ素子Ｍ１と抵抗Ｒ１との間の等価抵抗は可変ダンパ抵抗である。この可変ダンパ抵抗は、抵抗Ｒ１の内部抵抗とスイッチ素子Ｍ１の内部抵抗との並列接続により形成されるダイナミックダンパ抵抗値Ｒ_D1を有する。結果として、入力電流Ｉ_in1中の突入電流を効果的に制限できる。

充電中のコンデンサＣ１の容量電圧が第１閾値電圧Ｖ_th1に等しくなると、電圧Ｖ_ds1は最大値まで上昇する。また、ダンパ回路は第１動作状態に留まり、ダイナミックダンパ抵抗値Ｒ_D1は安定な値を維持する。コンデンサＣ１の容量電圧が第１閾値電圧Ｖ_th1より大きくなると、スイッチ素子Ｍ１はピンチオフ状態になってスイッチ素子の内部抵抗は減少し、ダンパ回路は第２動作状態に入って、ダイナミックダンパ抵抗値Ｒ_D1は減少を始める。

コンデンサＣ１の容量電圧が上昇を続け第２閾値電圧Ｖ_th2より大きくなると、スイッチ素子Ｍ１はリニア状態に入って、導通する。スイッチ素子Ｍ１の内部抵抗は低導電抵抗まで減少する。低導電抵抗は小さいのでスイッチ素子Ｍ１は電流の通路を提供する短絡スイッチと見なすことが出来る。この時、ダイナミックダンパ抵抗値Ｒ_D1はゼロまで減少し、従って、電圧Ｖ_ds1もゼロまで減少する。ダンパ回路は短絡状態に入る。即ち、スイッチ素子Ｍ１が提供する通路を通して電流はアースへ流れる。従って、抵抗Ｒ１はエネルギーを消費しない。

入力電圧Ｖ_in1が時間とともにゼロまで減少すると、コンデンサＣ１の容量電圧は入力電圧Ｖ_in1より大きくなり、一方向導電素子Ｄ１は導通する。従って、電圧Ｖ_gs1は一方向導電素子Ｄ１を通してＶ_in1まで放電され始める。ダンパ回路は短絡状態に留まり、コンデンサＣ１の放電により生じた電流は、コンデンサＣ１の容量電圧がゼロに減少するまでＥＭＩフィルター２５０のＬＣフィルターループとスイッチ素子Ｍ１とを通ってアースへ流れる。

コンデンサＣ１の容量電圧がゼロまで減少すると、スイッチ素子Ｍ１は再びオフ状態になる。この時、ダイナミックダンパ抵抗値Ｒ_D1は抵抗Ｒ１に等しくなる。その結果、ダイナミックダンパ回路は再びリセットされる。入力端子ＡとＢに入力電圧Ｖ_in1が再び印加されると、コンデンサＣ１は充電され始め、ダンパ回路は再び第１動作状態に入る。

ダイナミックダンパ２４０の充電ループと放電ループとがインタラクティブに動作する時、タイミング機能が開始される。ダンパ回路の状態は、短絡状態、第１動作状態、第２動作状態の間を切り替えられる。ダンパ期間はダンパ回路が動作し第１動作状態の開始から第２動作状態を経て短絡状態の開始へ至る期間を指す。

充電ループが充電を開始するたびに、ダンパ期間が始まる。この時、ダンパ回路は安定状態のダイナミックダンパ抵抗値Ｒ_D1を生成する。ダンパ期間が終わる前、即ち、電圧Ｖ_gs1が第１閾値電圧Ｖ_th1より大きくなると、ダイナミックダンパ抵抗値Ｒ_D1は減少し始める。ダンパ期間が終わる時、即ち、電圧Ｖ_gs1が第１閾値電圧Ｖ_th1より大きく、電圧Ｖ_ds1がゼロに減少する（電圧Ｖ_gs1は第２閾値電圧Ｖ_th2より大きい）時、ダイナミックダンパ抵抗値Ｒ_D1もゼロに減少する。

図５は本実施形態に係る駆動回路のシステムブロック図である。本実施形態の照明駆動回路３００は照明要素３７０を駆動するために使用される。照明駆動回路３００は、ＡＣ電源３１０、調光器３２０、整流回路３３０、ダイナミックダンパ３４０、ＥＭＩフィルター３５０、及び変換器３６０を備える。ＡＣ電源３１０、調光器３２０、整流回路３３０、ダイナミックダンパ３４０、ＥＭＩフィルター３５０、及び変換器３６０の機能は、図１の対応する構成要素の機能と同じであるので、その説明を省略する。図５の実施形態と図１の実施形態との唯一の違いは、タイミング回路３４１とダンパ回路３４２とを有するダイナミックダンパ３４０がＥＭＩフィルター３５０と変換器３６０との間に配置されている事である。

本実施形態に係るダイナミックダンパの構成図である図６を参照しながら、ダイナミックダンパ３４０の詳細な実施形態を説明する。ダイナミックダンパ３４０の端子ＥとＦは図５の整流回路３３０の出力に接続される。端子ＧとＦは負荷端において回路に接続される。端子ＦとＨは接地されている。従って、ダイナミックダンパ３４０は任意の照明駆動回路において端子Ｅからの突入電流を制限するために使用されうる。

ＥＭＩフィルター３５０はインダクタＬ２とコンデンサＣ３とを使用してＬＣフィルターループを構成する。インダクタＬ２の第１端は端子Ｅに接続されている。インダクタＬ２の第２端はコンデンサＣ３の第１端及び端子Ｇに接続されている。コンデンサＣ３の第２端は接地されている。

ダイナミックダンパ３４０はＥＭＩフィルター３５０に接続され、タイミング回路３４１とダンパ回路３４２とを有する。タイミング回路３４１は電流源Ｉ_S、一方向導電素子Ｄ３、及びコンデンサＣ５を備える。ダンパ回路３４２はコンデンサＣ４、スイッチ素子Ｍ２、及び抵抗Ｒ４を備える。

本実施形態において、コンデンサＣ３とＣ４の総容量は、図３ＡのコンデンサＣ２の容量に等しいが、本発明はこれに限定されない。コンデンサＣ３の容量は、これに限定されないがコンデンサＣ４の容量の１６倍になるよう設計してもよい。

一実施形態として、電流源Ｉ_Sは、これに限定されないがツェナーダイオードＤ４、抵抗Ｒ５、及び抵抗Ｒ６により構成してもよい。一方向導電素子Ｄ３は、これに限定されないがダイオードでもよい。スイッチ素子Ｍ２は、これに限定されないがＮＭＯＳトランジスタでもよい。

一方向導電素子Ｄ３は電流源Ｉ_Sに並列に接続され、一方向導電素子Ｄ３の第１端（カソード端）はインダクタＬ２の第１端と抵抗Ｒ５の第１端とに接続されている。抵抗Ｒ５の第２端は抵抗Ｒ６の第１端とツェナーダイオードＤ４の第１端（カソード端）とに接続されている。ツェナーダイオードＤ４の第２端（アノード端）は接地されている。抵抗Ｒ６の第２端はコンデンサＣ５の第１端、一方向導電素子Ｄ３の第２端（アノード端）、及びスイッチ素子Ｍ２の第１端（ゲート）に接続されている。すなわち、ダンパ回路３４２の第１端が一方向導電素子Ｄ３の第１端に接続され、ダンパ回路３４２の第２端がコンデンサＣ５の第２端とともに接地されている。

コンデンサＣ４の第１端はインダクタＬ２の第２端、コンデンサＣ３の第１端、及び端子Ｇに接続されている。コンデンサＣ４の第２端はスイッチ素子Ｍ２の第２端（ドレイン）と抵抗Ｒ４の第１端とに接続されている。抵抗Ｒ４の第２端とスイッチ素子Ｍ２の第３端（ソース）は両方とも接地されている。

従って、電流源Ｉ_SとコンデンサＣ１は接続されて充電ループを形成する。一方向導電素子Ｄ３とコンデンサＣ５は接続されて放電ループを形成する。

図６と図７を参照する。図７は本実施形態に係るダイナミックダンパの動作時の各パラメータの波形である。

一実施形態として、入力不完全正弦波形電圧Ｖ_in2が端子Ｅと端子Ｆとの間に印加される。ノード電圧Ｖ_Z2は入力電圧Ｖ_in2に基づいてツェナーダイオードＤ４の逆降伏電圧特性を使用して抵抗Ｒ５とツェナーダイオードＤ４との接続点に生成される。ノード電圧Ｖ_Z2はツェナーダイオードＤ４の降伏電圧に等しい。ノード電圧Ｖ_Z2は時間とともに変わらない固定電圧値である。コンデンサＣ５は固定電圧Ｖ_Z2を使用して抵抗Ｒ６を通して充電される。

コンデンサＣ５の容量電圧がスイッチ素子Ｍ２の第１端と第３端との間のＶ_gs2を生成する。コンデンサＣ５の容量電圧が上昇すると、電圧Ｖ_gs2も上昇する。電圧Ｖ_gs2が第１閾値電圧Ｖ_th3（スイッチ素子Ｍ２の閾値電圧）よりまだ低いと、スイッチ素子Ｍ２はオフ状態で、ダンパ回路３４２は第１動作状態で動作する。

スイッチ素子Ｍ２がオフ状態であるので、電流が抵抗Ｒ４を通って流れると、電圧Ｖ_ds2がスイッチ素子Ｍ２の第２端と第３端との間（即ち、抵抗Ｒ４の両端間）に生成される。等価抵抗はスイッチ素子Ｍ２と抵抗Ｒ４とにより形成される。等価抵抗は可変ダンパ抵抗である。この可変ダンパ抵抗は、ダンパ抵抗Ｒ４の内部抵抗とスイッチ素子Ｍ２の内部抵抗との並列接続により形成されるダイナミックダンパ抵抗値Ｒ_D2を有する。結果として、突入電流を効果的に制限できる。

コンデンサＣ５の容量電圧が第１閾値電圧Ｖ_th3に等しくなる時、ダンパ回路３４２は第１動作状態を維持し、ダイナミックダンパ抵抗値Ｒ_D2は安定な値を維持する。充電中のコンデンサＣ５の容量電圧が第１閾値電圧Ｖ_th3より大きくなると、スイッチ素子Ｍ２はピンチオフ状態になる。このように、スイッチ素子Ｍ２の内部抵抗は減少を始め、ダンパ回路３４２は第２動作状態に入って、ダイナミックダンパ抵抗値Ｒ_D2は減少を始める。

コンデンサＣ５の容量電圧が第２閾値電圧Ｖ_th4より大きくなると、スイッチ素子Ｍ２はリニア状態に入って導通する。スイッチ素子Ｍ２の内部抵抗は低導電抵抗まで減少する（この時、ダイナミックダンパ抵抗値Ｒ_D2はスイッチ素子Ｍ２の導電抵抗にほぼ等しい）。低導電抵抗は小さいのでスイッチ素子Ｍ２は電流のアースへの通路を提供する短絡スイッチと見なすことが出来る。また、電圧Ｖ_ds2もゼロまで減少する。ダンパ回路３４２は短絡状態に入る。従って、抵抗Ｒ４はエネルギーを消費しない。

入力電圧Ｖ_in2が時間とともにゼロまで減少すると、コンデンサＣ５の容量電圧は入力電圧Ｖ_in2より大きくなって一方向導電素子Ｄ１は導通する。従って、コンデンサＣ５に蓄積された電気エネルギーは一方向導電素子Ｄ３を通して端子Ｅへ放電される。コンデンサＣ５の容量電圧が減少し第１閾値電圧Ｖ_th3より低くなるまでダンパ回路３４２は短絡状態に留まる。

コンデンサＣ５の容量電圧が減少し第１閾値電圧Ｖ_th3より低くなると、スイッチ素子Ｍ２は再びオフ状態で動作する。ダイナミックダンパ抵抗値Ｒ_D2は抵抗Ｒ４に等しい。従って、ダンパ回路３４２は再びリセットされる。入力端に入力電圧Ｖ_in2が再び印加されると、コンデンサＣ５は充電され始め、ダンパ回路３４２は再び第１動作状態に入る。

ダイナミックダンパ３４０の充電ループと放電ループがインタラクティブに動作する時、タイミング機能が動作し始める。ダンパ回路３４２の状態は、短絡状態、第１動作状態、第２動作状態の間を切り替えられる。ダンパ期間とは、ダンパ回路３４２が動作し第１動作状態の開始から第２動作状態を経て短絡状態の開始へ至るまでの期間を意味する。

特に、ダンパ期間はダイナミックダンパ３４０の入力電圧Ｖ_in2に依らない固定値である。ダンパ期間は充電電流（電流源Ｉ_S）にのみ関係し、ＥＭＩフィルター３５０の共振周期の半分より大きい。

本発明の全ての実施形態において、整流回路はブリッジ整流器、又はＡＣ電力をＤＣ電力に整流する他の回路でもよい。しかし、本発明はこれらに限定されない。

本発明の全ての実施形態において、一方向導電素子はダイオード、又は一方向の電流を許す他の電子素子でもよい。

本発明の全ての実施形態において、スイッチ素子はＮＭＯＳトランジスタ、又は閾値電圧と導電特性を有する他の電子素子でもよい。

本発明の全ての実施形態において、ダンパ回路はスイッチ素子だけを備えていてもよい。

本発明の全ての実施形態において、ダンパ期間は固定値でダイナミックダンパの入力電圧に依存しない。ダンパ期間は充電電流（即ち、電流源Ｉ_S）にのみ関係する。

本開示におけるダイナミックダンパは、入力電圧が電源変換器に入力された時だけ動作する（エネルギーを消費する）。しばらくして、ダイナミックダンパは短絡状態に入る。従って、照明駆動回路の電力供給時のエネルギー損失は大幅に減少し、電力供給の安定性が大幅に向上する。

２００ 照明駆動回路
２４０ ダイナミックダンパ
２４１ タイミング回路
２４２ ダンパ回路
Ｃ１ 第１コンデンサ
Ｄ１ 一方向導電素子
Ｉ_S 電流源

Claims (3)

1. 突入電流を制限するためのダイナミックダンパであって、
   第１コンデンサと第１端が当該第１コンデンサの第１端に接続され且つ第２端が負荷回路に接続されて当該ダイナミックダンパに対する入力電圧の印加を受ける電流源とを含む充電ループと、ダイオードを含む放電ループと、を有するタイミング回路であって、前記電流源は、直列接続された第１抵抗及び第２抵抗と、カソード端が当該第１抵抗及び当該第２抵抗の接続点に接続され且つアノード端が接地されたツェナーダイオードとを有するとともに、当該第１抵抗及び当該第２抵抗が前記放電ループにおける前記ダイオードに並列に接続されているタイミング回路と、
   前記第１コンデンサの第１端に対し前記ダイオードのアノード端及び前記充電ループとともに接続されているゲートと、前記第１コンデンサの第２端とともに接地されているソースと、一端に前記ダイオードのカソード及び前記充電ループが接続された前記負荷回路の他端に接続されているドレインと、を有するトランジスタを含むダンパ回路と、
   を備え、
   当該ダイナミックダンパに印加される入力電圧がゼロでないときには常時、前記第１コンデンサに対し前記充電ループを通じて充電が行われるとともに、前記トランジスタは、前記第１コンデンサの容量電圧がゼロより大なる第１閾値電圧より小さい場合には、前記ダンパ回路がダイナミックダンパ抵抗値を有する遮断状態にあり、前記第１コンデンサの容量電圧が前記第１閾値電圧より大きく且つ第２閾値電圧より小さい場合には、前記ダイナミックダンパ抵抗値が減少する線形領域で動作し、前記第１コンデンサの容量電圧が前記第２閾値電圧より大きい場合には、前記ダイナミックダンパ抵抗値がゼロである飽和領域で動作し、
   当該ダイナミックダンパに印加される入力電圧がゼロのときには常時、前記第１コンデンサから前記放電ループの前記ダイオードを通じて放電が行われる
   ことを特徴とするダイナミックダンパ。
2. 前記ダンパ回路は、前記トランジスタの前記ソースと前記ドレインとの間に配置された抵抗を更に有することを特徴とする請求項１に記載のダイナミックダンパ。
3. 前記トランジスタが前記遮断状態から前記線形領域を経て前記飽和領域まで動作するダンパ期間長は固定値であることを特徴とする請求項１に記載のダイナミックダンパ。

Images