JP5720775B2 - パワースイッチのウェハ試験方法 - Google Patents

パワースイッチのウェハ試験方法 Download PDF

Info

Publication number
JP5720775B2
JP5720775B2 JP2013508788A JP2013508788A JP5720775B2 JP 5720775 B2 JP5720775 B2 JP 5720775B2 JP 2013508788 A JP2013508788 A JP 2013508788A JP 2013508788 A JP2013508788 A JP 2013508788A JP 5720775 B2 JP5720775 B2 JP 5720775B2
Authority
JP
Japan
Prior art keywords
current
igbt
terminal
main
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013508788A
Other languages
English (en)
Other versions
JPWO2012137546A1 (ja
Inventor
佐藤 茂樹
佐藤  茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013508788A priority Critical patent/JP5720775B2/ja
Publication of JPWO2012137546A1 publication Critical patent/JPWO2012137546A1/ja
Application granted granted Critical
Publication of JP5720775B2 publication Critical patent/JP5720775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体基板上に集積形成されたパワースイッチのウェハ試験方法に関する。
半導体基板上に集積形成されたパワースイッチは、例えば自動車の内燃機関点火システムに用いられている。図4に、パワースイッチを用いた内燃機関点火システムの構成例を示す。
図4に示した内燃機関点火システムは、パワースイッチ11と、エンジンコントロールユニット(以下、ECU(Electronic Control Unit)という。)15と、バッテリー電源16と、点火コイル17と、点火プラグ18と、から構成されている。バッテリー電源16に接続された点火コイル17の一次側コイルに流れる一次電流を、パワースイッチ11でオン(導通)・オフ(遮断)制御することにより、二次側コイルに高電圧を誘起させ、点火プラグ18で火花放電を発生させる。また、パワースイッチ11のオン・オフは、ECU15からのオン・オフ信号により制御される。
図4に示したパワースイッチ11は、パワースイッチ部10と制御部14とから構成され、点火コイル17の一次側コイルと接続するコレクタ端子(以下、C端子という。)4と、ECU15と接続するゲート端子8と、接地電位(以下、GNDという。)と接続するエミッタ端子9と、を有する。パワースイッチ部10は、主IGBT(Insulated Gate Bipolar Transistor)1と、電流検出用IGBT2と、ゲート抵抗回路3と、から構成され、制御部14は、電流検出回路12と、ゲート駆動回路13と、から構成される。
ここで、図4に示したパワースイッチ11は、パワースイッチ部10と制御部14とが同一の半導体基板上に集積形成される1チップ構成の場合と、それぞれ別々の半導体基板上に形成される2チップ構成の場合とがある。
2チップ構成の場合は、パワースイッチ部10と制御部14との接続点となるゲート端子(以下、G端子という。)5、主IGBT1のエミッタ端子(以下、E1端子という。)6および電流検出用IGBT2のエミッタ端子(以下、E2端子という。)7の接続箇所は、ワイヤーボンディングなどの接続手段でそれぞれ接続して構成する。また、1チップ構成の場合は、パワースイッチ部10と制御部14との接続点となるG端子5、E1端子6およびE2端子7は、それぞれウェハ試験時の測定用テスト端子として用いられる。
また、図4に示したパワースイッチ11は、一次電流の過電流による点火コイル17の焼損の防止、始動時の火花放電安定性の確保を目的として、一次電流を制限する電流制限機能が設けられている。電流制限機能は、電流検出用IGBT2と電流検出回路12により一次電流を検出する手段と、一次電流の検出結果に応じてゲート駆動回路13とゲート抵抗回路3により主IGBT1と電流検出用IGBT2のゲート電圧を制御する手段により実現される。
ここで、点火コイル17の一次側コイルに流れる一次電流は、パワースイッチ部10のC端子4から主IGBT1のE1端子6、エミッタ端子9の経路を流れる主電流と、パワースイッチ部10のC端子4から電流検出用IGBT2のE2端子7、電流検出回路12、エミッタ端子9の経路を流れる検出電流とに分かれて流れる。そして、この電流比(主IGBT1に流れる主電流/電流検出用IGBT2に流れる検出電流)は通常100以上に設定される。
内燃機関点火システムにおいては、このパワースイッチ11のパワースイッチ部10に流れる一次電流の電流比(主電流/検出電流)は、一次電流の電流制御機能にとって重要特性であり、パワースイッチ11の特性試験でも測定されている。特許文献1では、この重要特性となる電流比(主電流/検出電流)を設計値に合せるために、主電流と検出電流の測定結果を基に、電流制御部の基準電圧を調整する技術が開示されている。
次に、図4に示したパワースイッチ11における一次電流の電流比(主電流/検出電流)のウェハ試験方法について、図5および図6を用いて従来の一般的な試験回路と試験方法を説明する。ここで、先にも説明したように、パワースイッチ11は、パワースイッチ部10と制御部14とを有し、1チップあるいは2チップで構成されるが、以下のパワースイッチ11の電流比(主電流/検出電流)のウェハ試験方法の説明では、パワースイッチ11は制御部14を省略して(電流比の測定時は無関係の機能である。)パワースイッチ部10のみ明示して説明する。
図5は、パワースイッチ11におけるパワースイッチ部10の主IGBT1に流れる主電流を測定するためのウェハ試験回路で、パワースイッチ部10と、テスター20と、テスタープローバー21と、から構成される。テスタープローバー21は、パワースイッチ部10の試験ウェハをセットするテスタープローバーのステージ22と、テスター20の各測定端子をパワースイッチ部10の試験ウェハの各端子に接続するプローブカード23とを有している。
次に、図5に示すウェハ試験回路における主IGBT1の主電流の測定方法を説明する。先ず、テスター20のE−V_t端子をプローブカード23のE−V_p端子に接続し、プローブカード23のE−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE1端子(パッド)6に接続し、E1端子6を基準電位(通常はGND)とする。
次に、テスター20のG−V_t端子をプローブカード23のG−V_p端子に接続し、プローブカード23のG−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のG端子(パッド)5に接続し、主IGBT1がオンとなる定電圧Vo(V)を印加する。更に、テスター20のC−I_t端子をテスタープローバーのステージ22(端子名としてC−I_sを付けた。)に接続し、パワースイッチ部10のウェハ裏面のC端子4に接続し(ウェハの裏面電極がC端子4に相当する。)、主IGBT1に定電流Io(A)を印加する。そして、E1端子6に流れる電流をプローブカード23のE−I_p端子を介してテスター20のE−I_t端子に接続して主IGBT1に流れる主電流Im(A)を測定する。
図6は、パワースイッチ11におけるパワースイッチ部10の電流検出用IGBT2に流れる検出電流を測定するためのウェハ試験回路で、図5と同じように、パワースイッチ部10と、テスター20と、テスタープローバー21と、から構成される。テスタープローバー21は、パワースイッチ部10の試験ウェハをセットするテスタープローバーのステージ22と、テスター20の各測定端子をパワースイッチ部10の試験ウェハの各端子に接続するプローブカード23とを有している。
次に、図6に示すウェハ試験回路における電流検出用IGBT2の検出電流の測定方法について説明する。先ず、テスター20のE−V_t端子をプローブカード23のE−V_p端子に接続し、プローブカード23のE−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE2端子(パッド)7に接続し、E2端子7を基準電位(通常はGND)とする。次に、テスター20のG−V_t端子をプローブカード23のG−V_p端子に接続し、プローブカード23のG−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のG端子(パッド)5に接続し、電流検出用IGBT2がオンとなる定電圧Vo(V)を印加する。更に、テスター20のC−I_t端子をテスタープローバーのステージ22(端子名としてC−I_sを付けた。)を介してパワースイッチ部10のウェハ裏面のC端子4に接続し(ウェハの裏面電極がC端子4に相当する。)、電流検出用IGBT2に定電流Io(A)を印加する。そして、E2端子7に流れる電流をプローブカード23のE−I_p端子を介してテスター20のE−I_t端子に接続して電流検出用IGBT2に流れる検出電流Is(A)を測定する。
そして、図5のウェハ試験回路で測定された主IGBT1に流れる主電流Im(A)と、図6のウェハ試験回路で測定された電流検出用IGBT2に流れる検出電流Is(A)から、主電流Im(A)/検出電流Is(A)を計算することにより、パワースイッチ11におけるパワースイッチ部10の電流比(主電流/検出電流)を求める。
特開平9−233690号公報
図5および図6で説明したパワースイッチ11における一次電流の電流比(主電流/検出電流)のウェハ試験方法では、主IGBT1に流れる主電流と電流検出用IGBT2に流れる検出電流をそれぞれ別々に測定しているため、電流比(主電流/検出電流)は半導体基板上のレイアウト面積比で決まる。しかし、パワースイッチ11が実動作状態の場合は、主IGBT1と電流検出用IGBT2は同時にオン・オフを行うため、主IGBT1と電流検出用IGBT2の半導体基板上でのレイアウト配置の位置関係(距離)で内部電子状態が異なり、主IGBT1の主電流と電流検出用IGBT2の検出電流を別々に測定する従来のウェハ試験方法では、電流比(主電流/検出電流)を正確に測定することができない。
また、図4に示したパワースイッチ11の電流検出回路12には、電流検出用IGBT2に流れる検出電流を検出するためのセンス抵抗Rsns(電流を電圧に変換して検出する。)が内蔵されている。このため、パワースイッチ11の実動作状態においては、このセンス抵抗Rsnsで発生する電圧分だけ、パワースイッチ部10の主IGBT1および電流検出用IGBT2のG端子5とE1端子6およびE2端子7間の電圧、および、C端子4とE1端子6およびE2端子7間の電圧、に電圧差が発生する。しかしこの電圧差は、図5および図6で説明した従来のウェハ試験方法では考慮されていないため、電流比(主電流/検出電流)は正確に測定することができない。
また、このセンス抵抗Rsnsによる電圧差を考慮したウェハ試験を実現するためには、多電源・多チャンネルを備えた数100V耐圧の専用のテスターが必要となり、ウェハ試験工程のコストアップとなってしまう。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、主IGBTと、コレクタ端子およびゲート端子がそれぞれ主IGBTのコレクタ端子およびゲート端子に接続されて主IGBTの電流値を検出する電流検出用IGBTとが同一の半導体基板上に集積形成されたパワースイッチにおいて、主IGBTに流れる主電流と電流検出用IGBTに流れる検出電流の電流比(主電流/検出電流)を、簡単な方法で実動作状態と同様に試験できるパワースイッチのウェハ試験方法を提供することである。
上述した課題を解決するため、本発明のパワースイッチのウェハ試験方法は、ウェハ試験に用いるプローブカードの主IGBTのエミッタ端子用ピンと電流検出用IGBTのエミッタ端子用ピンの間に抵抗を接続し、主IGBTのエミッタ端子と電流検出用IGBTのエミッタ端子間に電圧差を設け、主IGBTと電流検出用IGBTを同時にオンさせた状態でウェハ試験を行い、実動作状態と同様の電流比(主電流/検出電流)を得る。
すなわち、本発明のパワースイッチのウェハ試験方法は、主IGBTと、コレクタ端子およびゲート端子がそれぞれ前記主IGBTのコレクタ端子およびゲート端子に接続されて前記主IGBTの電流値を検出する電流検出用IGBTと、を有し、前記主IGBTと前記電流検出用IGBTが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、前記電流検出用IGBTのエミッタ電流を前記主IGBTのエミッタ端子に流す抵抗手段を設け、前記主IGBTと前記電流検出用IGBTを同時に導通させて前記主IGBTと前記電流検出用IGBTの共通コレクタ端子に定電流を印加し、前記抵抗手段の両端電圧から求めた前記電流検出用IGBTに流れる電流と、前記定電流とから、前記主IGBTの主電流と前記電流検出用IGBTの検出電流の電流比(主電流/検出電流)を算出することを特徴とする。
また、本発明のパワースイッチのウェハ試験方法は、主IGBTと、コレクタ端子およびゲート端子がそれぞれ前記主IGBTのコレクタ端子およびゲート端子に接続されて前記主IGBTの電流値を検出する電流検出用IGBTと、を有し、前記主IGBTと前記電流検出用IGBTが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、前記電流検出用IGBTのエミッタ電流を前記主IGBTのエミッタ端子に流す抵抗手段を設け、前記主IGBTと前記電流検出用IGBTを同時に導通させ、前記主IGBTのエミッタ端子から流れる前記主IGBTの主電流と前記電流検出用IGBTの検出電流の和電流を検出するとともに、前記抵抗手段の両端電圧から前記電流検出用IGBTの検出電流を検出して、前記主IGBTの主電流と前記電流検出用IGBTの検出電流の電流比(主電流/検出電流)を算出することを特徴とする。
また、本発明のパワースイッチのウェハ試験方法の前記抵抗手段は、前記主IGBTのエミッタ端子と前記電流検出用IGBTのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続されることを特徴とする。
本発明に係るパワースイッチのウェハ試験方法は、ウェハ測定用のプローブカードの主IGBTのエミッタ端子用ピンと電流検出用IGBTのエミッタ端子用ピンの間に抵抗を接続し、主IGBTのエミッタ端子と電流検出用IGBTのエミッタ端子間に電圧差を設け、主IGBTと電流検出用IGBTを同時にオンさせた状態でウェハ試験を行うことにより、簡単に実動作と同じ状態で電流比(主電流/検出電流)を測定することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明に係るパワースイッチの電流比のウェハ試験方法に用いるウェハ試験回路の構成例を示す図である。 本発明に係るパワースイッチのウェハ試験方法に関する第1のウェハ試験方法の手順を示す試験フロー図である。 本発明に係るパワースイッチのウェハ試験方法に関する第2のウェハ試験方法の手順を示す試験フロー図である。 パワースイッチを用いた内燃機関点火システムの構成例を示す図である。 従来のパワースイッチのウェハ試験方法における主電流を測定するためのウェハ試験回路を示す図である。 従来のパワースイッチのウェハ試験方法における検出電流を測定するためのウェハ試験回路を示す図である。
以下、本発明の実施形態に係るパワースイッチのウェハ試験方法について、図面を参照しながら説明する。
本発明に係るパワースイッチは、例えば内燃機関点火システムに用いられている。この内燃機関点火システムの構成例は、先に説明した図4と同じ構成であり、詳細な説明は省略する。
また、本発明に係るパワースイッチの構成も、先に説明した図4と同一の構成である。すなわち、パワースイッチ11は、主IGBT1と、電流検出用IGBT2と、ゲート抵抗回路3と、を備えるパワースイッチ部10と、電流検出回路12と、ゲート駆動回路13と、を備える制御部14と、から構成される。そして、パワースイッチ11は、点火コイル17の一次側コイルと接続するC端子4と、ECU15と接続するゲート端子8と、GNDと接続するエミッタ端子9と、を有する。
またパワースイッチ11は、先に説明した図4と同様に、パワースイッチ部10と制御部14とが同一の半導体基板上に集積形成される1チップ構成の場合と、それぞれ別々の半導体基板上に形成される2チップ構成の場合とがある。パワースイッチ部10と制御部14との接続箇所となるG端子5、E1端子6およびE2端子7は、2チップ構成の場合はワイヤーボンディングなどの接続手段でそれぞれ接続され、1チップ構成の場合はウェハ試験時の測定用テスト端子として用いられる。
図1は、本発明に係るパワースイッチ11の電流比(主IGBT1に流れる主電流/電流検出用IGBT2に流れる検出電流)のウェハ試験方法に用いるウェハ試験回路の構成例である。なお、パワースイッチ11は、先にも説明したように、パワースイッチ部10と制御部14が1チップあるいは2チップで構成されるが、図1に示した構成例では、パワースイッチ11は制御部14を省略して(電流比の測定時は無関係の機能である。)パワースイッチ部10のみ明示している。また、従来のパワースイッチのウェハ試験方法で説明した図5および図6と同じ部位には同じ符号を付して、詳細な説明は省略する。
図1は、パワースイッチ11の電流比(主電流/検出電流)を測定するためのウェハ試験回路であり、パワースイッチ部10と、テスター20と、テスタープローバー21と、から構成される。テスタープローバー21は、パワースイッチ部10の試験ウェハをセットするテスタープローバーのステージ22と、テスター20の各測定端子をパワースイッチ部10の試験ウェハの各端子に接続するプローブカード23と、を備え、プローブカード23上には抵抗Rが設置されている。
ここで、テスター20は、電流または電圧を印加または測定するC−I_t,C−V_t,G−V_t,E−I_t,E−V_t,S−V_tの各端子を備える。また、プローブカード23は、テスター20の各端子に対応して、G−V_p,E−I_p,E−V_p,S−V_pの各端子を備える。このプローブカード23の各端子は、それぞれプローブを有し、パワースイッチ部10のウェハ上のパッドとなるG端子5、E1端子6、E2端子7と接続する。そして、プローブカード23上のE−V_p端子とS−V_p端子の間には、抵抗Rが接続される。この抵抗Rにより、主IGBT1のE1端子6と電流検出用IGBT2のE2端子7との間に電圧差を設定する。なお、テスタープローバーのステージ22には、テスター20のC−I_t端子、C−V_t端子に対応してC−I_s端子、C−V_s端子の符号を付けており、パワースイッチ部10のウェハ裏面でC端子4(ウェハの裏面電極がC端子4に相当する。)と接続される。
次に、図1に示したウェハ試験回路を用いてパワースイッチ11の電流比(主電流/検出電流)をウェハ試験する方法について説明する。図2は、本発明に係るパワースイッチ11のウェハ試験方法に関する第1のウェハ試験方法の手順を示す試験フロー図である。
図2の試験フローにおいて、先ずステップS01では、テスター20のE−V_t端子をプローブカード23のE−V_p端子に接続し、プローブカード23のE−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE1端子(パッド)6に接続し、E1端子6を基準電位に設定する。
次にステップS02では、テスター20のG−V_t端子をプローブカード23のG−V_p端子に接続し、プローブカード23のG−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のG端子(パッド)5に接続し、主IGBT1と電流検出用IGBT2が同時にオンとなる定電圧Vg(V)を印加する。
次にステップS03では、テスター20のC−I_t端子をテスタープローバーのステージ22(C−I_s端子の符号)を介してパワースイッチ部10のウェハ裏面のC端子4に接続し、主IGBT1および電流検出用IGBT2に定電流X(A)を印加する。
次にステップS04では、テスター20のS−V_t端子をプローブカード23のS−V_p端子に接続し、プローブカード23のS−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE2端子(パッド)7に接続し、電流検出用IGBT2のE2端子7の電圧Z(V)を測定する。この電圧Z(V)は、C端子4に印加された定電流X(A)が主IGBT1に流れる主電流と電流検出用IGBT2に流れる検出電流に分流され、この検出電流が抵抗Rを流れて発生した電圧である。すなわち、電圧Z(V)は、C端子4に印加された定電流X(A)による主IGBT1のE1端子6と電流検出用IGBT2のE2端子間の抵抗Rにより発生した電圧差に相当する。
次にステップS05では、抵抗Rの両端で発生した電圧差である電圧Z(V)より電流検出用IGBT2に流れる検出電流Y(A)を、計算式Y(A)=Z(V)/R(Ω)(抵抗名と抵抗値を同じとした。)より算出する。
そしてステップS06では、C端子4に印加された定電流X(A)と算出された電流検出用IGBT2の検出電流Y(A)よりIGBT1の主電流を求め、電流比W(主電流/検出電流)を計算式W=(X(A)−Y(A))/Y(A)より算出する。
以上説明したように、本発明に係るパワースイッチ11のウェハ試験方法は、主IGBT1と電流検出用IGBT2とが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、主IGBT1のE1端子6と電流検出用IGBT2のE2端子7に対応するウェハ測定用のプローブカードのE−V_p端子とS−V_p端子との間に抵抗Rを接続し、この抵抗Rにより主IGBT1のE1端子6と電流検出用IGBT2のE2端子間に電圧差を設定し、主IGBT1と電流検出用IGBT2を同時にオンさせた状態でウェハ試験を行うことにより、実動作と同じ状態で一次電流の電流比(主IGBT1に流れる主電流/電流検出用IGBT2に流れる検出電流)を簡単に且つ正確に測定することができる。
次に、図1に示したウェハ試験回路を用いてパワースイッチ11の電流比(主電流/検出電流)をウェハ試験する別の方法について説明する。図3は、本発明に係るパワースイッチ11のウェハ試験方法に関する第2のウェハ試験方法の手順を示す試験フロー図である。
図3の試験フローにおいて、先ずステップS11では、テスター20のE−V_t端子をプローブカード23のE−V_p端子に接続し、プローブカード23のE−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE1端子(パッド)6に接続し、E1端子6を基準電位に設定する。
次にステップS12では、テスター20のG−V_t端子をプローブカード23のG−V_p端子に接続し、プローブカード23のG−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のG端子(パッド)5に接続し、主IGBT1と電流検出用IGBT2が同時にオンとなる定電圧Vg(V)を印加する。
次にステップS13では、テスター20のC−V_t端子をテスタープローバーのステージ22(C−V_s端子の符号)を介してパワースイッチ部10のウェハ裏面のC端子4に接続し、主IGBT1および電流検出用IGBT2に定電圧Vc(V)を印加する。
次にステップS14では、テスター20のS−V_t端子をプローブカード23のS−V_p端子に接続し、プローブカード23のS−V_p端子に接続されたプローブでパワースイッチ部10のウェハ上のE2端子(パッド)7に接続し、電流検出用IGBT2のE2端子7の電圧Z(V)を測定する。この電圧Z(V)は、C端子4に印加された定電圧Vc(V)により主IGBT1に主電流が流れ電流検出用IGBT2に検出電流が流れ、この検出電流が抵抗Rを流れて発生した電圧である。すなわち、電圧Z(V)は、C端子4に印加された定電圧Vc(V)により主IGBT1のE1端子6と電流検出用IGBT2のE2端子間の抵抗Rにより発生した電圧差に相当する。
次にステップS15では、テスター20のE−I_t端子をプローブカード23のE−I_p端子に接続し、C端子4に印加された定電圧Vc(V)により主IGBT1に流れた主電流と電流検出用IGBT2に流れた検出電流とを加算した和電流T(A)を測定する。
次にステップS16では、抵抗Rの両端で発生した電圧差である電圧Z(V)より電流検出用IGBT2に流れる検出電流Y(A)を、計算式Y(A)=Z(V)/R(Ω)(抵抗名と抵抗値を同じとした。)より算出する。
そしてステップS17では、和電流T(A)と算出された電流検出用IGBT2の検出電流Y(A)よりIGBT1の主電流を求め、電流比W(主電流/検出電流)を計算式W=(T(A)−Y(A))/Y(A)より算出する。
以上説明したように、本発明に係るパワースイッチ11のウェハ試験方法は、主IGBT1と電流検出用IGBT2とが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、主IGBT1のE1端子6と電流検出用IGBT2のE2端子7に対応するウェハ測定用のプローブカードのE−V_p端子とS−V_p端子との間に抵抗Rを接続し、この抵抗Rにより主IGBT1のE1端子6と電流検出用IGBT2のE2端子間に電圧差を設定し、主IGBT1と電流検出用IGBT2を同時にオンさせた状態でウェハ試験を行うことにより、実動作と同じ状態で一次電流の電流比(主IGBT1に流れる主電流/電流検出用IGBT2に流れる検出電流)を簡単に且つ正確に測定することができる。
なお、本発明に係るパワースイッチのウェハ試験における一次電流の電流比(主電流/検出電流)は、本発明者の試験測定結果によれば、図5および図6に示した従来のウェハ試験方法ではパッケージに組み立てられた製品の測定値に対し約5倍の差異が発生していたが、図1に示した本発明に係るウェハ試験方法ではパッケージに組み立てられた製品の測定値と同じ結果が得られている。
以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良や変更が可能である。
上記については単に本発明の原理を示すものである。更に、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
1 主IGBT
2 電流検出用IGBT
3 ゲート抵抗回路
4 コレクタ端子(C端子)
5 ゲート端子(G端子)
6 主IGBT1のエミッタ端子(E1端子)
7 電流検出用IGBT2のエミッタ端子(E2端子)
8 ゲート端子
9 エミッタ端子(GND端子)
10 パワースイッチ部
11 パワースイッチ
12 電流検出回路
13 ゲート駆動回路
14 制御部
15 エンジンコントロールユニット(ECU)
16 バッテリー電源
17 点火コイル
18 点火プラグ
20 テスター
21 テスタープローバー
22 テスタープローバーのステージ
23 プローブカード
R 抵抗および抵抗値

Claims (3)

  1. 主IGBTと、コレクタ端子およびゲート端子がそれぞれ前記主IGBTのコレクタ端子およびゲート端子に接続されて前記主IGBTの電流値を検出する電流検出用IGBTと、を有し、前記主IGBTと前記電流検出用IGBTが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、
    前記電流検出用IGBTのエミッタ電流を前記主IGBTのエミッタ端子に流す抵抗手段を設け、
    前記主IGBTと前記電流検出用IGBTを同時に導通させて前記主IGBTと前記電流検出用IGBTの共通コレクタ端子に定電流を印加し、
    前記抵抗手段の両端電圧から求めた前記電流検出用IGBTに流れる電流と、前記定電流とから、前記主IGBTの主電流と前記電流検出用IGBTの検出電流の電流比(主電流/検出電流)を算出することを特徴とするパワースイッチのウェハ試験方法。
  2. 前記抵抗手段は、前記主IGBTのエミッタ端子と前記電流検出用IGBTのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続されることを特徴とする請求項1に記載のパワースイッチのウェハ試験方法。
  3. 主IGBTと、コレクタ端子およびゲート端子がそれぞれ前記主IGBTのコレクタ端子およびゲート端子に接続されて前記主IGBTの電流値を検出する電流検出用IGBTと、を有し、前記主IGBTと前記電流検出用IGBTが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、
    前記電流検出用IGBTのエミッタ電流を前記主IGBTのエミッタ端子に流す抵抗手段を前記主IGBTのエミッタ端子と前記電流検出用IGBTのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続し
    前記主IGBTと前記電流検出用IGBTを同時に導通させ、
    前記主IGBTのエミッタ端子から流れる前記主IGBTの主電流と前記電流検出用IGBTの検出電流の和電流を検出するとともに、前記抵抗手段の両端電圧から前記電流検出用IGBTの検出電流を検出して、前記主IGBTの主電流と前記電流検出用IGBTの検出電流の電流比(主電流/検出電流)を算出することを特徴とするパワースイッチのウェハ試験方法。
JP2013508788A 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法 Active JP5720775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013508788A JP5720775B2 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011082689 2011-04-04
JP2011082689 2011-04-04
PCT/JP2012/053786 WO2012137546A1 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法
JP2013508788A JP5720775B2 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法

Publications (2)

Publication Number Publication Date
JPWO2012137546A1 JPWO2012137546A1 (ja) 2014-07-28
JP5720775B2 true JP5720775B2 (ja) 2015-05-20

Family

ID=46968950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013508788A Active JP5720775B2 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法

Country Status (4)

Country Link
US (1) US9541599B2 (ja)
JP (1) JP5720775B2 (ja)
CN (1) CN103460367B (ja)
WO (1) WO2012137546A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135294B2 (ja) * 2013-05-17 2017-05-31 富士電機株式会社 半導体チップの試験装置および試験方法
DE102016218662B4 (de) 2016-09-28 2022-01-13 Bayerische Motoren Werke Aktiengesellschaft Testen einer elektrischen Fahrzeug-Komponente
JP7059564B2 (ja) * 2017-10-17 2022-04-26 富士電機株式会社 半導体装置
PL234141B1 (pl) * 2017-12-29 2020-01-31 Akademia Morska W Gdyni Sposób i układ do pomiaru własnych i wzajemnych rezystancji termicznych w module elektroizolowanym
DE102020103874B3 (de) * 2020-02-14 2021-06-10 Infineon Technologies Ag Verfahren und schaltung zum überprüfen der funktionsfähigkeit eines transistorbauelements
KR20210143471A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 프로브 카드 검사 장치
JP2023046512A (ja) * 2021-09-24 2023-04-05 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09233690A (ja) * 1996-02-27 1997-09-05 New Japan Radio Co Ltd 出力電流制限回路及び出力電流制限回路における出力電流調整方法
WO2012029652A1 (ja) * 2010-09-03 2012-03-08 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799789A (en) 1980-12-12 1982-06-21 Seiko Instr & Electronics Ltd Semiconductor thermo-sensitive element
JPH07161992A (ja) 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
FR2872645B1 (fr) 2004-07-02 2006-09-22 Atmel Corp Dispositif de conversion de puissance avec detecteur efficace de courant de sortie
US7336085B2 (en) * 2006-02-17 2008-02-26 Infineon Technologies Ag Current sensing circuit
JP5010842B2 (ja) 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
JP2009165285A (ja) 2008-01-08 2009-07-23 Panasonic Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09233690A (ja) * 1996-02-27 1997-09-05 New Japan Radio Co Ltd 出力電流制限回路及び出力電流制限回路における出力電流調整方法
WO2012029652A1 (ja) * 2010-09-03 2012-03-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN103460367B (zh) 2016-04-06
WO2012137546A1 (ja) 2012-10-11
US9541599B2 (en) 2017-01-10
JPWO2012137546A1 (ja) 2014-07-28
US20140035611A1 (en) 2014-02-06
CN103460367A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5720775B2 (ja) パワースイッチのウェハ試験方法
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
KR20090057751A (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
US11513165B2 (en) Power semiconductor module and leakage current test method for the same
US9880229B2 (en) Measurement of bonding resistances
TW201715626A (zh) 測試線結構
JP6790974B2 (ja) 半導体素子の検査装置
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
JP6056299B2 (ja) 半導体装置とワイヤオープン不良の検出方法
JPH07245401A (ja) 縦型半導体装置の特性測定方法
JP4373206B2 (ja) 電気的構成素子の動作温度を測定するための装置および方法
JP2013257177A (ja) 半導体試験装置
JP6651966B2 (ja) 評価方法、および、半導体装置の製造方法
JP6977486B2 (ja) 半導体装置の試験装置
CN114070289A (zh) 具有负载电流感测模态的晶体管封装
TW552402B (en) Semiconductor chip including a reference element having reference coordinates
JP4591772B2 (ja) 電気回路の検査方法及び電気回路の製造方法
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
CN107068738B (zh) 电装置及用于制造电装置的方法以及用于车辆的控制装置
JP2014033000A (ja) 半導体装置および半導体装置の試験方法
WO2022168156A1 (ja) 半導体装置
Galarce et al. Failure analysis defect localization of a metal stringer defect on a monolithic step-up DC-DC converter
US7218119B1 (en) System and method for reducing current in a device during testing
Fan et al. Novel failure isolation techniques for circuits sensitive to microprobe
JP2006322786A (ja) ベアチップ実装回路装置及びその高電源電圧印加試験方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250