KR20090057751A - 배면 드레인 구조 웨이퍼의 온저항 측정방법 - Google Patents

Abstract

본 발명은 배면 드레인 구조 웨이퍼의 온저항 측정방법에 관한 것으로, 웨이퍼의 배면에 마련된 드레인을 공통으로 사용하는 제1모스 트랜지스터와 제2모스 트랜지스터를 지나는 전류패스를 형성하고, 그 제1모스 트랜지스터와 제2모스 트랜지스터의 소스간 저항을 측정하도록 구성된다. 이와 같은 구성의 본 발명은 드레인에 직접 접촉되는 척을 사용하지 않고도, 배면 드레인 구조 웨이퍼의 온저항을 측정할 수 있게 되어, 테스트의 신뢰성을 향상시키는 효과가 있으며, 고가의 척을 사용하지 않아도 되기 때문에 비용을 절감할 수 있는 효과가 있다.

온저항, 전류패스, 배면 드레인

Description

배면 드레인 구조 웨이퍼의 온저항 측정방법{On resistance test method for back-side-drain wafer}

본 발명은 배면 드레인 구조 웨이퍼의 온저항 측정방법에 관한 것으로, 더욱 상세하게는 드레인에 다른 금속 척을 접촉시키지 않고도 온저항을 정확하게 측정할 수 있는 배면 드레인 구조 웨이퍼의 온저항 측정방법에 관한 것이다.

일반적으로, 모스 트랜지스터의 구조는 요구되는 특성에 따라 소스, 드레인 및 게이트의 위치와 형상에 차이가 발생한다. 이와 같은 모스 트랜지스터는 그 구조에 관계없이 턴온 상태에서 적당한 드레인 소스 간의 저항(Rdson)을 유지해야 하기 때문에 그 웨이퍼 상에 모스 트랜지스터를 제조한 후, 그 모스 트랜지스터의 게이트에 전원을 인가한 상태에서 프로브 카드로 드레인과 소스 사이의 저항을 측정하게 된다.

이와 같은 방법은 소스 및 드레인이 웨이퍼의 상부측에 형성된 경우 간단하게 측정할 수 있으나, 드레인이 웨이퍼의 배면에 마련된 경우에는 별도로 드레인에 접촉하는 처크를 사용해야 하며, 이와 같은 종래 배면 드레인 구조 웨이퍼의 온저항 측정방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 배면이 드레인인 단위 모스 트랜지스터의 단면 구성도이다.

도 1을 참조하면 배면이 드레인인 단위 모스 트랜지스터는, 고농도 n형 기판(1)의 상부에 저농도 n형의 단결정성장층(2)이 위치하며, 그 단결정성장층(2)의 상부에 마련된 p형 채널층(3)이 위치하고, 그 채널층(3) 및 단결정성장층(2)의 일부에 매립되어 위치하는 게이트(4)와, 그 게이트(4)의 상부 주변부에 위치하는 소스(5)와, 상기 기판(1)의 배면에 형성된 드레인(6)을 포함하여 구성된다.

이와 같은 구성은 게이트(4)에 전원이 공급되면, 소스(5)와 드레인(6)을 전기적으로 연결하는 채널이 수직방향으로 형성되는 것으로, 턴온시 그 소스(5)와 드레인(6)을 연결하는 수직의 전류패스가 생성된다.

도 2는 종래 배면 드레인 구조 웨이퍼의 온저항 측정장치의 구성도이고, 도 3은 그 등가회로도이다.

도 2와 도 3을 각각 참조하면 종래 배면 드레인 구조 웨이퍼의 온저항 측정장치는 드레인(6)에 접하는 척(7)을 마련해 두고, 소스(5)와 게이트(4)에 연결되는 프로브카드(8)를 사용하여 게이트(4)에 전원이 인가된 상태에서의 소스(5)와 드레인(6) 사이의 저항을 측정하였다.

즉, 소스(5)와 드레인(6)으로 이어지는 전류패스의 양단에 측정도구인 프로 브카드(8)와 척(7)을 각각 연결하여 그 전류와 전압의 관계를 이용하여, 드레인 저항을 측정하였다.

그러나, 상기와 같이 드레인(6)에 직접 접촉되는 금속 척(7)을 사용하는 경우 측정치에 척(7) 자체의 저항과, 그 드레인(6)과 척(7) 사이에 접촉저항이 포함되어 정확한 측정이 이루어지지 않게 된다.

이러한 측정에서 측정치의 신뢰성을 높이기 위해서 상기 척(7)을 저항이 낮은 금을 사용해야 하나, 금으로 된 척(7)을 사용한다고 해도 기생저항의 발생을 완전히 차단할 수 없어 측정치에 오류가 있을 수 있으며, 측정장치의 단가가 상승하는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 과제는, 배면 드레인 구조 웨이퍼의 온저항 측정시 척을 사용하지 않고도 정확한 온저항을 측정할 수 있는 배면 드레인 구조 웨이퍼의 온저항 측정방법을 제공함에 있다.

상기와 같은 과제를 해결하기 위한 본 발명은, 웨이퍼의 배면에 마련된 드레인을 공통으로 사용하는 제1모스 트랜지스터와 제2모스 트랜지스터를 지나는 전류패스를 형성하고, 그 제1모스 트랜지스터와 제2모스 트랜지스터의 소스간 저항을 측정하도록 구성한다.

상기 전류패스는 상기 서로 인접한 제1모스 트랜지스터와 제2모스 트랜지스터의 게이트에 전압을 인가하여, 상기 제1모스 트랜지스터의 소스로부터 채널을 통해 공통 드레인을 지난 전류가 상기 제2모스 트랜지스터의 채널을 통해 소스를 지나도록 형성할 수 있다.

상기 제1모스 트랜지스터의 게이트와 제2모스 트랜지스터의 게이트에 인가되는 전압은, 상호 동일한 측정전압을 인가할 수 있다.

상기 제1모스 트랜지스터와 제2모스 트랜지스터의 게이트에 동일한 측정전압을 인가하였을 때, 상기 제1모스 트랜지스터의 소스와 제2모스 트랜지스터의 소스간 저항은 온저항 합산치이다.

상기 제1모스 트랜지스터의 게이트와 제2모스 트랜지스터의 게이트에 인가되는 전압은 각각 측정전압과 플로팅전압을 인가할 수 있다.

상기 제1모스 트랜지스터의 게이트에 측정전압을 인가하고, 상기 제2모스 트랜지스터의 게이트에 플로팅전압을 인가하였을 때, 상기 제1모스 트랜지스터와 제2모스 트랜지스터의 소스간 측정된 저항에서 제2모스 트랜지스터의 저항성분을 감하여 제1모스 트랜지스터의 온저항을 산출한다.

본 발명은 드레인에 직접 접촉되는 척을 사용하지 않고도, 배면 드레인 구조 웨이퍼의 온저항을 측정할 수 있게 되어, 테스트의 신뢰성을 향상시키는 효과가 있으며, 고가의 척을 사용하지 않아도 되기 때문에 비용을 절감할 수 있는 효과가 있다.

이하, 상기와 같이 구성되는 본 발명 배면 드레인 구조 웨이퍼의 온저항 측정방법의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 4는 본 발명 배면 드레인 구조 웨이퍼의 온저항 측정방법을 설명하기 위한 모스 트랜지스터의 단면도이고, 도 5는 도 4의 등가회로도이다.

도 4와 도 5를 각각 참조하면 본 발명 배면 드레인 구조 웨이퍼의 온저항 측정방법은, 고농도 n형 기판(1)의 상부에 저농도 n형의 단결정성장층(2)이 위치하 며, 그 단결정성장층(2)의 상부에 마련된 p형 채널층(3)이 위치하고, 그 채널층(3) 및 단결정성장층(2)의 일부에 매립되어 위치하는 게이트(4)와, 그 게이트(4)의 상부 주변부에 위치하는 소스(5)와, 상기 기판(1)의 배면에 형성된 드레인(6)을 포함하는 제1모스 트랜지스터(die1)와; 고농도 n형 기판(1')의 상부에 저농도 n형의 단결정성장층(2')이 위치하며, 그 단결정성장층(2')의 상부에 마련된 p형 채널층(3')이 위치하고, 그 채널층(3') 및 단결정성장층(2')의 일부에 매립되어 위치하는 게이트(4')와, 그 게이트(4')의 상부 주변부에 위치하는 소스(5')와, 상기 기판(1')의 배면에 형성된 상기 드레인(6)을 포함하여 구성되는 상기 제1트랜지스터(die1)와 인접하는 제2모스 트랜지스터(die2)를 포함하는 구조에서, 상기 모스 트랜지스터(die1, die2)의 드레인(6)이 배면에서 상호 공통 사용됨을 이용하여 전류패스를 변경하여 온저항을 측정한다.

즉, 제1 및 제2모스 트랜지스터(die1, die2)의 게이트(4,4')에 전원을 공급하여 제1 및 제2모스 트랜지스터(die1, die2)가 각각 턴온된 상태에서, 전류가 제1모스 트랜지스터(die1)의 소스(5), 채널층(3), 단결정성장층(2), 기판(1)을 통해 드레인(6)에 이르고, 다시 제2모스 트랜지스터(die2)의 기판(1'), 단결정성장층(2'), 채널층(3') 및 소스(5')에 이르는 전류 패스를 형성한다.

이때 제1모스 트랜지스터(die1)의 게이트(4)에는 측정전압을 인가하고, 제2모스 트랜지스터(die2)의 게이트(4')에는 풀턴온전압(Full Turn On Voltage) 이상 의 전압을 가하여 상기 게이트(4')가 플로팅 상태가 되도록 한다.

이와 같은 상태에서 상기 제1모스 트랜지스터(die1)와 제2모스 트랜지스터(die2)의 저항성분 전체를 측정하고, 그 측정치에서 그 제2모스 트랜지스터(die2)의 저항성분을 감하여 제1모스 트랜지스터(die1)의 온저항을 측정한다.

이때 온저항의 측정치는 상기 제1모스 트랜지스터(die1)의 소스 및 드레인간 저항의 2배가 되며, 따라서 측정치의 반이 제1모스 트랜지스터(die1)의 온저항(Rsdon)이 된다.

이처럼 본 발명은 드레인을 공통으로 사용하는 두 모스 트랜지스터를 통해 전류 패스가 형성되도록 하고, 그 전류 패스의 저항을 측정하여 척을 사용하지 않고도, 정확한 온저항을 측정할 수 있으며, 따라서 기생저항의 발생을 최소화하여 측정의 신뢰성을 향상시킬 수 있게 된다.

도 6은 본 발명의 다른 실시예에 따른 등가회로도이다.

도 6을 참조하면 본 발명의 다른 실시예는, 제1 및 제2모스 트랜지스터(die1, die2)의 온저항을 동시에 측정하기 위한 것으로, 게이트(4,4')에 동일한 측정전압을 인가하고, 인접한 두 모스 트랜지스터(die1, die2)의 소스(5,5') 간의 저항치를 측정한다.

이때의 저항 측정치는 두 모스 트랜지스터(die1,die2)의 온저항의 합이 된다.

즉, 제1 및 제2모스 트랜지스터(die1, die2)의 게이트(4,4')에 동일한 측정전압을 공급하는 상태에서 전류가 제1모스 트랜지스터(die1)의 소스(5), 채널층(3), 단결정성장층(2), 기판(1)을 통해 드레인(6)에 이르고, 다시 제2모스 트랜지스터(die2)의 기판(1'), 단결정성장층(2'), 채널층(3') 및 소스(5')에 이르는 전류 패스를 형성한 후, 웨이퍼의 상부에서 프로브를 이용하여 두 소스(5,5')간의 저항을 측정하면 제1 및 제2모스 트랜지스터(die1, die2)의 온저항 합산치를 측정할 수 있게 된다.

이와 같이 본 발명은 배면 드레인 구조 웨이퍼의 온저항을 측정할 때 전류패스를 변경하여 척을 사용할 때 발생하는 기생저항 성분을 배제함으로써, 더욱 정확한 온저항의 측정이 가능하게 된다.

또한, 웨이퍼의 상부에서 저항의 측정이 가능하기 때문에 일반적인 저항 측정장비만으로도 측정이 가능하게 된다.

도 7은 종래 척을 사용한 테스트 결과 와 본 발명의 테스트 방법에 따른 시험결과의 차이를 나타낸 그래프이다.

도 7을 참조하면, 본 발명은 척을 사용하지 않음으로써, 척 자체의 저항, 척 에서 프로브의 위치에 따른 저항의 차이 및 척과 드레인 사이의 접촉 저항 등의 기생저항 성분의 발생을 방지함으로써, 테스트의 정확도를 높일 수 있으며, 그 신뢰성도 향상시킬 수 있게 된다.

도 1은 배면이 드레인인 단위 모스 트랜지스터의 단면 구성도이다.

도 2는 종래 배면 드레인 구조 웨이퍼의 온저항 측정장치의 구성도이다.

도 3은 도 2의 등가회로도이다.

도 4는 본 발명 배면 드레인 구조 웨이퍼의 온저항 측정방법을 설명하기 위한 모스 트랜지스터의 단면도이다.

도 5는 도 4의 등가회로도이다.

도 6은 본 발명의 다른 실시예에 따른 등가회로도이다.

도 7은 종래 척을 사용한 테스트 결과 와 본 발명의 테스트 방법에 따른 시험결과의 차이를 나타낸 그래프이다.

*도면의 주요 부분에 대한 부호의 설명*

1,1':기판 2,2':단결정성장층

3,3':채널층 4,4':게이트

5,5':소스 6:드레인

Claims (6)

1. 웨이퍼의 배면에 마련된 드레인을 공통으로 사용하는 제1모스 트랜지스터와 제2모스 트랜지스터를 지나는 전류패스를 형성하고, 그 제1모스 트랜지스터와 제2모스 트랜지스터의 소스간 저항을 측정하는 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.
2. 제1항에 있어서,

   상기 전류패스는,

   상기 서로 인접한 제1모스 트랜지스터와 제2모스 트랜지스터의 게이트에 전압을 인가하여, 상기 제1모스 트랜지스터의 소스로부터 채널을 통해 공통 드레인을 지난 전류가 상기 제2모스 트랜지스터의 채널을 통해 소스를 지나도록 형성하는 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.
3. 제2항에 있어서,

   상기 제1모스 트랜지스터의 게이트와 제2모스 트랜지스터의 게이트에 인가되는 전압은, 상호 동일한 측정전압인 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.
4. 제3항에 있어서,

   상기 제1모스 트랜지스터의 소스와 제2모스 트랜지스터의 소스간 저항은 온저항 합산치인 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.
5. 제2항에 있어서,

   상기 제1모스 트랜지스터의 게이트와 제2모스 트랜지스터의 게이트에 인가되는 전압은, 각각 측정전압과 플로팅전압인 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.
6. 제5항에 있어서,

   상기 제1모스 트랜지스터와 제2모스 트랜지스터의 소스간 측정된 저항에서 제2모스 트랜지스터의 저항성분을 감하여 제1모스 트랜지스터의 온저항을 산출하는 것을 특징으로 하는 배면 드레인 구조 웨이퍼의 온저항 측정방법.

Images