JP6790974B2 - 半導体素子の検査装置 - Google Patents

半導体素子の検査装置 Download PDF

Info

Publication number
JP6790974B2
JP6790974B2 JP2017076213A JP2017076213A JP6790974B2 JP 6790974 B2 JP6790974 B2 JP 6790974B2 JP 2017076213 A JP2017076213 A JP 2017076213A JP 2017076213 A JP2017076213 A JP 2017076213A JP 6790974 B2 JP6790974 B2 JP 6790974B2
Authority
JP
Japan
Prior art keywords
voltage
igbt
terminal
current source
snapback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076213A
Other languages
English (en)
Other versions
JP2018179618A (ja
Inventor
石本 好宣
好宣 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017076213A priority Critical patent/JP6790974B2/ja
Publication of JP2018179618A publication Critical patent/JP2018179618A/ja
Application granted granted Critical
Publication of JP6790974B2 publication Critical patent/JP6790974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本明細書に開示の技術は、IGBTを有する半導体素子を検査する装置に関する。
特許文献1に、MOSFETの検査装置が開示されている。この検査装置では、MOSFETのオン抵抗を測定することができる。
特許文献2に、絶縁ゲートバイポーラトランジスタ(以下、IGBT(insulated gate bipolar transistor)という)が開示されている。
特開2000−171517号公報 特開2013−152996号公報
一般的なIGBTでは、IGBTのゲートに閾値以上の電圧を印加した状態でコレクタ−エミッタ間電圧Vceを上昇させると、電圧Vceが特定の電圧を超えたときにIGBTに流れる主電流(コレクタ‐エミッタ間電流)Iceが急に増加する。主電流Iceが急に増加するときの電圧Vceを、以下では、立ち上がり電圧という。
他方、特許文献2に開示されているように、IGBTがスナップバック特性を有する場合がある。スナップバック特性を有するIGBTでは、電圧Vceが立ち上がり電圧を超えても、主電流Iceがほとんど増加しない。電圧Vceを立ち上がり電圧よりもさらに高い電圧(以下、スナップバック電圧という)まで上昇させると、主電流Iceが急に増加するとともに電圧Vceが立ち上がり電圧と略等しい電圧まで急激に低下する。その後は、電圧Vceを上昇させるのに伴って主電流Iceが増加する。
IGBTの量産時には、スナップバック特性を有するIGBTと有さないIGBTとが製造される場合がある。スナップバック特性を有さないIGBTでは、電圧Vceを立ち上がり電圧まで上昇させれば、主電流Iceを流すことができる。したがって、スナップバック特性を有さないIGBTでは、立ち上がり電圧より若干高い程度の電圧を印加可能な電流源を用いれば、オン特性(主電流Iceが流れているときの特性)の検査を行うことができる。他方、スナップバック特性を有するIGBTでは、電圧Vceを一旦スナップバック電圧まで上昇させないと、主電流Iceを流すことができない。このため、スナップバック特性を有するIGBTでは、スナップバック電圧よりも高い電圧を印加可能な電流源を用いなければ、オン特性を測定することができない。スナップバック特性を有さないIGBTとスナップバック特性を有するIGBTとが混在する場合には、スナップバック電圧よりも高い電圧を印加可能な電流源が必要であった。
したがって、本明細書では、スナップバック電圧よりも低い電圧を印加する電流源を用いて、スナップバック特性を有するIGBTと有さないIGBTのオン特性を検査可能な検査装置を提案する。
本明細書が開示する検査装置は、IGBTを備える半導体素子を検査する。この検査装置は、検査対象の前記IGBTのエミッタに接続される第1端子と、検査対象の前記IGBTのコレクタに接続される第2端子と、前記第1端子と前記第2端子の間に接続されている第1回路と、前記第1回路に対して並列に、前記第1端子と前記第2端子の間に接続されている第2回路を有している。前記第1回路が、前記第1回路内において前記第1端子から前記第2端子に向かう向きに電流を流す電流源と、前記電流源に対して直列に接続されているコイルを有している。前記第2回路が、前記第1端子側がアノードとなるとともに前記第2端子側がカソードとなる向きで接続されているツェナーダイオードと、前記ツェナーダイオードに対して直列に接続されているリレーを有している。前記ツェナーダイオードのツェナー電圧が、前記IGBTの立ち上がり電圧よりも高いとともに前記電流源の定格電圧よりも低い。前記リレーが、前記ツェナーダイオードがオンした後にオフする。
まず、スナップバック特性を有さないIGBTを検査するときの検査装置の動作について説明する。IGBTは、第1端子と第2端子とに接続される。オン特性の測定時には、IGBTのゲートに閾値以上の電位が印加される。この状態で、電流源を動作させる。すると、電流源が、第1端子(エミッタ)と第2端子(コレクタ)の間の電圧Vceを徐々に増加させる。電圧VceがIGBTの立ち上がり電圧に達すると、IGBTの主電流Iceが増加する。したがって、IGBTのオン特性を検査することができる。
次に、スナップバック特性を有するIGBTを検査するときの検査装置の動作について説明する。まず、IGBTを第1端子と第2端子に接続し、IGBTのゲートに閾値以上の電位を印加する。次に、電流源を動作させる。すると、電流源が、第1端子(エミッタ)と第2端子(コレクタ)の間の電圧Vceを徐々に増加させる。電圧Vceが立ち上がり電圧に達しても主電流Iceは増加しないので、電流源はさらに電圧Vceを増加させる。電流源の定格電流がツェナーダイオードのツェナー電圧よりも高いので、電流源は電圧Vceをツェナー電圧まで上昇させる。電圧Vceをツェナー電圧まで上昇させると、ツェナーダイオードがオンする。すると、第1回路(電流源とコイルの直列回路)から第2回路(ツェナーダイオードとリレーの直列回路)に電流が流れる。ツェナーダイオード(すなわち、第2回路)に電流が流れると、その後にリレーがオフする。すると、第2回路に流れる電流が停止する。すると、第1回路のコイルが電流を維持する向きに誘導電圧を生じさせる。このため、電流源の印加電圧とコイルの誘導電圧を合わせた電圧が、IGBTに印加される。すなわち、電圧Vceが、コイルの誘導電圧によって上昇する。このため、電圧Vceがスナップバック電圧を超える。このように、コイルの誘導電圧を用いることで、電流源の印加電圧がスナップバック電圧よりも低くても、電圧Vceをスナップバック電圧よりも高くすることができる。電圧Vceがスナップバック電圧に達すると、主電流Iceが急に増加する。また、主電流Iceが増加するのと略同時に、電圧Vceが立ち上がり電圧と略等しい電圧(すなわち、電流源の最大定格よりも低い電圧)まで急に低下する。したがって、電圧Vceが低下した後は、電流源の印加電圧によって、主電流Iceを流し続けることができる。このため、IGBTのオン特性を検査できる。
以上に説明したように、この検査装置によれば、電流源の定格電圧がスナップバック電圧より低い場合でも、スナップバック特性を有するIGBTを検査することができる。この検査装置によれば、スナップバック特性を有するIGBTと有さないIGBTを検査することができる。
IGBTの電圧Vceと主電流Iceの関係を示すグラフ。 検査装置10を示す回路図。 第2回路40の詳細を示す回路図。 スナップバック特性を有さないIGBTの検査工程を示すグラフ。 スナップバック特性を有するIGBTの検査工程を示すグラフ。
以下に説明する実施形態の検査装置は、1つの半導体基板にIGBTとダイオードが設けられている半導体素子を検査する。IGBTのエミッタがダイオードのアノードに接続されており、IGBTのコレクタがダイオードのカソードに接続されている。IGBTがスナップバック特性を有する場合がある。特に、1つの半導体基板にIGBTとダイオードが設けられている半導体素子においては、IGBTの領域からダイオードの領域に電流が流れる場合があり、このような電流が生じやすい半導体素子ではIGBTがスナップバック特性を有し易い。まず、IGBTのスナップバック特性について、図1を用いて説明する。図1は、IGBTのゲートに閾値以上の電位が印加されているとき(すなわち、IGBTにチャネルが形成されているとき)の電圧Vceと主電流Iceの関係を示している。電圧VceはIGBTのコレクタとエミッタの間の電圧であり、主電流IceはIGBTのコレクタからエミッタに流れる電流(主電流)である。図1では、破線のグラフがスナップバック特性を有さないIGBTの特性を示しており、実線のグラフがスナップバック特性を有するIGBTの特性を示している。なお、主電流Iceが高い範囲では、破線のグラフが実線のグラフと重複している。
スナップバック特性を有さないIGBTでは、電圧Vceが立ち上がり電圧Vonより低い場合には主電流Iceがほとんど流れない。電圧Vceが立ち上がり電圧Vonを超えると、主電流Iceが急激に増加する。
スナップバック特性を有するIGBTでも、電圧Vceが立ち上がり電圧Vonより低い場合に主電流Iceがほとんど流れない。スナップバック特性を有するIGBTでは、電圧Vceが立ち上がり電圧Vonに達しても、主電流Iceはほとんど増加しない。電圧Vceを立ち上がり電圧Vonよりも高いスナップバック電圧Vsnまで上昇させると、主電流Iceが急激に増加するとともに、電圧Vceが急激に低下する。電圧Vceは、立ち上がり電圧Vonと略等しい電圧まで低下する。その後は、スナップバック特性を有さない場合と同様にして、電圧Vceの上昇に伴って主電流Iceが増加する。
なお、スナップバック電圧Vsnの大きさは、量産される半導体素子の間で大きくばらつく。これに対し、量産される半導体素子の間で、立ち上がり電圧Vonの大きさのばらつきは小さい。
図2は、実施形態の検査装置10を示している。検査装置10は、検査対象の半導体素子90を接続するためのソケットを有している。ソケットは、端子21〜23を有している。検査対象の半導体素子90は、IGBT92とpnダイオード94を有している。IGBT92のコレクタCはダイオード94のカソードKに接続されている。IGBT92のコレクタC(すなわち、ダイオード94のカソードK)は、端子22に接続されている。IGBT92のエミッタEはダイオード94のアノードAに接続されている。IGBT92のエミッタE(すなわち、ダイオード94のアノードA)は、端子21に接続されている。IGBT92のゲートGは、端子23に接続されている。
端子23と端子21の間に、ゲート電源70が接続されている。ゲート電源70は、IGBT92のゲートGの電位を制御する。
端子21と端子22の間に配線50が接続されている。配線50には、第1回路34が介装されている。
第1回路34は、コイル30と定電流源32を有している。定電流源32は、配線50に介装されている。定電流源32は、配線50に端子21から端子22に向かう向きに電流を流す。コイル30は、配線50に介装されている。コイル30は、定電流源32に対して直列に接続されている。コイル30は、定電流源32よりも端子22側に接続されている。但し、コイル30は、定電流源32よりも端子21側に接続されていてもよい。
配線50に対して第2回路40が接続されている。第2回路40の一端は、第1回路34よりも端子22側で配線50に接続されている。第2回路40の他端は、端子21(すなわち、エミッタE)と同電位に接続されている。すなわち、第2回路40は、第1回路34に対して並列に、端子21と端子22の間に接続されている。第2回路40は、ツェナーダイオード42とリレー44を有している。ツェナーダイオード42は、端子21側(低電位側)がアノードとなり、端子22側(高電位側)がカソードとなる向きで接続されている。リレー44は、ツェナーダイオード42に対して直列に接続されている。リレー44は、ツェナーダイオード42よりも端子21側(低電位側)に接続されている。但し、リレー44は、ツェナーダイオード42よりも端子22側(高電位側)に接続されていてもよい。リレー44は、通常時はオンしている。リレー44は、ツェナーダイオード42に電流が流れると、それから一定時間経過後にオフするように構成されている。
図3は、第2回路40の詳細を示している。図3に示すように、ツェナーダイオード42のアノードに接続されている配線に、電流センサ46が設置されている。電流センサ46は、ツェナーダイオード42に流れる電流を検出する。リレー44は、2つの固定接点44a、44bと可動接点44cと、コイル44dを有している。可動接点44cは、端子21(エミッタE)と同電位に接続されている。固定接点44aは、ツェナーダイオード42のアノードに接続されている。固定接点44bは、コイル44dを介して所定電位Vhに接続されている。また、第2回路40は、トランジスタ48をさらに有している。トランジスタ48のベースは、抵抗47を介して電流センサ46に接続されている。トランジスタ48のコレクタは、固定接点44bに接続されている。トランジスタ48のエミッタは、端子21(エミッタE)と同電位に接続されている。
リレー44の可動接点44cは、通常時は、固定接点44aに接している。ツェナーダイオード42のカソード(すなわち、端子22)の電位がツェナーダイオード42のツェナー電圧よりも高くなると、ツェナーダイオード42がオンする。すると、ツェナーダイオード42、固定接点44a及び可動接点44cを介して電流が流れる。すると、電流センサ46がツェナーダイオード42に流れる電流を検知し、電流センサ46の出力電圧が上昇する。すると、トランジスタ48のベースの電位が上昇し、トランジスタ48がオンする。すると、コイル44dに電流が流れる。すると、コイル44dで生じる磁力によって、可動接点44cがコイル44dに引き寄せられる。このため、可動接点44cは、固定接点44aに対して非接触になるとともに固定接点44bに接触する。すると、リレー44がオフし、ツェナーダイオード42に流れる電流が停止する。このように、ツェナーダイオード42に電流が流れると、それから一定時間経過後にリレー44がオフし、ツェナーダイオード42に流れる電流が停止する。ツェナーダイオード42のツェナー電圧は、定電流源32の定格電圧(定電流源32が印加することが可能な最大電圧)よりも低く、IGBT92の立ち上がり電圧よりも高い。
図2に示すように、端子21と端子22の間には、電圧計60が接続されている。電圧計60は、端子21と端子22の間の電圧(すなわち、IGBT92のコレクタ‐エミッタ間の電圧Vce)を測定する。
次に、図4、5を用いて検査装置10の動作について説明する。なお、図4、5において、電流Iznは、ツェナーダイオード42に流れる電流を示している。
図4は、スナップバック特性を有さないIGBT92を備える半導体素子90を検査するときの動作を示している。検査工程では、ゲート電源70によってIGBT92のゲートGに閾値以上の電位が印加される。タイミングt0において、定電流源32の動作を開始する。定電流源32は、電圧Vceを徐々に上昇させる。なお、図4に示すように、定電流源32の動作開始直後においては、電圧Vceがツェナーダイオード42のツェナー電圧Vznよりも低いので、ツェナーダイオード42はオフしている。このため、第2回路40には電流は流れていない。タイミングt1において電圧Vceが立ち上がり電圧Vonに達すると、主電流Iceが増加する。主電流Iceは、定電流源32からコイル30とIGBT92を経由して定電流源32に戻る閉経路に流れる。定電流源32は、主電流Iceが設定値Ice1に達するまで電圧Vceを上昇させる。タイミングt5で主電流Iceが設定値Ice1に達すると、定電流源32は、主電流Iceが設定値Ice1に維持されるように、電圧Vceを略一定値に制御する。タイミングt1以降に、IGBT92のオン特性を測定することができる。オン特性は、タイミングt1からタイミングt5の間(主電流Iceが増加しているとき)に測定してもよいし、タイミングt5以降(主電流Iceが一定であるとき)に測定してもよい。例えば、主電流Iceが設定値Ice1であるときの電圧Vceを、電圧計60によって測定することができる。図4の動作では、ツェナーダイオード42に電流が流れないので、ツェナーダイオード42の電流Iznが略ゼロに維持される。
図5は、スナップバック特性を有するIGBT92を備える半導体素子90を検査するときの動作を示している。なお、上述したように、IGBT92のスナップバック電圧Vsnは素子によって異なる。図5では、スナップバック電圧Vsnが、定電流源32の最大定格Vmaxよりも高い場合を示している。
図5の動作においては、ゲート電源70によってIGBT92のゲートGに閾値以上の電位が印加される。タイミングt0において、定電流源32の動作を開始する。定電流源32は、タイミングt0以降に電圧Vceを徐々に上昇させる。電圧Vceがツェナー電圧Vznより低い間は、第2回路40には電流は流れない。タイミングt1において電圧Vceが立ち上がり電圧Vonに達する。しかしながら、図1に示すように、スナップバック特性を有するIGBT92では、電圧Vceが立ち上がり電圧Vonに達しても、主電流Iceがほとんど増加しない。このため、定電流源32が電圧Vceをさらに上昇させる。定電流源32の定格電圧Vmaxがツェナーダイオード42のツェナー電圧Vznよりも高いので、タイミングt2において、電圧Vceがツェナー電圧Vznに達する。すると、ツェナーダイオード42がオンする。このため、定電流源32から、コイル30、ツェナーダイオード42、リレー44を経由して定電流源32に戻る閉回路に電流が流れる。したがって、図5に示すように、タイミングt2においてツェナーダイオード42に電流Iznが流れ始める。電流経路がコイル30を有しているので、タイミングt2以降に電流Iznは所定の割合で増加する。また、タイミングt2でツェナーダイオード42がオンするので、タイミングt2以降に、電圧Vceがツェナー電圧Vznで略一定となる。
上述したように、ツェナーダイオード42に電流が流れると、それから一定時間経過後にリレー44がオフする。図5では、タイミングt2から一定時間経過後のタイミングt3に、リレー44がオフする。このため、タイミングt3で電流Iznが低下する。また、電流Iznが低下すると、コイル30で誘導電圧が生じる。コイル30では、端子22側を高電位とするように誘導電圧が生じる。その結果、端子21と端子22の間に、定電流源32の印加電圧にコイル30の誘導電圧を加算した電圧が印加される。このため、タイミングt3において、コイル30の誘導電圧によって電圧Vceが急激に上昇する。電圧Vceは、スナップバック電圧Vsnを超える電圧まで上昇する。すると、スナップバック現象(図1参照)が発生し、タイミングt3以降に、主電流Iceが急激に増加するとともに、電圧Vceが急激に低下する。タイミングt3の直後のタイミングt4において、電圧Vceは立ち上がり電圧Vonと略等しい電圧まで低下する。また、タイミングt3からタイミングt4の間に、コイル30の誘導電圧は略ゼロまで低下する。このため、タイミングt4以降は、電圧Vceが定電流源32の印加電圧と略一致する。タイミングt4以降は、定電流源32が一定の割合で電圧Vceを増加させる。タイミングt4以降の電圧Vceは定電流源32の定格電圧Vmaxよりも低いので、タイミングt4以降に定電流源32は電圧Vceを制御することができる。タイミングt4以降は、スナップバック特性を有さないIGBTの検査工程と同様に、定電流源32によって電圧Vceと主電流Iceを制御することができる。定電流源32は、タイミングt5において主電流Iceが設定値Ice1に達すると、タイミングt5以降は主電流Iceが設定値Ice1に維持されるように電圧Vceを略一定に制御する。タイミングt4以降に、IGBT92のオン特性を測定することができる。オン特性は、タイミングt4からタイミングt5の間(主電流Iceが上昇しているとき)に測定してもよいし、タイミングt5以降(主電流Iceが一定であるとき)に測定してもよい。例えば、主電流Iceが設定値Ice1であるときの電圧Vceを、電圧計60によって測定することができる。
以上に説明したように、IGBT92がスナップバック特性を有する場合でも、タイミングt4以降は、IGBT92がスナップバック特性を有さない場合と同様にIGBT92に主電流Iceを流すことができる。したがって、タイミングt4以降に、主電流Iceが流れているときのIGBT92の特性(すなわち、オン特性)を測定することができる。
以上に説明したように、実施形態の検査装置10によれば、定電流源32の最大定格がスナップバック電圧Vsnよりも低い場合でも、IGBT92のオン特性を検査することができる。このため、最大定格が小さい定電流源32を用いることが可能となり、検査装置10の小型化及びコストダウンを行うことができる。また、実施形態の検査装置10によれば、スナップバック特性を有するIGBTとスナップバック特性を有さないIGBTとを検査することができる。スナップバック特性を有するIGBTとスナップバック特性を有さないIGBTとで検査モードの切り換え等が不要であるので、効率的に検査を行うことができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:検査装置
21〜23:端子
30:コイル
32:定電流源
34:第1回路
40:第2回路
42:ツェナーダイオード
44:リレー
60:電圧計
70:ゲート電源
90:半導体素子
92:IGBT
94:ダイオード

Claims (1)

  1. IGBTを備える半導体素子の検査装置であって、
    検査対象の前記IGBTのエミッタに接続される第1端子と、
    検査対象の前記IGBTのコレクタに接続される第2端子と、
    前記第1端子と前記第2端子の間に接続されている第1回路と、
    前記第1回路に対して並列に、前記第1端子と前記第2端子の間に接続されている第2回路、
    を有しており、
    前記第1回路が、
    前記第1回路内において前記第1端子から前記第2端子に向かう向きに電流を流す電流源と、
    前記電流源に対して直列に接続されているコイル、
    を有しており、
    前記第2回路が、
    前記第1端子側がアノードとなり、前記第2端子側がカソードとなる向きで接続されているツェナーダイオードと、
    前記ツェナーダイオードに対して直列に接続されているリレー、
    を有しており、
    前記ツェナーダイオードのツェナー電圧が、前記IGBTの立ち上がり電圧よりも高いとともに前記電流源の定格電圧よりも低く、
    前記リレーが、前記ツェナーダイオードがオンした後にオフする、
    検査装置。
JP2017076213A 2017-04-06 2017-04-06 半導体素子の検査装置 Active JP6790974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017076213A JP6790974B2 (ja) 2017-04-06 2017-04-06 半導体素子の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076213A JP6790974B2 (ja) 2017-04-06 2017-04-06 半導体素子の検査装置

Publications (2)

Publication Number Publication Date
JP2018179618A JP2018179618A (ja) 2018-11-15
JP6790974B2 true JP6790974B2 (ja) 2020-11-25

Family

ID=64275301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076213A Active JP6790974B2 (ja) 2017-04-06 2017-04-06 半導体素子の検査装置

Country Status (1)

Country Link
JP (1) JP6790974B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911299B (zh) * 2019-11-29 2022-07-29 株洲长河电力机车科技有限公司 Igbt模块扫频测试台
CN111562494B (zh) * 2020-06-05 2022-04-05 全球能源互联网研究院有限公司 一种测试换流阀开通关断特性的试验电路、方法
JP7479498B2 (ja) 2020-10-05 2024-05-08 三菱電機株式会社 半導体試験装置および半導体試験方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62220877A (ja) * 1986-03-22 1987-09-29 Toshiba Corp 電力用トランジスタの試験装置
JPS6390781A (ja) * 1986-10-03 1988-04-21 Toshiba Corp サステイニング電圧印加回路
JP5547579B2 (ja) * 2010-08-02 2014-07-16 株式会社アドバンテスト 試験装置及び試験方法
JP2012229974A (ja) * 2011-04-26 2012-11-22 Mitsubishi Electric Corp 逆バイアス安全動作領域測定装置
DE102014111102B4 (de) * 2014-08-05 2020-07-02 Infineon Technologies Austria Ag Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests

Also Published As

Publication number Publication date
JP2018179618A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
US9476933B2 (en) Apparatus and methods for qualifying HEMT FET devices
JP6293623B2 (ja) 半導体検査装置
JP6790974B2 (ja) 半導体素子の検査装置
TW201421044A (zh) 電壓檢測電路及用於測量電晶體特性之方法
CN102655367A (zh) 功率模块
US10008835B2 (en) Semiconductor apparatus
US9863999B2 (en) Circuit and method for inspecting semiconductor device
JP2019086295A (ja) 信頼性試験装置
JP2013160572A (ja) パワー半導体用試験装置
US8710880B2 (en) Power-on reset circuit
US20130229200A1 (en) Testing apparatus for performing an avalanche test and method thereof
JPWO2012137546A1 (ja) パワースイッチのウェハ試験方法
JP6925518B2 (ja) 電力用半導体素子の駆動装置
US20100301820A1 (en) High withstand voltage semiconductor device and current control device using the same
JP6790780B2 (ja) 半導体素子の検査装置および検査方法
Franke et al. Advanced temperature estimation in low Rds, on p-GaN HEMT devices for performing power cycling tests
JP2016161333A (ja) 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
JP5969941B2 (ja) 半導体トランジスタのテスト方法
JP2013257177A (ja) 半導体試験装置
US9024652B2 (en) Electronic circuit and method for testing and keeping a MOS transistor switched-off
JP2020176851A5 (ja)
JP6977486B2 (ja) 半導体装置の試験装置
JPWO2019058490A1 (ja) スイッチング素子制御回路及びパワーモジュール
JP7034041B2 (ja) 半導体装置の検査装置および半導体装置の検査方法
JPWO2018198211A1 (ja) スイッチング素子制御回路及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R151 Written notification of patent or utility model registration

Ref document number: 6790974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250