JPS62220877A - 電力用トランジスタの試験装置 - Google Patents
電力用トランジスタの試験装置Info
- Publication number
- JPS62220877A JPS62220877A JP6200886A JP6200886A JPS62220877A JP S62220877 A JPS62220877 A JP S62220877A JP 6200886 A JP6200886 A JP 6200886A JP 6200886 A JP6200886 A JP 6200886A JP S62220877 A JPS62220877 A JP S62220877A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power transistor
- thyristor
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 238000010186 staining Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野〉
この発明は電力用トランジスタの耐圧試験を行うための
試験装置に関し、特に、当該試験を安全に、かつ、作業
性良好に行うことができるようにした電力用トランジス
タの試験装置に関する。
試験装置に関し、特に、当該試験を安全に、かつ、作業
性良好に行うことができるようにした電力用トランジス
タの試験装置に関する。
(従来の技術)
電力用トランジスタは、その出荷時に、コレクタ・エミ
ッタ間にいわゆるサステイニング電圧Vsを与え、最大
定格として規定された電圧に耐えることが試験される。
ッタ間にいわゆるサステイニング電圧Vsを与え、最大
定格として規定された電圧に耐えることが試験される。
第3図は従来の電力用トランジスタの試験装置の例を示
すものであり、電源1に、コンデンサ2を並列に接続し
、これに速断ヒユーズ3を直列に接続している。又、速
断ヒユーズ3には、リアクトル4とカソード側を速断ヒ
ユーズ3側に向けた高速ダイオード5との並列回路を接
続している。
すものであり、電源1に、コンデンサ2を並列に接続し
、これに速断ヒユーズ3を直列に接続している。又、速
断ヒユーズ3には、リアクトル4とカソード側を速断ヒ
ユーズ3側に向けた高速ダイオード5との並列回路を接
続している。
リアクトル4と高速ダイオード5との並列回路にはりア
クドル6を直列に接続し、リアクトル6には、被試験体
である電力用トランジスタ7と電圧クランプ回路たる定
電圧ダイオード8の並列回路を接続している。電力用ト
ランジスタ7のベースにはベースドライブ回路9を接続
している。
クドル6を直列に接続し、リアクトル6には、被試験体
である電力用トランジスタ7と電圧クランプ回路たる定
電圧ダイオード8の並列回路を接続している。電力用ト
ランジスタ7のベースにはベースドライブ回路9を接続
している。
第4図(a) 、 (b) 、 (C)はこの試験装置
における電力用トランジスタ11のコレクタ・エミッタ
間電圧VCE、コレクタ電流1c、ベース電流(Bをそ
れぞれ示すタイムチャートである。
における電力用トランジスタ11のコレクタ・エミッタ
間電圧VCE、コレクタ電流1c、ベース電流(Bをそ
れぞれ示すタイムチャートである。
第4図に示すように、時刻1.においてベース電流IB
を流したとすると、コレクタ電流ICはりアクドル4と
リアクトル6のインダクタンスの和の逆数に比例して徐
々に増加し、コレクタ・エミッタ間電圧VCEは電力用
トランジスタ7の順方向電圧降下分まで下がる。
を流したとすると、コレクタ電流ICはりアクドル4と
リアクトル6のインダクタンスの和の逆数に比例して徐
々に増加し、コレクタ・エミッタ間電圧VCEは電力用
トランジスタ7の順方向電圧降下分まで下がる。
次に、時刻t2にベース電流1Bをそれまでとは逆方向
に流すようにベースドライブ回路12を動作させると、
コレクタ電流[Cは減少しようとする。一方、リアクト
ル4によって発生する電圧は高速ダイオード5により吸
収されるが、リアクトル6は、電流を流し続けようとし
てその電流によって定電圧ダイオード8と電力用トラン
ジスタ7との接続点Pに所定の電圧を発生し、時刻・t
4には、その電圧がコレクタ・エミッタ間電圧VcEと
なる。この電圧vcEはコレクタ・エミッタ間号ステイ
ニング電圧を定める定電圧ダイオード8により規制され
る。
に流すようにベースドライブ回路12を動作させると、
コレクタ電流[Cは減少しようとする。一方、リアクト
ル4によって発生する電圧は高速ダイオード5により吸
収されるが、リアクトル6は、電流を流し続けようとし
てその電流によって定電圧ダイオード8と電力用トラン
ジスタ7との接続点Pに所定の電圧を発生し、時刻・t
4には、その電圧がコレクタ・エミッタ間電圧VcEと
なる。この電圧vcEはコレクタ・エミッタ間号ステイ
ニング電圧を定める定電圧ダイオード8により規制され
る。
被試験体である電力用トランジスタ7が2段のダーリン
トン接続の場合、時刻t3のときベース電流IBが一度
減少してから時刻t4でさらに減少する。被試験体であ
る電力用トランジスタ7が、最大定格ないしこれより少
し上の値に定められるコレクタ・エミッタ電圧V3に耐
えられなかった場合、コレクタ・エミッタ間は短絡し、
コレクタ電流1cは時刻℃4後も破線で示すように増加
する。
トン接続の場合、時刻t3のときベース電流IBが一度
減少してから時刻t4でさらに減少する。被試験体であ
る電力用トランジスタ7が、最大定格ないしこれより少
し上の値に定められるコレクタ・エミッタ電圧V3に耐
えられなかった場合、コレクタ・エミッタ間は短絡し、
コレクタ電流1cは時刻℃4後も破線で示すように増加
する。
上記電力用トランジスタの試験装置では、電)〕用トラ
ンジスタ7が破壊した場合、速断ヒユーズ3は時間Δ王
を要して時刻t5で完全に溶断するまで回路に大電流r
d (溶断電流)を流し、電力用トランジスタ11を
完全に破壊させる。
ンジスタ7が破壊した場合、速断ヒユーズ3は時間Δ王
を要して時刻t5で完全に溶断するまで回路に大電流r
d (溶断電流)を流し、電力用トランジスタ11を
完全に破壊させる。
(発明が解決しようとする問題点)
しかしながら、上記の如き破壊試験にあっては、電力用
トランジスタ7はその容量が大であるだけに破壊の程度
も大きく安全性に問題がある。
トランジスタ7はその容量が大であるだけに破壊の程度
も大きく安全性に問題がある。
さりとて、速断ヒユーズ3を溶断し易くする場合には試
験精度を低下させる恐れがある。
験精度を低下させる恐れがある。
又、上記試M装置にあっては被試験体たる電力用トラン
ジスタが破壊する毎に速断ヒユーズ3を取り換えねばな
らず作業性が悪かった。
ジスタが破壊する毎に速断ヒユーズ3を取り換えねばな
らず作業性が悪かった。
そこで、この発明は、安全、かつ作業性良好にして電力
用トランジスタの耐圧試験を行うことができる電力用ト
ランジスタの試験装置を提供することを目的とする。
用トランジスタの耐圧試験を行うことができる電力用ト
ランジスタの試験装置を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
上記目的を達成するために、この発明では、電力用トラ
ンジスタの試験装置を、試験電圧を供給する電圧供給源
と被試験体たる電力用トランジスタとの間に、前記被試
験体たる電力用トランジスタが破壊し大電流が流れると
き該電流がより大きくなる手前で前記電圧供給源を即座
に遮断すると共に自動復帰可能の電源遮断手段を設けて
構成した。
ンジスタの試験装置を、試験電圧を供給する電圧供給源
と被試験体たる電力用トランジスタとの間に、前記被試
験体たる電力用トランジスタが破壊し大電流が流れると
き該電流がより大きくなる手前で前記電圧供給源を即座
に遮断すると共に自動復帰可能の電源遮断手段を設けて
構成した。
(作用)
上記構成の°°電力用トランジスタの試験装置では、被
試験体たる電力用トランジスタが破壊したとき、萌配電
源遮断手段によって、即座に電源遮断を行うと共にその
後自動復帰可能であり、当該トランジスタを半破壊状態
に保つことが可能であり、次の作業を続けて行うことが
可能である。
試験体たる電力用トランジスタが破壊したとき、萌配電
源遮断手段によって、即座に電源遮断を行うと共にその
後自動復帰可能であり、当該トランジスタを半破壊状態
に保つことが可能であり、次の作業を続けて行うことが
可能である。
(実施例の説明)
第1図はこの発明の一実施例に係り、第3図に示した回
路に対し、リアクトル6と被試験体たる電力用トランジ
スタ7との間に、電流検出器(CT)10とゲートター
ンオフサイリスタ11とを挿入したものである。第2図
は作用の説明図である。
路に対し、リアクトル6と被試験体たる電力用トランジ
スタ7との間に、電流検出器(CT)10とゲートター
ンオフサイリスタ11とを挿入したものである。第2図
は作用の説明図である。
第1図において、サイリスタ11はアノード側がリアク
トル6側に、カソード側が電力用トランジスタ側になる
よう接続され、電流検出器10とサイリスタ11のゲー
トとの間にはゲートドライブ回路12が設けられている
。図中、第3図に示したと同様の参照符号を示した部材
は第3図のものと同一の線面を果す部材である。
トル6側に、カソード側が電力用トランジスタ側になる
よう接続され、電流検出器10とサイリスタ11のゲー
トとの間にはゲートドライブ回路12が設けられている
。図中、第3図に示したと同様の参照符号を示した部材
は第3図のものと同一の線面を果す部材である。
ゲートドライブ回路12は電流検出器10の検出した電
流値を第2図(b)に示した電流値)mと比較し、コレ
クタ電流ICがこの設定電流値[を上回ったときサイリ
スタ11のゲートにオフパルスを出力し、サイリスタ1
1をターンオフさせる。
流値を第2図(b)に示した電流値)mと比較し、コレ
クタ電流ICがこの設定電流値[を上回ったときサイリ
スタ11のゲートにオフパルスを出力し、サイリスタ1
1をターンオフさせる。
設定電流値ll1lは、電力用トランジスタ7が破壊さ
れたら即座に到達η゛る程度に設定された電流値である
。
れたら即座に到達η゛る程度に設定された電流値である
。
サイリスク11は、設定電流1mを流すに足りる容量を
有すると共に、定格電圧Vsに耐えることが必要である
。
有すると共に、定格電圧Vsに耐えることが必要である
。
電力用トランジスタ7の耐圧試験に際しては、まず、ゲ
ートドライブ回路12からオンパルスを出力してゲート
ターンオフサイリスタ11をオン状態にしておく。この
状態では、ベースドライブ回路9から電力用トランジス
タ7のベースにベース電流[8を流してないので、電力
用トランジスタ7はオフ状態で、コレクタ電流Icは流
れていない。
ートドライブ回路12からオンパルスを出力してゲート
ターンオフサイリスタ11をオン状態にしておく。この
状態では、ベースドライブ回路9から電力用トランジス
タ7のベースにベース電流[8を流してないので、電力
用トランジスタ7はオフ状態で、コレクタ電流Icは流
れていない。
第2図(a)に示すすように、時刻t1に、ベースドラ
イブ回路9から電力用トランジスタ7のベースにベース
電流1Bを流すと、第2図(b)に示すように、コレク
タ電流ICは徐々に増加し、コレクタ・エミッタ間電圧
VCEは電力用トランジスタ7の順方向電圧降下分まで
下がる。このとき、コレクタ電流(Cの立ち上がり勾配
は、電源1の電圧をリアクトル4どリアクトル6のイン
ダクタンスの和で除算した値に比例する。なお、従来例
で示したように、電源1の電流容量が足りない分はコン
デンサ2からの放電によって補われる。
イブ回路9から電力用トランジスタ7のベースにベース
電流1Bを流すと、第2図(b)に示すように、コレク
タ電流ICは徐々に増加し、コレクタ・エミッタ間電圧
VCEは電力用トランジスタ7の順方向電圧降下分まで
下がる。このとき、コレクタ電流(Cの立ち上がり勾配
は、電源1の電圧をリアクトル4どリアクトル6のイン
ダクタンスの和で除算した値に比例する。なお、従来例
で示したように、電源1の電流容量が足りない分はコン
デンサ2からの放電によって補われる。
時刻t2に、ベースドライブ回路12を動作させベース
電流(Sをそれまでとは逆の方向に流すようにすると、
コレクタ電流1cは減少しようとする。一方、リアクト
ル4によって発生する電圧は高速ダイオード5により吸
収されるが、リアクトル6は電流を流し続けようとする
ので、その電流によって電圧クランプ回路8に所定の電
圧を発生し、時刻t4には、その電圧がコレクタ・エミ
ッタ間すステイニング電圧VSとなる。電力用トランジ
スタ7が最大定格であるコレクタ・エミッタ間すステイ
ニング電圧Vsに耐えられなかった場合、コレクタ・エ
ミッタ間は短絡し、コレクタ電流lcは時刻℃4後も増
加するが、ここまでは、従来例で示したと略同じ作用で
ある。
電流(Sをそれまでとは逆の方向に流すようにすると、
コレクタ電流1cは減少しようとする。一方、リアクト
ル4によって発生する電圧は高速ダイオード5により吸
収されるが、リアクトル6は電流を流し続けようとする
ので、その電流によって電圧クランプ回路8に所定の電
圧を発生し、時刻t4には、その電圧がコレクタ・エミ
ッタ間すステイニング電圧VSとなる。電力用トランジ
スタ7が最大定格であるコレクタ・エミッタ間すステイ
ニング電圧Vsに耐えられなかった場合、コレクタ・エ
ミッタ間は短絡し、コレクタ電流lcは時刻℃4後も増
加するが、ここまでは、従来例で示したと略同じ作用で
ある。
ところが、本例では、時刻t6で、ゲートドライブ回路
12が異常電8!11を検出し、ゲートドライブ回路1
2はゲートターンオフサイリスタ11にオフパルスを出
力し、ゲートターンオフサイリスク11はオフとなり、
コレクタ電流1cは断たれる。
12が異常電8!11を検出し、ゲートドライブ回路1
2はゲートターンオフサイリスタ11にオフパルスを出
力し、ゲートターンオフサイリスク11はオフとなり、
コレクタ電流1cは断たれる。
第2図(b)から理解されるように、ゲートドライブ回
路12からオフパルスを出力させる時刻t6は、時刻t
4に近接させることが可能であり、第4図に示した時刻
t5に対し、相当小さくすることができる。
路12からオフパルスを出力させる時刻t6は、時刻t
4に近接させることが可能であり、第4図に示した時刻
t5に対し、相当小さくすることができる。
以上の構成の電力用トランジスタの試験装冒では、一般
に行われているようにケースが爆発するまでコレクタ電
流を流す必要がなく、安全な作業を保証することができ
る。
に行われているようにケースが爆発するまでコレクタ電
流を流す必要がなく、安全な作業を保証することができ
る。
又、本例では、サイリスタ11をターンオンさせるだけ
で、次の作業に復帰できるので、ヒユーズ3を取り換え
る必要がなく、作業性が良好である。
で、次の作業に復帰できるので、ヒユーズ3を取り換え
る必要がなく、作業性が良好である。
以上示した実施例では、ゲートドライブ回路12に比較
電流1mを設定したが、この電流値1mは設定変更可能
である。即ち、比較電流1mは各種の電力用トランジス
タ7に対して変更可能であり、又、試験感度を変えるた
めにも変更可能である。
電流1mを設定したが、この電流値1mは設定変更可能
である。即ち、比較電流1mは各種の電力用トランジス
タ7に対して変更可能であり、又、試験感度を変えるた
めにも変更可能である。
もっとも、試験感度を高くし、例えば第2図に示した時
刻t6を時刻t4に略一致させるような場合には、コレ
クタ電流1cが設定値1mにひっかかり電力用トランジ
スタ7が破壊する以前にゲートドライブ回路12がサイ
リスタ11をターンオフさせてしまう可能性がある。こ
の対策としては、グー1−154フ回路12とベースド
ライブ回路9との間に、試験結果を表示する表示器を設
け、例えば、第2図像)う)に示したグラフを表示させ
、正しい試験結果を得るようにすることもできる。
刻t6を時刻t4に略一致させるような場合には、コレ
クタ電流1cが設定値1mにひっかかり電力用トランジ
スタ7が破壊する以前にゲートドライブ回路12がサイ
リスタ11をターンオフさせてしまう可能性がある。こ
の対策としては、グー1−154フ回路12とベースド
ライブ回路9との間に、試験結果を表示する表示器を設
け、例えば、第2図像)う)に示したグラフを表示させ
、正しい試験結果を得るようにすることもできる。
尚、上記説明では、ゲートターンオフサイリスタ11と
そのゲートドライブ回路12は電源1と電力用トランジ
スタ7との間に設けられるようにしたが、電流回路を構
成できる箇所であれば、電8Pi1.12力用トランジ
スタ7及びゲートターンオフサイリスタ11の順で′あ
ってもよいことは当然である。
そのゲートドライブ回路12は電源1と電力用トランジ
スタ7との間に設けられるようにしたが、電流回路を構
成できる箇所であれば、電8Pi1.12力用トランジ
スタ7及びゲートターンオフサイリスタ11の順で′あ
ってもよいことは当然である。
し発明の効果]
以上の通り、この発明では、電力用トランジスタの耐圧
試験を、安全かつ、作業性良好に実行することができる
。
試験を、安全かつ、作業性良好に実行することができる
。
第1図はこの発明の実施例に係る電力用トランジスタの
試験装置を示す回路図、第2図はその作用を示すタイム
チャート、第3図は従来の電力用トランジスタの試験装
置を示す回路図、第4図はその作用を示すタイムチャー
トである。 1・・・電vA 2・・・コンデンサ 3・・・速断ヒ
ユーズ4.6・・・リアクトル 5・・・高速ダイオー
ド7・・・被試験体である電力用トランジスタ8・・・
電圧クランプ回路 9・・・ベースドライブ回路 10・・・電流検出器 11・・・ゲートターンオフサイリスタ12・・・ゲー
トドライブ回路 第1 国 茶2国 第4国
試験装置を示す回路図、第2図はその作用を示すタイム
チャート、第3図は従来の電力用トランジスタの試験装
置を示す回路図、第4図はその作用を示すタイムチャー
トである。 1・・・電vA 2・・・コンデンサ 3・・・速断ヒ
ユーズ4.6・・・リアクトル 5・・・高速ダイオー
ド7・・・被試験体である電力用トランジスタ8・・・
電圧クランプ回路 9・・・ベースドライブ回路 10・・・電流検出器 11・・・ゲートターンオフサイリスタ12・・・ゲー
トドライブ回路 第1 国 茶2国 第4国
Claims (2)
- (1)電力を供給する電源と、この電源から電力を供給
され試験が行なわれる被試験体たる電力用トランジスタ
と、この電力用トランジスタが破壊し異常電流が流れた
ときこの異常電流を検出し遮断する電源遮断手段とを設
けたことを特徴とする電力用トランジスタの試験装置。 - (2)前記電源遮断手段は、前記電力用トランジスタの
コレクタ・エミッタ間に流れる電流を検出する電流検出
器と、該検出器が前記電力用トランジスタを破壊する前
の異常電流を検出したときこの異常電流を遮断するサイ
リスタと、で構成される特許請求の範囲第1項に記載の
電力用トランジスタの試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6200886A JPS62220877A (ja) | 1986-03-22 | 1986-03-22 | 電力用トランジスタの試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6200886A JPS62220877A (ja) | 1986-03-22 | 1986-03-22 | 電力用トランジスタの試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62220877A true JPS62220877A (ja) | 1987-09-29 |
Family
ID=13187695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6200886A Pending JPS62220877A (ja) | 1986-03-22 | 1986-03-22 | 電力用トランジスタの試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62220877A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007033042A (ja) * | 2005-07-22 | 2007-02-08 | Shibasoku:Kk | 試験装置 |
JP2009145302A (ja) * | 2007-12-18 | 2009-07-02 | Toyota Motor Corp | 半導体素子の試験装置及びその試験方法 |
JP2010181314A (ja) * | 2009-02-06 | 2010-08-19 | Fuji Electric Systems Co Ltd | 半導体試験装置 |
JP2012032327A (ja) * | 2010-08-02 | 2012-02-16 | Advantest Corp | 試験装置及び試験方法 |
JP2012127809A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
JP2012127808A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
JP2018179618A (ja) * | 2017-04-06 | 2018-11-15 | トヨタ自動車株式会社 | 半導体素子の検査装置 |
-
1986
- 1986-03-22 JP JP6200886A patent/JPS62220877A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007033042A (ja) * | 2005-07-22 | 2007-02-08 | Shibasoku:Kk | 試験装置 |
JP4558601B2 (ja) * | 2005-07-22 | 2010-10-06 | 株式会社シバソク | 試験装置 |
JP2009145302A (ja) * | 2007-12-18 | 2009-07-02 | Toyota Motor Corp | 半導体素子の試験装置及びその試験方法 |
JP2010181314A (ja) * | 2009-02-06 | 2010-08-19 | Fuji Electric Systems Co Ltd | 半導体試験装置 |
JP2012032327A (ja) * | 2010-08-02 | 2012-02-16 | Advantest Corp | 試験装置及び試験方法 |
JP2012127809A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
JP2012127808A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | 試験装置 |
US8704540B2 (en) | 2010-12-15 | 2014-04-22 | Advantest Corporation | Test apparatus |
JP2018179618A (ja) * | 2017-04-06 | 2018-11-15 | トヨタ自動車株式会社 | 半導体素子の検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975798A (en) | Voltage-clamped integrated circuit | |
US5432471A (en) | Insulated gate semiconductor device | |
US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
EP0961379B1 (de) | Schaltungsanordnung mit kennfeldorientierter Überlastbewertung | |
JP6773499B2 (ja) | 半導体駆動装置ならびにこれを用いた電力変換装置 | |
JPH03145919A (ja) | 接地外れ保護回路を有する電子回路装置 | |
JPS62220877A (ja) | 電力用トランジスタの試験装置 | |
US4336563A (en) | Overcurrent protection circuit for inverter | |
CN117318684B (zh) | 关断电路和电子设备 | |
US5455502A (en) | High speed, large-current power control circuit | |
JP7021404B1 (ja) | 過電圧破壊防止回路を有するエンコーダ | |
US20240322566A1 (en) | High voltage ride through device and method, wind power converter, and wind turbine set | |
US3949271A (en) | Transient absorber circuit for regulated power supplies | |
JPH0473327B2 (ja) | ||
JPS647360B2 (ja) | ||
JP3199910B2 (ja) | 電圧駆動形自己消弧素子の過電流保護回路 | |
EP0606160A1 (en) | Protection circuit used for deactivating a transistor during a short circuit having an inductive component | |
JP2005175054A (ja) | 半導体装置及びその製造方法 | |
KR19980017367A (ko) | 음극선관(crt) 디스플레이 장치의 수평 출력 트랜지스터 보호용 전원차단 지연회로 | |
Choubey et al. | Protection of power electronic switches in a VSI against over-current and shoot-through faults | |
Ferreira et al. | Fault Modeling and Reliability Impact Analysis of Modular Design in Medium Voltage Converters | |
JPH08163861A (ja) | 自己消弧形半導体の駆動回路 | |
JPH06276071A (ja) | 電力用トランジスタの過電流保護回路 | |
JPS6111011B2 (ja) | ||
KR930007653Y1 (ko) | 인버터 보호회로 |