JP2012127808A

JP2012127808A - 試験装置

Info

Publication number: JP2012127808A
Application number: JP2010279619A
Authority: JP
Inventors: Kenji Hashimoto; 健司橋本
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2012-07-05
Anticipated expiration: 2030-12-15
Also published as: CN102565649B; US20120153974A1; US8704540B2; JP5528998B2; DE102011055529A1; CN102565649A; TW201229538A; TWI467192B

Abstract

【課題】試験の異常時において被試験デバイスへの電源供給を高速に遮断する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部と被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、被試験デバイスへの電圧の供給を遮断する場合において、複数の半導体スイッチをオフとする制御部と、を備える試験装置を提供する。
【選択図】図１

Description

本発明は、試験装置に関する。

誘導負荷に流れる電流をスイッチングする半導体スイッチ（例えばＩＧＢＴ）の製造工程においては、アバランシェ破壊耐量の試験が実施される。特許文献１には、アバランシェ破壊試験用の試験装置が記載されている。

特許文献１特開２００７−３３０４２号公報

ところで、アバランシェ破壊耐量の試験中において、被試験デバイスが短絡モードで故障した場合、被試験デバイスに過大な電流が流れる。このため、被試験デバイスの損傷が拡大して、故障原因の解析が困難となってしまう。また、被試験デバイスに過大な電流が流れることによって、試験装置自体が破損してしまう場合もある。

このようなことを防止するため、アバランシェ破壊耐量を試験する試験装置では、被試験デバイスに異常な電流が流れた場合、誘導負荷と被試験デバイスとの間の接続を高速に遮断しなければならなかった。しかしながら、高耐圧で高速にスイッチングをするスイッチングデバイスは高価であり、試験装置のコストを大きくしてしまっていた。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する電源電圧を発生する電源部と、前記電源部と前記被試験デバイスとの間の経路上に設けられた誘導負荷部と、前記誘導負荷部と前記被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、前記被試験デバイスへの電圧の供給を遮断する場合において、前記複数の半導体スイッチをオフとする制御部と、を備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る試験装置１０の構成を被試験デバイス２００とともに示す。ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が正常に動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、遮断スイッチ２８の制御信号および接続点Ａの電圧の波形の一例を示す。ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が異常動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、遮断スイッチ２８の制御信号および接続点Ａの電圧の波形の一例を示す。本実施形態において、遮断スイッチ２８が電流を遮断する場合における被試験デバイス２００に流れる電流の波形の一例を示す。本実施形態の第１変形例に係る試験装置１０の構成を被試験デバイス２００とともに示す。第１の半導体スイッチ５０−１および第２の半導体スイッチ５０−２のそれぞれ毎に、入力タイミングを変えた制御信号の一例を示す。第１の半導体スイッチ５０−１および第２の半導体スイッチ５０−２のそれぞれ毎に、変化時における傾きを変えた制御信号の一例を示す。本実施形態の第２変形例に係る試験装置１０の構成を被試験デバイス２００とともに示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス２００とともに示す。本実施形態に係る試験装置１０は、半導体スイッチである被試験デバイス２００のアバランシェ破壊耐量を試験する。本実施形態において、被試験デバイス２００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。

試験装置１０は、電源部２２と、誘導負荷部２４と、電源スイッチ２６と、遮断スイッチ２８と、クランプ部３０と、異常検出部３２と、制御部３４とを備える。

電源部２２は、被試験デバイス２００に供給する電源電圧を発生する。電源部２２は、一例として、６００Ｖから２５００Ｖの直流の電源電圧を発生する。本実施形態においては、電源部２２は、ＩＧＢＴである被試験デバイス２００のコレクタ−エミッタ間に電源電圧を印加する。より具体的には、被試験デバイス２００は、エミッタがグランドに接続される。そして、電源部２２は、被試験デバイス２００のコレクタに正の電源電圧を印加する。

電源部２２は、一例として、直流電源部４２と、電源用キャパシタ４４と、電源用ダイオード４５とを有する。直流電源部４２は、負端子がグランドに接続される。電源用キャパシタ４４は、グランドと直流電源部４２の正端子との間に接続される。電源用ダイオード４５は、アノードが直流電源部４２の正端子に接続される。このような電源部２２は、電源用ダイオード４５のカソードから電源電圧を発生する。

誘導負荷部２４は、インダクタンスを有し、電源部２２と被試験デバイス２００との間の経路上に設けられる。誘導負荷部２４は、一例として、インダクタ４６である。本実施形態において、誘導負荷部２４は、電源部２２の電源電圧の発生端と、ＩＧＢＴである被試験デバイス２００のコレクタとの間の経路上に設けられる。

なお、誘導負荷部２４は、異なるインダクタンスを有する複数のインダクタ４６が切り換えられる構成であってもよい。これにより、誘導負荷部２４は、被試験デバイス２００の種類および試験内容に応じたインダクタンスを、電源部２２と被試験デバイス２００との間の径路上に設けることができる。

電源スイッチ２６は、電源部２２と誘導負荷部２４との間を接続または切断する。電源スイッチ２６は、試験中において電源部２２と誘導負荷部２４との間を接続し、試験中以外の期間において、電源部２２と誘導負荷部２４との間を切断する。電源スイッチ２６は、一例として、リレーまたはＩＧＢＴ等の半導体スイッチである。

遮断スイッチ２８は、誘導負荷部２４と被試験デバイス２００との間の経路上に設けられる。本実施形態においては、遮断スイッチ２８は、誘導負荷部２４における電源部２２が接続されていない側の端子と、ＩＧＢＴである被試験デバイス２００のコレクタとの間の経路上に設けられる。遮断スイッチ２８は、通常時において誘導負荷部２４と被試験デバイス２００との間を接続し、異常時において誘導負荷部２４と被試験デバイス２００との間を切断する。

遮断スイッチ２８は、複数の半導体スイッチ５０と、複数の絶縁増幅器５２とを有する。複数の半導体スイッチ５０は、誘導負荷部２４と被試験デバイス２００との間の径路上に直列に接続される。

本実施形態においては、複数の半導体スイッチ５０は、それぞれが絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、コレクタ−エミッタ間が直列に接続される。即ち、最も誘導負荷部２４側に配置された半導体スイッチ５０は、コレクタが誘導負荷部２４に接続され、エミッタが被試験デバイス２００側に隣接した半導体スイッチ５０のコレクタに接続される。

また、最も被試験デバイス２００側に配置された半導体スイッチ５０は、エミッタが、被試験デバイス２００のコレクタに接続される。そして、最も誘導負荷部２４側に配置された半導体スイッチ５０と最も被試験デバイス２００側に配置された半導体スイッチ５０以外の他の半導体スイッチ５０のそれぞれは、エミッタが被試験デバイス２００側に隣接した半導体スイッチ５０のコレクタに接続される。

複数の絶縁増幅器５２のそれぞれは、複数の半導体スイッチ５０のそれぞれに対応して設けられる。そして、複数の絶縁増幅器５２のそれぞれは、外部から入力される制御信号に応じて、対応する半導体スイッチ５０をオンまたはオフとする。本実施形態においては、複数の絶縁増幅器５２のそれぞれは、ＩＧＢＴである対応する半導体スイッチ５０のゲート電圧を制御して、コレクタ−エミッタ間をオン（接続）またはオフ（切断）とする。

さらに、複数の絶縁増幅器５２のそれぞれは、制御信号を出力する外部の回路と、対応する半導体スイッチ５０との間を絶縁する。これにより、複数の絶縁増幅器５２のそれぞれは、電源部２２から被試験デバイス２００に供給される高電圧を、制御信号を出力する外部の回路に供給させないようにできる。

なお、図１の例においては、遮断スイッチ２８は、第１の半導体スイッチ５０−１と、第２の半導体スイッチ５０−２と、第１の絶縁増幅器５２−１と、第２の絶縁増幅器５２−２とを有する。第１の半導体スイッチ５０−１および第２の半導体スイッチ５０−２は、コレクタ−エミッタ間が直列に接続される。

第１の半導体スイッチ５０−１は、誘導負荷部２４側に配置される。第２の半導体スイッチ５０−２は、被試験デバイス２００側に配置される。第１の絶縁増幅器５２−１は、外部からの制御信号に応じて第１の半導体スイッチ５０−１のゲート電圧を発生する。第２の絶縁増幅器５２−２は、外部からの制御信号に応じて第２の半導体スイッチ５０−２のゲート電圧を発生する。

クランプ部３０は、誘導負荷部２４と遮断スイッチ２８との間の経路（接続点Ａ）の電圧を予め設定された範囲内に制限する。本実施形態においては、クランプ部３０は、接続点Ａの電圧が、電源電圧より高い予め定められたクランプ電圧（例えば電源電圧よりも数１０％高い電圧）以上とならないように制限する。

クランプ部３０は、一例として、可変電圧源５４と、クランプ用キャパシタ５６と、ダイオード５８とを有する。可変電圧源５４は、負端子がグランドに接続され、外部から設定されたクランプ電圧を発生する。クランプ用キャパシタ５６は、グランドと可変電圧源５４の正端子との間に接続される。

ダイオード５８は、アノードが誘導負荷部２４と遮断スイッチ２８との間の経路（接続点Ａ）に接続され、カソードが可変電圧源５４の正端子に接続される。このようなクランプ部３０は、接続点Ａの電位がクランプ電圧以上となるとダイオード５８がオンとなり、接続点Ａに流れる電流を吸い込む。これにより、クランプ部３０は、接続点Ａの電位をクランプ電圧以下に制限することができる。

異常検出部３２は、当該試験装置１０が異常な動作をしているかどうかを検出する。異常検出部３２は、一例として、被試験デバイス２００に異常な電流が流れたことまたは異常な電圧が発生したことを検出する。また、異常検出部３２は、一例として、被試験デバイス２００の温度が予め定められた値を超えた場合に異常な動作として検出してもよい。

制御部３４は、電源スイッチ２６を制御する。より具体的には、制御部３４は、試験開始時において電源スイッチ２６をオンとし、試験終了時において電源スイッチ２６をオフとする。これにより、制御部３４は、試験時において、電源部２２により発生された電源電圧を誘導負荷部２４を介して被試験デバイス２００へと供給することができる。

また、制御部３４は、被試験デバイス２００を制御する。本実施形態においては、制御部３４は、ＩＧＢＴである被試験デバイス２００のゲート電圧を与えて、被試験デバイス２００をオンまたはオフに制御する。

また、制御部３４は、遮断スイッチ２８を制御する。本実施形態においては、制御部３４は、被試験デバイス２００へ電圧を供給する場合に、遮断スイッチ２８が有する複数の半導体スイッチ５０をオンとする。そして、制御部３４は、被試験デバイス２００への電圧の供給を遮断する場合において、遮断スイッチ２８が有する複数の半導体スイッチ５０をオフとする。

より具体的には、制御部３４は、通常時（即ち、異常検出部３２により異常な動作が検出されていない場合）において、複数の半導体スイッチ５０をオンとする。そして、制御部３４は、試験の異常時（即ち、異常検出部３２により異常な動作が検出された場合）において、複数の半導体スイッチ５０をオフとする。これにより、制御部３４は、異常時において、被試験デバイス２００への電流の供給を停止することができる。

図２は、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が正常に動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、遮断スイッチ２８の制御信号および接続点Ａの電圧の波形の一例を示す。なお、図２において、Ｖｇｅは、被試験デバイス２００のゲート電圧（ゲート−エミッタ間電圧）を表す。また、Ｖｃｅは、被試験デバイス２００のコレクターエミッタ間電圧を表す。Ｉｃは、被試験デバイス２００のコレクタ電流を表す。ＳＷは、遮断スイッチ２８の制御信号の波形を表す。Ｖｓｗは、誘導負荷部２４と遮断スイッチ２８との間の経路（接続点Ａ）の電位を表す。

ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量を試験する場合、まず、制御部３４は、被試験デバイス２００をオフとし、電源スイッチ２６をオンとする。また、制御部３４は、異常は検出されていないので、遮断スイッチ２８をオンとする。被試験デバイス２００をオフおよび電源スイッチ２６をオンとした後、接続点Ａの電位（Ｖｓｗ）は、電源電圧Ｖｃｃとなる。また、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）も、電源電圧Ｖｃｃとなる。

なお、制御部３４は、以後、電源スイッチ２６をオンとした状態を維持する。また、制御部３４は、以後、異常が検出されるまで、遮断スイッチ２８をオンとした状態を維持する。

続いて、制御部３４は、時刻ｔ１において、被試験デバイス２００をオフからオンに切り換える。時刻ｔ１において被試験デバイス２００がオンとなった後、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）は、被試験デバイス２００の特性に応じた電圧となる。また、接続点Ａの電位（Ｖｓｗ）は、コレクタ−エミッタ間電圧（Ｖｃｅ）から遮断スイッチ２８のオン電圧分シフトした電圧となる。

また、時刻ｔ１において被試験デバイス２００がオンとなった後、被試験デバイス２００のコレクタ電流Ｉｃは、誘導負荷部２４のインダクタンスに応じた変化速度で増加する。そして、誘導負荷部２４には、電源部２２から供給される電力によってエネルギーが蓄積される。

続いて、制御部３４は、時刻ｔ１から予め定められた時間が経過した時刻ｔ２において、被試験デバイス２００をオンからオフに切り換える。被試験デバイス２００がオンからオフに切り換えられると、誘導負荷部２４に流れる電流が遮断されて、誘導負荷部２４には、逆起電力が発生する。従って、時刻ｔ２において被試験デバイス２００がオフとなった後、接続点Ａの電位（Ｖｓｗ）は、電源部２２から発生される電源電位Ｖｃｃと誘導負荷部２４の逆起電力に応じた電圧とを加算した電圧に上昇する。

また、時刻ｔ２において被試験デバイス２００がオフとなった後、誘導負荷部２４は、時刻ｔ１から時刻ｔ２の間において蓄積したエネルギーを電流として放出する。被試験デバイス２００は、誘導負荷部２４から放出された電流をコレクタ電流Ｉｃを流すことにより吸収する。

従って、被試験デバイス２００は、時刻ｔ２において被試験デバイス２００がオフとなった後、誘導負荷部２４に蓄積されたエネルギーが全て放出されるまでの間、コレクタ電流Ｉｃを流す。そして、このコレクタ電流Ｉｃは、誘導負荷部２４のインダクタンスに応じた変化速度で減少する。なお、誘導負荷部２４に蓄積されたエネルギーが電流として放出される期間を、アバランシェ期間Ｔａｖという。

続いて、誘導負荷部２４に蓄積されたエネルギーが全て放出されると（時刻ｔ３）、コレクタ電流Ｉｃは、０となる。また、誘導負荷部２４により発生された逆起電力も０となるので、接続点Ａの電位（Ｖｓｗ）は、電源電圧Ｖｃｃとなる。また、被試験デバイス２００のコレクタ−エミッタ間電圧（Ｖｃｅ）も、電源電圧Ｖｃｃとなる。

試験装置１０は、アバランシェ破壊耐量の試験において、被試験デバイス２００に対して以上のような制御を行う。そして、試験装置１０は、以上の動作が正常に行われれば、即ち被試験デバイス２００に過電流が流れたり破壊したりしなければ、被試験デバイス２００が良品であると判定する。

図３は、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、被試験デバイス２００が異常動作した場合における、被試験デバイス２００のゲート電圧、コレクタ−エミッタ間電圧、コレクタ電流、遮断スイッチ２８の制御信号および接続点Ａの電圧の波形の一例を示す。なお、図３において、Ｖｇｅ、Ｖｃｅ、Ｉｃ、ＳＷおよびＶｓｗは、図２と同様である。

試験中において、被試験デバイス２００が故障をしたとする。この場合、被試験デバイス２００の動作に異常が生じる。

例えば、アバランシェ期間Ｔａｖ中である時刻ｔ４において、被試験デバイス２００が短絡モードで故障したとする。この場合、コレクタ電流Ｉｃは、急速に増加する。また、接続点Ａの電位（Ｖｓｗ）は、被試験デバイス２００が短絡モードで故障したことによって電位が下がる。

ここで、このように被試験デバイス２００が故障した場合、被試験デバイス２００へとコレクタ電流Ｉｃを流し続けると、コレクタ電流Ｉｃの増加により被試験デバイス２００が破壊してしまう可能性が高い。本実施形態に係る異常検出部３２は、このように被試験デバイス２００が故障した場合、異常が発生したことを制御部３４へ通知する。異常検出部３２は、一例として、アバランシェ期間において、コレクタ電流Ｉｃが急速に上昇したことを検出して、制御部３４へと通知する。

そして、制御部３４は、異常検出部３２から通知を受けたことに応じて、遮断スイッチ２８が有する複数の半導体スイッチ５０をオンからオフに切り換える（時刻ｔ５）。これにより、制御部３４は、このように被試験デバイス２００が故障した場合、被試験デバイス２００へと急速に流れ込むコレクタ電流Ｉｃを遮断することができる。このとき、接続点Ａの電位（Ｖｓｗ）は、誘導負荷部２４の逆起電力により上昇するが、クランプ電圧に制限される。そして、接続点Ａの電位（Ｖｓｗ）は、一定時間経過後、電源電圧Ｖｃｃに下がる。

これにより、試験装置１０によれば、ＩＧＢＴである被試験デバイス２００のアバランシェ破壊耐量の試験において、過電流が流れて被試験デバイス２００が破壊したり、試験装置１０自体が破壊したりすることを防止することができる。

図４は、本実施形態において、誘導負荷部２４と被試験デバイス２００との間に流れるコレクタ電流Ｉｃを遮断する場合における被試験デバイス２００に流れる電流の波形の一例を示す。例えば、図４に示されるように、直列に接続された２つの半導体スイッチによりコレクタ電流Ｉｃを遮断する場合の遮断期間は、１つの半導体スイッチによりコレクタ電流Ｉｃを遮断する場合の遮断期間よりも短い。

本実施形態においては、遮断スイッチ２８は、直列に接続された複数の半導体スイッチ５０により、誘導負荷部２４と被試験デバイス２００との間を接続（オン）または切断（オフ）する。従って、遮断スイッチ２８は、１つの半導体スイッチ５０により接続点Ａと被試験デバイス２００との間をオンからオフに切り換える場合と比較して、高速にオフとすることができる。

これにより、本実施形態に係る試験装置１０は、試験の異常時において、誘導負荷部２４と被試験デバイス２００との間に流れる電流を高速に遮断することができる。従って、試験装置１０によれば、被試験デバイス２００に過剰な電流が流れる前に電流を遮断して、被試験デバイス２００の破壊および試験装置１０自体の破壊を回避することができる。

また、複数の半導体スイッチ５０のそれぞれは、耐圧が比較的に低く、安価なものであってよい。複数の半導体スイッチ５０は、一例として、ＩＧＢＴである被試験デバイス２００より耐圧が低いＩＧＢＴであってよい。これにより、試験装置１０は、コストを小さくすることができる。

図５は、本実施形態の第１変形例に係る試験装置１０の構成を被試験デバイス２００とともに示す。本変形例に係る試験装置１０は、図１に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。

本変形例に係る試験装置１０は、調整部６０を更に備える。調整部６０は、遮断スイッチ２８が有する複数の半導体スイッチ５０をオンまたはオフに制御するための複数の制御信号のそれぞれの波形を調整する。このような調整部６０は、複数の半導体スイッチ５０がオンからオフまたはオフからオンに変化するタイミングを、複数の半導体スイッチ５０のそれぞれ毎に調整することができる。

図６は、第１の半導体スイッチ５０−１および第２の半導体スイッチ５０−２のそれぞれ毎に、入力タイミングを変えた制御信号の一例を示す。調整部６０は、一例として、複数の制御信号のそれぞれの複数の半導体スイッチ５０のそれぞれへの入力タイミングを調整する。

この場合、調整部６０は、複数の半導体スイッチ５０のそれぞれをオフからオンにさせる場合における複数の制御信号のそれぞれの入力タイミングを、被試験デバイス２００により近い半導体スイッチ５０ほどより遅くする。これにより、調整部６０は、複数の半導体スイッチ５０をオフからオンに遷移させる場合において、グランド電位側（即ち、被試験デバイス２００側）の半導体スイッチ５０を最後にオンとすることができる。

また、調整部６０は、複数の半導体スイッチ５０のそれぞれをオンからオフにさせる場合における複数の制御信号のそれぞれの入力タイミングを、被試験デバイス２００により近い半導体スイッチ５０ほどより早くする。これにより、調整部６０は、複数の半導体スイッチ５０をオンからオフに遷移させる場合において、グランド電位側（即ち、被試験デバイス２００側）の半導体スイッチ５０を最初にオンとすることができる。

このような調整部６０によれば、誘導負荷部２４に過大な電圧が発生している場合であっても、複数の半導体スイッチ５０に対して平均化した電圧を印加させるので、即ち、１つの半導体スイッチ５０のみに過大な電圧を印加させないので、半導体スイッチ５０の故障を回避することができる。

図７は、第１の半導体スイッチ５０−１および第２の半導体スイッチ５０−２のそれぞれ毎に、変化時における傾きを変えた制御信号の一例を示す。調整部６０は、一例として、複数の制御信号のそれぞれの変化時における傾きを調整する。

この場合、調整部６０は、複数の半導体スイッチ５０のそれぞれをオフからオンにさせる場合における複数の制御信号のそれぞれの傾きを、被試験デバイス２００により近い半導体スイッチ５０ほど緩やかにする。これにより、調整部６０は、複数の半導体スイッチ５０をオフからオンに遷移させる場合において、グランド電位側（即ち、被試験デバイス２００側）の半導体スイッチ５０を最後にオンとすることができる。

また、調整部６０は、複数の半導体スイッチ５０のそれぞれをオンからオフにさせる場合における複数の制御信号のそれぞれの傾きを、被試験デバイス２００により近い半導体スイッチ５０ほどより急峻とする。これにより、調整部６０は、複数の半導体スイッチ５０をオンからオフに遷移させる場合において、グランド電位側（即ち、被試験デバイス２００側）の半導体スイッチ５０を最初にオンとすることができる。

このような調整部６０であっても、誘導負荷部２４に過大な電圧が発生している場合であっても、複数の半導体スイッチ５０に対して平均化した電圧を印加させるので、即ち、１つの半導体スイッチ５０のみに過大な電圧を印加させないので、半導体スイッチ５０の故障を回避することができる。

図８は、本実施形態の第２変形例に係る試験装置１０の構成を被試験デバイス２００とともに示す。本変形例に係る試験装置１０は、図１から図７において説明した試験装置１０と同様の機能および構成を採るので、以下相違点を除き説明を省略する。

試験装置１０は、ウエハ部２１０に形成された複数の被試験デバイス２００のアバランシェ破壊耐量を並行して試験する。なお、ウエハ部２１０は、ウエハ状に配置された複数の被試験デバイス２００を保持するトレイ等であってもよい。また、ウエハ部２１０は、ウエハ状以外の配列で複数の被試験デバイス２００を保持する部材（被試験ユニット）であってもよい。

本実施形態において、複数の被試験デバイス２００のそれぞれは、ＩＧＢＴである。試験装置１０は、試験回路７０と、ステージ７２と、プローブ７４と、撮像部７６と、特定部７８とを備える。

試験回路７０は、試験対象となる複数の被試験デバイス２００のそれぞれ毎に、図１に示した試験装置１０と同一構成の回路を有する。試験回路７０の説明については相違点を除き省略する。

ステージ７２は、ウエハ部２１０を載置して、複数の被試験デバイス２００のそれぞれの裏面に配置された複数のパッドのそれぞれと接触する。ステージ７２は、一例として、複数の被試験デバイス２００のそれぞれのコレクタと接続する複数のパッドのそれぞれと接触する。そして、ステージ７２は、試験回路７０から供給される電源電圧を複数の被試験デバイス２００のそれぞれのコレクタに印加する。

プローブ７４は、被試験デバイス２００の表面に配置された複数のパッドのそれぞれと接触する。プローブ７４は、一例として、複数の被試験デバイス２００のそれぞれのゲートと接続する複数のパッドのそれぞれ、および、複数の被試験デバイス２００のそれぞれのエミッタと接続する複数のパッドのそれぞれと接触する。そして、プローブ７４は、試験回路７０から出力されるゲート電圧を、複数の被試験デバイス２００のそれぞれのゲートに印加する。また、プローブ７４は、グランド電位を複数の被試験デバイス２００のそれぞれのエミッタに印加する。

撮像部７６は、被写体における温度分布を検出するカメラにより、複数の被試験デバイス２００が形成されたウエハ部２１０を撮像する。これにより、撮像部７６は、ウエハ部２１０の表面の温度分布を検出することができる。

特定部７８は、撮像部７６により得られた温度分布に応じてウエハ部２１０に含まれる複数の被試験デバイス２００のうち故障した被試験デバイス２００を特定する。特定部７８は、一例として、被試験デバイス２００の表面に配置されたパッドの温度に応じて、ウエハ部２１０に含まれる複数の被試験デバイス２００のうち、故障した被試験デバイス２００を特定する。例えば、特定部７８は、温度が予め定められた基準温度より高くなった場所の周囲の被試験デバイス２００を故障した被試験デバイス２００として特定する。

そして、特定部７８は、特定した被試験デバイス２００が故障したことを試験回路７０へと通知する。試験回路７０内における特定した被試験デバイス２００の試験を制御する制御部３４は、試験対象の被試験デバイス２００が故障したことの通知を受けると、対応する被試験デバイス２００へと電源電圧を供給する経路に設けられた複数の半導体スイッチ５０を遮断する。そして、この制御部３４は、対応する被試験デバイス２００の試験を中止する。

このような試験装置１０によれば、ウエハ部２１０に形成された複数の被試験デバイス２００を並行して試験する場合において、一部の被試験デバイス２００が故障した場合には、その被試験デバイス２００のみの試験を中止して、他の被試験デバイス２００の試験を継続することができる。これにより、試験装置１０によれば、一部の被試験デバイス２００が故障したことに応じて全ての被試験デバイス２００の試験を中断しなくてもよいので、効率良く試験をすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０試験装置、２２電源部、２４誘導負荷部、２６電源スイッチ、２８遮断スイッチ、３０クランプ部、３２異常検出部、３４制御部、４２直流電源部、４４電源用キャパシタ、４５電源用ダイオード、４６インダクタ、５０半導体スイッチ、５２絶縁増幅器、５４可変電圧源、５６クランプ用キャパシタ、５８ダイオード、６０調整部、７０試験回路、７２ステージ、７４プローブ、７６撮像部、７８特定部、２００被試験デバイス、２１０ウエハ部

Claims

被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を発生する電源部と、
前記電源部と前記被試験デバイスとの間の経路上に設けられた誘導負荷部と、
前記誘導負荷部と前記被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、
前記被試験デバイスへの電圧の供給を遮断する場合において、前記複数の半導体スイッチをオフとする制御部と、
を備える試験装置。
前記制御部は、試験の異常時において前記複数の半導体スイッチをオフとする
請求項１に記載の試験装置。
前記電源部と前記誘導負荷部との間の経路上に設けられた電源スイッチを更に備える
請求項１または２に記載の試験装置。
前記被試験デバイスおよび前記複数の半導体スイッチのそれぞれは、絶縁ゲート型バイポーラトランジスタであり、
前記複数の半導体スイッチは、コレクタ−エミッタが直列に接続されている
請求項１から３の何れか一項に記載の試験装置。
前記複数の半導体スイッチをオンまたはオフに制御するための複数の制御信号のそれぞれの波形を調整する調整部を更に備える
請求項１から４の何れか一項に記載の試験装置。
前記調整部は、前記複数の制御信号のそれぞれの前記複数の半導体スイッチのそれぞれへの入力タイミングを調整する
請求項５に記載の試験装置。
前記調整部は、前記複数の制御信号のそれぞれの変化時における傾きを調整する
請求項５に記載の試験装置。
前記誘導負荷部と前記複数の半導体スイッチとの間の経路の電圧を予め設定された範囲内に制限するクランプ部を更に備える
請求項１から７の何れか一項に記載の試験装置。
被写体における温度分布を検出するカメラにより複数の前記被試験デバイスを含む被試験ユニットを撮像する撮像部と、
得られた温度分布に応じて前記被試験ユニットに含まれる複数の前記被試験デバイスのうち故障した前記被試験デバイスを特定する特定部と
を備える請求項１から８の何れか一項に記載の試験装置。
前記撮像部は、複数の前記被試験デバイスが形成されたまたはウエハ状態に並べられた複数の前記被試験デバイスを含むウエハ部を撮像し、
前記特定部は、前記ウエハ部の温度分布に応じて故障した被試験デバイスを特定する
請求項９に記載の試験装置。
前記特定部は、前記被試験デバイスに配置されたパッドの温度に応じて故障した被試験デバイスを特定する
請求項１０に記載の試験装置。
前記特定部は、温度が予め定められた基準温度より高くなった場所の周囲の前記被試験デバイスを故障した被試験デバイスとして特定する
請求項１０または１１に記載の試験装置。