JP6999276B2 - 試験測定システム及び試験測定装置のための方法 - Google Patents

試験測定システム及び試験測定装置のための方法 Download PDF

Info

Publication number
JP6999276B2
JP6999276B2 JP2017035436A JP2017035436A JP6999276B2 JP 6999276 B2 JP6999276 B2 JP 6999276B2 JP 2017035436 A JP2017035436 A JP 2017035436A JP 2017035436 A JP2017035436 A JP 2017035436A JP 6999276 B2 JP6999276 B2 JP 6999276B2
Authority
JP
Japan
Prior art keywords
test
clamping
input signal
measuring device
oscilloscope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017035436A
Other languages
English (en)
Other versions
JP2017211364A (ja
Inventor
マイケル・ジェイ・メンデ
リチャード・エイ・ブーマン
ウェイン・エム・ウィルバーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2017211364A publication Critical patent/JP2017211364A/ja
Application granted granted Critical
Publication of JP6999276B2 publication Critical patent/JP6999276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0272Circuits therefor for sampling
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06766Input circuits therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06788Hand-held or hand-manipulated probes, e.g. for oscilloscopes or for portable test instruments
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本開示は、概して、試験測定システムに関し、特に、オシロスコープの入力部への試験測定システムの出力電圧スイングを制限し、それによって、オーバー・ドライブすることなく、また、飽和することもなく、ユーザがオシロスコープの垂直感度を増加させるのに利用できるクランピング/制限機能を有する試験測定システムに関する。
理想的には、試験測定システムは、ユーザが広い電圧スイングの信号を測定でき、それによって、その信号のより小さな細部を拡大して、信号の1mV~100mV単位のレンジの小さい電圧成分を見ることができる帯域幅と大きな入力ダイナミック・レンジを有するものであろう。この良い利用事例としては、スイッチング・デバイス(ダイオード、FET、IGBTなど)のダイナミックなオン抵抗を測定しようとするものがある。
特開2014-105999号公報 特開2008-309702号公報
電圧Vds(オン)を調べようとすると共に、電圧Vds(オフ)状態(つまり、高電圧)から生じた後の電圧Vds(オン)状態と、電圧Vds(オフ)状態へ移行する電圧Vds(オン)状態とに関連するスイッチング/導通損失を調べようとする試みは、継続中の課題であり、ユーザ、特に高効率を実現し、ユーザのシステム(スイッチング電源(SMPS: switched-mode power supply)、インバータ、モータ駆動回路など)における損失を理解する必要のあるユーザにとって、重要な測定であり続けている。
よって、これら測定課題に対処する画期的な測定手法を導入するニーズが依然としてある。
本発明は、以下のような種々の概念から記述できる。
本発明の概念1は、試験測定装置で用いるプローブであって、
被試験デバイス(DUT)からの入力信号を受けるよう構成される入力部と、
少なくとも1つのクランピング/制限レベルを上記入力信号に適用するよう構成されるクランプ制御ユニットと、
クランプ/制限された出力信号を上記試験測定装置に供給するよう構成される出力ポートと
を具えている。
本発明の概念2は、上記概念1のプローブであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ポジティブ(正の)クランピング/制限レベルがある。
本発明の概念3は、上記概念2のプローブであって、上記ポジティブ・クランピング・レベルを実現するダイオードを更に具えている。
本発明の概念4は、上記概念1のプローブであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ネガティブ(負の)クランピング/制限レベルがある。
本発明の概念5は、上記概念4のプローブであって、上記ネガティブ・クランピング・レベルを実現するダイオードを更に具えている。
本発明の概念6は、上記概念1のプローブであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ポジティブ・クランピング/制限レベルとネガティブ・クランピング/制限レベルとがある。
本発明の概念7は、上記概念6のプローブであって、上記ポジティブ・クランピング・レベルを実現する第1ダイオードと、上記ネガティブ・クランピング・レベルを実現する第2ダイオードとを更に具えている。
本発明の概念8は、被試験デバイス(DUT)からの入力信号を測定する試験測定システムであって、
オシロスコープと、
プローブであって、
上記DUTからの入力信号を受けるよう構成される入力部と、
少なくとも1つのクランピング/制限レベルを上記入力信号に適用するよう構成されるクランプ制御ユニットと、
クランプ/制限された出力信号を上記オシロスコープに供給するよう構成される出力ポートと
を有する上記プローブと
を具えている。
本発明の概念9は、上記概念8のシステムであって、ポジティブ・クランピング・レベルを実現する第1ダイオードと、ネガティブ・クランピング・レベルを実現する第2ダイオードとを更に具えている。
本発明の概念10は、試験測定装置のための方法であって、
被試験デバイス(DUT)からの入力信号を受ける処理と、
少なくとも1つのクランピング/制限レベルを上記入力信号に適用する処理と、
クランプ/制限された出力信号を上記試験測定装置に供給する処理と
を具えている。
本発明の概念11は、上記概念10の方法であって、このとき、上記適用する処理が、
ポジティブ・クランピング/制限レベルを上記入力信号に適用する処理と、
ネガティブ・クランピング/制限レベルを上記入力信号に適用する処理と
を有している。
本発明の概念12は、試験測定装置のための方法であって、
被試験デバイス(DUT)からの入力信号を受ける処理と、
オーバー・ドライブ(過剰駆動:overdrive)/飽和(saturating)状態を防ぐために、上記試験測定装置の入力部において、少なくとも1つのクランピング/制限レベルを上記入力信号に適用する処理と
を具えている。
本発明の概念13は、上記概念12の方法であって、このとき、上記適用する処理が、
ポジティブ・クランピング/制限レベルを上記入力信号に適用する処理と、
ネガティブ・クランピング/制限レベルを上記入力信号に適用する処理と
を有している。
本発明の概念14は、試験測定装置で使用するアクセサリであって、
被試験デバイス(DUT)からの入力信号を受けるよう構成される入力部と、
少なくとも1つのクランピング/制限レベルを上記入力信号に適用するよう構成されるクランプ制御ユニットと、
クランプ/制限された出力信号を上記試験測定装置に供給するよう構成される出力ポートと
を具えている。
本発明の概念15は、上記概念14のアクセサリであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ポジティブ・クランピング/制限レベルがある。
本発明の概念16は、上記概念15のアクセサリであって、上記ポジティブ・クランピング・レベルを実現するダイオードを更に具えている。
本発明の概念17は、上記概念14のアクセサリであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ネガティブ・クランピング/制限レベルがある。
本発明の概念18は、上記概念17のアクセサリであって、上記ネガティブ・クランピング・レベルを実現するダイオードを更に具えている。
本発明の概念19は、上記概念14のアクセサリであって、このとき、少なくとも1つの上記クランピング/制限レベルとしては、ポジティブ・クランピング/制限レベルとネガティブ・クランピング/制限レベルとがある。
本発明の概念20は、上記概念19のアクセサリであって、上記ポジティブ・クランピング・レベルを実現する第1ダイオードと、上記ネガティブ・クランピング・レベルを実現する第2ダイオードとを更に具えている。
図1は、従来の試験測定システムの1例のブロック図である。 図2は、本発明の実施形態による試験測定システムの例のブロック図である。 図3は、図2に示した試験測定システムのような試験測定システムのための入力信号の例を示す。 図4は、図2に示した試験測定システムのような試験測定システムによる出力信号の例を示す。
以下に示す複数の図面において、類似又は対応する要素には、同じ符号を付して説明する。なお、これら図面において、各要素の縮尺は、説明の都合上、必ずしも同一ではない。
図1は、プローブ101又は他のアクセサリを利用する試験測定システム100の例を示す。最初に、被試験デバイス(DUT)102からの信号は、プローブ101によって検出されても良い。プローブ101からの検出信号は、続いて、例えば、通信リンク110を通して、コントローラ106又はオシロスコープ108へと送られる。コントローラ106をオシロスコープ108のような測定装置に接続し、その測定値をオシロスコープ108のディスプレイ(図示せず)に表示するようにしても良い。
試験測定システム100の特定の代替実施形態では、コントローラ106を含まなくても良いことに留意されたい。こうした実施形態では、プローブ101は、オシロスコープ108に直接電気的に結合されても良い。
プローブ又はアクセサリ、特にパワー・プローブの出力信号は、プローブ/アクセサリの入力信号がその入力制限を超える場合に、高速なオーバー・ドライブ・リカバリを達成しようとし、数十ナノ秒(ns)の単位で、リカバリを試みる。既定のプローブ又はアクセサリは、通常、数十ナノ秒内でリカバリできる一方で、オシロスコープの入力部は、リカバリするのに、その数倍、例えば、場合によっては、数十マイクロ秒かかる。そのため、プローブ又はアクセサリは、その入力制限を超えた後、リカバリする傾向にある一方で、オシロスコープの入力部は、オシロスコープの入力部の低速なオーバー・ドライブ・リカバリのために、遅れることがある。典型的なパワー・プローブ又はアクセサリの出力信号は、これら測定の間に、プローブ又はアクセサリの出力端子において、+/-1Vから+/-10Vの間でスイング(変動)することがあり、これは、オシロスコープの垂直入力感度を増加させた場合に、オシロスコープのフロント・エンドの入力レベルを超えることがある。
ある実施形態では、プローブ又はアクセサリは、オシロスコープのフロント・エンドが飽和/クリッピングするのを防ぐために、その出力電圧スイング(変動)をダイナミック(動的に)に制限/クランプし、それによって、大きな信号の小さい細部を拡大及び調査する能力を維持するようにしても良い。これは、プローブ/アクセサリの信号パスのどこかに組み入れた種々のクリッピング/制限スキーム(しくみ)によって実現でき、必要な所望の出力信号クランピング・レベルに基づいて調整できる。これらクリッピング/制限回路は、出力信号波形のピーク電圧を特定/既定の電圧エンベロープ(包絡線)に効果的にクランプ/制限でき、この電圧エンベロープは、オシロスコープの線形な入力レンジをおおよそ超えないものであるので、オシロスコープの入力部がオーバー・ドライブされるのを防止する。これらクランプ/制限の上下しきい値レベルは、互いに追従するように作ることもできるし、又は、互いに独立して制御されるようにもできる。
本発明の実施形態としては、ユーザが選択可能な出力信号クランピング/制限機能を有するプローブ又はアクセサリがあっても良く、クランピング/制限機能は、イネーブルされると、測定システムのオシロスコープの入力部への出力電圧スイングを制限するよう機能し、これによって、ユーザは、オシロスコープをオーバー・ドライブ/飽和させることなく、その垂直感度を増加させることが可能になる。通常、これは、ユーザが選択可能な機能として良いが、別の実施形態では、例えば、ユーザがオシロスコープの入力部の感度を変更するときに、オシロスコープによってダイナミックに制御されるように、測定システム全体に組み込まれるようにしても良い。これによれば、この機能がユーザにとってわかりやすいものとなり、また、ユーザが測定システムの設定を変更したときに、ユーザが、オシロスコープのフロント・エンドが飽和/オーバー・ドライブになっているのを理解していないために、歪んだ又はロール・オフした波形を扱わねばならないという罠にかかるのを回避するのを補助する。プローブ又はアクセサリは、オシロスコープが飽和又はクリッピング状態にドライブされないように構成されていても良い。
図2は、本発明のある実施形態による試験測定システム200の例を示す。
この例では、プローブ201又は他のアクセサリが、被試験デバイス(DUT)202と、オシロスコープ208又は他の適切な測定装置との間に電気的に結合される。プローブ201は、DUT202から入力信号を受けて、バッファ216を介してオシロスコープ208に出力信号を供給する。プローブ201又はアクセサリには、ポジティブ(+)クランプ/制限レベル212及びネガティブ(-)クランプ/制限レベル214を制御するよう構成されるクランプ/制限制御ブロック210がある。上述のように、ユーザは、ポジティブ及びネガティブ・クランプ/制限レベル212及び214をそれぞれ、そして独立に選択できる。加えて、ユーザは、クランピングをイネーブルするか否かを選択しても良い。これらの制御は、ユーザがオシロスコープ208を通して実行しても良いし、後述のように自動的に実行されても良い。もし入力信号がポジティブ(+)クランプ/制限レベル212を超えると、第1ダイオード213が入力信号のクランプを実行する。同様に、もし入力信号がネガティブ(-)クランプ/制限レベル214を下回ると、第2ダイオード213が入力信号のクランプを実行する。これらダイオード213及び215は、それぞれ対応するクランプ/制限レベルに関するダイオード・クランプ回路として機能する。
図3は、図2に示した試験測定システム200のような本発明の実施形態による試験測定システムに関する入力信号300の例を示す。
図4は、図2に示した試験測定システム200のような本発明の実施形態による試験測定システムに関する出力信号400の例を示す。この例では、入力信号に対するポジティブ(+)クランプ/制限レベル402及びネガティブ(-)クランプ/制限レベル404の影響を、信号400を表示しているオシロスコープのユーザは、直ちに確認できる。
図2のシステム200で実現されるようなダイナミック出力クランピング・スキームは、ユーザが、拡大(例えば、垂直感度を増加)し、高速なセトリング・タイム(例えば、オーバー・ドライブ・リカバリ(ODR))を維持しようとする場合に、オシロスコープ208の入力部(例えば、フロント・エンド)に供給される出力電圧をクランプすることによって、プローブ201又はアクセサリのユーザが、小さいレベルの信号を効果的に測定可能にし、オシロスコープ208の入力部が飽和/オーバー・ドライブするのを防止する。例えば、クランプ制御ユニット210は、オシロスコープ208の垂直感度をユーザが増加させ、続いて、既定のしきい値を超えると予期される場合に、クランピング/制限レベル212及び214をイネーブルするようにオシロスコープ208から制御される。このしきい値は、垂直感度を増加させる前に検出された入力信号の電圧に基づいて、オシロスコープ208が自動的に決定するようにしても良い。これに代えて、垂直感度のしきい値をユーザが決めても良い。こうした命令は、オシロスコープ208から、プローブ201及びオシロスコープ208間の通信リンク中の制御ライン(図示せず)を介してプローブ201へ送られるとしても良い。
この出力クランピング/制限処理の実施形態は、オーバー・ドライブ・リカバリ(ODR)性能を向上させ、これによって、オシロスコープ208が大きな入力電圧に耐えられるようにするため、オシロスコープ208のフロント・エンド中で実現することも可能である。入力電圧をプローブ201によってクランピング/ゲート処理/制限処理することは、オシロスコープ208のフロント・エンドが飽和状態にドライブされるのを効果的に防止し、結果として、そこからリカバリするために著しい時間が必要となるのを防止する。
本明細書で使用される用語「コンローラ」及び「プロセッサ」は、マイクロプロセッサ、マイクロコンピュータ、ASIC及び専用ハードウェア・コントローラを含むことを意図している。本発明の1つ以上の態様は、1つ以上のコンピュータ(モニタリング・モジュールを含む)又は他のデバイスによって実行される、1つ以上のプログラム・モジュールなどの、コンピュータ使用可能データ及びコンピュータ実行可能命令で実現できる。一般に、プログラム・モジュールは、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、コンピュータ又は他のデバイスのプロセッサによって実行されるときに、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッドステートメモリ、RAMなどの非一時的なコンピュータ可読媒体に格納されてもよい。当業者には理解されるように、プログラム・モジュールの機能は、必要に応じて、組み合わせても良いし、様々な実施形態に分散させても良い。加えて、その機能は、全体又は一部分が、ファームウェア又は集積回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)などのようなハードウェア等価物において、具体化されてもよい。本発明の1つ以上の態様をより効果的に実現するのに、特定のデータ構造を使用しても良く、このようなデータ構造は、本願に記載のコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
本発明の好ましい実施形態において本発明の原理を説明し例示したが、本発明は、そのような原理から逸脱することなく、構成及び詳細を変更できることは明らかである。
110 通信リンク
200 試験測定システム
201 プローブ
202 被試験デバイス(DUT)
208 オシロスコープ
210 クランプ/制限制御ブロック
212 ポジティブ(+)クランプ/制限レベル
213 第1ダイオード
214 ネガティブ(-)クランプ/制限レベル
215 第2ダイオード
216 バッファ

Claims (4)

  1. 被試験デバイス(DUT)と、
    試験測定装置と、
    アクセサリと
    を具え、
    上記アクセサリが、
    上記DUTからの入力信号を受けるよう構成される入力部と、
    少なくとも1つのクランピング/制限レベルを上記入力信号に適用するよう構成されるクランプ制御ユニットと、
    クランプ/制限された出力信号を上記試験測定装置に供給するよう構成される出力ポートと
    有し、
    上記試験測定装置の垂直感度が変更されるのに連動して、上記試験測定装置が、少なくとも1つの上記クランピング/制限レベルをダイナミックに変更す試験測定システム
  2. 上記クランプ制御ユニットが、上記試験測定装置の上記垂直感度を増加させる前に検出された上記入力信号の電圧に基づいて決定される所与のしきい値を上記試験測定装置の上記垂直感度が超えたら上記クランピング/制限レベルをイネーブルする請求項1の試験測定システム
  3. 試験測定装置のための方法であって
    被試験デバイス(DUT)からの入力信号をアクセサリで受ける処理と、
    上記試験測定装置の垂直感度の変更を検出する処理と、
    上記試験測定装置が、上記試験測定装置の上記垂直感度の変更に連動して、少なくとも1つのクランピング/制限レベルを変更する処理と、
    上記アクセサリが、少なくとも1つの上記クランピング/制限レベルを上記入力信号に適用する処理と、
    上記アクセサリクランプ/制限された出力信号を上記試験測定装置に供給する処理と
    を具える試験測定装置のための方法。
  4. 上記試験測定装置の上記垂直感度を増加させる前に検出された上記入力信号の電圧に基づいて決定される所与のしきい値を上記試験測定装置の上記垂直感度が超えたら、上記適用する処理がイネーブルされる請求項3の試験測定装置のための方法。
JP2017035436A 2016-02-26 2017-02-27 試験測定システム及び試験測定装置のための方法 Active JP6999276B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662300660P 2016-02-26 2016-02-26
US62/300660 2016-02-26
US15/268433 2016-09-16
US15/268,433 US10514394B2 (en) 2016-02-26 2016-09-16 Dynamic output clamping for a probe or accessory

Publications (2)

Publication Number Publication Date
JP2017211364A JP2017211364A (ja) 2017-11-30
JP6999276B2 true JP6999276B2 (ja) 2022-01-18

Family

ID=58159028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017035436A Active JP6999276B2 (ja) 2016-02-26 2017-02-27 試験測定システム及び試験測定装置のための方法

Country Status (4)

Country Link
US (1) US10514394B2 (ja)
EP (1) EP3211434B1 (ja)
JP (1) JP6999276B2 (ja)
CN (1) CN107132392B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10545175B2 (en) * 2017-03-27 2020-01-28 Rohde & Schwarz Gmbh & Co. Kg Electrical measurement system and method for establishing a desired total offset
CN110501546A (zh) * 2019-07-31 2019-11-26 苏州浪潮智能科技有限公司 一种示波器
US20210063488A1 (en) * 2019-08-28 2021-03-04 Tektronix, Inc. Signal path calibration of a hardware setting in a test and measurement instrument

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147923A (ja) 2006-12-08 2008-06-26 Renesas Technology Corp 負荷駆動回路および負荷駆動回路の製造方法
US20080309355A1 (en) 2007-06-15 2008-12-18 Yoshiaki Nozaki Voltage clamp circuit and semiconductor device, overcurrent protection circuit, voltage measurement probe, voltage measurement device and semiconductor evaluation device respectively using the same
JP2012127808A (ja) 2010-12-15 2012-07-05 Advantest Corp 試験装置
US20140320157A1 (en) 2013-04-24 2014-10-30 Agilent Technologies, Inc. Oscilloscope probe having output clamping circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4870570A (ja) * 1971-12-24 1973-09-25
JPH0514952U (ja) * 1991-05-28 1993-02-26 新潟日本電気株式会社 Icクリツプ
US5963023A (en) * 1998-03-21 1999-10-05 Advanced Micro Devices, Inc. Power surge management for high performance integrated circuit
US20050185769A1 (en) * 2004-02-25 2005-08-25 Pickerd John J. Calibration method and apparatus
DE602007011940D1 (ja) * 2006-07-18 2011-02-24 Nippon Kogaku Kk
US7728558B2 (en) * 2007-01-05 2010-06-01 Apple Inc. Systems and methods for selectively changing current limit of a battery controller
US8914249B2 (en) * 2008-06-30 2014-12-16 Hioki Denki Kabushiki Kaisha Resistance measuring apparatus
US20100272139A1 (en) * 2009-04-23 2010-10-28 Mediatek Inc. Driving circuit for driving laser diode and method for controlling laser powers of laser diode
EP2434363B1 (en) * 2010-09-27 2013-05-15 ST-Ericsson SA Presence and operability test of a decoupling capacitor
US9304150B2 (en) * 2011-09-30 2016-04-05 Keysight Technologies, Inc. Closed core current probe
US20140070831A1 (en) * 2012-08-27 2014-03-13 Advantest Corporation System and method of protecting probes by using an intelligent current sensing switch
US8901972B2 (en) * 2013-01-08 2014-12-02 Analog Devices, Inc. Pin driver circuit with improved swing fidelity
US9182767B2 (en) * 2013-03-11 2015-11-10 Qualcomm Incorporated Devices and methods for calibrating and operating a snapback clamp circuit
US9671427B2 (en) * 2013-04-24 2017-06-06 Keysight Technologies, Inc. Dual output high voltage active probe with output clamping and associated methods
US9316669B2 (en) * 2013-06-28 2016-04-19 Keysight Technologies, Inc. Measurement probe providing different levels of amplification for signals of different magnitude
JP5845428B2 (ja) * 2013-08-22 2016-01-20 パナソニックIpマネジメント株式会社 駆動装置、電力変換装置、車両
CN203688739U (zh) * 2013-12-17 2014-07-02 中国科学院微电子研究所 一种环形振荡器测试系统
CN103792438B (zh) * 2014-01-23 2016-07-06 中国科学院微电子研究所 一种soi mos器件闪烁噪声的测试设备及测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147923A (ja) 2006-12-08 2008-06-26 Renesas Technology Corp 負荷駆動回路および負荷駆動回路の製造方法
US20080309355A1 (en) 2007-06-15 2008-12-18 Yoshiaki Nozaki Voltage clamp circuit and semiconductor device, overcurrent protection circuit, voltage measurement probe, voltage measurement device and semiconductor evaluation device respectively using the same
JP2008309702A (ja) 2007-06-15 2008-12-25 Sharp Corp 電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置
JP2012127808A (ja) 2010-12-15 2012-07-05 Advantest Corp 試験装置
US20140320157A1 (en) 2013-04-24 2014-10-30 Agilent Technologies, Inc. Oscilloscope probe having output clamping circuit

Also Published As

Publication number Publication date
CN107132392A (zh) 2017-09-05
EP3211434A1 (en) 2017-08-30
US20170248631A1 (en) 2017-08-31
JP2017211364A (ja) 2017-11-30
CN107132392B (zh) 2022-07-12
US10514394B2 (en) 2019-12-24
EP3211434B1 (en) 2024-10-09

Similar Documents

Publication Publication Date Title
JP6999276B2 (ja) 試験測定システム及び試験測定装置のための方法
JP2019512685A (ja) 高分解能電力電子測定
US8866489B2 (en) Test apparatus with power cutoff section having variable maximum and minimum thresholds
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
US11360139B2 (en) Method for testing a power module
US7586315B2 (en) System and method for testing voltage endurance
JP2014241671A (ja) 電子回路
US20160169947A1 (en) Measurement Circuit
EP2787355B1 (en) Device and method to prevent inter-system interference
CN106233150B (zh) 保护测试仪器的电路
US20220291278A1 (en) Unified measurement system for static and dynamic characterization of a device under test
KR102055857B1 (ko) Dc-dc 전압 컨버터 및 전압 레귤레이터를 갖는 차량 전기 시스템을 위한 진단 시스템
JP2015025807A (ja) スイッチング・サイクル表示方法及び試験測定装置
CN108205074B (zh) 一种基于igbt模块的饱和电压测量电路及方法
CN106597098B (zh) 一种频谱分析仪的数据处理方法和装置
US9778666B2 (en) Dynamic current limit apparatus and method
Nguyen et al. Effect of short circuit aging on safe operating area of SiC MOSFET
CN106197721B (zh) 晶圆温度检测以及igbt模块温度检测处理的方法和装置
CN105978543B (zh) 驱动控制器及其控制方法
CN109792148B (zh) 保护电路
CN109428654B (zh) 一种测试工业总线接收器阈值的方法和系统
JP6608990B2 (ja) スパイク保護付き試験装置及び試験方法
JP6238627B2 (ja) 定電流発生回路および定電流発生回路の保護方法、並びに、抵抗測定装置、および、抵抗測定方法
US20220252544A1 (en) Fine particle measuring system
JP2024022567A (ja) 試験測定装置及び出力電荷量を求める方法

Legal Events

Date Code Title Description
AA79 Non-delivery of priority document

Free format text: JAPANESE INTERMEDIATE CODE: A24379

Effective date: 20170718

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20200218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150